JP2013513971A5 - - Google Patents

Download PDF

Info

Publication number
JP2013513971A5
JP2013513971A5 JP2012544551A JP2012544551A JP2013513971A5 JP 2013513971 A5 JP2013513971 A5 JP 2013513971A5 JP 2012544551 A JP2012544551 A JP 2012544551A JP 2012544551 A JP2012544551 A JP 2012544551A JP 2013513971 A5 JP2013513971 A5 JP 2013513971A5
Authority
JP
Japan
Prior art keywords
wafer
opening
width
forming
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012544551A
Other languages
English (en)
Other versions
JP2013513971A (ja
JP5721742B2 (ja
Filing date
Publication date
Priority claimed from US12/638,424 external-priority patent/US8138062B2/en
Application filed filed Critical
Publication of JP2013513971A publication Critical patent/JP2013513971A/ja
Publication of JP2013513971A5 publication Critical patent/JP2013513971A5/ja
Application granted granted Critical
Publication of JP5721742B2 publication Critical patent/JP5721742B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (5)

  1. 第1ウェハを第2ウェハに電気的に結合する方法であって、
    結合物質を用いて前記第1ウェハを前記第2ウェハに結合して、結合されたウェハを形成すること、
    前記第1ウェハと前記第2ウェハのスクライブ領域における結合物質とに開口を形成すること、
    前記第1ウェハおよび前記第1ウェハにおける前記開口上に導電性層を形成して、前記導電性層が前記第2ウェハの導電性構造との電気的接続を形成して前記第1ウェハを前記第2ウェハに電気的に結合すること、
    前記結合されたウェハを複数のダイに分離することを備え、
    前記分離することは、前記第2ウェハの分離経路の物質を除去することを含み、
    前記分離経路は、第1幅を有し、前記開口は第2幅を有し、
    前記第1幅および前記第2幅は、分離されたダイの少なくとも1つの側壁に前記導電性層の少なくとも1つの部分を残して、前記第1ウェハと前記第2ウェハとの間の電気的結合を提供するように選択される、方法。
  2. 前記第2ウェハが複数のパッドを含み、
    前記第1ウェハにおいて前記開口を形成した後に、前記第1ウェハに第2開口を形成して前記複数のパッドの露出させることをさらに備える、請求項に記載の方法。
  3. 前記複数のダイの各々が、前記第1ウェハの構造の表面および前記第2ウェハの構造の表面によって画定されるキャビティを含む、請求項に記載の方法。
  4. 前記第2ウェハが複数の微小電気機械システム(MEMS)デバイスを含む、請求項に記載の方法。
  5. 前記結合物質は非導電性のグラスフリットである、請求項に記載の方法。
JP2012544551A 2009-12-15 2010-11-22 ウェハ構造の電気的結合 Expired - Fee Related JP5721742B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/638,424 US8138062B2 (en) 2009-12-15 2009-12-15 Electrical coupling of wafer structures
US12/638,424 2009-12-15
PCT/US2010/057624 WO2011081741A2 (en) 2009-12-15 2010-11-22 Electrical coupling of wafer structures

Publications (3)

Publication Number Publication Date
JP2013513971A JP2013513971A (ja) 2013-04-22
JP2013513971A5 true JP2013513971A5 (ja) 2014-01-16
JP5721742B2 JP5721742B2 (ja) 2015-05-20

Family

ID=44143393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012544551A Expired - Fee Related JP5721742B2 (ja) 2009-12-15 2010-11-22 ウェハ構造の電気的結合

Country Status (5)

Country Link
US (1) US8138062B2 (ja)
JP (1) JP5721742B2 (ja)
CN (1) CN102656673B (ja)
TW (1) TWI555069B (ja)
WO (1) WO2011081741A2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8637981B2 (en) 2011-03-30 2014-01-28 International Rectifier Corporation Dual compartment semiconductor package with temperature sensor
US8633088B2 (en) * 2012-04-30 2014-01-21 Freescale Semiconductor, Inc. Glass frit wafer bond protective structure
US9580302B2 (en) 2013-03-15 2017-02-28 Versana Micro Inc. Cell phone having a monolithically integrated multi-sensor device on a semiconductor substrate and method therefor
CN103466541B (zh) * 2013-09-12 2016-01-27 上海矽睿科技有限公司 晶圆级封装方法以及晶圆
US9630832B2 (en) * 2013-12-19 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacturing
US9826630B2 (en) 2014-09-04 2017-11-21 Nxp Usa, Inc. Fan-out wafer level packages having preformed embedded ground plane connections and methods for the fabrication thereof
KR20180032985A (ko) 2016-09-23 2018-04-02 삼성전자주식회사 집적회로 패키지 및 그 제조 방법과 집적회로 패키지를 포함하는 웨어러블 디바이스
CN107827079B (zh) * 2017-11-17 2019-09-20 烟台睿创微纳技术股份有限公司 一种mems芯片的制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3613838B2 (ja) * 1995-05-18 2005-01-26 株式会社デンソー 半導体装置の製造方法
US6762072B2 (en) * 2002-03-06 2004-07-13 Robert Bosch Gmbh SI wafer-cap wafer bonding method using local laser energy, device produced by the method, and system used in the method
SG111972A1 (en) * 2002-10-17 2005-06-29 Agency Science Tech & Res Wafer-level package for micro-electro-mechanical systems
JP3905041B2 (ja) * 2003-01-07 2007-04-18 株式会社日立製作所 電子デバイスおよびその製造方法
US20040166662A1 (en) * 2003-02-21 2004-08-26 Aptos Corporation MEMS wafer level chip scale package
JP4551638B2 (ja) * 2003-08-01 2010-09-29 富士フイルム株式会社 固体撮像装置の製造方法
DE10350460B4 (de) * 2003-10-29 2006-07-13 X-Fab Semiconductor Foundries Ag Verfahren zur Herstellung von mikromechanische und/ oder mikroelektronische Strukturen aufweisenden Halbleiterbauelementen, die durch das feste Verbinden von mindestens zwei Halbleiterscheiben entstehen, und entsprechende Anordnung
US7034393B2 (en) * 2003-12-15 2006-04-25 Analog Devices, Inc. Semiconductor assembly with conductive rim and method of producing the same
TWI236111B (en) * 2004-06-30 2005-07-11 Ind Tech Res Inst Apparatus and method for wafer level packaging
US7495462B2 (en) * 2005-03-24 2009-02-24 Memsic, Inc. Method of wafer-level packaging using low-aspect ratio through-wafer holes
TWI295081B (en) * 2006-01-12 2008-03-21 Touch Micro System Tech Method for wafer level package and fabricating cap structures
US20080131662A1 (en) * 2006-12-05 2008-06-05 Jordan Larry L Alignment of a cap to a MEMS wafer
US20080191334A1 (en) * 2007-02-12 2008-08-14 Visera Technologies Company Limited Glass dam structures for imaging devices chip scale package
US20080290430A1 (en) * 2007-05-25 2008-11-27 Freescale Semiconductor, Inc. Stress-Isolated MEMS Device and Method Therefor

Similar Documents

Publication Publication Date Title
JP2013513971A5 (ja)
JP2019525488A5 (ja)
EP2441530A3 (en) Electromechanical transducer and method of manufacturing the same
JP2019525486A5 (ja)
WO2012143784A3 (en) Semiconductor device and manufacturing method thereof
WO2014083507A3 (en) Semiconductor structure and method for manufacturing a semiconductor structure
JP2014110333A5 (ja) Led装置の製造方法
WO2010111601A3 (en) Methods of forming printable integrated circuit devices and devices formed thereby
JP2016103476A5 (ja)
JP2012085239A5 (ja)
JP2013512792A5 (ja)
WO2009024762A3 (en) Mems process and device
JP2008523631A5 (ja)
JP2011527830A5 (ja)
JP2011009514A5 (ja)
JP2011040733A5 (ja)
EP2428992A3 (en) Apparatus and method for manufacturing thin film type solar cell
WO2012152104A1 (zh) 衬底结构及其制作方法
CN103832967B (zh) Mems传感器的加工方法
WO2012112395A3 (en) Micro-electromechanical system devices having beams and methods of making same
WO2013001282A3 (en) Transistor and its method of manufacture
JP2012195095A5 (ja)
CN106561070B (zh) 柔性电路板制作方法
JP2013070112A5 (ja)
CA2752746A1 (en) Mems device with integrated via and spacer