JP2013513798A - デジタル出力モジュールを用いて冗長電力制御を行うシステム、方法、及び装置 - Google Patents

Abstract

【課題】単一のデジタル出力モジュール内でＩパターン回路を用いて負荷に冗長電力を供給する。
【解決手段】デジタル出力モジュールを用いて負荷に対して冗長電力制御を行う方法は、少なくとも１つのソースドライバを電圧供給側及び第１の出力端子と結合するステップと、少なくとも１つのシンクドライバを電圧リターン側及び第２の出力端子と結合するステップと、負荷を第１の出力端子及び第２の出力端子と結合するステップと、を含む。本方法は更に、少なくとも１つのソースドライバ及び少なくとも１つのシンクドライバの一方に故障があれば検出するステップを含む。
【選択図】図１

Description

本明細書に記載の実施例は、主にデジタル出力モジュールに関し、より具体的には、単一のデジタル出力モジュール内でＩパターン回路を用いて負荷に冗長電力を供給することに関する。

少なくとも幾つかの既知の出力モジュールは、負荷へと電流を流し出すこと又は負荷から電流を吸い込むことしかできず、その両方はできない。そのような既知の出力モジュールは、所定の入力信号を受信する入力回路と、その入力信号に基づいてソース信号又はシンク信号を発生させる他の回路とを含む。更に、そのような既知の出力モジュールは、電源から負荷に電力を流し出すか、リターンパスを介して負荷から電源に電力を吸い込む出力段回路を含む。しかし、そのような既知の出力モジュールは、単一モジュールではソースドライバ及びシンクドライバの両方は提供しない。

更に、少なくとも幾つかの既知の制御システムは、ソース出力モジュール及びシンク出力モジュールの両方を含んでおり、これらは、Ｉパターンを形成するように接続され、負荷から電力を吸い込む冗長手段を与えることに使用される。しかし、そのような既知の制御システムは、負荷を制御するために両モジュールを別々に制御及びプログラムすることが必要である。このことで、開発及び試運転のコストが制御システムに追加される。

更に、少なくとも幾つかの既知の出力モジュールは、負荷の状態変化が可能かどうかを調べるパルス試験を行うことが可能である。しかし、制御システムは、独立したソース出力ドライバモジュール及び独立したシンク出力モジュールを、そのようなＩパターンに構成された各負荷に対してタンデムで動作させるようにプログラムしなければならない。これによっても、開発及び試運転のコストが制御システムに追加され、制御装置の性能に影響を及ぼす。

米国特許出願公開第２００３／１９７５２０号

一態様では、デジタル出力モジュールを用いて負荷に対して冗長電力制御を行う方法を提供する。本方法は、少なくとも１つのソースドライバを電圧供給側及び第１の出力端子と結合するステップと、少なくとも１つのシンクドライバを電圧リターン側及び第２の出力端子と結合するステップと、負荷を第１の出力端子及び第２の出力端子と結合するステップとを含む。本方法は更に、少なくとも１つのソースドライバ及び少なくとも１つのシンクドライバの一方に故障があれば検出するステップを含む。

別の態様では、デジタル出力モジュールを提供する。本デジタル出力モジュールは、第１の出力端子及び第２の出力端子を含み、これらはそれぞれ負荷と結合するように構成されている。本デジタル出力モジュールは更に、第１の出力端子及び電圧供給側と結合された少なくとも１つのソースドライバと、第２の出力端子及び電圧リターン側と結合された少なくとも１つのシンクドライバとを含み、この少なくとも１つのソースドライバ及び少なくとも１つのシンクドライバは、付勢起動（ｅｎｅｒｇｉｚｅｄ−ｔｏ−ｒｕｎ）構成において負荷に対して冗長電力制御を行うように構成されている。

別の態様では、電圧供給側及び電圧リターン側を有する電圧源と、少なくとも１つの負荷と、第１のデジタル出力モジュールとを含むシステムを提供する。このデジタル出力モジュールは、電圧供給側端子と、電圧リターン側端子と、第１の出力端子と、第２の出力端子とを有する端子ブロックを含み、電圧供給側端子は電圧供給側と結合されており、電圧リターン側端子は電圧リターン側と結合されており、第１の出力端子及び第２の出力端子は少なくとも１つの負荷と結合されている。このデジタル出力モジュールは更に、電圧供給側端子及び第１の出力端子と結合された少なくとも１つのソースドライバと、電圧リターン側端子及び第２の出力端子と結合された少なくとも１つのシンクドライバとを含み、第１のデジタル出力モジュールは、第１の出力端子及び第２の出力端子を介して少なくとも１つの負荷に対して冗長電力制御を選択的に行うように構成されている。

単一モジュールとして実施される例示的デジタル出力モジュールの回路図である。 図１に示したデジタル出力モジュールの中に設けられる例示的Ｉパターン回路の回路図である。 図２に示したＩパターン回路を２つ用いて形成される例示的Ｈパターン回路の回路図である。 図２に示したＩパターン回路を用いて負荷に冗長電力を供給する例示的方法を示すフローチャートである。

以下の説明を添付図面と併せて参照することにより、本明細書に記載の実施例の理解が深まるであろう。

本明細書では、単一のデジタル出力モジュールを用いて負荷に冗長電力を供給することに使用するシステム、方法、及び装置の実施例を記載する。本明細書に記載の実施例は、単一シンクドライバ及び単一ソースドライバを用いて、付勢起動構成において冗長電力制御を行うＩパターン回路を単一デジタル出力モジュール内に設けることを容易にする。更に、本明細書に記載の実施例は、２つのＩパターン回路を用いてＨパターン回路を形成することを容易にする。Ｈパターン回路は、付勢起動構成及び付勢停止（ｅｎｅｒｇｉｚｅｄ−ｔｏ−ｓｈｕｔｄｏｗｎ）構成における電力の冗長性及び可用性の電力制御を可能にする。更に、本明細書に記載の実施例は、処理装置又はネットワークインタフェース装置を必要とせずにＩパターン回路のパルス試験を行うことを可能にする。

本明細書に記載のシステム、方法、及び装置の技術的効果の例として、少なくとも、以下に挙げるもののうちのいずれかがある。（ａ）単一デジタル出力モジュール内の複数のソースドライバ及び複数のシンクドライバを、ソースドライバ及び関連するシンクドライバが、負荷に冗長電力を供給することに使用されるＩパターン回路を形成するように、方向づける。（ｂ）動作中にＩパターン回路のソースドライバ又はシンクドライバのいずれかの故障があれば検出する。（ｃ）ドライバの故障を制御装置に通知する。（ｄ）外部処理装置との相互作用を行わずに、ソースドライバ又はシンクドライバのいずれかに対してパルス試験を行う。（ｅ）ドライバを通る電流を検出し、過負荷状態又は短絡状態にあるドライバの電源を切る。

図１は、単一モジュールとして実施される例示的デジタル出力モジュール１００の回路図である。本実施例では、デジタル出力モジュール１００は、端子ブロック１０２、複数のソースドライバ１０４、及び複数のシンクドライバ１０６を含んでいる。本実施例では、ソースドライバ１０４の数とシンクドライバ１０６の数は同じである。

端子ブロック１０２は、電圧供給側端子１０８及び電圧リターン側端子１１０を含んでおり、これらはそれぞれ、電圧源（図１には示さず）と結合するように構成されている。より具体的には、電圧供給側端子１０８は、電圧供給側（図１には示さず）と結合するように構成されており、電圧リターン側端子１１０は、電圧リターン側（図１には示さず）と結合するように構成されている。更に、本実施例では、端子ブロック１０２は、複数の出力端子１１２を含んでおり、これらはそれぞれ、負荷（図１には示さず）と結合するように構成されている。例えば、端子ブロック１０２は、第１の出力端子１１４及び第２の出力端子１１６を含んでいる。

本実施例では、各ソースドライバ１０４は、電圧供給側端子１０８と結合されており、且つ、対応する第１の出力端子１１４と結合されている。更に、各ソースドライバ１０４は、スイッチング素子１１８及びセンシング抵抗１２０を含んでいる。スイッチング素子１１８は、外部処理装置（図示せず）と結合するように構成されている。本実施例では、スイッチング素子１１８はトランジスタである。或いは、スイッチング素子１１８は、電気機械式リレー、半導体リレー、リレードライバ、又はスマートスイッチとして実施可能である。本実施例では、スイッチング素子１１８は、第１の端部１２２において電圧供給側端子１０８と結合されている。センシング抵抗１２０は、第１の端部１２４において、スイッチング素子１１８の第２の端部１２６と結合されている。更に、センシング抵抗１２０は、第２の端部１２８において、第１の出力端子１１４と結合されている。更に、各ソースドライバ１０４は、第１の診断端子１３０及び第２の診断端子１３２を含んでいる。第１の診断端子１３０は、センシング抵抗の第１の端部１２４と結合されており、第２の診断端子１３２は、センシング抵抗の第２の端部１２８と結合されている。第１の診断端子１３０及び第２の診断端子１３２は、センシング抵抗１２０を流れる電流の測定を可能にすることにより、短絡保護、無負荷検出、過電流、スイッチング素子１１８の故障の診断、及び／又はパルス試験を容易にする。

本実施例では、各シンクドライバ１０６は、電圧リターン側端子１１０と結合されており、且つ、対応する第２の出力端子１１６と結合されている。更に、各シンクドライバ１０６は、ソースドライバ１０４と同様の素子を含んでいる。具体的には、各シンクドライバ１０６は、スイッチング素子１３４及びセンシング抵抗１３６を含んでいる。スイッチング素子１３４は、外部処理装置（図１には示さず）と結合するように構成されている。本実施例では、スイッチング素子１３４は、第１の端部１３８において電圧リターン側端子１１０と結合されている。センシング抵抗１３６は、第１の端部１４０において、スイッチング素子１３４の第２の端部１４２と結合されている。更に、センシング抵抗１３６は、第２の端部１４４において、第２の出力端子１１６と結合されている。更に、各シンクドライバ１０６は、第１の診断端子１４６及び第２の診断端子１４８を含んでいる。第１の診断端子１４６は、センシング抵抗の第１の端部１４０と結合されており、第２の診断端子１４８は、センシング抵抗の第２の端部１４４と結合されている。第１の診断端子１４６及び第２の診断端子１４８は、センシング抵抗１３６を流れる電流の測定を可能にすることにより、短絡保護、無負荷検出、過電流、スイッチング素子１３４の故障の診断、及び／又はパルス試験を容易にする。

図２は、（図１に示した）デジタル出力モジュール１００のような単一デジタル出力モジュールの中に設けられる例示的Ｉパターン回路２００の回路図である。Ｉパターン回路２００は、付勢起動構成において冗長電力制御を行う。

より具体的には、且つ、本実施例では、Ｉパターン回路２００は、ソースドライバ１０４及びシンクドライバ１０６を含んでいる。上述のように、ソースドライバ１０４は、第１のスイッチング素子（スイッチング素子１１８等）を含んでおり、このスイッチング素子は、電圧供給側端子１０８を介して電圧供給側２０２と結合されている。ソースドライバ１０４は又、第１のセンシング抵抗（センシング抵抗１２０等）を含んでおり、このセンシング抵抗は、第１のスイッチング素子１１８及び第１の出力端子１１４と結合されている。第１の出力端子１１４は、負荷２０４と結合されている。

更に、上述のように、シンクドライバ１０６は、第２のスイッチング素子（スイッチング素子１３４等）を含んでおり、このスイッチング素子は、電圧リターン側端子１１０を介して電圧リターン側２０６と結合されている。シンクドライバ１０６は又、第２のセンシング抵抗（センシング抵抗１３６等）を含んでおり、このセンシング抵抗は、第２のスイッチング素子１３４及び第２の出力端子１１６と結合されている。第２の出力端子１１６は、負荷２０４と結合されている。

動作中は、第１のセンシング抵抗１２０及び第２のセンシング抵抗１３６を流れる電流の診断が行われ、ソースドライバ１０４又はシンクドライバ１０６の故障があれば検出される。例えば、第１のスイッチング素子１１８が短絡状態になったり、第１の出力端子１１４が電圧供給側２０２と結合されたりする等の故障が検出された場合は、故障の状態が制御装置（図２には示さず）に伝達される。同様に、第２のスイッチング素子１３４が短絡状態になったり、第２の出力端子１１６が電圧リターン側２０６と結合されたりする等の故障が検出された場合は、故障の状態が制御装置に伝達される。

更に、Ｉパターン回路２００により、外部処理装置を用いずにソースドライバ１０４及び／又はシンクドライバ１０６のパルス試験を行うことが可能である。例えば、負荷２０４の電源を切ってソースドライバ１０４のパルス試験を行う場合は、シンクドライバ１０６を活性化し、ソースドライバ１０４をパルス状にオン及びオフにすることにより、負荷２０４を素早く活性化及び不活性化し、その間に、負荷２０４を流れる電流を第１の診断端子１３０及び１４６を介して測定する。負荷２０４を流れる電流が検出されれば、ソースドライバ１０４が動作していることになる。同様に負荷２０４の電源を切ってシンクドライバ１０６のパルス試験を行う場合は、ソースドライバ１０４を活性化し、シンクドライバ１０６をパルス状にオン及びオフにすることにより、負荷２０４を素早く活性化及び不活性化し、その間に、負荷２０４を流れる電流を第１の診断端子１３０及び１４６を介して測定する。負荷２０４を流れる電流が検出されれば、シンクドライバ１０６が動作していることになる。

図３は、（図１に示した）デジタル出力モジュール１００のようなデジタル出力モジュールを２つ用いて形成された例示的Ｈパターン回路３００の回路図である。Ｈパターン回路３００は、付勢起動構成及び付勢停止構成において冗長電力を供給する。

図３に示すように、Ｈパターン回路３００は、２つのＩパターン回路２００を含んでおり、例えば、第１のＩパターン回路３０２及び第２のＩパターン回路３０４を含んでいる。従って、Ｈパターン回路３００は、第１のソースドライバ３０６、第２のソースドライバ３０８、第１のシンクドライバ３１０、及び第２のシンクドライバ３１２を含んでいる。第１のソースドライバ３０６及び第１のシンクドライバ３１０は、それぞれが、図２に示されたものとほぼ同じ素子を含んでいる。具体的には、第１のソースドライバ３０６は、第１のスイッチング素子１１８、第１のセンシング抵抗１２０、及び第１の出力端子１１４を含んでいる。同様に、第１のシンクドライバ３１０は、第２のスイッチング素子１３４、第２のセンシング抵抗１３６、及び第２の出力端子１１６を含んでいる。第２のソースドライバ３０８は、第３のスイッチング素子３１４、第３のセンシング抵抗３１６、及び第３の出力端子３１８を含んでいる。同様に、第２のシンクドライバ３１２は、第４のスイッチング素子３２０、第４のセンシング抵抗３２２、及び第４の出力端子３２４を含んでいる。本実施例では、Ｈパターン回路３００は、処理装置３２６と結合されている。具体的には、各スイッチング素子１１８、１３４、３１４、及び３２０は、処理装置３２６と結合されており、処理装置３２６から活性化コマンド及び不活性化コマンドを受信するように構成されている。更に、Ｈパターン回路３００は、複数のブロックダイオード３２８、３３０、３３２、及び３３４を含んでいる。本実施例では、ブロックダイオード３２８、３３０、３３２、及び３３４は、第２のＩパターン回路３０４が、保守のために電源を切られているか、又は他の何らかの標準外動作モードにあるときに、第１のＩパターン回路３０２からの電流が第２のＩパターン回路３０４の電源をオンにすることを防ぐ。

動作中は、第１のセンシング抵抗１２０及び第３のセンシング抵抗３１６を流れる電流の診断が行われて、第１のソースドライバ３０６又は第２のソースドライバ３１０の故障があれば検出される。例えば、第１の出力端子１１４が電圧供給側２０２と結合される等の故障が検出された場合は、故障の状態が処理装置３２６に伝達される。更に、ソースドライバ３０６において過負荷又は過電流の状態が検出された場合は、ソースドライバ３０６の電源が切られ、故障の状態が処理装置３２６に伝達される。

更に、Ｈパターン回路３００を用いることにより、外部処理装置を用いることなく、第１のソースドライバ３０６及び第１のシンクドライバ３０８のパルス試験や、第２のソースドライバ３１０及び第２のシンクドライバ３１２のパルス試験を行うことが可能である。Ｉパターン回路３０２及び３０４のそれぞれのパルス試験は、上述のように別々に行われる。高速応答負荷２０４の場合、パルス試験を別々に行うと、誤って負荷２０４の電源を入れる可能性がある。具体的には、第１のＩパターン３０２のパルス試験と第２のＩパターン３０４のパルス試験とが一部重なった場合に負荷２０４の電源が入る可能性がある。Ｈパターン回路３００の負荷２０４の不要な活性化を防ぐために、処理装置３２６が個々のモジュールのパルス試験をスケジュールする。実施例によっては、個々のモジュールのパルス試験を、一日の間の別々の時刻に行うようにスケジュールする。例えば、第１のＩパターン回路３０２の試験を偶数時に行い、第２のＩパターン回路３０４の試験を奇数時に行うことが可能である。

図４は、（図１に示した）単一モジュールのデジタル出力モジュール１００に設けられた（図２に示した）Ｉパターン回路２００を用いて、（図２に示した）負荷２０４に対して冗長電力制御を行う例示的方法を示すフローチャート４００である。

図１及び図２も参照すると、本実施例では、少なくとも１つのソースドライバ１０４を、電圧供給側２０２及び第１の出力端子１１４と結合する（４０２）。より具体的には、第１のスイッチング素子１１８の第１の端部１２２を（電圧供給側２０２と結合されている）電圧供給側端子１０８と結合する。更に、第１のセンシング抵抗１２０の第１の端部１２４を、第１のスイッチング素子１１８の第２の端部１２６と結合する。更に、第１のセンシング抵抗１２０の第２の端部１２８を、第１の出力端子１１４と結合する。同様に、少なくとも１つのシンクドライバ１０６を、電圧リターン側２０６及び第２の出力端子１１６と結合する（４０４）。より具体的には、第２のスイッチング素子１３４の第１の端部１３８を（電圧リターン側２０６と結合されている）電圧リターン側端子１１０と結合する。更に、第２のセンシング抵抗１３６の第１の端部１４０を、第２のスイッチング素子１３４の第２の端部１４２と結合する。更に、第２のセンシング抵抗１３６の第２の端部１４４を、第２の出力端子１１６と結合する。

更に、本実施例では、負荷２０４を、第１の出力端子１１４及び第２の出力端子１１６と結合する（４０６）。次に、Ｉパターン回路２００では、ソースドライバ１０４及びシンクドライバ１０６を介して負荷２０４に電力を供給する（４０８）。動作中、Ｉパターン回路２００では、負荷２０４を流れる電流及び／又は負荷２０４の両端の電圧を、第１の診断端子１３０及び１４６から測定し、測定結果に基づいて、ソースドライバ１０４又はシンクドライバ１０６のいずれかに故障があれば検出する（４１０）。より具体的には、負荷２０４、第１のセンシング抵抗１２０、及び第２のセンシング抵抗１３６を流れる電流を測定し、第２の診断端子１３２及び１４８における電圧を測定する。故障が検出されない場合（４１０）、Ｉパターン回路２００では、動作及び／又は診断の実行を続行する。故障が検出された場合は、故障メッセージを処理装置３２６に伝達する（４１２）。

ここまで、単一のデジタル出力モジュールを用いて負荷に冗長電力を供給することに使用するシステム、方法、及び装置の実施例を詳細に記載した。本システム、方法、及び装置は、本明細書に記載の特定の実施例に限定されず、寧ろ、本方法の動作、及び／又は本システム及び／又は装置の構成要素を、本明細書に記載の他の動作及び／又は構成要素と切り離して単独で利用することが可能である。更に、本明細書に記載の動作及び／又は構成要素を、他のシステム、方法、及び／又は装置の形とする（又は他のシステム、方法、及び／又は装置との組み合わせの形で使用する）ことも可能であり、本明細書に記載のシステム、方法、及び記憶媒体のみで実施することに限定されるものではない。

本明細書に図示及び記載した、本発明の実施例における動作の実行又は実施の順序は、特に断らない限り、必須ではない。即ち、これらの動作は、特に断らない限り、任意の順序で実施可能であり、本発明の実施例は、本明細書に記載の動作より多い動作を含むものでも、少ない動作を含むものでもよい。例えば、ある特定の動作を、別の動作の前に、又は別の動作と同時に、又は別の動作の後に実行又は実施することは、本発明の態様の範囲内であると考えられる。

実施例によっては、「処理装置」という用語は、任意のプログラム可能システムを大まかに意味しており、これには、システム及びマイクロコントローラ、縮小命令セット回路（ＲＩＳＣ）、特定用途向け集積回路（ＡＳＩＣ）、プログラム可能論理回路、及び他の任意の、本明細書に記載の機能を実行できる回路又はプロセッサが含まれる。上述の各例は、例示的であるに過ぎず、従って、プロセッサという用語の定義及び／又は意味をいかなる形でも限定することを意図するものではない。

本発明の態様の要素又はその実施形態を説明する際に、単数名詞は、その要素が１つ以上存在することを意味するものとする。「備える」「有する」「含む」という表現は、包括的で、列挙した要素以外にも更に要素があり得ることを意味する。

本明細書では、最適な態様を含め、例を用いて本発明を開示し、これによって更に、当業者は、あらゆる装置又はシステムの作製及び使用並びにあらゆる付随の方法の実行を含め、本発明を実施できる。本発明の特許請求の範囲は、請求項により定義されると共に、当業者に想到可能なその他の例も包含し得る。こうしたその他の例は、請求項の文言と相違ない構成要素を有する場合、又は請求項の文言と実質的に相違ない同等の構成要素を有する場合、特許請求の範囲に含まれるものとする。

Claims (20)

1. デジタル出力モジュールを用いて負荷に対して冗長電力制御を行う方法であって、
   少なくとも１つのソースドライバを電圧供給側及び第１の出力端子と結合するステップと、
   少なくとも１つのシンクドライバを電圧リターン側及び第２の出力端子と結合するステップと、
   負荷を前記第１の出力端子及び前記第２の出力端子と結合するステップと、
   前記少なくとも１つのソースドライバ及び前記少なくとも１つのシンクドライバの一方に故障があれば検出するステップと、
   を含む方法。
2. 少なくとも１つのソースドライバを電圧供給側及び第１の出力端子と結合する前記ステップは、
   第１のスイッチング素子の第１の端部を前記電圧供給側と結合するステップと、
   第１のセンシング抵抗の第１の端部を前記第１のスイッチング素子の第２の端部と結合するステップと、
   前記第１のセンシング抵抗の第２の端部を前記第１の出力端子と結合するステップと、
   を含む、請求項１に記載の方法。
3. 少なくとも１つのシンクドライバを電圧リターン側及び第２の出力端子と結合する前記ステップは、
   第２のスイッチング素子の第１の端部を前記電圧リターン側と結合するステップと、
   第２のセンシング抵抗の第１の端部を前記第２のスイッチング素子の第２の端部と結合するステップと、
   前記第２のセンシング抵抗の第２の端部を前記第２の出力端子と結合するステップと、
   を含む、請求項１に記載の方法。
4. 前記少なくとも１つのソースドライバ及び前記少なくとも１つのシンクドライバの一方に故障があれば検出する前記ステップは、
   前記負荷と、前記第１のセンシング抵抗及び前記第２のセンシング抵抗の少なくとも一方とを流れる電流を測定するステップと、
   前記測定された電流に基づいて、前記少なくとも１つのソースドライバ及び前記少なくとも１つのシンクドライバの一方に故障があれば検出するステップと、
   を含む、請求項３に記載の方法。
5. 前記少なくとも１つのソースドライバ及び前記少なくとも１つのシンクドライバの一方において故障を検出した場合に、故障の状態を処理装置に伝達するステップを更に含む、請求項１に記載の方法。
6. 負荷と結合するように構成された第１の出力端子と、
   前記負荷と結合するように構成された第２の出力端子と、
   前記第１の出力端子及び電圧供給側と結合された少なくとも１つのソースドライバと、
   前記第２の出力端子及び電圧リターン側と結合された少なくとも１つのシンクドライバと、を備え、前記少なくとも１つのソースドライバ及び前記少なくとも１つのシンクドライバは、付勢起動構成において前記負荷に対して冗長電力制御を行うように構成された、
   デジタル出力モジュール。
7. 前記少なくとも１つのソースドライバは、前記負荷に供給する電力を発生させるように構成された第１のスイッチング素子を備え、前記第１のスイッチング素子は、第１の端部において前記電圧供給側と結合されている、請求項６に記載のデジタル出力モジュール。
8. 前記少なくとも１つのソースドライバは更に、
   第１の端部及び第２の端部を有する第１のセンシング抵抗であって、前記第１のセンシング抵抗の前記第１の端部は前記第１のスイッチング素子の第２の端部と結合されており、前記第１のセンシング抵抗の前記第２の端部は前記第１の出力端子と結合されている、第１のセンシング抵抗と、
   前記第１のセンシング抵抗の前記第１の端部と結合された第１の診断端子と、
   前記第１のセンシング抵抗の前記第２の端部と結合された第２の診断端子と、
   を備える、請求項７に記載のデジタル出力モジュール。
9. 前記少なくとも１つのシンクドライバは、前記負荷から電力を戻すように構成された第２のスイッチング素子を備え、前記第２のスイッチング素子は、第１の端部において前記電圧リターン側と結合されている、請求項７に記載のデジタル出力モジュール。
10. 前記少なくとも１つのシンクドライバは更に、
    第１の端部及び第２の端部を有する第２のセンシング抵抗であって、前記第１の端部は前記第２のスイッチング素子の第２の端部と結合されており、前記第２のセンシング抵抗の前記第２の端部は前記第２の出力端子と結合されている、第２のセンシング抵抗と、
    前記第２のセンシング抵抗の前記第１の端部と結合された第１の診断端子と、
    前記第２のセンシング抵抗の前記第２の端部と結合された第２の診断端子と、
    を備える、請求項９に記載のデジタル出力モジュール。
11. 前記少なくとも１つのソースドライバ及び前記少なくとも１つのシンクドライバの一方に故障があれば検出することと、
    故障を検出した場合は前記故障の状態を処理装置に伝達することと、
    を行うように構成された、請求項６に記載のデジタル出力モジュール。
12. 前記少なくとも１つのソースドライバは、複数のソースドライバを備え、前記少なくとも１つのシンクドライバは、複数のシンクドライバを備え、前記複数のソースドライバの各ソースドライバは、前記複数のシンクドライバのそれぞれのシンクドライバと対を成している、請求項６に記載のデジタル出力モジュール。
13. 処理装置を介入させることなく、パルス試験を実施するように構成された、請求項６に記載のデジタル出力モジュール。
14. 電圧供給側及び電圧リターン側を備える電圧源と、
    少なくとも１つの負荷と、
    第１のデジタル出力モジュールと、を備え、
    前記第１のデジタル出力モジュールは、
    電圧供給側端子と、電圧リターン側端子と、第１の出力端子と、第２の出力端子と、を備える端子ブロックであって、前記電圧供給側端子は前記電圧供給側と結合されており、前記電圧リターン側端子は前記電圧リターン側と結合されており、前記第１の出力端子及び前記第２の出力端子は前記少なくとも１つの負荷と結合されている、端子ブロックと、
    前記電圧供給側端子及び前記第１の出力端子と結合された少なくとも１つのソースドライバと、
    前記電圧リターン側端子及び前記第２の出力端子と結合された少なくとも１つのシンクドライバと、を備え、前記第１のデジタル出力モジュールは、前記第１の出力端子及び前記第２の出力端子を介して前記少なくとも１つの負荷に対して冗長電力制御を選択的に行うように構成されている、
    システム。
15. 前記少なくとも１つのソースドライバは、
    前記少なくとも１つの負荷に供給する電力を発生させるように構成された第１のスイッチング素子であって、第１の端部において前記電圧供給側端子と結合されている第１のスイッチング素子と、
    第１の端部及び第２の端部を有する第１のセンシング抵抗であって、前記第１のセンシング抵抗の前記第１の端部は前記第１のスイッチング素子の第２の端部と結合されており、前記第１のセンシング抵抗の前記第２の端部は前記第１の出力端子と結合されている、第１のセンシング抵抗と、
    前記第１のセンシング抵抗の前記第１の端部と結合された第１の診断端子と、
    前記第１のセンシング抵抗の前記第２の端部と結合された第２の診断端子と、
    を備える、請求項１４に記載のシステム。
16. 前記少なくとも１つのシンクドライバは、
    前記少なくとも１つの負荷から電力を戻すように構成された第２のスイッチング素子であって、第１の端部において前記電圧リターン側端子と結合されている第２のスイッチング素子と、
    第１の端部及び第２の端部を有する第２のセンシング抵抗であって、前記第２のセンシング抵抗の前記第１の端部は前記第２のスイッチング素子の第２の端部と結合されており、前記センシング抵抗の前記第２の端部は前記第２の出力端子と結合されている、第２のセンシング抵抗と、
    前記第２のセンシング抵抗の前記第１の端部と結合された第１の診断端子と、
    前記第２のセンシング抵抗の前記第２の端部と結合された第２の診断端子と、
    を備える、請求項１５に記載のシステム。
17. 前記第１のスイッチング素子及び前記第２のスイッチング素子は、それぞれが、トランジスタ、電気機械式リレー、半導体リレー、リレードライバ、及びスマートスイッチのうちの少なくとも１つを備える、請求項１６に記載のシステム。
18. 前記第１のデジタル出力モジュールは、
    前記少なくとも１つのソースドライバ及び前記少なくとも１つのシンクドライバの一方に故障があれば検出することと、
    故障を検出した場合は前記故障の状態を処理装置に伝達することと、
    を行うように構成されている、請求項１４に記載のシステム。
19. 前記少なくとも１つのソースドライバは、複数のソースドライバを備え、前記少なくとも１つのシンクドライバは、複数のシンクドライバを備え、前記複数のソースドライバの各ソースドライバは、前記複数のシンクドライバのそれぞれのシンクドライバと対を成している、請求項１４に記載のシステム。
20. 更に第２のデジタル出力モジュールを備え、
    前記第２のデジタル出力モジュールは、
    電圧供給側端子と、電圧リターン側端子と、第１の出力端子と、第２の出力端子と、を備える第２の端子ブロックであって、前記電圧供給側端子は前記電圧供給側と結合されており、前記電圧リターン側端子は前記電圧リターン側と結合されており、前記第１の出力端子及び前記第２の出力端子は前記少なくとも１つの負荷と結合されている、第２の端子ブロックと、
    前記電圧供給側端子及び前記第１の出力端子と結合された少なくとも１つのソースドライバと、
    前記電圧リターン側端子及び前記第２の端子ブロックの前記第２の出力端子と結合された少なくとも１つのシンクドライバと、を備え、前記第２のデジタル出力モジュールは、前記第１のデジタル出力モジュールが故障した場合に、前記第２の端子ブロックの前記第１の出力端子及び前記第２の出力端子を介して前記少なくとも１つの負荷に対して冗長電力制御を選択的に行うように構成されている、
    請求項１４に記載のシステム。