JP2013505507A - マルチプロトコル記憶装置ブリッジ - Google Patents

マルチプロトコル記憶装置ブリッジ Download PDF

Info

Publication number
JP2013505507A
JP2013505507A JP2012530345A JP2012530345A JP2013505507A JP 2013505507 A JP2013505507 A JP 2013505507A JP 2012530345 A JP2012530345 A JP 2012530345A JP 2012530345 A JP2012530345 A JP 2012530345A JP 2013505507 A JP2013505507 A JP 2013505507A
Authority
JP
Japan
Prior art keywords
storage device
protocol
bridge
interface
host
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012530345A
Other languages
English (en)
Inventor
ピント，ヨシー
ダズリー，ヤコブ
フリードマン，アミール
ハクン，エヤーレ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Western Digital Israel Ltd
Original Assignee
SanDisk IL Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk IL Ltd filed Critical SanDisk IL Ltd
Publication of JP2013505507A publication Critical patent/JP2013505507A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0661—Format or protocol conversion arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/38—Universal adapter
    • G06F2213/3852—Converter between protocols

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Mathematical Physics (AREA)
  • Bus Control (AREA)
  • Computer And Data Communications (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

ブリッジは、ホストとデータ／コマンドを送受信する際に経由するホストインターフェイスと、記憶装置とデータ／コマンドを送受信する際に経由する記憶装置インターフェイスとを含む。ブリッジはまた、１つのＳＤＰＣと、コントローラと、切替システムとを含み、切替システムはコントローラにより設定可能であり、ホスト装置によって使用されている記憶装置プロトコルが記憶装置によって使用されている記憶装置プロトコルと異なる場合は、ホストインターフェイスと記憶装置インターフェイスにプロトコル変換器を接続し、２つの記憶装置プロトコルが同じ場合は、双方向プロトコル変換器を経由せずにホスト装置インターフェイスを記憶装置インターフェイスに接続する。ブリッジは２つのＳＤＰＣを含む場合もあり、２つのＳＤＰＣはそれぞれ異なるプロトコルをホストプロトコルに、かつ逆も同様に変換し、切替システムは２つのＳＤＰＣの間で切り替えるよう設定される。ブリッジはＳＤＰＣを完全に除外する場合もあり、この場合、切替システムは、（１）ホスト装置インターフェイスを記憶装置インターフェイスに接続する状態と、（２）記憶装置インターフェイスを迂回する状態との間で、切り替えるように設定される。

Description

本発明は、一般には記憶システムに関し、より具体的にはホスト装置が使用している通信プロトコルと同じかまたは異なる通信プロトコルを使用する記憶装置にホスト装置を接続する方法と、この接続方法を可能にする装置とに関する。
フラッシュ記憶装置は持ち運びができ、物理的サイズが小さく、記憶容量が大きいため、ここ数年にわたりその使用が急速に普及している。フラッシュ記憶装置には様々な設計がある。記憶装置には「取り外し可能」とみなされるものがある。これは、ユーザがある１台のホスト装置（例えば、携帯電話機）から別のホスト装置へ記憶装置を移せること、または１台のホスト装置で記憶装置を取り替えながら複数の記憶装置を使用できることを意味する。記憶装置には「組込型」とみなされるものもある。これは、記憶装置が、ホスト装置に組み込まれ、ユーザによってホスト装置から取り外せないことを意図する。
ホストは、既存の記憶装置であれ、将来の記憶装置であれ（例えば、ＳＤカード、ＵＦＳカード、ＵＨＳ−ＩＩカード等）、様々な種類の取り外し可能な記憶装置で動作する必要がある。様々な記憶装置は、異なる種類のプロトコルを使用するかまたは使用できるように設計される場合がある。この目的のため、ホスト装置は、様々なプロトコルに対応しなければならない可能性がある。それには通常、異なるカードおよびプロトコルに応じて別々のインターフェイスが必要となる。また、ホストは、様々な記憶装置通信トポロジに対応しなければならない可能性がある。
様々な記憶装置と通信するために異なるプロトコルおよびトポロジに対応する多数のインターフェイスをホストに設けることは、必ずしも現実的ではなく、また効果的ではない。このため、より良いアプローチでこの問題に対処する必要がある。
前述したことに鑑み、例えば単一の共通インターフェイスを介して様々な種類の記憶装置と通信できるホスト装置があれば有益である。記憶装置には、レガシーＳＤカードなどの「遅い」カードと、ＵＨＳ−ＩＩカードやＵＦＳカードなどの「速い」カードがあり、単一の共通インターフェイスで全てのカードに対応できると有利である。種々のプロトコルで通信を行うために、単一の共通インターフェイスは、汎用インターフェイス（以下「ブリッジ」と呼ぶ）と適合される。そのような通信に対応するように設計されたブリッジの様々な実施形態を本願明細書に提示する。
一実施例において、ブリッジは、シリアル通信経路に沿って配置され、通信の観点では、ホスト装置と取り外し可能な記憶装置との間を結合する。ホスト装置と記憶装置との間でデータとコマンドを伝達するために、ブリッジは２つのインターフェイスを含む。２つのインターフェイスのうち、一方はホスト側のホストインターフェイスであり、他方は記憶装置側の記憶装置インターフェイスである。
ブリッジは、１つまたは複数の双方向記憶装置プロトコル変換器（「ＳＤＰＣ」）を含みうる。ＳＤＰＣは、ホスト装置が使用する記憶装置プロトコルを使用し、データおよびコマンドを変換し、ホストインターフェイスを介してホスト装置へ伝送するように適合されうる。このようなＳＤＰＣは、記憶装置が使用する記憶装置プロトコルを使用し、データおよびコマンドを変換し、記憶装置インターフェイスを介して記憶装置へ伝送するようにさらに適合される。ブリッジはまた、コントローラと切替システムとを含む。切替システムは、コントローラによって複数の状態のうちのいずれか１つに設定されうる。例えば、ホスト装置によって使用される記憶装置プロトコルと、ホストに係合された記憶装置によって使用される記憶装置プロトコルとが異なる場合は、切替システムが、ＳＤＰＣを介してホストインターフェイスを記憶装置インターフェイスに接続する状態（１）となり、２つの記憶装置プロトコルが同じ場合は、ＳＤＰＣを迂回して、切替システムが、ホスト装置インターフェイスを記憶装置インターフェイスに直結するかまたは他の手段を通じて接続する状態（２）となり、ブリッジに記憶装置が接続されていない場合は、切替システムが記憶装置インターフェイスを迂回する状態（３）となる。
前述した３つのスイッチ状態の全てが、ブリッジで実施または使用されるとは限らない。ブリッジが使用するスイッチ状態の数と種類は状況しだいで異なりうる（例えば、変換の種類、使用するネットワークトポロジの種類等）。例えば、前述した状態（１）と状態（２）は、例えばホスト装置と記憶装置がチェーントポロジで機能的に接続される場合に当てはまる。別の例では、前述した状態（１）と状態（３）は、例えばホスト装置と記憶装置がリングトポロジで機能的に接続され、プロトコル変換が不要な場合に当てはまる。また、リングトポロジでプロトコル変換が必要な場合には、前述した状態の全てが当てはまる。切替システムを操作することにより、低速記憶装置プロトコルを使用する装置も高速記憶装置プロトコルを使用する装置も、単一の共通高速記憶装置プロトコルを使用してブリッジを介してホスト装置と通信できる。
代替として、ブリッジは、２つのＳＤＰＣを含む場合もあり、２つのＳＤＰＣはそれぞれ異なるプロトコルをホストプロトコルに、かつ逆も同様に変換し、切替システムは２つのＳＤＰＣだけを切り替えるようにコントローラによって設定される。やはり、ブリッジはＳＤＰＣを完全に除外する場合もあり、この場合、切替システムは、（１）ホスト装置インターフェイスを記憶装置インターフェイスに接続する状態と、（２）記憶装置インターフェイスを迂回する状態との間だけを切り替えるようにコントローラによって設定されうる。別の実装形態において、ブリッジはホスト装置または通信ハブに直接接続されうる。これらの実施形態、特徴、態様、および利点は、本願明細書の説明と、添付の特許請求の範囲と、後述する添付の図面からより良く理解されるはずである。
添付の図面は、本願明細書に組み入れられかつ本願明細書の一部をなし、様々な実施形態を図解するものであるが、これらの実施例は制限を目的としていない。図を簡潔明瞭にするために、以下参照する図中の要素が必ずしも一定の縮尺で描かれていないことを理解するべきである。また、同様の要素、対応する要素、または類似する要素を指示するために必要に応じて図の中で参照番号が繰り返される場合がある。
チェーントポロジを使用し、ホスト装置が速い記憶装置（例えば、ＵＦＳカード）、または遅い記憶装置（例えば、レガシーＳＤカード）と通信する、例示的な従来型ネットワークアーキテクチャの図である。 一実施形態によるブリッジを含む、チェーントポロジを使用する記憶装置ネットワークアーキテクチャの図である。 一実施形態によるブリッジを含む、チェーントポロジを使用するネットワークアーキテクチャの図である。 一実施形態によるブリッジを示す。 一実施形態によるブリッジを示す。 一実施形態によるブリッジを示す。 一実施形態によるブリッジを操作する方法を示す。 ＳＣＳＩ・オーバー・ＵＦＳプロトコルを使用して、記憶装置インターフェイスコマンドが双方向に透過的に伝送される、ブリッジ経由のホスト装置と記憶装置との間の通信を概略的に示す。 ＳＤ・オーバー・ＵＦＳプロトコルを使用して、記憶装置インターフェイスコマンドが双方向に透過的に伝送される、ブリッジ経由のホスト装置と記憶装置との間の通信を概略的に示す。 ＳＣＳＩ・オーバー・ＵＦＳプロトコルを使用するホスト装置とレガシーＳＤプロトコルを使用する記憶装置との間のブリッジ経由の通信を概略的に示す。 一実施形態によるブリッジの機能的配置を示す。 ＳＤ・オーバー・ＵＦＳプロトコルを使用するホスト装置とレガシーＳＤプロトコルを使用する記憶装置との間のブリッジ経由通信を概略的に示す。 一実施形態によるブリッジの機能的配置を示す。 リングトポロジで接続された組込型記憶装置のためのＵＨＳ−ＩＩインターフェイスと、レガシーＳＤカードのための記憶装置インターフェイスと、ＵＨＳ−ＩＩカードのための記憶装置インターフェイスとを含むホスト装置を示す。 １つのレガシーＳＤインターフェイスと、リングトポロジで接続された１つのＵＨＳ−ＩＩインターフェイスと、「非迂回」状態にあるバイパスソケットとを含むホスト装置を示す。 バイパスソケットが「迂回」状態にある図１５のデータ記憶システムを示す。 １つのＵＨＳ−ＩＩインターフェイスとリングトポロジで接続された図６のブリッジとを含むホスト装置を示す。 一実施形態による接続解析器を示す。
以下の説明では例示的な実施形態の様々な詳細を提示する。しかし、この説明は特許請求の範囲を制限するものではなく、本発明の様々な原理と本発明を実践する方法を説明することを目的とする。
ユニバーサルフラッシュストレージ（ＵＦＳ）は、デジタルカメラ、携帯電話機、家庭用電子機器のために提案された共通のフラッシュストレージ仕様である。ＵＦＳは、フラッシュメモリストレージのデータ転送速度を上げ、高信頼性を提供するように設計されている。超高速タイプＩＩ（ＵＨＳ−ＩＩ）は、次世代ＳＤカードを規定する新しい仕様である。ＵＦＳプロトコルとＵＨＳ−ＩＩプロトコルは、本願明細書において「高速プロトコル」とも呼ばれる。現世代（すなわち、非ＵＨＳ−ＩＩ）のＳＤカード／プロトコルは、本願明細書において「レガシーＳＤカード／プロトコル」または「低速カード／プロトコル」と呼ばれる。
セキュアデジタル（「ＳＤ」）メモリカードと組込型マルチメディアカード（「ｅＭＭＣ」）記憶装置は、比較的遅いフラッシュ記憶装置の例である。超高速タイプＩＩ（「ＵＨＳ−ＩＩ」）メモリカードとユニバーサルフラッシュストレージ（「ＵＦＳ」）記憶装置は、より速いフラッシュ記憶装置の例である。「ＵＦＳ」は、電子装置技術合同協議会（「ＪＥＤＥＣ」）ソリッドステート技術協会のＵＦＳ調査委員会によって策定された規格であり、「ＵＨＳ−ＩＩ」は次世代ＳＤ記憶装置のためのＳＤ協会（「ＳＤＡ」）によって策定された規格である。比較的遅いデータ通信を容易にするＳＤプロトコルを使用して、ホスト装置が、ＳＤカードと通信する。より速いデータ通信を容易にするＵＦＳプロトコルとＵＨＳ−ＩＩプロトコルをそれぞれ使用して、ホスト装置が、ＵＦＳカードおよびＵＨＳ−ＩＩカードと通信するように設計される。ＵＨＳ−ＩＩプロトコルとＵＦＳプロトコルは、データ転送速度がレガシーＳＤプロトコルを大幅に上回るものとして規定されている。そのような高速データ転送をサポートするために、これらのプロトコル（ＵＨＳ−ＩＩとＵＦＳ）は、レガシーＳＤインターフェイスおよびｅＭＭＣインターフェイスが使用するシングルエンド物理インターフェイスと対照的に、ディファレンシャルシグナリング物理インターフェイスを使用する。高速プロトコルおよび低速プロトコルは、１つまたは複数の層（例えば、リンク層、トランスポート層）の扱い方の点でも異なる。本願明細書では、用語「高速プロトコル／装置／インターフェイス」と「速いプロトコル／装置／インターフェイス」が互換的に使用される。同様に、本願明細書では、用語「低速プロトコル／装置／インターフェイス」と「遅いプロトコル／装置／インターフェイス」が互換的に使用される。
ホスト装置は、従来、「ポイント・ツー・ポイント」通信方式を使用してレガシーＳＤカードと直接通信する。他方、ＵＦＳ装置は、チェーントポロジ型のデータネットワークを介してホスト装置と通信することになっている。チェーントポロジでは、高速二線ディファレンシャルバスを使用して装置が互いに通信する。このため、より速い規格（すなわち、ＵＦＳおよび／またはＵＨＳ−ＩＩ）に対応し、かつ、遅い規格（例えば、ＳＤ）の後方適合性であるには、別々の２つの通信インターフェイス、すなわち遅いインターフェイス（例えば、ＳＤインターフェイス）と速いインターフェイス（例えば、ＵＦＳインターフェイスおよびＵＨＳ−ＩＩインターフェイス）を、ホスト装置に用意する必要がある。このようなホスト装置では異なる通信プロトコルやトポロジを扱う必要があるため、入力・出力（「Ｉ／Ｏ」）数、プロセッサの複雑さ、回路基板配線、コンピュータリソース、ホストゲート数、試験手順等の点で代償が大きい。
ＵＨＳ−ＩＩ記憶装置は、「リング」と呼ばれるネットワークトポロジを使用してホスト装置と通信するように設計することができる。「リング」トポロジは、複数の装置が直列に接続され、最初の装置と最後の装置がホスト装置に直接接続されるネットワーク構成である。リングトポロジは相互に接続された装置間に一方向通信路を提供するため、１箇所が故障すると不通になるおそれがある。また、ケーブルが破断するとリングに取り付けられた装置が孤立するおそれがある。このため、ＵＨＳ−ＩＩ型記憶装置を使用するホスト装置には特別な通信インターフェイスが必要となる。ホスト−記憶装置環境でリングトポロジを使用すると、取り外し可能な記憶装置が取り外されたときに通信経路が破断するという問題がある。このため、ＵＨＳ−ＩＩに基づくホスト装置には、（図１４に見られるように）３種類のインターフェイス、すなわち（１）リングトポロジで接続される組込型装置のためのＵＨＳ−ＩＩインターフェイス、（２）ＵＨＳ−ＩＩ規格に対応する取り外し可能な記憶装置のためのＵＨＳ−ＩＩインターフェイス、および（３）ＳＤ後方適合性を容易にするレガシーＳＤインターフェイスを用意する必要がある。
図１は、従来型記憶システムアーキテクチャ１００の一実施例である。前に説明したように、新しいデータ記憶装置プロトコルは、例えばレガシーＳＤプロトコルに比べて、より速いデータおよびコマンドの転送を容易にするように設計されている。図１に示すように、２種類の記憶装置プロトコル（すなわち、レガシーＳＤプロトコル等の遅いプロトコル、ならびにＵＦＳおよびＵＨＳ−ＩＩ等の速いプロトコル）に対応する従来の解決策では、ホストプロセッサ（すなわち、ホストプロセッサ１１０）は２種類の記憶装置プロトコルを別々に処理することが可能になる。以下、「レガシーＳＤ」を略して「ＳＤ」と呼ぶ。
ホストプロセッサ１１０でＳＤ後方適合性を確保するために、ホストプロセッサ１１０は、ＵＦＳプロトコルとＳＤプロトコルの両方を使用し作動するように設計されていると仮定する。ＵＦＳプロトコルとＳＤプロトコルに対応するため、ホストプロセッサ１１０には２つの別々のインターフェイス、すなわちインターフェイス１１２とインターフェイス１１４とが設けられている。インターフェイス１１２は（ＳＤバス１３０を介して）取り外し可能なＳＤカード１２０と直接通信するために使用される。インターフェイス１１４は、ＵＦＳ入／出力装置１５０、ＵＦＳ入／出力装置１６０、ＵＦＳ型メモリ装置１７０等の外部装置と、ＵＦＳデータ／コマンドをやり取りするために使用される。すなわち、取り外し可能な記憶装置１２０がＵＦＳカードである場合、またはＵＦＳプロトコルの中にＳＤデータ／コマンドをカプセル化することによってホストプロセッサ１１０と通信できるＳＤ−ＵＦＳカードである場合にも、インターフェイス１１４が使用される。（ＵＦＳプロトコルの中にＳＤデータ／コマンドをカプセル化することを、以下「ＳＤ・オーバー・ＵＦＳ」(SD-over-UFS) と呼ぶことに留意するべきである。）
ＵＦＳプロトコル設計により、ホスト装置１１０は、チェーントポロジを有するバスを介して周辺装置と通信することができる。チェーントポロジは、装置Ａが装置Ｂへ配線され、装置Ｂが装置Ｃへ配線され、装置Ｃが装置Ｄへ配線される等の配線方式である。チェーンの中の最後の装置は装置Ａへループバックされるのではなく、他の装置を通じて装置Ａと通信する。図１を参照すると、ホストプロセッサ１１０は、ＵＦＳバス１４０を介して装置１５０と通信し、装置１５０はＵＦＳバス１４２を介して装置１６０と通信し、装置１６０はＵＦＳバス１４４を介してＵＦＳ組込型メモリ１７０と通信し、ＵＦＳ組込型メモリ１７０はＵＦＳバス１４６を介して取り外し可能な記憶装置１２０と通信する。図１の回路構成には、２つの別々のインターフェイス、すなわちＳＤインターフェイス（すなわち、インターフェイス１１２）、およびＵＦＳインターフェイス（すなわち、インターフェイス１１４）を使用するという欠点と、ホストＣＰＵ１１０が、２種類の記憶装置プロトコルおよびトポロジのために、スペースおよびリソースを配分し、回路を専用化することを要求するという欠点とがある。
図２は、例示的な一実施形態によるブリッジ２５０を含む記憶システムアーキテクチャ２００の図である。ホストＣＰＵ２１０は、１つの通信インターフェイス（すなわち、通信インターフェイス２１２）を有し、これを介して外部装置（例えば、取り外し可能な記憶装置２６０）と通信する。チェーントポロジを使用するこのアーキテクチャにおいて、遅い記憶装置インターフェイス（例えば、レガシーＳＤインターフェイス）と高速インターフェイス（例えば、ＵＦＳインターフェイス）は、いずれも高速記憶装置プロトコルを使用し、ブリッジを介してホストと通信する。このように、高速プロトコルを使用するホスト装置とブリッジ２５０等のブリッジとを含むシステムは、後方適合性である。つまり、低速プロトコルを使用する装置にも対応できる（この例の速い記憶装置プロトコルはＵＦＳプロトコルであり、遅い記憶装置プロトコルはレガシーＳＤプロトコルであることに留意するべきである。）
図２の実施例で、ホストＣＰＵ２１０と、ＵＨＳ−ＩＩ型入／出力モジュール２２０（例えば，ｅｘｅｃｕｔｅ ｉｎ ｐｌａｃｅ（「ＸＩＰ」）装置）と、ＵＨＳ−ＩＩ型入出力モジュール２３０（例えば，ＷｉＦｉ装置）と、組込型メモリ２４０は、ＵＦＳプロトコルを使用してデータおよびコマンドを送受信するように設計されている。相互に接続された装置の各対の間のＵＦＳバスを介した通信は、直通式である。つまり、データとコマンドは、チェーン（チェーントポロジ）ネットワークに沿ってホストＣＰＵ２１０から（ＵＦＳバス２７０を介して）入出力モジュール２２０へ、入出力モジュール２２０から（ＵＦＳバスを介して）入出力モジュール２３０へ、入出力モジュール２３０から（ＵＦＳバスを介して）組込型メモリ２４０へ伝播するために、記憶装置プロトコルの変更は必要ない。
ホストＣＰＵ２１０は、レガシーＳＤカード専用インターフェイスを有していないが（ホストＣＰＵ２１０はただ１つの高速インターフェイス、すなわちインターフェイス２１２を有し、このインターフェイスはこの実施例においてＵＦＳ通信用であることに留意するべきである）、ブリッジ２５０を使用してレガシーＳＤカードと通信する高速インターフェイス２１２を使用する。ブリッジ２５０は、記憶装置２６０が「遅い」カード（例えば、レガシーＳＤカード）であろうが「速い」カード（例えば、ＵＦＳカード、ＳＤ・オーバー・ＵＦＳ適合ＳＤカード）であろうが、ホストＣＰＵ２１０と取り外し可能な記憶装置２６０との間の通信を容易にする。
ブリッジ２５０は、ホストプロセッサ２１０が使用するプロトコルの種類および取り外し可能な記憶装置２６０が使用するプロトコルの種類に応じて、「透明」状態または「変換」状態になる。つまり、ブリッジ２５０は、例えば図４の接続解析器４４２等の接続解析器を使用することにより、プロトコルの種類を識別し、プロトコルの種類に応じて作動する。つまり、ブリッジ２５０は、取り外し可能な記憶装置２６０がレガシーＳＤプロトコルを使用する場合は「変換」状態に移行し（または「変換」状態を維持し）、それによってＵＦＳ型ホストＣＰＵ２１０で使用されているＵＦＳ記憶装置プロトコルとレガシーＳＤカード２６０で使用されているレガシー記憶装置プロトコルとの間の橋渡しを行い、また、取り外し可能な記憶装置２６０とホストＣＰＵ２１０が同じプロトコル、この実施例ではＵＦＳプロトコルを使用する場合は、「透明」状態に移行する（または「透明」状態を維持する）。（本開示に関し、本願明細書ではＵＦＳカードとＳＤ・オーバー・ＵＦＳ型カードをＵＦＳカードと総称することに留意するべきである。）
「変換」状態にあるブリッジ２５０は、ＵＦＳ記憶装置プロトコルによりホストＣＰＵ２１０から（装置２２０、２３０、および２４０を介して）データ／コマンドを受信し、これらをレガシーＳＤ記憶装置プロトコルを使用して、レガシーＳＤ接続２５２を介してレガシーＳＤカード２６０へ送信する。また、レガシーＳＤ記憶装置プロトコルによりレガシーＳＤカード２６０からレガシーＳＤ接続２５２を介してデータ／コマンドを受信し、これらをＵＦＳ記憶装置プロトコルを使用して（装置２４０、２３０、および２２０を介して）ホストプロセッサ２１０へ送信する。前に説明したように、ホストＣＰＵ２１０と取り外し可能な記憶装置２６０が同じ記憶装置プロトコル（この実施例ではＵＦＳプロトコル）を使用する場合、プロトコルの変更は必要ない。ホストＣＰＵ２１０および記憶装置２６０がＵＦＳ装置の場合、ブリッジ２５０および記憶装置２６０は、ＵＦＳ接続２５４経由で接続される。ＳＤ接続２５２とＵＦＳ接続２５４は、論理的に別々の接続として図に示されている。しかし、物理的には共通の端子を有することがある。透明状態にあるブリッジ（例えば、ブリッジ２５０）は、ホストＣＰＵ２１０と取り外し可能な記憶装置２６０との間の通信で透明となる。記憶システムアーキテクチャ２００は、単独の装置（すなわち、ブリッジ２５０）としてブリッジを含んでいる。しかし、後述する図３に例示されているように、組込型メモリ（例えば、組込型メモリ２４０）にブリッジ機能を組み込むこともできる。
ＳＤ−ＵＦＳ合同カードもありうる。ＳＤ−ＵＦＳ合同カードは、共通の接続端子を有しうる論理的に独立した２セットのホストインターフェイス端子、すなわちレガシーＳＤカードに適合する一のセット、およびＵＦＳカードに適合する他のセットと、２セットの記憶装置インターフェイス、すなわちレガシーＳＤとしてカードを操作する一のセットの記憶装置インターフェイス、およびＵＦＳカードとしてカードを操作する他のセットの記憶装置インターフェイスとを含む。２セットの端子とフロントエンドを有するＳＤ−ＵＦＳカードは、ＳＤ−ＵＦＳカードに適応するソケット、およびインターフェイスの種類に応じてレガシーＳＤカードとして使用することも、ＵＦＳカードとして使用することもできる。ブリッジ２５０は、２種類の取り外し可能な記憶装置２６０に適応するただ１つの記憶装置インターフェイス（図２には示されていない）を有する場合がある。あるいは、ブリッジ２５０は別々の記憶装置インターフェイス（図２に示されていない）、すなわちレガシーＳＤカード専用の一の記憶装置インターフェイスとＵＦＳカード専用の他の記憶装置インターフェイスとを有する場合もある。
一実施例において、ブリッジ２５０は図２に見られるように（すなわち、１つまたは複数の中間装置を介して）ホストＣＰＵ２１０に接続されうる。別の実施例において、ブリッジ２５０は、ホストＣＰＵ２１０に直結されうる。別の実施例において、ブリッジ２５０は、ホストＣＰＵ２１０に直結された通信ハブ、または１つもしくは複数の装置を介してホストＣＰＵ２１０に接続された通信ハブに直結されうる。
図３は、例示的な一実施形態によるブリッジと組込型メモリとを組み合わせた装置３５０を含む記憶システムアーキテクチャ３００の図である。記憶システムアーキテクチャ３００は、３５０に見られるようにブリッジと組込型メモリが一体化されている点を除けば、図２の記憶システムアーキテクチャ２００と同じである。組込型メモリとブリッジの機能を１つの装置（すなわち、装置３５０）にまとめれば、スペース、内部配線、入出力インターフェイス等の節約になり有益である。
図４に、例示的な一実施形態によるブリッジ４００を示す。ブリッジ４００はホスト装置インターフェイス４０２を含む。ホスト装置インターフェイス４０２は、通信バス４０４に接続され、通信バス４０４は（ことによるとチェーンの一部をなす他の装置４１２を介して）ホストＣＰＵに接続され、ホストＣＰＵは第１の記憶装置プロトコル（例えば、ＵＦＳ）を使用する。ブリッジ４００はまた、第２の記憶装置プロトコル（例えば、レガシーＳＤ）を使用する取り外し可能な記憶装置４２０と結合する第１の記憶装置インターフェイス４０６と、第１の記憶装置プロトコルを第２の記憶装置プロトコルに、かつ逆も同様に変換する双方向記憶装置プロトコル変換器（ＳＤＰＣ）４５０とを含む。ブリッジ４００はまた、コントローラ４４０と切替システム４６０とを含む。切替システム４６０はコントローラ４４０により設定可能であり、第１の記憶装置プロトコル（すなわち、ホストＣＰＵ４１０によって使用されている記憶装置プロトコル）が第２の記憶装置プロトコル（すなわち、取り外し可能な記憶装置によって使用されている記憶装置プロトコル）と異なる場合には、ホスト装置インターフェイス４０２と第１の記憶装置インターフェイス４０６との間にプロトコル変換器（ＳＤＰＣ）４５０を接続し、第１の記憶装置プロトコルと第２の記憶装置プロトコルが同じ場合は、プロトコル変換器４５０を切断してホスト装置インターフェイス４０２を第２の記憶装置インターフェイス４０８に接続する。
コントローラ４４０は、ホストＣＰＵの種類および／またはホストＣＰＵが使用する記憶装置プロトコルの種類を事前に知る場合がある。コントローラ４４０は、ホストＣＰＵの種類および／またはホスト装置が使用するストレージプロトコルの種類が、事前に分からない場合に、接続解析器４４２と連携してホスト装置インターフェイス４０２を監視し、ホストＣＰＵ４１０の情報から、ホストＣＰＵの種類および／またはホストＣＰＵが使用する記憶装置プロトコルの種類を推断する。また、コントローラ４４０は、接続解析器４４２を使用して記憶装置インターフェイス４０６および４０８を監視し、ブリッジ４００に接続された記憶装置がどれなのか、および／または記憶装置インターフェイス４０６もしくは記憶装置インターフェイス４０８に接続された記憶装置で使用されている記憶装置プロトコルがどれなのかを検出する。次いで、コントローラ４４０は、記憶装置４２０で使用されている記憶装置プロトコルが、ホストＣＰＵ４１０でも使用されている第１の記憶装置プロトコルなのか、それともホストＣＰＵ４１０で使用されていない第２の記憶装置プロトコルなのかを判断する。コントローラ４４０は、両側（すなわち、ホストＣＰＵ４１０と記憶装置４２０）で使用されている記憶装置プロトコルの種類を判断し、それらを比較することにより、プロトコル変換が必要かどうかを判断する場合がある。あるいは、コントローラ４４０は、各々の使用されている記憶装置プロトコルの種類を判断することはせず、両側で同じ記憶装置プロトコルが使用されているのか、それとも異なる記憶装置プロトコルが使用されているのかを判断する場合もある。通常、ホストＣＰＵ４１０や記憶装置４２０等の装置は、使用する記憶装置プロトコルの種類および／またはバージョンに関する明示的情報を通信の「相手」側に伝達する。この場合、コントローラ４４０は、この情報伝達を基に記憶装置プロトコルを判断しうる。あるいは、コントローラ４４０は、通信を監視することによって記憶装置プロトコルの種類を判断する場合もある。
第１の記憶装置プロトコルが第２の記憶装置プロトコルと異なる場合、ホストＣＰＵ
４１０がある特定の記憶装置プロトコル（例えば、ＵＦＳプロトコル）を使用してブリッジ４００を介してＳＤカード４２０へ伝えるデータおよびコマンドは、ＳＤカード４２０が「理解」する別の記憶装置プロトコル（すなわち、レガシーＳＤプロトコル）を使用してカード４２０へ送信しなければならないことを意味する。この場合、コントローラ４４０は接点「（０）」を接点「（１）」に接続するための制御信号４４４を切替システム４６０へ送信する。これにより、プロトコル変換器４５０が、ホスト装置インターフェイス４０２に接続される（図４に見られる実施例では、プロトコル変換器４５０は記憶装置インターフェイス４０６に常時接続されていることに留意するべきである）。このようにして、ホストＣＰＵ４１０は、第１の記憶装置プロトコル、この例ではＵＦＳプロトコルを使用して、記憶装置４２０へデータ／コマンドを伝達し、また、ＵＦＳ／ＳＤ変換器４５０は、ＵＦＳプロトコルを、レガシーＳＤカード４２０で使用できる第２の記憶装置プロトコル、この例ではレガシーＳＤプロトコルに変換する。第１の装置から第１の記憶装置プロトコルでデータ、コマンド、および信号を受信し、データ／コマンド／信号を翻訳し、かつ翻訳されたデータ／コマンド／信号を別の記憶装置プロトコルを使用して第２の装置へ送信する手順を、本願明細書では「プロトコル変換」または略して「変換」と呼び、用語「変換器」やその派生語を使用する。かかる変換は通常、遅いプロトコル（例えば、レガシーＳＤプロトコル）を速いプロトコル（例えば、ＵＦＳプロトコル、ＵＨＳ−ＩＩプロトコル）の中にカプセル化すること、および速いプロトコルから遅いプロトコルを開放することを含む。「カプセル化(encapsulation) 」は、一のプロトコルを別のプロトコルの中に埋め込むことを意味し、「開放(de-capsulation)」は反対の操作を意味する。ＳＣＳＩ対ＳＤ変換もまた、基礎的ＳＤ−ＳＣＳＩおよびＳＣＳＩ−ＳＤコマンドの翻訳を含む（この翻訳は、例えば図１１のコマンド翻訳器１１３０等の翻訳器によって実施される）。プロトコル変換はまた、リンク層レベルでの信号翻訳（例えば、「ｂｕｓｙ」信号翻訳）を含む（この翻訳は、例えば図１１のリンク信号翻訳器１１８５等の翻訳器によって実施される）。
ホストＣＰＵ４１０で使用されている記憶装置プロトコルが、ブリッジ４００に接続された取り外し可能な記憶装置（この場合は、ＵＦＳカード４３０）で使用されている記憶装置プロトコルと同じ場合、コントローラ４４０は、接点「（０）」を接点「（２）」に接続するための制御信号４４４を切替システム４６０へ送信する。これにより、ホスト装置インターフェイス４０２は変換器４５０を経由せず記憶装置インターフェイス４０８へ直結（４６４）される（４０２と４０８との間に他のコンポーネントが接続される可能性はある）。
図２との関係で説明したように、ホストＣＰＵ２１０がＵＦＳ型なら、ブリッジ２５０は、レガシーＳＤカード、ＳＤ−ＵＦＳカード、またはＵＦＳカードとして１つの記憶装置に適応するように構成された１つの記憶装置インターフェイスを有する場合と、レガシーＳＤカード用とＳＤ−ＵＦＳカードまたはＵＦＳカード用に２つの記憶装置インターフェイスを有する場合がある。
図５に、別の例示的な実施形態によるブリッジ５００を示す。ブリッジ５００は、２つのプロトコル変換器、すなわち図４に見られるＵＦＳプロトコルからレガシーＳＤプロトコルに、かつ逆も同様に変換する一のプロトコル変換器（すなわち、プロトコル変換器４５０）と、ＵＦＳプロトコルからＵＨＳ−ＩＩプロトコルに、かつ逆も同様に変換する他のプロトコル変換器（すなわち、プロトコル変換器５１０）とを含む点を除き、ブリッジ４００と同様である。（ブリッジ５００には一度にただ１つの取り外し可能な記憶装置、すなわちカード４２０またはカード５３０を接続することができることに留意するべきである。）
ブリッジ５００にレガシーＳＤカード４２０が現在接続されていることを接続解析器５４２がコントローラ５４０に伝えると、コントローラ５４０は、図４との関係で示し、かつ説明したように、接点「（０）」を接点「（１）」に接続するための制御信号５４４を切替システム５６０へ送信する。ブリッジ５００にＵＨＳ−ＩＩカード５３０（またはＵＨＳ−ＩＩプロトコルを使用するＳＤ−ＵＨＳ−ＩＩカード）が現在接続されていることを接続解析器５４２がコントローラ５４０に伝えると、コントローラ５４０は、接点「（０）」を接点「（２）」に接続するための制御信号５４４を切替システム５６０へ送信する。これにより、ホストＣＰＵ４１０で使用されているＵＦＳプロトコルからＵＨＳ−ＩＩカード（またはＳＤ−ＵＦＳカード）５３０で使用されているＵＨＳ−ＩＩプロトコルに、かつ逆も同様に変換することが可能となる。ホストＣＰＵ４１０は、ＵＦＳプロトコルを使用するので、ブリッジ４００のようなブリッジ５００は、チェーントポロジで構成される。ＵＨＳ−ＩＩプロトコルを使用するホストＣＰＵの場合、ブリッジは、図６に示すようにリングトポロジで構成される。
図６に、さらに別の例示的な実施形態によるブリッジ６００を示す。ホストＣＰＵ６１０は、ＵＨＳ−ＩＩプロトコルを使用し、リングトポロジを有するバスを通じて外部装置（例えば、ＵＨＳ−ＩＩ装置６２０、レガシーＳＤカード６３０またはＵＨＳ−ＩＩカード６４０（またはＳＤ−ＵＨＳ−ＩＩカード６４０）、およびＵＨＳ−ＩＩ入出力装置６５０）と通信する。（ブリッジ６００には、レガシーＳＤカード６３０とＵＨＳ−ＩＩカード６４０のうちのいずれか一方のみが一度に接続されることに留意するべきである。）ブリッジ６００は、ＵＨＳ−ＩＩ装置６２０からデータおよびコマンドを受信するホスト装置インターフェイス６０２と、レガシーＳＤカード６３０との間でデータおよびコマンドを送受信する記憶装置インターフェイス６０４と、ＵＨＳ−ＩＩカード６４０との間でデータおよびコマンドを送受信する記憶装置インターフェイス６０６と、ＨＳ−ＩＩ装置６５０へデータおよびコマンドを送信する記憶装置インターフェイス６０８とを含み、ＵＨＳ−ＩＩ装置６５０は、ＵＨＳ−ＩＩタイプの組込型メモリ、またはＵＨＳ−ＩＩタイプの入出力装置、またはＵＨＳ−ＩＩプロトコルを使用する他の何らかの装置であってもよい。
ブリッジ６００はまた、図４のコントローラ４４０や図５のコントローラ５４０と同様の働きをするコントローラ６６０と、ホストＣＰＵ６１０で使用されているＵＨＳ−ＩＩプロトコルをレガシーＳＤカード６３０で使用されているレガシーＳＤプロトコルに（かつ逆も同様に）変換する双方向ＳＤＰＣ６７０と、３ポジションスイッチ６８０、および３ポジションスイッチ６９０を含む切替システム６８２とを含む。スイッチ６８０およびスイッチ６９０は常に同じポジションにあり、かつ常にあるポジションから別のポジションにかけて一斉に動くように設計されかつ制御される。例えば、スイッチ６８０がポジション「（１）」にあるなら、スイッチ６９０もまたポジション「（１）」にあり、コントローラ６６０がいずれか一方（例えば、スイッチ６８０）を（例えば）ポジション「（３）」に移すと、他方のスイッチ（例えば、スイッチ６９０）もまた同じポジションに移る。
ブリッジ６００に接続される記憶装置がレガシーＳＤカード６３０などのレガシーＳＤカードの場合、コントローラ６６０は図６に見られるようにスイッチ６８０および６９０をポジション「（１）」に設定する。ポジション「（１）」ではホストＣＰＵ６１０から発信されるデータおよびコマンドが、ＵＨＳ−ＩＩ装置６２０の中を伝播し、ブリッジ６００で受信され、双方向ＵＨＳ−ＩＩ／ＳＤ変換器６７０へ転送される。ＵＨＳ−ＩＩ／ＳＤ変換器６７０は、ＵＨＳ−ＩＩプロトコルをレガシーＳＤプロトコルに変換し、レガシーＳＤプロトコルを使用して記憶装置インターフェイス６０４を介してレガシーＳＤカード６３０へデータ／コマンドを転送する。（用語「変換」の解釈は前述したとおりであることに留意するべきである。）レガシーＳＤカード６３０は、レガシーＳＤプロトコルを使用してデータまたは応答をＵＨＳ−ＩＩ／ＳＤ変換器６７０へ送り、ＵＨＳ−ＩＩ／ＳＤ変換器６７０は、ＵＨＳ−ＩＩプロトコルを使用してリング内の次の装置（すなわち、ＵＨＳ−ＩＩ入出力装置６５０）へデータまたは応答を送信する。データ／コマンドは、引き続きＵＨＳ−ＩＩプロトコルを使用してリング内を伝播する。ホストＣＰＵ６１０によって送信されるデータ／コマンドがレガシーＳＤカード６３０向けのものでない場合、プロトコル変換を使用することなく、記憶装置インターフェイス６０８を介してリング内の次の装置（すなわち、ＵＨＳ−ＩＩ入出力装置６５０）へコマンド／データを送ることにより、レガシーＳＤプロトコルとコマンド／データとの変換を省くことができる。これを実現する一方法は、取り外し可能な記憶装置の識別情報（「ＩＤ」）をブリッジに蓄積することである。コントローラ６６０は、このＩＤをもとに、コマンド／データが取り外し可能な記憶装置（例えば、カード６３０または６４０）向けのものかどうかを知ることが可能になる。
ブリッジ６００に接続される記憶装置がＵＨＳ−ＩＩ適合カード６４０（すなわち、ＵＨＳ−ＩＩカードまたはＳＤ−ＵＨＳ−ＩＩカード）の場合、プロトコル変換は不要であるため（つまり、ホストＣＰＵ６１０とカード６４０はいずれも真のＵＨＳ−ＩＩ装置であるため）、コントローラ６６０は、スイッチ６８０および６９０をポジション「（２）」に設定する。ポジション「（２）」では、ホストＣＰＵ６１０から発信されるデータ／コマンドがＵＨＳ−ＩＩ装置６２０の中を伝播し、ブリッジ６００で受信され、そのまま（プロトコル変換を行わず）記憶装置インターフェイス６０６Ａを介してＵＨＳ−ＩＩカード６４０へ転送される。データ／コマンドがＵＨＳ−ＩＩカード６４０向けのものでない場合、ＵＨＳ−ＩＩカード６４０は、記憶装置インターフェイス６０６Ｂとスイッチ６９０の接点「（２）」を介してリング内の次の装置へ、この例ではＵＨＳ−ＩＩ入出力装置６５０へ、データ／コマンドを転送する。リング型データネットワークの中で装置のいずれか１つが取り外され、当該装置の取り外しによって生じた空白を埋めるための措置が講じられない場合、通信ループは切断される。再び図６に戻ると、接続解析器６６２は、（例えば）図４の接続解析器４４２に類似するが、ホスト装置インターフェイス６０２、ならびに記憶装置インターフェイス６０４、６０６、および６０８を監視し、それらのインターフェイスに接続される装置を検出し、それぞれの装置で使用されている記憶装置プロトコルを判断する。接続解析器６６２はインターフェイスの監視状況（インターフェイス「ｘ」に装置が接続されているかどうか、インターフェイス「ｘ」に接続された装置がプロトコル「ｙ」を使用している等）をコントローラ６６０に知らせる。記憶装置インターフェイス６０４にレガシーＳＤカードが接続されておらず、かつ記憶装置インターフェイス６０６にＵＨＳ−ＩＩ適合カードが接続されていないことを接続解析器６６２がコントローラ６６０に知らせると、コントローラ６６０はスイッチ６８０およびスイッチ６９０をポジション「（３）」に設定する。
スイッチ６８０および６９０がポジション「（１）」になると、ブリッジ６００は、「変換」状態になる。スイッチ６８０および６９０がポジション「（２）」になると、ブリッジ６００は、「透明」状態になる。スイッチ６８０および６９０がポジション「（３）」になると、ブリッジ６００は、「迂回」状態になる。スイッチ６８０および６９０がポジション「（３）」に設定されると、記憶装置インターフェイス６０４および６０６は、迂回される。つまり、ブリッジのリング入力（すなわち、ホスト装置インターフェイス６０２）がブリッジのリング出力（すなわち、記憶装置インターフェイス６０８）へ内部的に接続され、ブリッジ６００を介してリングループが閉じられる。（取り外し可能な記憶装置、例えばレガシーＳＤカード６３０またはＵＨＳ−ＩＩカード６４０が、ブリッジ６００に接続される場合は、それぞれ、ＵＨＳ−ＩＩ／ＳＤ変換器またはＵＨＳ−ＩＩ装置６４０を介して、リングループが閉じられることに留意するべきである。）
図７は、例示的な一実施形態に従ってブリッジを操作する方法である。２つの装置が同一ホスト装置に組み込まれているので、ブリッジ４００または５００に類似するブリッジは、ホストＣＰＵに直接的または間接的に常時接続されていると仮定する。ステップ７１０で、接続解析器５４２等の接続解析器は、取り外し可能な記憶装置（例えば、レガシーＳＤカード４２０またはＵＨＳ−ＩＩ適合カード５３０）がブリッジに接続されているかどうかをチェックし、当該装置がブリッジに接続されている場合は、接続された装置で使用されている記憶装置プロトコルの種類を検出する（７３０）。取り外し可能な記憶装置がブリッジに接続されていなければ（ステップ７１０で「Ｎ」と表示）、ブリッジはアイドル状態を維持するかまたはアイドル状態に入り、ステップ７２０で取り外し可能な記憶装置が接続されるまで待つ。取り外し可能な記憶装置がブリッジに接続されていれば（ステップ７１０で「Ｙ」と表示）、接続解析器はコントローラのために、ホストＣＰＵで使用されている記憶装置プロトコルと取り外し可能な記憶装置で使用されている記憶装置プロトコルとをステップ７３０で識別する。（前述したように、コントローラはホストＣＰＵで使用されているプロトコルを事前に知っている場合があり、その場合、コントローラはホストＣＰＵで使用されている記憶装置プロトコルを「判断」する必要はない。）ステップ７４０で、（例えば）コントローラ５４０に類似するコントローラは、２つの記憶装置プロトコルが同じかどうかをチェックし、さらに図５に見られる実施形態の場合にプロトコルが同じでない場合は、コントローラ５４０は、使用すべきプロトコル変換の種類を判断する。２つの記憶装置プロトコルが同じなら（ステップ７４０で「Ｙ」と表示）、コントローラ５４０は、ステップ７５０で、ホストＣＰＵ４１０と取り外し可能な記憶装置を、図４（接点「（２）」をインターフェイス４０８に接続）、および図６（接点「（２）」を使用することにより確立される通信経路）に見られるように、直結させる。２つの記憶装置プロトコルが異なるなら（ステップ７４０で「Ｎ」と表示）、コントローラは適切な双方向プロトコル変換器を使用して、入力記憶装置プロトコルを出力記憶装置プロトコルに変換する。ホストＣＰＵからブリッジへ至るデータ／コマンド通信と、取り外し可能な記憶装置からブリッジへ至るデータ／コマンド通信は、ブリッジにデータ／コマンドが入ることから、「入力通信」とみなされる。ブリッジからホストＣＰＵへ至るデータ／コマンド通信と、ブリッジから取り外し可能な記憶装置へ至るデータ／コマンド通信は、ブリッジからデータ／コマンドが出ることから、「出力通信」とみなされる。
図８は、ブリッジ８３０を介してホスト装置８１０と取り外し可能な記憶装置８２０との間でデータおよびコマンドを交換するために使用される４つの従来型の通信層を概略的に示すものであり、ここでは小型コンピュータシステムインターフェイス（「ＳＣＳＩ」）規格を使用してデータおよびコマンドが双方向に伝送される。図８は、ホスト装置で使用される記憶装置プロトコルと記憶装置で使用される記憶装置プロトコルが同じ場合のシナリオを指している。このため、ブリッジは通信の観点からは透明である。つまり、記憶装置プロトコル変換は行われない。図８は、ＵＦＳカードまたはＳＤ−ＵＦＳカード４３０がブリッジ４００に接続される図４に関連している。「ＳＣＳＩ」とは、簡潔に説明すると、コンピュータと周辺装置とを物理的に接続し、コンピュータと周辺装置との間でデータを伝送するための一連の規格である。ＳＣＳＩ規格は、コマンドとプロトコルと電気的および光学的インターフェイスを規定している。ＳＣＳＩを使用することで様々な装置を接続できる。ＵＦＳ規格ではＳＣＳＩプロトコルのごく一部が使用されている。
ＪＥＤＥＣのＵＦＳ調査委員会によって規定された層は、「物理接続」層と、「リンクコマンド」層と、「トランスポート」層と、「アプリケーション」層とである。ホスト装置８１０は、ＵＦＳ構成物理層とＵＦＳ構成リンク層（これらの２層を８４０に示す）を使用することにより、またＳＣＳＩ構成トランスポート層とＳＣＳＩ構成アプリケーション層（これらの２層を８５０に示す）を使用することにより、記憶装置８２０へデータ／コマンドを送信し、また記憶装置８２０からデータ／コマンドを受信する。（「ＳＯＵＰ」は、ＳＣＳＩ・オーバー・ＵＦＳプロトコル(SCSI-over-UFS protocol)の略であることに留意するべきである。）記憶装置８２０はホスト装置８１０と同じ通信層を使用するよう構成されている。したがって、ブリッジ８３０は、通信の観点からは両装置にとって透明である。つまり、プロトコル変換は必要ない／使用されない。
図９は、図８と同様に従来の通信層を概略的に示すものであるが、ここではホスト装置９１０と取り外し可能な記憶装置９２０との間でブリッジ９３０を介してＳＤデータおよびＳＤコマンドをやり取りする。ホスト装置９１０および記憶装置９２０はＵＦＳ構成装置であり、ＳＤデータおよびＳＤコマンドはＵＦＳ通信で伝達されるため、ＳＤデータおよびＳＤコマンドは、ホスト装置９１０と記憶装置９２０との間で、ブリッジ９３０を介して、ＳＤ・オーバー・ＵＦＳ構成を使用して、やり取りされる。「ＳＤ・オーバー・ＵＦＳ構成」、および「ＳＤ・オーバー・ＵＦＳ通信」は、ＳＤデータおよびコマンドがＵＦＳ信号の中にカプセル化される（ＵＦＳ信号のペイロードとして挿入される）ことを意味する。図９は、ホスト装置で使用される記憶装置プロトコルと記憶装置で使用される記憶装置プロトコルとが同じ場合のシナリオを指している。このため、ブリッジは通信の観点からは透明である。つまり、記憶装置プロトコル変換は行われない。ホスト装置９１０は、ＵＦＳ構成物理層およびＵＦＳ構成リンク層（これらの２層を９４０に示す）を使用することにより、またＳＤ・オーバー・ＵＦＳトランスポート層およびＳＤ構成アプリケーション層（これらの２層を９５０に示す）を使用することにより、記憶装置９２０へＳＤデータ／コマンドを送信し、また記憶装置９２０からＳＤデータ／コマンドを受信する。記憶装置９２０は、通信層の点ではホスト装置９１０と同様に構成される。したがって、ブリッジ８３０は、通信の観点からは両装置にとって透明である。つまり、プロトコル変換は必要ない／使用されない。
図１０は、図８と同様に従来の通信層を概略的に示すものであるが、図１０では、ＳＣＳＩ・オーバー・ＵＦＳプロトコルを使用するホスト装置１０１０とレガシーＳＤカードとして構成された取り外し可能な記憶装置１０２０との間で、ブリッジ１０３０を介して、データおよびコマンドが伝送される。ホスト装置１０１０は、ＵＦＳ物理層とＵＦＳリンク層（これらの２層を１０４０に示す）を使用し、またＳＣＳＩトランスポート層とＳＣＳＩアプリケーション層（これらの２層を１０５０に示す）を使用する。レガシーＳＤカード１０２０は、ＳＤ物理層と、ＳＤリンク層と、ＳＤトランスポート層と、ＳＤアプリケーション層とを使用する。図１０は、ホスト装置で使用される記憶装置プロトコルが記憶装置で使用される記憶装置プロトコルと異なる場合のシナリオを指している。このために、記憶装置プロトコル変換が行われる。
図１１は、高速プロトコルをレガシー（遅い）ＳＤプロトコルに、かつ逆も同様に変換するために、図１０のブリッジ１０３０等のブリッジで使用される変換方式を概略的に示すものである。記憶装置プロトコル変換器（ＳＤＰＣ）１１００によって適用されるブリッジ方式は、ＳＣＳＩトランスポートおよびアプリケーション層を使用することにより、ホスト装置とＳＤカードの間のデータ／コマンド通信を容易にする。ＳＤＰＣ１１００は、ＳＤＰＣ４５０およびＳＤＰＣ６７０をより詳細に示すものであり、高速プロトコル（例えば、ＵＦＳまたはＵＨＳ−ＩＩ）の上に「乗る」ＳＣＳＩコマンドを受信する（１１１０）。ＳＣＳＩ基本コマンド（例えば、「Ｒｅａｄ」／「Ｗｒｉｔｅ」）は対応するＳＤコマンドに翻訳される（１１３０）。ＳＤプロトコル固有のコマンド（例えば、「Ｗｒｉｔｅ Ｐｒｏｔｅｃｔ」／「ＳＤ Ｓｅｃｕｒｉｔｙ」）は、ホスト装置からＳＣＳＩプロトコルにカプセル化されて送信される。そのようなコマンドには開放処理（１１２０）が行われる。ＳＤコマンド（ＳＤ／ＳＣＳＩ翻訳器１１３０またはＳＤ／ＳＣＳＩプロトコルカプセル化器１１２０で処理されたもの）は、レガシーＳＤコマンド／ステータス／データレジスタと共通のレジスタ１１４０に保持される。レガシーＳＤカードプロトコルは、ＳＤトランスポートおよびリンク層１１６０とＳＤ物理層１１７０を使用して、メモリ装置インターフェイス１１５０を通ってレガシーＳＤカード（ＳＤカードは図１１に示されていない）へコマンドを送る。コマンド／データのフロー制御に使用されるリンク層信号（例えば、「Ｒｅａｄｙ」／「Ｂｕｓｙ」）は、リンク信号翻訳器１１８５により高速プロトコルリンク層からレガシーＳＤプロトコルリンク層に翻訳される。記憶装置からホスト装置へ送信される、任意のコマンド応答、データ、信号は同様の過程を経る（つまり、コマンド応答とデータはレガシーＳＤプロトコルによって共通のレジスタセット１１４０に読み込まれる。基本情報はＳＤ／ＳＣＳＩ翻訳器１１３０によってＳＣＳＩに翻訳され、ＳＤ固有のコマンドはＳＤ／ＳＣＳＩカプセル化器１１２０によってＳＣＳＩの中にカプセル化されることになる。生成されたＳＣＳＩコマンドは、高速プロトコルのリンク層１１８０と物理層１１９０を使用して高速メモリインターフェイス１１１０から送出される。リンク層信号は、リンク信号翻訳器１１８５によって高速リンク層信号に翻訳される）。
図１２は、図８と同様に従来の通信層を概略的に示すものであるが、図１２ではＳＤ・オーバー・ＵＦＳプロトコルを使用するホスト装置１２１０とレガシーＳＤカード等の取り外し可能な記憶装置１２２０との間で、ブリッジ１２３０を介して、データおよびコマンドが伝送される。ホスト装置１２１０は、ＵＦＳ物理層およびＵＦＳリンク層（これらの２層を１２４０に示す）を使用し、またＳＤトランスポート層およびＳＤアプリケーション層（これらの２層を１２５０に示す）を使用する。図１２は、ホスト装置で使用される記憶装置プロトコルが、記憶装置で使用される記憶装置プロトコルと異なる場合のシナリオを指している。このために、記憶装置プロトコル変換が行われる。
図１３は、高速プロトコルをレガシー（遅い）ＳＤプロトコルに変換するための、図１２のブリッジ１２３０等のブリッジで使用される変換方式を概略的に示すものである。記憶装置プロトコル変換器（ＳＤＰＣ）１３００によって適用されるブリッジ方式は、ＳＤ・オーバー・ＵＦＳトランスポート層を使用することにより、ホスト装置およびＳＤカード間のデータ／コマンド通信を容易にする。ＳＤＰＣ１３００は、ＳＤＰＣ４５０とＳＤＰＣ６７０をより詳細に示すものであり、高速プロトコル（例えば、ＵＦＳまたはＵＨＳ−ＩＩ）の中にカプセル化されたＳＤコマンドを受信する（１３１０）。ＳＤコマンドは開放され（１３２０）、レジスタに保持され（１３３０）、ＳＤトランスポートおよびリンク層１３５０とＳＤ物理層１３６０を使用することによりＳＤカード（ＳＤカードは図１３に示されていない）へ伝送される（１３４０）。コマンド／データのフロー制御に使用されるリンク層信号（例えば、「Ｒｅａｄｙ」／「Ｂｕｓｙ」）は、リンク信号翻訳器１３８５により高速プロトコルリンク層からレガシーＳＤプロトコルリンク層に翻訳される。記憶装置からホスト装置へ送信されるコマンド応答、データ、信号は、同様の過程を経る（つまり、コマンド応答、データ、その他はレガシーＳＤプロトコルによって共通のレジスタセット１３３０へ読み込まれる。高速プロトコルのリンク層１３８０および物理層１３９０を使用して、高速メモリインターフェイス１３１０からＳＤ形式で情報が送出される。リンク層信号は、リンク信号翻訳器１３８５によって高速リンク層信号に直接に翻訳される）。
図１４は、リングトポロジを介してホスト装置１４１０へ機能的に接続された、「装置１」（１４０２に示す）、「装置２」（１４０４に示す）・・・「装置Ｎ」（１４０６に示す）と呼ばれるＮ個の組込型ＵＨＳ−ＩＩカード／装置と、ＵＨＳ−ＩＩインターフェイス１４３０を通じて装置１４１０へ接続された取り外し可能なＵＨＳ−ＩＩ記憶装置１４３２と、ＳＤインターフェイス１４４０を通じてホスト装置１４１０へ接続されたレガシーＳＤ取り外し可能なカード１４４２とを含むシステムを概略的に示すものである。ホスト装置１４１０は、３種類のインターフェイス、すなわち（１）リングトポロジで接続されるＮ個の組込型装置「装置１」〜「装置Ｎ」のためのＵＨＳ−ＩＩインターフェイス１４２０と、（２）ＵＨＳ−ＩＩ規格に対応する取り外し可能な記憶装置（例えば、ＵＨＳ−ＩＩカード１４３２）のためのＵＨＳ−ＩＩインターフェイス１４３０と、（３）レガシーＳＤカード１４４２のためのレガシーＳＤインターフェイス１４４０とを有する。通信経路がそれぞれ独立しているため、取り外し可能なＵＨＳ−ＩＩカード１４３２は、リングトポロジを介して配線されたＮ個の組込型装置の動作に影響を与えることなく、ホスト１４１０から機能的に切断することができる。しかし、前に説明した理由（余分な入出力配線等）のために、インターフェイス１４２０、１４３０、および１４４０等の３つの独立したインターフェイスを含むホスト装置には問題がある。
図１５は、図１４に見られるシステム方式の問題に対する部分的解決法を概略的に示すものである。取り外し可能なＵＨＳ−ＩＩカード１４３２は、バイパススイッチ１５４０を含むブリッジ１５１０を介してリングトポロジに接続される。ブリッジ１５１０は、取り外し可能なＵＨＳ−ＩＩカード１４３２がブリッジ１５１０に接続されているかどうかを検出し、ブリッジ１５１０の入力端子１５２０を取り外し可能なＵＨＳ−ＩＩカード１４３２の「Ｄ０」端子に接続し、ブリッジ１５１０の出力端子１５３０を取り外し可能なＵＨＳ−ＩＩカード１４３２の「Ｄ１」端子に接続し、後ほど説明する図６に見られるように取り外し可能なＵＨＳ−ＩＩカード１４３２がブリッジ１５１０から取り外れた場合には、入力端子１５２０を出力端子１５３０に内部的に接続する手段を備えている。図１５のネットワーク方式において、図１４に見られる２つのＵＨＳ−ＩＩインターフェイスの一方（すなわち、ＵＨＳ−ＩＩインターフェイス１４３０）は省かれる。しかし、ホスト装置１５００をＳＤ後方適合装置にするには、図１５においても単独ＳＤインターフェイス（すなわち、ＳＤインターフェイス１４４０）は依然として必要となる。
図１６は、図１５のデータ記憶システムを示すものであるが、図１５でブリッジ１５１０に接続されているＵＨＳ−ＩＩカード１４３２はブリッジ１５１０から切断され、ブリッジ１５１０は「迂回」状態になっている。「迂回」状態の場合、ブリッジ１５１０の入力端子１５２０は、ブリッジの出力端子１５３０へ内部的に接続される（１６１０）。このため、取り外し可能なＵＨＳ−ＩＩカード１４３２が記憶装置インターフェイスから取り外されるかまたは切断されている間は、ブリッジ１５１０内の記憶装置インターフェイスは迂回される。
図１７は、例示的な一実施形態によりリングトポロジで接続されたブリッジ１７１０を示す。このリングトポロジは、ホスト１７４０と、Ｎ個の組込型装置（すなわち、１７４２に示された「装置１」から１７４４に示された「装置Ｎ」までと、図６のブリッジ６００）に対応するブリッジ１７１０とを含む。ホスト装置１７４０にはインターフェイス（すなわち、ＵＨＳ−ＩＩインターフェイス１７５０）が１つしかないが、ブリッジ１７１０により、取り外し可能なレガシーＳＤカード１７２０または取り外し可能なＵＨＳ−ＩＩカード１７３０と、ホスト装置１７４０との間の通信は可能となる。ホスト１７４０は、１７５０に示されるただ１つの記憶装置インターフェイスを通じてＵＨＳ−ＩＩプロトコルを使用して、リングトポロジの中の各装置と通信する。取り外し可能なＵＨＳ−ＩＩカード１７３０がブリッジ１７１０に接続される場合は、切替システム１７６０が、リングのループへカード（すなわち、１７３０）を接続し、ＳＤＰＣ１７７０は使用しない。取り外し可能なレガシーＳＤカード１７２０がブリッジ１７１０に接続される場合は、ＵＨＳ−ＩＩプロトコルからレガシーＳＤプロトコルに、かつ逆も同様に変換するために、切替システム１７６０は、カードをＳＤＰＣ１７７０を通してリングのループへ接続する。切替システム１７６０は、図６の切替システム６８２とほぼ同じであり、ＳＤＰＣ１７７０は、図６のＳＤＰＣ６７０とほぼ同じである。
図１８は、一実施形態による接続解析器１８００を示す。接続解析器１８００は、ホストプロトコル検出器１８１０と、カードプロトコル検出器１８２０と、カード挿入／除去検出器１８３０とを含む。前に説明したように、ホスト装置が記憶装置プロトコルの種類を事前に知らない場合は、ブリッジが、ホスト装置との通信を監視することによって種類を判断しうる。この場合、ホストプロトコル検出器１８１０は、ホスト装置から出る通信信号を監視し、ホスト装置が使用している記憶装置プロトコルの種類を検出する。接続解析器１８００は、ホスト装置が使用しうる１つまたは複数の記憶装置プロトコルをサポートするために、構成可能なインターフェイス１８４０を含みうる。ホスト装置が使用するプロトコルの種類を検出するために、ホストプロトコル検出器１８１０はまず、インターフェイス１８４０を第１の種類の高速プロトコル（例えば、ＵＦＳ）を使用して作動するように構成する。ホストプロトコル検出器１８１０は、ホスト装置からインターフェイス１８４０を通じてホストプロトコル検出器１８１０が受信する通信信号に基づき、この初期インターフェイス構成がホスト装置の記憶装置プロトコルに一致するかどうかを判断する。初期インターフェイス構成がホスト装置のプロトコルに一致しない場合は、ホストプロトコル検出器１８１０は、インターフェイス１８４０を、第２の種類の高速プロトコル（例えば、ＵＨＳ−ＩＩ）を使用して作動するように構成する。ホスト装置が使用するプロトコルとインターフェイス構成は、１対１で対応すると仮定する。（ＵＦＳおよび／またはＵＨＳ−ＩＩ以外の速い記憶装置プロトコルがホスト装置で使用される場合もあることに留意するべきである。）つまり、ホストプロトコル検出器１８１０は、インターフェイス１８４０の作動構成と対応するプロトコルとの関係から、ホスト装置が使用している記憶装置プロトコルの種類を判断する。ホストプロトコル検出器１８１０は、代替として、ホスト装置が上位通信層（例えば、リンク層、トランスポート層、アプリケーション層）を使用してブリッジへ伝送する情報またはプロトコルコマンドから、ホスト装置が使用しているプロトコルの種類を判断する場合がある。
あるいは、ホストプロトコル検出器１８１０は、１つまたは複数の速いプロトコルに適した１つの物理インターフェイス（例えば、インターフェイス１８４０）を使用してホスト装置と通信する場合がある。ホスト装置は、特定の速いプロトコルを使用してプロトコルコマンドをブリッジへ伝達すると仮定する。ホストプロトコル検出器１８１０は、このプロトコルコマンドを受け取り、プロトコルコマンドからホスト装置が使用しているプロトコルの種類を推断し、該当する記憶装置プロトコルを使用する。
一実施例において、カードプロトコル検出器１８２０は、最低でも遅い記憶装置プロトコル（例えば、レガシーＳＤプロトコル）を使用する記憶装置（例えば、記憶装置１８７０）と通信する。この実施例において、カードプロトコル検出器１８２０はまず、記憶装置１８７０から構成情報を読み取るために、遅い記憶装置プロトコルを使用して記憶装置１８７０と通信する（１８６０）。この構成情報は、記憶装置が使用することができる記憶装置プロトコルの種類に関する情報を含んでいる。カードプロトコル検出器１８２０は、読み取った構成情報を基に、記憶装置１８７０がホスト装置で使われている速い記憶装置プロトコルを使用できるかどうかを判断する。記憶装置１８７０が、ホスト装置で使われている速い記憶装置プロトコルを使用していない場合、カードプロトコル検出器１８２０は、遅いプロトコルを使用して記憶装置１８７０にアクセスするべきと判断する。記憶装置１８７０が、ホスト装置で使われている速い記憶装置プロトコルを使用できる場合、カードプロトコル検出器１８２０は、速いプロトコルを使用して記憶装置１８７０にアクセスするべきと判断する。
別の実施例において、カードプロトコル検出器１８２０はまず、速い記憶装置プロトコル（例えば、ＵＨＳ−ＩＩ）を使用して記憶装置（例えば、記憶装置１８７０）と通信する。この実施例において、カードプロトコル検出器１８２０はまず、速い記憶装置プロトコルを使用して記憶装置１８７０と通信する（１８６０）。記憶装置１８７０が通信に応答しない場合、カードプロトコル検出器１８２０は、遅いプロトコルを使用して記憶装置１８７０にアクセスするべきと判断する。記憶装置１８７０が通信に応答する場合、カードプロトコル検出器１８２０は、速いプロトコルを使用して記憶装置１８７０にアクセスするべきと判断する。
プロトコル検出工程に着手するには、記憶装置がブリッジに接続されているかどうかを判断する必要がある。別の実施例において、記憶装置１８７０は、ソケット１８８０を介してブリッジに接続される。リングトポロジとの関係で前に説明したように、装置がリングのループから取り外される場合は、ループが切断されないようにするために、取り外された装置を迂回しなければならない。このため、ソケット１８８０は機械スイッチ１８９０を含みうる。機械スイッチ１８９０は、ソケット１８９０と記憶装置１８７０が物理的かつ機能的に係合されると第１の状態（例えば、「オン」）になり、ソケット１８９０から記憶装置１８７０が取り外されると第２の状態（例えば、「オフ」）になる。そうはいっても、ソケット１８８０はカード接続検出器１８３０へ接続信号１８９２を送り、カード接続検出器はこの接続信号を基に、記憶装置がソケット１８９０（すなわち、ブリッジ）に接続されているかどうかを判断する。あるいは、カード接続検出器１８３０は、ポーリング方式で記憶装置１８７０をポーリングする場合もある。ポーリングセッションは、記憶装置で使用されているプロトコルの種類が判明した後に行われる。記憶装置で何らかのプロトコルが使用されていることが判明する場合、記憶装置はブリッジに接続されているといえる。接続されていると想定される記憶装置に対して通信を試みて失敗する場合、カードプロトコル検出部１８２０は、ソケット１８８０に記憶装置が接続されていないと判断する。
コントローラ４４０、５４０、および６６０は、通常の既製のシステム・オン・チップ（「ＳｏＣ」）デバイス、またはシステム・イン・パッケージ（「ＳｉＰ」）デバイス、またはコントローラによって実行されたときに本願明細書で説明した設定、ステップ、操作、判断、および評価を実施する専用のファームウェア、ソフトウェア、またはアプリケーションを備える汎用処理装置であってもよい。コントローラは、ハードウェアを使用し、本願明細書で説明した設定、ステップ、操作、判断、および評価を組み込む特定用途向け集積回路（「ＡＳＩＣ」）であってもよい。
本願明細書で使用する冠詞は冠詞の文法的対象が文脈しだいで１つであったり、２つ以上であったりする（少なくとも１つである）ことを意味する。例えば「要素」は、文脈しだいで１つの要素を意味することもあれば２つ以上の要素を意味することもある。本願明細書で使用する用語「含む」とは、「・・・を含むが、・・・に限定されない」ことを意味し、かつこれと互換的に使われる。本願願明細書で使用する用語「または」、「もしくは」と「および」、「かつ」は、特に文脈で明示されない限り用語「または（もしくは）／および（かつ）」を意味し、かつこれと互換的に使われる。本願明細書で使用する用語「等」は、「・・・等であるが、・・・に限定されない」ことを意味し、かつこれと互換的に使われる。
これまで本発明の代表的な実施形態を説明してきたが、開示された実施形態の修正が本発明の範囲内にあることは当業者にとって明白である。代替の実施形態は、より多くのモジュール、より少ないモジュール、および／または機能的に等価なモジュールを含むことがある。本開示は、メモリカード、ＳＤ式フラッシュメモリカード、フラッシュ記憶装置、ＵＳＢフラッシュドライブ（「ＵＦＤ」）、マルチメディアカード（「ＭＭＣ」）、セキュアデジタル（「ＳＤ」）、ミニＳＤ、マイクロＳＤ等の様々な種類の大容量記憶装置に関係する。したがって、添付の特許請求の範囲は、本願明細書での開示によって制限されるものではない。

Claims (33)

  1. ホスト装置と記憶装置との間の通信方法であって、
    コントローラと、
    切替システムと、
    双方向変換器と、
    一方には、第１の記憶装置プロトコルを使用するホスト装置と結合するホストインターフェイスと、
    他方には、記憶装置と結合する記憶装置インターフェイスであって、前記第１の記憶装置プロトコルまたは前記第１の記憶装置プロトコルとは異なる第２の記憶装置プロトコルを使用する記憶装置インターフェイスと、を備えるブリッジにおいて、
    前記ブリッジに記憶装置が結合されたときに、前記第１および第２の記憶装置プロトコルのうちのどちらを前記記憶装置が使用しているのかを判断するステップと、
    前記記憶装置が前記第１の記憶装置プロトコルではなく前記第２の記憶装置プロトコルを使用している場合は、前記ホストインターフェイスと前記記憶装置インターフェイスとの間に前記双方向変換器が機能的に接続されるとともに、前記第１の記憶装置プロトコルから前記第２の記憶装置プロトコルに、かつ逆も同様に通信データを変換するように前記切替システムを設定するステップと、
    前記記憶装置が前記第１の記憶装置プロトコルを使用している場合は、前記ホストインターフェイスを前記記憶装置インターフェイスへ接続するときに前記双方向変換器を迂回するように前記切替システムを設定するステップと、を前記コントローラにより実施するステップを含む方法。
  2. 請求項１記載の方法において、
    前記ホスト装置によって使用される記憶装置プロトコルの種類は、前記コントローラにとって既知である方法。
  3. 請求項１記載の方法において、
    前記ブリッジが前記ホスト装置によって使用される記憶装置プロトコルの種類を知らない場合に、前記ホスト装置によって使用される記憶装置プロトコルの種類を、前記コントローラと前記ホスト装置との相互作用を通じて判断するステップをさらに含む方法。
  4. 請求項１記載の方法において、
    前記第１の記憶装置プロトコルは、前記第２の記憶装置プロトコルの改良または高速版である方法。
  5. 請求項１記載の方法において、
    前記第１の記憶装置プロトコルは、ユニバーサルフラッシュストレージ（ＵＦＳ）および超高速（ＵＨＳ−ＩＩ）のうちのいずれか１つである方法。
  6. 請求項１記載の方法において、
    前記第２の記憶装置プロトコルは、セキュアデジタル（ＳＤ）、ユニバーサルフラッシュストレージ（ＵＦＳ）、超高速（ＵＨＳ−ＩＩ）、およびこれらのいずれかの組み合わせのうちのいずれか１つである方法。
  7. 請求項１記載の方法において、
    前記第１の記憶装置プロトコルと前記第２の記憶装置プロトコルの各々は、小型コンピュータシステムインターフェイス（ＳＣＳＩ）・オーバー・ユニバーサルフラッシュストレージ（ＵＦＳ）プロトコルである方法。
  8. 請求項１記載の方法において、
    前記第１の記憶装置プロトコルと前記第２の記憶装置プロトコルの各々は、セキュアデジタル（ＳＤ）・オーバー・ユニバーサルフラッシュストレージ（ＵＦＳ）プロトコルである方法。
  9. 請求項１記載の方法において、
    前記記憶装置は、前記第１の記憶装置プロトコルと前記第２の記憶装置プロトコルの両方を使用することができ、前記第１および第２の記憶装置プロトコルのうちの速いほうの記憶装置プロトコルが採用される方法。
  10. 請求項１記載の方法において、
    前記記憶装置は、セキュアデジタル（ＳＤ）カード、ユニバーサルフラッシュストレージ（ＵＦＳ）カード、超高速（ＵＨＳ−ＩＩ）カード、ＳＤ−ＵＦＳカード、およびＳＤ−ＵＨＳ−ＩＩカードのうちのいずれか１つである方法。
  11. 請求項１記載の方法において、
    前記ブリッジは、チェーントポロジまたはリングトポロジを有するデータネットワークを介して、ホスト装置および記憶装置に接続する方法。
  12. 請求項１１記載の方法において、
    前記記憶装置インターフェイスからの前記記憶装置の切断を検出するステップと、
    前記記憶装置インターフェイスを迂回するように前記切替システム内のバイパススイッチを作動させることにより切断に対処するステップと、を前記コントローラを備える前記ブリッジによりさらに実施する方法。
  13. 請求項１記載の方法において、
    前記ブリッジは、前記ホスト装置または通信ハブに直接接続される方法。
  14. ストレージシステムブリッジであって、
    第１の記憶装置プロトコルを使用するホスト装置と直接的または間接的に結合されるホストインターフェイスと、
    記憶装置と結合するための記憶装置インターフェイスであって、前記第１の記憶装置プロトコルまたは前記第１の記憶装置プロトコルとは異なる第２の記憶装置プロトコルを使用する記憶装置インターフェイスと、
    前記第１の記憶装置プロトコルから前記第２の記憶装置プロトコルに、かつ逆も同様に通信データを変換する双方向変換器と、
    コントローラと、
    切替システムと、を備え、
    前記コントローラは、
    前記記憶装置インターフェイスに記憶装置が結合されているかどうか、また前記第１および第２の記憶装置プロトコルのうちの前記記憶装置が使用している記憶装置プロトコルがどれなのかを判断し、
    前記記憶装置が前記第１の記憶装置プロトコルではなく前記第２の記憶装置プロトコルを使用している場合は、前記ホストインターフェイスと前記記憶装置インターフェイスとの間に前記双方向変換器が機能的に接続されるとともに、前記第１の記憶装置プロトコルから前記第２の記憶装置プロトコルに、かつ逆も同様に通信データを変換するように前記切替システムを設定し、かつ
    前記記憶装置が前記第１の記憶装置プロトコルを使用している場合は、前記ホストインターフェイスを前記記憶装置インターフェイスへ接続するときに前記双方向変換器を迂回するように前記切替システムを設定するように構成されるブリッジ。
  15. 請求項１４記載のブリッジにおいて、
    前記コントローラは、前記ホスト装置が前記第１の記憶装置プロトコルを使用することを事前に知るブリッジ。
  16. 請求項１４記載のブリッジにおいて、
    前記コントローラが前記記憶装置プロトコルの種類を知らない場合、前記コントローラは、前記ホスト装置との相互作用を通じて前記記憶装置プロトコルの種類を判断するブリッジ。
  17. 請求項１４記載のブリッジにおいて、
    前記第１の記憶装置プロトコルは、前記第２の記憶装置プロトコルの改良または高速版であるブリッジ。
  18. 請求項１４記載のブリッジにおいて、
    前記第１の記憶装置プロトコルは、ユニバーサルフラッシュストレージ（ＵＦＳ）プロトコルおよび超高速（ＵＨＳ−ＩＩ）プロトコルのうちのいずれか１つであるブリッジ。
  19. 請求項１４記載のブリッジにおいて、
    前記第２の記憶装置プロトコルは、セキュアデジタル（ＳＤ）プロトコル、ユニバーサルフラッシュストレージ（ＵＦＳ）プロトコル、超高速（ＵＨＳ−ＩＩ）プロトコル、およびこれらのいずれかの組み合わせのうちのいずれか１つであるブリッジ。
  20. 請求項１４記載のブリッジにおいて、
    前記第１の記憶装置プロトコルと前記第２の記憶装置プロトコルの各々は、小型コンピュータシステムインターフェイス（ＳＣＳＩ）・オーバー・ユニバーサルフラッシュストレージ（ＵＦＳ）プロトコルであるブリッジ。
  21. 請求項１４記載のブリッジにおいて、
    前記第１の記憶装置プロトコルと前記第２の記憶装置プロトコルの各々は、セキュアデジタル（ＳＤ）・オーバー・ユニバーサルフラッシュストレージ（ＵＦＳ）プロトコルであるブリッジ。
  22. 請求項１４記載のブリッジにおいて、
    前記記憶装置が前記第１の記憶装置プロトコルと前記第２の記憶装置プロトコルの両方を使用できる場合は、速いほうの記憶装置プロトコルが採用されるブリッジ。
  23. 請求項１４記載のブリッジにおいて、
    前記第２の記憶装置プロトコルに適合する記憶装置は、セキュアデジタル（ＳＤ）メモリカード、ユニバーサルフラッシュストレージ（ＵＦＳ）メモリカード、超高速（ＵＨＳ−ＩＩ）メモリカード、ＳＤ−ＵＦＳカード、およびＳＤ−ＵＨＳ−ＩＩカードのうちのいずれか１つであるブリッジ。
  24. 請求項１４記載のブリッジにおいて、
    前記ブリッジは、チェーントポロジまたはリングトポロジを有するバスを介して、前記ホスト装置および前記記憶装置に接続するブリッジ。
  25. 請求項２４記載のブリッジにおいて、
    前記切替システムは、前記記憶装置インターフェイスを迂回するためのバイパススイッチを含み、
    前記コントローラは、前記記憶装置インターフェイスからの前記記憶装置の切断を検出するとともに、前記記憶装置インターフェイスを迂回するように前記バイパススイッチを作動させることにより切断に対処するようにさらに構成されるブリッジ。
  26. 請求項１４記載のブリッジにおいて、
    前記ブリッジに記憶装置が結合されているかどうか、ならびに前記ホスト装置および／または前記記憶装置が使用している前記記憶装置プロトコルの種類を判断するための接続解析器をさらに備えるブリッジ。
  27. 請求項１４記載の方法において、
    前記ブリッジは、前記ホスト装置または通信ハブに直接接続されるブリッジ。
  28. ストレージシステムブリッジであって、
    第１の記憶装置プロトコルを使用するホスト装置と直接的または間接的に結合するホストインターフェイスと、
    第２の記憶装置プロトコルまたは第３の記憶装置プロトコルを使用する記憶装置に結合する記憶装置インターフェイスであって、前記第２の記憶装置プロトコルおよび前記第３の記憶装置プロトコルの両方が前記第１の記憶装置プロトコルとは異なる記憶装置インターフェイスと、
    前記第１の記憶装置プロトコルから前記第２の記憶装置プロトコルに、かつ逆も同様に通信データを変換する第１の双方向変換器と、
    前記第１の記憶装置プロトコルから前記第３の記憶装置プロトコルに、かつ逆も同様に通信データを変換する第２の双方向変換器と、
    コントローラと、
    切替システムと、を備え、
    前記コントローラは、
    前記記憶装置インターフェイスに記憶装置が結合されているかどうか、また前記第２および第３の記憶装置プロトコルのうちのどちらを前記記憶装置が使用しているのかを判断し、
    前記記憶装置が前記第３の記憶装置プロトコルではなく前記第２の記憶装置プロトコルを使用している場合は、前記ホストインターフェイスと前記記憶装置インターフェイスとの間に前記第１の双方向変換器が、機能的に接続されるとともに、前記第１の記憶装置プロトコルから前記第２の記憶装置プロトコルに、かつ逆も同様に通信データを変換するように前記切替システムを設定し、
    前記記憶装置が前記第３の記憶装置プロトコルを使用している場合は、前記ホストインターフェイスと前記記憶装置インターフェイスとの間に前記第２の双方向変換器が機能的に接続されるとともに、前記第１の記憶装置プロトコルから前記第３の記憶装置プロトコルに、かつ逆も同様に通信データを変換するように前記切替システムを設定するように構成されるストレージシステムブリッジ。
  29. 請求項２８記載のブリッジにおいて、
    前記コントローラは、前記ホスト装置が前記第１の記憶装置プロトコルを使用することを事前に知るブリッジ。
  30. 請求項２８記載のブリッジにおいて、
    前記コントローラが前記記憶装置プロトコルの種類を知らない場合、前記コントローラは、前記ホスト装置との相互作用を通じて前記記憶装置プロトコルの種類を判断するブリッジ。
  31. 請求項２８記載のブリッジにおいて、
    前記ブリッジに記憶装置が結合されているか、ならびに前記ホスト装置および／または前記記憶装置が使用している前記記憶装置プロトコルの種類を判断する接続解析器をさらに備えるブリッジ。
  32. ストレージシステムブリッジであって、
    リングトポロジを有するバスを介してホスト装置と直接的または間接的に結合するホストインターフェイスと、
    前記リングトポロジを有するバスを介して記憶装置と結合する記憶装置インターフェイスと、
    コントローラと、
    前記記憶装置インターフェイスを迂回することが設定可能なバイパススイッチと、を備え、
    前記コントローラは、
    前記記憶装置インターフェイスに記憶装置が動作可能なように接続されているかどうかを判断し、
    前記記憶装置インターフェイスに記憶装置が動作可能なように接続されていると前記コントローラが判断する場合は、前記ホスト装置インターフェイスを前記記憶装置インターフェイスに接続し、かつ
    前記記憶装置インターフェイスに記憶装置が接続されていないと前記コントローラが判断する場合は、前記記憶装置インターフェイスを迂回するために前記バイパススイッチを作動させるように構成されるストレージシステムブリッジ。
  33. データストレージシステムであって、
    第１の記憶装置プロトコルを使用するホスト装置と、
    前記第１の記憶装置プロトコルまたは前記第１の記憶装置プロトコルとは異なる第２の記憶装置プロトコルを使用する記憶装置と、
    コントローラ、切替システム、双方向変換器、ならびに一方には前記ホスト装置と結合するホストインターフェイス、および他方には前記記憶装置と結合する記憶装置インターフェイスを備えるブリッジと、を備え、
    前記コントローラは、
    前記ブリッジに記憶装置が結合されたときに、前記第１および第２の記憶装置プロトコルのうちのどちらを記憶装置が使用しているのかを判断し、
    前記記憶装置が前記第１の記憶装置プロトコルではなく前記第２の記憶装置プロトコルを使用している場合は、前記ホストインターフェイスと前記記憶装置インターフェイスとの間に前記双方向変換器が機能的に接続されるとともに、前記第１の記憶装置プロトコルから前記第２の記憶装置プロトコルに、かつ逆も同様に通信データを変換するように前記切替システムを設定し、かつ
    前記記憶装置が前記第１の記憶装置プロトコルを使用している場合は、前記ホストインターフェイスを前記記憶装置インターフェイスへ接続するときに前記双方向変換器を迂回するように前記切替システムを設定するように構成されるデータストレージシステム。
JP2012530345A 2009-09-23 2010-09-02 マルチプロトコル記憶装置ブリッジ Pending JP2013505507A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/565,685 2009-09-23
US12/565,685 US8301822B2 (en) 2009-09-23 2009-09-23 Multi-protocol storage device bridge
PCT/IB2010/002191 WO2011036526A1 (en) 2009-09-23 2010-09-02 Multi-protocol storage device bridge

Publications (1)

Publication Number Publication Date
JP2013505507A true JP2013505507A (ja) 2013-02-14

Family

ID=43477312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012530345A Pending JP2013505507A (ja) 2009-09-23 2010-09-02 マルチプロトコル記憶装置ブリッジ

Country Status (7)

Country Link
US (1) US8301822B2 (ja)
EP (1) EP2480978B1 (ja)
JP (1) JP2013505507A (ja)
KR (1) KR101700380B1 (ja)
CN (1) CN102576339B (ja)
TW (1) TW201135471A (ja)
WO (1) WO2011036526A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012226407A (ja) * 2011-04-15 2012-11-15 Sharp Corp インターフェイス装置、配線基板、及び情報処理装置
JP2012226457A (ja) * 2011-04-18 2012-11-15 Sharp Corp インターフェイス装置、配線基板、及び情報処理装置
JP2016534420A (ja) * 2013-08-19 2016-11-04 クアルコム，インコーポレイテッド 大容量記憶装置ベースのインターフェースを通じてｍ−ｐｈｙベースの通信を運用すること、ならびに関連するコネクタ、システム、および方法
JP6050556B1 (ja) * 2013-11-15 2016-12-21 クアルコム，インコーポレイテッド リムーバブルメモリカード識別システムおよび方法
US9720866B2 (en) 2014-09-11 2017-08-01 Kabushiki Kaisha Toshiba Interface circuit executing protocol control in compliance with first and second interface standards
JP2017526026A (ja) * 2014-06-04 2017-09-07 クアルコム，インコーポレイテッド リムーバブルメモリカードタイプ検出システムおよび方法
JP2020123086A (ja) * 2019-01-30 2020-08-13 キヤノン株式会社 情報処理装置、制御方法およびプログラム

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7581041B1 (en) * 2003-12-29 2009-08-25 Apple Inc. Methods and apparatus for high-speed serialized data transfer over network infrastructure using a different protocol
KR20100067905A (ko) * 2008-12-12 2010-06-22 삼성전자주식회사 인터페이싱 유닛 및 이를 포함하는 전자 시스템
JP5838369B2 (ja) * 2011-02-15 2016-01-06 パナソニックＩｐマネジメント株式会社 情報表示システム、情報表示制御装置、および情報表示装置
US20120210038A1 (en) * 2011-02-16 2012-08-16 Skymedi Corporation External bridge system
US20120303854A1 (en) * 2011-05-24 2012-11-29 Raidundant LLC Modular interface-independent storage solution system
DE102011084280A1 (de) * 2011-10-11 2013-04-11 Siemens Aktiengesellschaft Computersystem und Verfahren
KR101911059B1 (ko) * 2011-10-18 2018-10-24 삼성전자주식회사 Ｕｆｓ 인터페이스의 테스트 방법 및 이의 테스트 방법으로 테스트를 수행하는 메모리 장치
CN103064814A (zh) * 2011-10-21 2013-04-24 鸿富锦精密工业（深圳）有限公司 具有多路接口的电子装置
KR20130070251A (ko) * 2011-12-19 2013-06-27 에스케이하이닉스 주식회사 브릿지 칩셋 및 그것을 포함하는 데이터 저장 시스템
US8775713B2 (en) * 2011-12-27 2014-07-08 Intel Corporation Multi-protocol tunneling over an I/O interconnect
CN104054064B (zh) * 2012-01-31 2017-06-20 惠普发展公司，有限责任合伙企业 基于接口耦合的灵活的端口配置
US8782321B2 (en) 2012-02-08 2014-07-15 Intel Corporation PCI express tunneling over a multi-protocol I/O interconnect
JP5843656B2 (ja) * 2012-02-24 2016-01-13 三菱電機株式会社 情報処理装置及び情報処理方法
US8880923B2 (en) 2012-03-29 2014-11-04 Intel Corporation Link power management in an I/O interconnect
WO2014005261A1 (zh) * 2012-07-02 2014-01-09 杭州华为数字技术有限公司 存储扩展装置及服务器
US20140089553A1 (en) * 2012-09-24 2014-03-27 Broadcom Corporation Interface between a host and a peripheral device
US9805053B1 (en) 2013-02-25 2017-10-31 EMC IP Holding Company LLC Pluggable storage system for parallel query engines
US9984083B1 (en) 2013-02-25 2018-05-29 EMC IP Holding Company LLC Pluggable storage system for parallel query engines across non-native file systems
US8793411B1 (en) 2013-03-05 2014-07-29 Apple Inc. Bridge circuit reorder buffer for transaction modification and translation
KR101996822B1 (ko) 2013-03-15 2019-07-08 삼성전자 주식회사 링 토폴로지 저장 네트워크의 멀티캐스트 명령 패킷 처리 방법 및 시스템
CN104239252A (zh) * 2013-06-21 2014-12-24 华为技术有限公司 数据存储系统的数据传输方法、装置及系统
US9710413B2 (en) 2013-06-28 2017-07-18 Stmicroelectronics S.R.L. Integrated data concentrator for multi-sensor MEMS systems
US10025748B2 (en) 2013-09-27 2018-07-17 Intel Corporation Lane division multiplexing of an I/O link
US9471529B2 (en) * 2013-11-26 2016-10-18 SK Hynix Inc. Embedded storage device including a plurality of storage units coupled via relay bus
MY180121A (en) * 2014-03-20 2020-11-23 Intel Corp Memory card connector for electronic devices
US20170003717A1 (en) * 2014-03-20 2017-01-05 Intel Corporation Memory card connector for electronic devices
KR102207114B1 (ko) 2014-06-12 2021-01-25 삼성전자주식회사 메모리 카드 인터페이스 및 이를 포함하는 전자 장치, 이의 운용 방법
US9904651B2 (en) 2014-07-31 2018-02-27 Samsung Electronics Co., Ltd. Operating method of controller for setting link between interfaces of electronic devices, and storage device including controller
US9619156B2 (en) * 2014-07-31 2017-04-11 Samsung Electronics Co., Ltd. Storage device, memory card, and communicating method of storage device
KR102149665B1 (ko) * 2014-07-31 2020-09-01 삼성전자주식회사 스토리지 장치, 메모리 카드, 및 스토리지 장치의 통신 방법
US9690518B2 (en) 2014-08-29 2017-06-27 Sandisk Technologies Llc Dynamic host command rejection
US9734117B2 (en) 2015-01-26 2017-08-15 Western Digital Technologies, Inc. Data storage device and method for integrated bridge firmware to be retrieved from a storage system on chip (SOC)
WO2016145405A1 (en) * 2015-03-11 2016-09-15 Protocol Insight, Llc Intelligent packet analyzer circuits, systems, and methods
KR102371557B1 (ko) * 2015-03-20 2022-03-07 삼성전자주식회사 호스트 장치, 그것과 복수의 장치들을 갖는 호스트 시스템 및 그것의 인터페이스 링크 레이어 구성 방법
US10114778B2 (en) 2015-05-08 2018-10-30 Samsung Electronics Co., Ltd. Multi-protocol IO infrastructure for a flexible storage platform
KR102384347B1 (ko) * 2015-05-26 2022-04-07 삼성전자주식회사 클록 관리 유닛을 포함하는 시스템 온 칩 및 그 동작방법
DE102016109387A1 (de) 2015-05-26 2016-12-01 Samsung Electronics Co., Ltd. Ein-Chip-System mit Taktverwaltungseinheit und Verfahren zum Betreiben des Ein-Chip-Systems
US9946681B1 (en) * 2015-06-29 2018-04-17 Western Digital Technologies, Inc. Host configured multi serial interface device
KR102498223B1 (ko) * 2015-10-13 2023-02-09 삼성전자주식회사 Ufs 장치의 작동 방법, ufs 호스트의 작동 방법, 및 이들을 포함하는 시스템의 작동 방법
KR102528557B1 (ko) 2016-01-12 2023-05-04 삼성전자주식회사 다중 연결 포트를 갖는 반도체 장치, 메모리 시스템의 동작 방법 및 스토리지 시스템의 통신 방법
CN106021135A (zh) * 2016-05-04 2016-10-12 青岛海信电器股份有限公司 智能终端中显示通用串行总线设备的方法及智能终端
KR102656189B1 (ko) 2016-07-19 2024-04-11 삼성전자주식회사 직렬로 연결되는 스토리지 장치들 중 직접 연결되지 않은 스토리지 장치를 제어하도록 구성되는 전자 장치, 그것에 포함되는 스토리지 장치, 그것을 포함하는 컴퓨팅 시스템, 및 스토리지 장치의 컨트롤러의 동작 방법
KR102706118B1 (ko) * 2016-09-22 2024-09-19 삼성전자주식회사 직렬로 연결되는 스토리지 장치들의 상이한 특성들을 보상하도록 구성되는 전자 장치, 및 그것에 포함되는 스토리지 장치
US10235312B2 (en) * 2016-10-07 2019-03-19 Samsung Electronics Co., Ltd. Memory system and host device that maintain compatibility with memory devices under previous standards and/or versions of standards
TWI604372B (zh) 2016-11-14 2017-11-01 瑞昱半導體股份有限公司 用於記憶卡存取之中介電路
CN108090549A (zh) * 2016-11-21 2018-05-29 瑞昱半导体股份有限公司 用于存储卡存取的中介电路
CN106933760A (zh) * 2017-03-13 2017-07-07 郑州云海信息技术有限公司 一种基于axi协议的dma控制器及数据上传方法
US11379396B2 (en) * 2017-03-22 2022-07-05 Realtek Semiconductor Corporation Memory card access module and memory card access method
WO2019094986A1 (en) * 2017-11-13 2019-05-16 Data I/O Corporation Device programming system with protocol emulation
US10353840B2 (en) 2017-11-27 2019-07-16 Motorola Solutions, Inc. Secure digital format card having two interfaces to communicate with two processors
KR102444234B1 (ko) * 2018-01-03 2022-09-16 삼성전자주식회사 메모리 카드 및 전자 시스템
DE102018210061A1 (de) * 2018-06-21 2019-12-24 Robert Bosch Gmbh I3C-Slave-Schnittstelle, integrierte Schaltung mit einer I3C-Slave-Schnittstelle und Verfahren zum Betreiben einer I3C-Slave-Schnittstelle
BE1026569B1 (de) 2018-08-27 2020-03-23 Phoenix Contact Gmbh & Co Steuer- und Datenübertragungsanlage zur Unterstützung verschiedener Kommunikationsprotokolle und ein Adaptermodul
JP7026261B2 (ja) * 2018-12-13 2022-02-25 太平洋工業株式会社 送信機
JP2020144689A (ja) * 2019-03-07 2020-09-10 キオクシア株式会社 ストレージ装置及びストレージ装置の制御方法
TWI760615B (zh) * 2019-06-05 2022-04-11 瑞昱半導體股份有限公司 用於進行記憶裝置之寫保護指令之偵測控制的方法、控制晶片以及電子裝置
CN112084073B (zh) * 2019-06-14 2023-02-28 瑞昱半导体股份有限公司 执行写保护指令的检测控制的方法、控制芯片和电子装置
CN110489359B (zh) * 2019-08-22 2021-05-14 苏州国芯科技股份有限公司 一种数据传输控制方法及系统
JP7493369B2 (ja) * 2020-03-30 2024-05-31 キヤノン株式会社 通信装置、制御方法、及びプログラム
TWI774026B (zh) * 2020-07-27 2022-08-11 瑞昱半導體股份有限公司 通用序列匯流排裝置與主機
TWI816046B (zh) * 2020-08-19 2023-09-21 創惟科技股份有限公司 記憶體儲存裝置的讀寫控制系統及方法
CN111930395B (zh) * 2020-08-20 2023-03-07 展讯通信（上海）有限公司 智能终端的程序下载方法和智能终端
CN115017083A (zh) * 2021-03-05 2022-09-06 苏州倍昊电子科技有限公司 数据传输系统、数据传输装置以及数据传输方法
TWI761245B (zh) * 2021-07-02 2022-04-11 瑞昱半導體股份有限公司 可存取記憶卡之電子裝置
WO2023065162A1 (zh) * 2021-10-20 2023-04-27 深圳市大疆创新科技有限公司 移动存储装置的数据传输方法、装置和存储介质
US12072830B2 (en) * 2021-11-16 2024-08-27 Infineon Technologies Austria Ag Flexible high speed interface implementation in a power supply
CN114356814A (zh) * 2021-12-06 2022-04-15 广州致存科技有限责任公司 协议转换方法、转换设备及存储介质
US11822813B2 (en) 2021-12-28 2023-11-21 Samsung Electronics Co., Ltd. Storage device, operation method of storage device, and storage system using the same
CN115052048B (zh) * 2022-06-09 2024-05-28 联想(北京)有限公司 数据处理方法、装置及电子设备

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03230639A (ja) 1990-02-05 1991-10-14 Mitsubishi Electric Corp データ通信装置
US5832244A (en) * 1996-02-20 1998-11-03 Iomega Corporation Multiple interface input/output port for a peripheral device
US6502159B1 (en) 1996-06-21 2002-12-31 Acer Incorporated Method and apparatus for increasing data throughput in a computer system
GB2318262B (en) * 1996-10-08 2000-11-08 Ibm Bypass circuit for data processing system
JP3104646B2 (ja) * 1997-06-04 2000-10-30 ソニー株式会社 外部記憶装置
US5928347A (en) * 1997-11-18 1999-07-27 Shuttle Technology Group Ltd. Universal memory card interface apparatus
US6334160B1 (en) * 1999-01-28 2001-12-25 Hewlett-Packard Co. Apparatus and method for providing multiple protocols through a common connector in a device
US6718274B2 (en) * 1999-08-05 2004-04-06 2Micro International Limited Integrated PC Card host controller for the detection and operation of a plurality of expansion cards
US7263476B1 (en) * 2000-06-12 2007-08-28 Quad Research High speed information processing and mass storage system and method, particularly for information and application servers
US6438638B1 (en) * 2000-07-06 2002-08-20 Onspec Electronic, Inc. Flashtoaster for reading several types of flash-memory cards with or without a PC
US7278051B2 (en) * 2000-07-06 2007-10-02 Onspec Electronic, Inc. Field-operable, stand-alone apparatus for media recovery and regeneration
US6832281B2 (en) * 2000-07-06 2004-12-14 Onspec Electronic Inc. Flashtoaster for reading several types of flash memory cards with or without a PC
US6839864B2 (en) * 2000-07-06 2005-01-04 Onspec Electronic Inc. Field-operable, stand-alone apparatus for media recovery and regeneration
US20030066087A1 (en) 2001-09-28 2003-04-03 Sawyer Wilson E. Digital transmission system having modulators remotely located from central media access control layer
US7162549B2 (en) * 2001-10-29 2007-01-09 Onspec Electronics, Inc. Multimode controller for intelligent and “dumb” flash cards
US6895447B2 (en) * 2002-06-06 2005-05-17 Dell Products L.P. Method and system for configuring a set of wire lines to communicate with AC or DC coupled protocols
TW547729U (en) * 2002-08-12 2003-08-11 Cheng-Chun Chang Improved card reader
JP2004126707A (ja) * 2002-09-30 2004-04-22 Fujitsu Ltd インタフェース変換装置及びインタフェース変換方法
JP4236440B2 (ja) * 2002-10-09 2009-03-11 株式会社ルネサステクノロジ Ｉｃカード
JP2004199551A (ja) * 2002-12-20 2004-07-15 Fujitsu Ltd ストレージシステム及び障害ストレージ装置の切り離し方法
US7120713B2 (en) 2003-04-11 2006-10-10 The Boeing Company Systems and methods for interfacing legacy equipment to high-speed data buses
US6880024B2 (en) * 2003-06-12 2005-04-12 Phison Electronics Corp. Control system for memory storage device having two different interfaces
KR100618814B1 (ko) * 2003-07-04 2006-08-31 삼성전자주식회사 다중 호스트 인터페이스를 지원하는 스마트 카드 겸용이동형 저장 장치 및 이에 대한 인터페이스 방법
JP2005031928A (ja) * 2003-07-11 2005-02-03 Hitachi Ltd 記憶システム及び記憶システムの障害特定方法
KR100524988B1 (ko) * 2003-10-02 2005-10-31 삼성전자주식회사 Ｕｓｂ 인터페이스 기능을 가지는 ｍｍｃ 장치 및 이에대한 인터페이스 방법
US20050097263A1 (en) * 2003-10-31 2005-05-05 Henry Wurzburg Flash-memory card-reader to IDE bridge
US7069369B2 (en) * 2004-02-12 2006-06-27 Super Talent Electronics, Inc. Extended-Secure-Digital interface using a second protocol for faster transfers
US7664902B1 (en) * 2004-03-16 2010-02-16 Super Talent Electronics, Inc. Extended SD and microSD hosts and devices with USB-like high performance packetized interface and protocol
TWI271659B (en) * 2004-05-05 2007-01-21 Prolific Technology Inc Memory card equipped with a multi-interface function and method for choosing a compatible transmission mode
EP1811395A4 (en) * 2004-09-28 2008-01-02 Zentek Technology Japan Inc HOST CONTROLLER
TWI310159B (en) * 2005-01-18 2009-05-21 Incomm Technologies Co Ltd An adapter for connecting a portable memory unit to a host, and a memory device having the adapter
JP2006268459A (ja) 2005-03-24 2006-10-05 Ricoh Co Ltd 不揮発性メモリーカード及び形状変換アダプタ
KR100589227B1 (ko) * 2005-05-23 2006-06-19 엠텍비젼 주식회사 메모리 인터페이스 공유 기능을 구비한 장치 및 그 공유방법
DE102006059109A1 (de) 2006-12-08 2008-06-12 Siemens Ag Anordnungen, Verfahren und Vorrichtungen zur Übertragung von Daten zwischen einer Steuer-Einrichtung und einem elektrischen Gerät
JP4438846B2 (ja) * 2007-09-14 2010-03-24 ソニー株式会社 カード型周辺装置
US7848160B2 (en) * 2007-12-13 2010-12-07 Samsung Electronics Co., Ltd. Semiconductor storage device and method for operating the same
US8204528B2 (en) * 2008-04-24 2012-06-19 Research In Motion Limited Apparatus, and associated method, for facilitating access to a home, or other public network

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012226407A (ja) * 2011-04-15 2012-11-15 Sharp Corp インターフェイス装置、配線基板、及び情報処理装置
JP2012226457A (ja) * 2011-04-18 2012-11-15 Sharp Corp インターフェイス装置、配線基板、及び情報処理装置
JP2016534420A (ja) * 2013-08-19 2016-11-04 クアルコム，インコーポレイテッド 大容量記憶装置ベースのインターフェースを通じてｍ−ｐｈｙベースの通信を運用すること、ならびに関連するコネクタ、システム、および方法
US9674310B2 (en) 2013-08-19 2017-06-06 Qualcomm Incorporated Operating M-PHY based communications over mass storage-based interfaces, and related connectors, systems and methods
JP6050556B1 (ja) * 2013-11-15 2016-12-21 クアルコム，インコーポレイテッド リムーバブルメモリカード識別システムおよび方法
JP2017526026A (ja) * 2014-06-04 2017-09-07 クアルコム，インコーポレイテッド リムーバブルメモリカードタイプ検出システムおよび方法
US9720866B2 (en) 2014-09-11 2017-08-01 Kabushiki Kaisha Toshiba Interface circuit executing protocol control in compliance with first and second interface standards
JP2020123086A (ja) * 2019-01-30 2020-08-13 キヤノン株式会社 情報処理装置、制御方法およびプログラム

Also Published As

Publication number Publication date
EP2480978B1 (en) 2015-10-21
KR20120085758A (ko) 2012-08-01
TW201135471A (en) 2011-10-16
CN102576339B (zh) 2015-07-08
US20110072185A1 (en) 2011-03-24
WO2011036526A1 (en) 2011-03-31
EP2480978A1 (en) 2012-08-01
US8301822B2 (en) 2012-10-30
CN102576339A (zh) 2012-07-11
KR101700380B1 (ko) 2017-01-26

Similar Documents

Publication Publication Date Title
JP2013505507A (ja) マルチプロトコル記憶装置ブリッジ
JP6400714B2 (ja) Ｕｓｂハブを有する自動車システムとの柔軟なモバイルデバイス接続性
KR101181150B1 (ko) ＰＣＩｅ 인터페이스 상에서 ＳＡＴＡ 대량 저장 장치 에뮬레이션
JP3497834B2 (ja) ルートリピータ、ｕｓｂ通信システム、ｕｓｂ通信制御方法
US20060106962A1 (en) USB On-The-Go implementation
CN108111382B (zh) 基于i3c总线的通信装置及其通信方法
WO2014004925A1 (en) A clock-less half-duplex repeater
WO2002077835A1 (fr) Dispositif a semi-conducteurs de commande de communication et systeme d'interface
JP2006024217A (ja) 複数の機能デバイスで単一のホスト・コントローラを共有すること
US20090271557A1 (en) Non-volatile memory storage device with high transmission rate
CN102073611B (zh) 一种i2c总线控制系统及方法
WO2014023247A1 (zh) 嵌入式设备和基于该设备进行数据通信的控制方法
CN117478227B (zh) 一种高速光通信连接器和服务器
CN111913904B (zh) 向利用主从通信协议的多个从属装置自动分配互不相同地址的方法及用于其的装置
US20130275645A1 (en) Electronic device and data transmission method
CN112199312B (zh) 通信设备的接口转换装置及通信系统
JP4906688B2 (ja) 制御信号通信方法、光トランシーバ装置
CN102325069B (zh) 一种总线互连的装置及方法
CN102073457B (zh) 用于一电脑系统的储存控制方法及其相关储存控制装置
KR100949045B1 (ko) 유에스비(ｕｓｂ) 직렬 통신을 이용한 ｃａｎ 접속 장치
Jiang et al. An integrated embedded system for car control
CN116049078A (zh) I2c和lvds端口复用的芯片装置及方法
TW201028860A (en) An USB dongle and its interior data transmission method
JP2007109042A (ja) 信号切り換え装置