JP2013503585A - カップリング回路、このカップリング回路を含むドライバ回路、およびこのカップリング回路の制御方法 - Google Patents
カップリング回路、このカップリング回路を含むドライバ回路、およびこのカップリング回路の制御方法 Download PDFInfo
- Publication number
- JP2013503585A JP2013503585A JP2012527290A JP2012527290A JP2013503585A JP 2013503585 A JP2013503585 A JP 2013503585A JP 2012527290 A JP2012527290 A JP 2012527290A JP 2012527290 A JP2012527290 A JP 2012527290A JP 2013503585 A JP2013503585 A JP 2013503585A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- circuit
- gate
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008878 coupling Effects 0.000 title claims abstract description 38
- 238000010168 coupling process Methods 0.000 title claims abstract description 38
- 238000005859 coupling reaction Methods 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title claims description 14
- 230000005669 field effect Effects 0.000 claims abstract description 6
- 238000000926 separation method Methods 0.000 claims description 15
- 238000001514 detection method Methods 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 4
- 230000002238 attenuated effect Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018557—Coupling arrangements; Impedance matching circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Dc-Dc Converters (AREA)
Abstract
【選択図】図1
Description
2 信号出力端子
3 制御端子
10 ゲート制御回路
20 ドライバステージ
21 ドライバ制御回路
22 ドライバトランジスタ
110 電荷ポンプ回路
120 制限回路
130 分離回路
P1,P2 トランジスタ
GND 参照電位端子
111,112 電荷蓄積素子
113,114 ダイオード
116,117 インバータ
115 バッファステージ
121,122 ダイオード
140 抵抗素子
Claims (15)
- 信号入力端子(1)と、
信号出力端子(2)と、
p−チャネル電界効果トランジスタタイプの第1および第2のトランジスタ(P1,P2)であって、前記第1のトランジスタ(P1)のドレイン端子は前記信号入力端子(1)に接続され、前記第1および第2のトランジスタ(P1,P2)のソース端子はともに前記信号出力端子(2)に接続され、前記第1および第2のトランジスタ(P1,P2)のバルク端子はともに前記第2のトランジスタ(P2)のドレイン端子に接続され、前記第1のトランジスタ(P1)のゲート端子は前記第2のトランジスタ(P2)のゲート端子に接続された前記第1および第2のトランジスタ(P1,P2)と、
負電圧を生成する電荷ポンプ回路(110)を含むゲート制御回路(10)であって、前記第1および第2のトランジスタ(P1,P2)のゲート端子におけるゲート電圧を、前記負電圧に基づいて制御するゲート制御回路(10)とを備えるカップリング回路。 - 前記ゲート制御回路(10)は、ゲート電圧と信号入力端子(1)における電位との電位差が所定の値を超えないよう、信号入力端子(1)における電位に従ってゲート電圧を制御する制限回路(120)をさらに備えていることを特徴とする請求項1に記載のカップリング回路。
- 前記制限回路(120)は、アノード端子が前記信号入力端子(1)に接続され、カソード端子が前記第1および第2のトランジスタ(P1,P2)のゲート端子に接続された少なくとも1つのダイオード(121,122)を備えていることを特徴とする請求項2に記載のカップリング回路。
- 前記ゲート制御回路(10)は、前記信号出力端子(2)における電位が参照電位を下回る場合には、前記第1および第2のトランジスタ(P1,P2)を非通電状態にする分離回路(130)をさらに備えていることを特徴とする請求項1乃至3のいずれかに記載のカップリング回路。
- 前記分離回路(130)は、前記第1および第2のトランジスタ(P1,P2)のゲート端子を参照電位端子(GND)に接続するスイッチング素子(131)と、前記信号出力端子(2)における電位に従って前記スイッチング素子(131)を制御する検知回路(132,133,134)をさらに備えていることを特徴とする請求項4に記載のカップリング回路。
- 前記スイッチング素子(131)は、第1の抵抗素子(134)を介して信号出力端子(2)に接続されたトランジスタ(133)にカレントミラー式に接続された、検知回路(132)のトランジスタ(133)を備えていることを特徴とする請求項5に記載のカップリング回路。
- 前記電荷ポンプ回路(110)は、
クロック信号(CLK)を受け取るクロック入力端子(101)と、
前記クロック入力端子と接続端子(102)の間に設けられた第1の電荷蓄積素子(111)と、
アノード端子が接続端子(102)に接続され、カソード端子が参照電位端子(GND)に接続された第1のダイオード(113)と、
参照電位端子(GND)と、負電圧を与える電荷ポンプ回路(110)の出力端子(103)との間に設けられた第2の電荷蓄積素子(112)と、
アノード端子が出力端子(103)に接続され、カソード端子が接続端子(GND)に接続された第2のダイオード(114)とを備えることを特徴とする請求項1乃至6のいずれかに記載のカップリング回路。 - 前記電荷ポンプ回路(110)の出力端子(103)は、第2の抵抗素子(140)を介して、前記第1および第2のトランジスタ(P1,P2)のゲート端子に接続されていることを特徴とする請求項7に記載のカップリング回路。
- p−チャネル電界効果トランジスタタイプの第1および第2のトランジスタ(P1,P2)であって、前記第1のトランジスタ(P1)のドレイン端子は前記信号入力端子(1)に接続され、前記第1および第2のトランジスタ(P1,P2)のソース端子はともに前記信号出力端子(2)に接続され、前記第1および第2のトランジスタ(P1,P2)のバルク端子はともに前記第2のトランジスタ(P2)のドレイン端子に接続され、前記第1のトランジスタ(P1)のゲート端子は前記第2のトランジスタ(P2)のゲート端子に接続された前記第1および第2のトランジスタ(P1,P2)を用意するステップと、
負電圧を生成するステップと、
前記第1および第2のトランジスタ(P1,P2)のゲート端子におけるゲート電圧を、前記負電圧に基づいて制御するステップを含むカップリング回路の制御方法。 - 前記ゲート電圧と信号入力端子(1)における参照電位との電位差が所定の値を超えないよう、信号入力端子(1)における電位に従ってゲート電圧を制御するステップをさらに含むことを特徴とする請求項9に記載の方法。
- 前記信号出力端子(2)における電位を検知するステップと、
前記ステップにおいて検知された電位が参照電位を下回る場合には、前記第1および第2のトランジスタ(P1,P2)を能動的に非通電状態にするステップをさらに含むことを特徴とする請求項9または10に記載の方法。 - 前記第1および第2のトランジスタ(P1,P2)のゲート端子は、前記検知された電位に従って制御されるように参照電位端子(GND)に接続されることを特徴とする請求項11に記載の方法。
- 前記負電圧は、電荷ポンプ回路(110)において生成されることを特徴とする請求項9乃至12のいずれかに記載の方法。
- 前記負電圧は、抵抗素子(140)を介して、前記第1および第2のトランジスタ(P1,P2)のゲート端子に与えられることを特徴とする請求項13に記載の方法。
- 請求項1乃至8のいずれかに記載のカップリング回路と、前記カップリング回路の信号入力端子(1)に接続されたドライバトランジスタ(22)と、前記ドライバトランジスタ(22)を制御するドライバ制御回路(21)とを含むドライバ回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP09011320A EP2293446B1 (en) | 2009-09-03 | 2009-09-03 | Coupling circuit, driver circuit and method for controlling a coupling circuit |
EP09011320.0 | 2009-09-03 | ||
PCT/EP2010/062588 WO2011026799A2 (en) | 2009-09-03 | 2010-08-27 | Coupling circuit, driver circuit and method for controlling a coupling circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013503585A true JP2013503585A (ja) | 2013-01-31 |
JP5220240B2 JP5220240B2 (ja) | 2013-06-26 |
Family
ID=41382417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012527290A Expired - Fee Related JP5220240B2 (ja) | 2009-09-03 | 2010-08-27 | カップリング回路、このカップリング回路を含むドライバ回路、およびこのカップリング回路の制御方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8669805B2 (ja) |
EP (1) | EP2293446B1 (ja) |
JP (1) | JP5220240B2 (ja) |
AT (1) | ATE533231T1 (ja) |
WO (1) | WO2011026799A2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2541264B1 (en) * | 2011-06-28 | 2017-12-20 | ams AG | Electronic module, electronic arrangement and method for producing an electronic module |
US9525338B2 (en) | 2015-03-16 | 2016-12-20 | International Business Machines Corporation | Voltage charge pump with segmented boost capacitors |
US10763740B2 (en) | 2016-04-15 | 2020-09-01 | Emerson Climate Technologies, Inc. | Switch off time control systems and methods |
US11387729B2 (en) | 2016-04-15 | 2022-07-12 | Emerson Climate Technologies, Inc. | Buck-converter-based drive circuits for driving motors of compressors and condenser fans |
US10656026B2 (en) | 2016-04-15 | 2020-05-19 | Emerson Climate Technologies, Inc. | Temperature sensing circuit for transmitting data across isolation barrier |
US10284132B2 (en) * | 2016-04-15 | 2019-05-07 | Emerson Climate Technologies, Inc. | Driver for high-frequency switching voltage converters |
US10305373B2 (en) | 2016-04-15 | 2019-05-28 | Emerson Climate Technologies, Inc. | Input reference signal generation systems and methods |
US9933842B2 (en) | 2016-04-15 | 2018-04-03 | Emerson Climate Technologies, Inc. | Microcontroller architecture for power factor correction converter |
US10277115B2 (en) | 2016-04-15 | 2019-04-30 | Emerson Climate Technologies, Inc. | Filtering systems and methods for voltage control |
EP3451537B1 (en) | 2017-08-29 | 2022-10-05 | ams AG | High-voltage output driver for a sensor device with reverse current blocking |
EP3644501B1 (en) | 2018-10-24 | 2021-12-15 | ams International AG | Output driver with reverse current blocking capabilities |
US11165417B2 (en) * | 2019-09-19 | 2021-11-02 | Infineon Technologies Ag | Efficient high-voltage digital I/O protection |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10341141A (ja) * | 1997-06-10 | 1998-12-22 | Matsushita Electric Ind Co Ltd | 出力段回路 |
JP2001160743A (ja) * | 1999-10-04 | 2001-06-12 | Fairchild Semiconductor Corp | 能動アンダシュート強化fetスイッチ |
JP2002335626A (ja) * | 2001-05-10 | 2002-11-22 | Nec System Technologies Ltd | 逆電流防止回路 |
JP2003124796A (ja) * | 2001-10-12 | 2003-04-25 | Hitachi Ltd | 出力回路および半導体集積回路 |
JP2003347913A (ja) * | 2002-05-27 | 2003-12-05 | Rohm Co Ltd | 電源回路およびこの電源回路を有する携帯用電子機器 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5880620A (en) * | 1997-04-22 | 1999-03-09 | Xilinx, Inc. | Pass gate circuit with body bias control |
JP3258930B2 (ja) * | 1997-04-24 | 2002-02-18 | 東芝マイクロエレクトロニクス株式会社 | トランスミッション・ゲート |
US6281737B1 (en) * | 1998-11-20 | 2001-08-28 | International Business Machines Corporation | Method and apparatus for reducing parasitic bipolar current in a silicon-on-insulator transistor |
US5963080A (en) * | 1998-12-23 | 1999-10-05 | Fairchild Semiconductor Corporation | Undershoot hardened FET switch |
US6320408B1 (en) * | 2001-03-02 | 2001-11-20 | Pericom Semiconductor Corp. | Dual-sided undershoot-isolating bus switch |
ITMI20040309A1 (it) * | 2004-02-24 | 2004-05-24 | St Microelectronics Srl | Pompa di carica con migliorata polarizzazione delle regioni di body dei pass-transistor |
US20050195015A1 (en) * | 2004-03-05 | 2005-09-08 | Matthew Goldman | Low voltage boosted analog transmission gate |
US7095266B2 (en) * | 2004-08-18 | 2006-08-22 | Fairchild Semiconductor Corporation | Circuit and method for lowering insertion loss and increasing bandwidth in MOSFET switches |
US7030659B2 (en) * | 2004-08-24 | 2006-04-18 | Texas Instruments Incorporated | Signal switch with reduced on resistance and undershoot protection |
TW200826446A (en) * | 2006-12-08 | 2008-06-16 | Ememory Technology Inc | Two-phase charge pump circuit capable of avoiding body effect |
US7724069B1 (en) * | 2007-10-30 | 2010-05-25 | Intersil Americas Inc. | Analog switch for operation outside power rails with low supply current |
US7843248B1 (en) * | 2007-11-01 | 2010-11-30 | Intersil Americas Inc. | Analog switch with overcurrent detection |
EP2226937B1 (fr) * | 2009-03-03 | 2012-02-08 | STMicroelectronics (Grenoble) SAS | Interrupteur analogique |
US8344789B2 (en) * | 2010-01-20 | 2013-01-01 | Intersil Americas Inc. | Analog switch with internal device body control |
-
2009
- 2009-09-03 EP EP09011320A patent/EP2293446B1/en active Active
- 2009-09-03 AT AT09011320T patent/ATE533231T1/de active
-
2010
- 2010-08-27 US US13/393,832 patent/US8669805B2/en active Active
- 2010-08-27 WO PCT/EP2010/062588 patent/WO2011026799A2/en active Application Filing
- 2010-08-27 JP JP2012527290A patent/JP5220240B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10341141A (ja) * | 1997-06-10 | 1998-12-22 | Matsushita Electric Ind Co Ltd | 出力段回路 |
JP2001160743A (ja) * | 1999-10-04 | 2001-06-12 | Fairchild Semiconductor Corp | 能動アンダシュート強化fetスイッチ |
JP2002335626A (ja) * | 2001-05-10 | 2002-11-22 | Nec System Technologies Ltd | 逆電流防止回路 |
JP2003124796A (ja) * | 2001-10-12 | 2003-04-25 | Hitachi Ltd | 出力回路および半導体集積回路 |
JP2003347913A (ja) * | 2002-05-27 | 2003-12-05 | Rohm Co Ltd | 電源回路およびこの電源回路を有する携帯用電子機器 |
Also Published As
Publication number | Publication date |
---|---|
WO2011026799A3 (en) | 2011-05-05 |
JP5220240B2 (ja) | 2013-06-26 |
WO2011026799A2 (en) | 2011-03-10 |
US8669805B2 (en) | 2014-03-11 |
EP2293446B1 (en) | 2011-11-09 |
ATE533231T1 (de) | 2011-11-15 |
US20120229175A1 (en) | 2012-09-13 |
EP2293446A1 (en) | 2011-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5220240B2 (ja) | カップリング回路、このカップリング回路を含むドライバ回路、およびこのカップリング回路の制御方法 | |
JP5519052B2 (ja) | 負荷駆動装置 | |
JP5341780B2 (ja) | 電力供給制御回路 | |
US20060232318A1 (en) | Power clamp circuit and semiconductor device | |
KR101424917B1 (ko) | Esd 보호 회로를 구비한 반도체 집적 회로 | |
US9819260B2 (en) | Integrated circuit charge pump with failure protection | |
JP5352500B2 (ja) | 半導体装置 | |
US9817412B2 (en) | Protection circuit and control circuit | |
JP2014026996A (ja) | Esd保護回路 | |
US20100109743A1 (en) | Level shifter having native transistors | |
US7692479B2 (en) | Semiconductor integrated circuit device including charge pump circuit capable of suppressing noise | |
JP5248993B2 (ja) | ブートストラップ回路 | |
US8373457B2 (en) | Power-up signal generation circuit in semiconductor integrated circuit | |
US8742829B2 (en) | Low leakage digital buffer using bootstrap inter-stage | |
US8610472B2 (en) | Power-up signal generating circuit of semiconductor integrated circuit | |
JP5226474B2 (ja) | 半導体出力回路 | |
CN111034048A (zh) | 具有反向电流阻挡的传感器设备的高压输出驱动器 | |
US9065437B2 (en) | Circuit for driving high-side transistor utilizing voltage boost circuits | |
JP4307314B2 (ja) | 負荷駆動回路 | |
JP2009171552A (ja) | 半導体出力回路 | |
JP2023044208A (ja) | 電源装置 | |
JP2012023517A (ja) | 電圧出力回路 | |
JP2020010551A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130305 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5220240 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |