JP2013229372A - プラズマ処理方法及びプラズマ処理装置 - Google Patents

プラズマ処理方法及びプラズマ処理装置 Download PDF

Info

Publication number
JP2013229372A
JP2013229372A JP2012098769A JP2012098769A JP2013229372A JP 2013229372 A JP2013229372 A JP 2013229372A JP 2012098769 A JP2012098769 A JP 2012098769A JP 2012098769 A JP2012098769 A JP 2012098769A JP 2013229372 A JP2013229372 A JP 2013229372A
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
gas
silicon layer
type polycrystalline
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012098769A
Other languages
English (en)
Inventor
Minoru Honda
稔 本多
Toshio Nakanishi
敏雄 中西
Daisuke Katayama
大介 片山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2012098769A priority Critical patent/JP2013229372A/ja
Priority to PCT/JP2013/061927 priority patent/WO2013161819A1/ja
Priority to KR1020147029714A priority patent/KR20150003756A/ko
Priority to US14/396,589 priority patent/US20150093886A1/en
Priority to TW102114559A priority patent/TW201407665A/zh
Publication of JP2013229372A publication Critical patent/JP2013229372A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66121—Multilayer diodes, e.g. PNPN diodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C30B25/105—Heating of the reaction chamber or the substrate by irradiation or electric discharge
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B28/00—Production of homogeneous polycrystalline material with defined structure
    • C30B28/12—Production of homogeneous polycrystalline material with defined structure directly from the gas state
    • C30B28/14—Production of homogeneous polycrystalline material with defined structure directly from the gas state by chemical reaction of reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/3222—Antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/32238—Windows
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma Technology (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】結晶サイズが小さい多結晶シリコン層を低温で成長させる方法及び当該方法の実施に用いることが可能な装置および方法を提供する。
【解決手段】被処理基体上に多結晶シリコン層を成長させるためのプラズマ処理方法であって、（ａ）処理容器内に被処理基体を準備する工程Ｓ１と、（ｂ）プラズマ励起用のマイクロ波を処理容器内に導入し、シリコンを含有した原料ガスを処理容器内に導入して、被処理基体上に多結晶シリコン層を成長する工程Ｓ２と、を含む方法。
【選択図】図３

Description

本発明の種々の側面及び実施形態は、プラズマ処理方法及びプラズマ処理装置に関するものであり、より詳細には被処理基体上に多結晶シリコン層を成長させるプラズマ処理方法及び当該方法の実施に用いることができるプラズマ処理装置に関するものである。
半導体素子の一種として、電気抵抗の大きいノンドープ（ｉ型）半導体層をｐ型半導体層とｎ型半導体層とで挟んだ構造を有するｐｉｎダイオードが知られている。ｐｉｎダイオードは、例えば、基板上に、ホウ素（Ｂ）をドープしたｐ型シリコン層と、ｉ型多結晶シリコン（ポリシリコン）層と、リン（Ｐ）をドープしたｎ型シリコン層とを順次成長させることによって形成される。
これらｐ型シリコン層、ｉ型多結晶シリコン層、及び、ｎ型シリコン層の成長方法としては、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法が知られている。プラズマＣＶＤ法は、半導体原料を含有した原料ガスのプラズマを発生させて、原料ガスのプラズマを成長基板上で反応させることにより半導体層を成長させる。また、これら半導体層を成長させる別の方法として、熱ＣＶＤ法も知られている。熱ＣＶＤ法は、原料ガスに対して熱を加えてガス分子を熱分解させ、熱分解したガス分子を成長基板上で反応させることにより半導体層を成長させる（例えば非特許文献１参照）。
平尾孝 他 著 「薄膜技術の新潮流」 工業調査会 １９９７年、第９５頁〜第１００頁
ｐｉｎダイオードの電気特性低下の一要因として、ｐ型シリコン層又はｎ型シリコン層からドーパントがｉ型シリコン層に拡散することが挙げられる。このようなドーパントの拡散はプロセスが高温で行われるほど顕著となる。かかるドーパントの拡散を抑制するためには、低温で結晶を成長させること及び結晶を微細化すること、すなわち、結晶サイズが小さい多結晶シリコンを低温成長させることが有効であることを、本願発明者は見いだしている。
しかしながら、平行平板型のプラズマＣＶＤ装置といった従来のプラズマＣＶＤ装置において実施されるプラズマＣＶＤ法による半導体層の成長方法では、原料ガスのプラズマが高い電子温度を有するのでイオンエネルギーが高く、多結晶シリコン層の成長が可能な条件範囲が狭くなる。
また、熱ＣＶＤ法による半導体層の成長方法では、多結晶シリコン層を成長するために７００℃以上に成長基板が昇温される。このような高温下での結晶成長は、ｐ型シリコン層又はｎ型シリコン層のドーパントをｉ型多結晶シリコン層に拡散させ得る。また、高温下での結晶成長は、多結晶シリコン層を構成するシリコン結晶の結晶サイズを大きくさせ得る。
したがって、本技術分野においては、結晶サイズが小さい多結晶シリコン層を低温で成長させる方法及び当該方法の実施に用いることが可能な装置が望まれている。
本発明の一側面は、被処理基体上に多結晶シリコン層を成長させるためのプラズマ処理方法であって、（ａ）処理容器内に被処理基体を準備する工程と、（ｂ）プラズマ励起用のマイクロ波を処理容器内に導入し、シリコンを含有した原料ガスを処理容器内に導入して、被処理基体上に多結晶シリコン層を成長する工程と、を含む。
このプラズマ処理方法では、マイクロ波によりプラズマを励起するので、プラズマ中の電子温度は、平行平板型のプラズマ処理装置等によって発生されるプラズマの電子温度よりも低く、例えば、１〜２ｅＶとなる。本方法では、このようなプラズマにより原料ガスに含まれるシリコンを活性化させて成膜を行うので、高いイオンエネルギーによる成長阻害を低減して多結晶シリコン層を成長することが可能である。さらに、本方法では、低温で多結晶シリコン層を成長することが可能であるので、結晶サイズが微細化された多結晶シリコン層を成長することが可能である。多結晶シリコン層の結晶サイズが微細化されると、結晶粒界が網目状になる。かかる網目状の複雑な結晶粒界を有する多結晶シリコン層ではドーパントの拡散が抑制される。
一実施形態では、多結晶シリコン層を成長する工程は、原料ガス及び第１のドーパント材料を含有する第１のガスを処理容器内に導入して、被処理基体上に第１導電型の多結晶シリコン層を成長する工程と、原料ガスを処理容器内に導入して、第１導電型の多結晶シリコン層上にｉ型の多結晶シリコン層を成長する工程と、原料ガス及び第２のドーパント材料を含有する第２のガスを処理容器内に導入して、ｉ型の多結晶シリコン層上に第２導電型の多結晶シリコン層を成長する工程と、を含んでいてもよい。この実施形態によれば、低電子温度のプラズマを励起することができるので、多結晶シリコンの結晶構造にドーパント原子を組み込んだ状態で当該多結晶シリコン層を成長させることができる。従って、活性化された第１導電型の多結晶シリコン層と第２導電型の多結晶シリコン層とを成長させることが可能である。
一実施形態では、ｉ型の多結晶シリコン層を成長する工程において、水素を含有する希釈ガスを処理容器内に導入してもよい。この実施形態によれば、希釈ガスを導入することにより、ｉ型の多結晶シリコン層の結晶率を向上させることができる。
一実施形態では、ｉ型の多結晶シリコン層を成長する工程において、その上に被処理基体が載置された載置台であり電極を構成する該載置台に高周波バイアス電力を与えてもよい。この実施形態によれば、高周波バイアス電力を制御することにより、被処理基体に引き込まれるイオンのイオンエネルギーが制御されるので、ｉ型の多結晶シリコン層の結晶サイズを制御することができる。
一実施形態では、高周波バイアス電力は１００ワット以上５００ワット以下であってもよい。この実施形態によれば、ｉ型の多結晶シリコン層の結晶率をより高めると共に、ｉ型の多結晶シリコン層の結晶サイズをより小さくすることができる。
一実施形態では、多結晶シリコン層を成長する工程において、処理容器内の圧力が１２パスカル以下であってもよい。この実施形態によれば、ｉ型の多結晶シリコン層の結晶率をより高めることができる。
本発明の別の側面に係るプラズマ処理装置は、その内部に被処理基体を収容する処理容器と、マイクロ波を発生するマイクロ波発生器と、マイクロ波発生器に接続されており、プラズマ励起用のマイクロ波を処理容器内に放射するアンテナと、シリコンを含有した原料ガスを処理容器内に導入するガス導入部と、を備える。
このプラズマ処理装置では、マイクロ波によりプラズマを励起するので、プラズマ中の電子温度（例えば１〜２ｅＶ）は、平行平板型のプラズマ処理装置等によって発生されるプラズマの電子温度よりも低くなる。本装置では、かかるプラズマにより原料ガスに含まれるシリコンを活性化させて成膜を行うことができるので、高いイオンエネルギーによる成長阻害を低減して多結晶シリコン層を成長することが可能である。さらに、本装置では、低温で多結晶シリコン層を成長することが可能であるので、結晶サイズが微細化された多結晶シリコン層を成長することが可能である。多結晶シリコン層の結晶サイズが微細化されると、結晶粒界が網目状になる。かかる網目状の複雑な結晶粒界を有する多結晶シリコン層ではドーパントの拡散が抑制される。
一実施形態では、プラズマ処理装置は、ガス導入部及びマイクロ波発生器を制御する制御部を更に備え得る。ガス導入部は、第１のドーパント材料を含有する第１のガス及び第２のドーパント材料を含有する第２のガスを処理容器内に更に導入可能であってもよい。制御部は、ガス導入部に、原料ガス及び第１のガスを処理容器内に導入させて、被処理基体上に第１導電型の多結晶シリコン層を成長させ、原料ガスを処理容器内に導入させて、第１導電型の多結晶シリコン層上にｉ型の多結晶シリコン層を成長させ、原料ガス及び第２のガスを処理容器内に導入させて、ｉ型の多結晶シリコン層上に第２導電型の多結晶シリコン層を成長させてもよい。この実施形態によれば、低電子温度のプラズマを励起することができるので、多結晶シリコンの結晶構造にドーパント原子を組み込んだ状態で当該多結晶シリコン層を成長させることができる。従って、活性化された第１導電型の多結晶シリコン層と第２導電型の多結晶シリコン層とを成長することが可能である。
一実施形態においては、ガス導入部は、水素を含有する希釈ガスを処理容器内に更に導入可能であってもよい。制御部は、ｉ型の多結晶シリコン層を成長させるときに、ガス導入部に、希釈ガスを処理容器内に導入させてもよい。この実施形態によれば、希釈ガスを導入することにより、ｉ型の多結晶シリコン層の結晶率を向上させることができる。
一実施形態においては、プラズマ処理装置は、処理容器内に設置されており、被処理基体が載置される載置台であり、電極を構成する該載置台と、載置台に接続されており、電極に与える高周波バイアス電力を発生する高周波電源と、更に備えていてもよい。この実施形態によれば、高周波バイアス電力を制御することにより、被処理基体に引き込まれるイオンのイオンエネルギーが制御されるので、ｉ型の多結晶シリコン層の結晶サイズを制御することができる。
一実施形態において、制御部は、ｉ型の多結晶シリコン層を成長させるときに、１００ワット以上５００ワット以下の高周波バイアス電力を発生させてもよい。この実施形態によれば、ｉ型の多結晶シリコン層の結晶率をより高めると共に、ｉ型の多結晶シリコン層の結晶サイズをより小さくすることができる。
一実施形態において、プラズマ処理装置は、処理容器内の圧力を調整する圧力調整部を更に備えていてもよい。制御部は、圧力調整部に、処理容器内の圧力を１２パスカル以下に設定させてもよい。この実施形態によれば、ｉ型の多結晶シリコン層の結晶率をより高めることができる。
以上説明したように、本発明によれば、結晶サイズが小さい多結晶シリコン層を低温で成長させる方法及び当該方法の実施に用いることが可能な装置が提供される。
一実施形態に係るプラズマ処理装置を概略的に示す図である。 一実施形態に係るスロット板を軸線Ｘ方向から見た平面図である。 一実施形態に係るプラズマ処理方法を示すフローチャートである。 一実施形態に係るプラズマ処理方法における成膜の原理を概略的に示す図である。 一実施形態に係るプラズマ処理方法の各工程を説明するためのタイミングチャートである。 高周波バイアス電力とｉ型半導体層の結晶サイズとの関係及び高周波バイアス電力とｉ型半導体層の結晶率との関係を示すグラフである。 高周波バイアス電力とｉ型半導体層の結晶率との関係を示すグラフである。 処理容器内の圧力とｉ型半導体層の結晶率との関係を示すグラフである。 マイクロ波出力パワーとｐ型半導体層の抵抗率との関係、ステージの温度とｐ型半導体層の抵抗率との関係、及び、処理容器内の圧力とｐ型半導体層の抵抗率との関係を示すグラフである。 ｉ型の多結晶シリコン層においてドーパントの拡散が抑制されることを確認した結果を示すグラフである。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図１は、一実施形態に係るプラズマ処理装置を概略的に示す図である。図１に示すプラズマ処理装置１０は、マイクロ波によりプラズマを励起するプラズマ処理装置であり、処理容器１２、ステージ１４、マイクロ波発生器１６、及び、アンテナ１８を備えている。
処理容器１２は、プラズマを発生させるプラズマ発生空間Ｅを画成しており、また、被処理基体Ｗにプラズマ処理を行うための処理空間Ｐをプラズマ発生空間Ｅの下方に画成している。この処理容器１２は、側壁１２ａ、及び、底部１２ｂを含み得る。側壁１２ａは、軸線Ｘ方向（即ち、軸線Ｘの延在方向）に延在する略筒形状を有している。側壁１２ａの上端部は開口している。
側壁１２ａの上端部開口は、誘電体窓２０によって閉じられている。この誘電体窓２０と側壁１２ａの上端部との間にはＯリング１９が介在していてもよい。このＯリング１９により、処理容器１２の密閉がより確実なものとなる。
底部１２ｂは、側壁１２ａの下端側に設けられている。底部１２ｂには排気孔１２ｃを有する排気管２１が設けられている。排気管２１は、圧力調整部２２を介して排気装置２３に接続されている。圧力調整部２２は、後述する制御部により制御され、排気される気体の流量を制御して、処理容器１２内の圧力を調整する。排気装置２３は、ターボ分子ポンプなどの真空ポンプを有している。排気装置２３により、処理容器１２内の処理空間Ｐを所望の真空度まで減圧することができる。
処理容器１２内には、ステージ１４が設けられている。ステージ１４は、処理空間Ｐの下方において、後述するシャワープレート４２と対面するように設けられている。このステージ１４上には、被処理基体Ｗが載置される。一実施形態においては、ステージ１４は、台１４ａ、フォーカスリング１４ｂ、及び静電チャック１５を含み得る。なお、台１４ａ、フォーカスリング１４ｂ、及び静電チャック１５を含むステージ１４は、一実施形態に係る載置台を構成している。
台１４ａは、処理容器１２の底部１２ｂから上方に延在する支持体１７によって支持されている。台１４ａは、高周波電極を兼ねている。台１４ａには、マッチングユニット２４を介して、ＲＦバイアス用の高周波電源２５が電気的に接続されている。高周波電源２５は、被処理基体Ｗに引き込むイオンのエネルギーを制御するのに適した一定の周波数、例えば、１３．６５ＭＨｚの高周波バイアス電力を所定のパワーで出力する。一実施形態において、高周波バイアス電力のパワーは、１００Ｗ〜５００Ｗであり得る。マッチングユニット２４は、高周波電源２５側のインピーダンスと、主に電極、プラズマ、処理容器１２といった負荷側のインピーダンスとの間で整合をとるための整合器を収容している。この整合器の中に自己バイアス生成用のブロッキングコンデンサが含まれている。
台１４ａの上面には、被処理基体Ｗを保持するための保持部材である静電チャック１５が設けられている。静電チャック１５は、被処理基体Ｗを静電吸着力で保持する。静電チャック１５の径方向外側には、被処理基体Ｗの周囲及び静電チャック１５の周囲を環状に囲むフォーカスリング１４ｂが設けられている。
静電チャック１５は、電極１５ａ、絶縁膜１５ｂ、及び、絶縁膜１５ｃを含んでいる。電極１５ａは、導電膜によって構成されており、絶縁膜１５ｂと絶縁膜１５ｃとの間に設けられている。電極１５ａには、スイッチ２６および被覆線２７を介して高圧の直流電源２８が電気的に接続されている。静電チャック１５は、直流電源２８から印加される直流電圧により発生するクーロン力によって、被処理基体Ｗを保持することができる。
台１４ａの内部には、ヒータ２９が設けられている。このヒータ２９は、ヒータ電源３１に接続されており、ヒータ電源３１から供給される電力により熱を発生して、被処理基体Ｗを加熱する。
マイクロ波発生器１６は、例えば、２．４５ＧＨｚのマイクロ波を発生する。一実施形態においては、プラズマ処理装置１０は、チューナ３２、導波管３３、モード変換器３４、及び同軸導波管３５を更に備え得る。
マイクロ波発生器１６は、チューナ３２を介して導波管３３に接続されている。導波管３３は、例えば、矩形導波管である。導波管３３は、モード変換器３４に接続されており、当該モード変換器３４は、同軸導波管３５の上端に接続されている。
同軸導波管３５は、軸線Ｘに沿って延びている。この同軸導波管３５は、外側導体３５ａ及び内側導体３５ｂを含んでいる。外側導体３５ａは、軸線Ｘ方向に延びる略円筒形状を有している。内側導体３５ｂは、外側導体３５ａの内部に設けられている。この内側導体３５ｂは、軸線Ｘに沿って延びる略円筒形状を有している。
マイクロ波発生器１６によって発生されたマイクロ波は、チューナ３２及び導波管３３を介してモード変換器３４に導波される。モード変換器３４は、マイクロ波のモードを変換して、モード変換後のマイクロ波を同軸導波管３５に供給する。同軸導波管３５からのマイクロ波は、アンテナ１８に供給される。
アンテナ１８は、マイクロ波発生器１６によって発生されるマイクロ波に基づいて、プラズマ励起用のマイクロ波をプラズマ発生空間Ｅに放射する。アンテナ１８は、誘電体窓２０、スロット板３６、誘電体板３７、及び冷却ジャケット３８を含み得る。同軸導波管３５からのマイクロ波は、誘電体板３７に伝播され、スロット板３６のスロットから誘電体窓２０を介して、プラズマ発生空間Ｅに放射される。
誘電体窓２０は、略円板形状を有しており、例えば石英によって構成される。この誘電体窓２０は、軸線Ｘ方向においてスロット板３６の直下に設けられている。
図２は、一実施形態に係るスロット板３６を軸線Ｘ方向から見た平面図である。図２に示すように、スロット板３６には、軸線Ｘを中心にして周方向に複数のスロット対が配列されている。一実施形態においては、スロット板３６は、ラジアルラインスロットアンテナを構成するスロット板であり得る。スロット板３６は、導電性を有する金属製の円板から構成される。スロット板３６には、複数のスロット対３６ａが形成されている。各スロット対３６ａは、互いに交差又は直交する方向に延びるスロット３６ｂ及びスロット３６ｃを含んでいる。複数のスロット対３６ａは、径方向に所定の間隔で配置されており、また、周方向に所定の間隔で配置されている。
図１に示すように、誘電体板３７は、スロット板３６と冷却ジャケット３８の下側表面との間に設けられている。誘電体板３７は、例えば石英製であり、略円板形状を有している。冷却ジャケット３８の表面は、導電性を有し得る。冷却ジャケット３８は、誘電体板３７及びスロット板３６を冷却する。そのために、冷却ジャケット３８内には、冷媒用の流路が形成されている。この冷却ジャケット３８の上部表面には、外側導体３５ａの下端が電気的に接続されている。また、内側導体３５ｂの下端は、冷却ジャケット３８及び誘電体板３７の中央部分に形成された孔を通って、スロット板３６に電気的に接続されている。
一実施形態においては、処理容器１２の側壁１２ａ内には、ガス流路３９ａ及び複数の噴射孔３９ｂが設けられている。ガス流路３９ａは、軸線Ｘを中心に環状に延在しており、ガス供給部４１に接続されている。ガス供給部４１は、プラズマ生成用のガスをガス流路３９ａに供給する。ガス供給部４１によって供給されるプラズマ生成用のガスは、例えばＡｒガス、又はＨ２ガスである。このガス供給部４１は、ガス源４１ａ、弁４１ｂ、及び流量制御器４１ｃを含み得る。ガス源４１ａは、プラズマ生成用ガスのガス源である。弁４１ｂは、ガス源４１ａからのガスの供給及び供給の停止を切り替える。流量制御器４１ｃは、例えば、マスフローコントローラであり、ガス源４１ａからのガスの流量を調整する。ガス供給部４１からプラズマ生成用のガスを受けるガス流路３９ａには、複数の噴射孔３９ｂが接続されている。複数の噴射孔３９ｂは、軸線Ｘ中心に環状に配列されている。複数の噴射孔３９ｂは、プラズマ発生空間Ｅ内にプラズマ生成用のガスを噴射するものであり、軸線Ｘに向けて当該ガスを噴射する。
一実施形態においては、プラズマ処理装置１０は、シャワープレート４２を更に備え得る。シャワープレート４２は、プラズマ発生空間Ｅと処理空間Ｐとの間に介在しており、成膜用の処理ガスを、処理空間Ｐに導入する。このシャワープレート４２は、格子状に形成されており、格子の内部にはガス流路４２ａが形成されている。即ち、シャワープレート４２には、格子状に延在するガス流路４２ａが設けられている。このシャワープレート４２のガス流路４２ａは、ガス供給部４３に接続されている。
ガス供給部４３は、成膜用の処理ガスをガス流路４２ａに供給する。ガス供給部４３は、複数のガス源４４ａ〜４８ａと、ガス源４４ａ〜４８ａにそれぞれ接続された複数の弁４４ｂ〜４８ｂと、弁４４ｂ〜４８ｂにそれぞれ接続された流量制御器４４ｃ〜４８ｃとを含む。
ガス源４４ａは、シリコンを含有する原料ガスのガス源である。この原料ガスは、例えば、ＳｉＨ４ガスである。ガス源４４ａは、弁４４ｂと流量制御器４４ｃとを介してガス流路４２ａに接続されている。ガス源４５ａは、第１のドーパント材料を含有する第１のガスのガス源である。第１のガスは、第１のドーパント材料として、例えば、ホウ素（Ｂ）を含有し得る。この第１のガスは、例えば、Ｂ２Ｈ６ガスである。ガス源４５ａは、弁４５ｂと流量制御器４５ｃとを介してガス流路４２ａに接続されている。また、ガス源４６ａは、第２のドーパント材料を含む第２のガスのガス源である。第２のガスは、第２のドーパント材料として、例えば、リン（Ｐ）を含有し得る。この第２のガスは、例えば、ＰＨ３ガスである。ガス源４６ａは、弁４６ｂと流量制御器４６ｃとを介してガス流路４２ａに接続されている。ガス源４７ａは、希釈ガスのガス源である。希釈ガスは、例えば、水素（Ｈ２）ガスである。ガス源４７ａは、弁４７ｂと流量制御器４７ｃとを介してガス流路４２ａに接続されている。ガス源４８ａは、別の希釈ガスのガス源である。別の希釈ガスは、例えば、アルゴン（Ａｒ）ガスである。ガス源４８ａは、弁４８ｂと流量制御器４８ｃとを介してガス流路４２ａに接続されている。
また、シャワープレート４２には、ガス流路４２ａに接続する複数の噴射孔４２ｂが形成されている。複数の噴射孔４２ｂは、ガス流路４２ａに供給された処理ガスを下方に噴射して処理空間Ｐ内に供給する。なお、シャワープレート４２及びガス供給部４３は、一実施形態に係るガス導入部を構成している。
また、格子状に形成されたシャワープレート４２は、プラズマ発生空間Ｅと処理空間Ｐとを連通させる複数の孔４２ｃを画成している。プラズマ発生空間Ｅにおいてプラズマ化されたガスは、複数の孔４２ｃを介して処理空間Ｐに供給され、当該処理空間Ｐにおいて成膜用の処理ガスを活性化させる。
一実施形態においては、プラズマ処理装置１０は、プログラム可能なマイクロプロセッサ（コンピュータ）を含む制御部１００を更に備え得る。制御部１００は、プラズマ処理装置１０の各構成部、例えば高周波電源２５、ガス供給部４１，４３、及び、圧力調整部２２を制御し得る。また、プラズマ処理装置１０は、制御部１００に接続されたユーザーインターフェース１００ａを更に備え得る。ユーザーインターフェース１００ａは、オペレータがプラズマ処理装置１０を管理するためにコマンドの入力操作等を行うキーボードや、プラズマ処理装置１０の稼働状況を可視化して表示するディスプレイ等を含む。
さらに、制御部１００には、プラズマ処理装置１０で実行される各種処理を制御部１００の制御にて実現するための制御プログラムや、処理条件に応じてプラズマ処理装置１０の各構成部に処理を実行させるためのプログラム、すなわち、処理レシピが格納された記憶部１００ｂが接続されている。処理レシピは記憶部１００ｂの中の記憶媒体に記憶されている。記憶媒体は、ハードディスクや半導体メモリであってもよいし、ＣＤＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。
そして、必要に応じて、ユーザーインターフェース１００ａからの指示等にて任意の処理レシピを記憶部１００ｂから呼び出して制御部１００に実行させることで、制御部１００の制御下で、プラズマ処理装置１０での所望の処理が行われる。
かかるプラズマ処理装置１０では、ガス源４４ａからの原料ガスが処理空間Ｐに供給され、プラズマ発生空間Ｅから処理空間Ｐに供給されるプラズマにより原料ガスがプラズマ化される。これにより活性化した原料ガス中のシリコンが、被処理基体Ｗの表面と反応することにより、多結晶シリコンの膜が形成される。このプラズマ処理装置１０では、マイクロ波によりプラズマを励起しているので、プラズマの電子温度が低いものとなる。したがって、プラズマ処理装置１０は、高いイオンエネルギーによる成長阻害を低減して多結晶シリコン層を成長することが可能である。また、プラズマ処理装置１０は、低温で多結晶シリコン層を成長することが可能であるので、結晶サイズが微細化された多結晶シリコン層を成長することが可能である。このように多結晶シリコン層の結晶サイズが微細化されると、結晶粒界が網目状になる。かかる網目状の複雑な結晶粒界を有する多結晶シリコン層ではドーパントの拡散が抑制される。
また、プラズマ処理装置１０は、ガス源４４ａからの原料ガスに加えて、ガス源４５ａからの第１のガス又はガス源４６ａからの第２のガスを処理空間Ｐに供給可能である。このプラズマ処理装置１０は、上述したように、低電子温度のプラズマを励起することができるので、多結晶シリコンの結晶構造にドーパント原子を組み込んだ状態で当該多結晶シリコン層を成長させることができる。従って、プラズマ処理装置１０は、活性化された第１導電型の多結晶シリコン層と第２導電型の多結晶シリコン層とを成長させることも可能である。なお、ガス源４４ａ，４５ａ，４６ａからのガスの供給は、弁４４ｂ，４５ｂ，４６ｂ、及び、流量制御器４４ｃ，４５ｃ，４６ｃに対する制御部１００による制御により調整され得る。
また、プラズマ処理装置１０は、ガス源４４ａからの原料ガスに加えて、ガス源４７ａ，４８ａからの希釈ガスを処理空間Ｐに供給可能である。一実施形態においては、希釈ガスは、水素ガスであってもよく、或いは、水素ガスと不活性ガス、例えばＡｒガスとの混合ガスであってもよい。このように、原料ガスに加えて水素ガスを処理空間Ｐに供給することで、多結晶シリコン層の結晶率をより高めることが可能である。なお、ガス源４７ａからのガスの供給も、弁４７ｂ及び流量制御器４７ｃに対する制御部１００による制御により調整され得る。また、ガス源４８ａからのガスの供給も、弁４８ｂ及び流量制御器４８ｃに対する制御部１００による制御により調整され得る。
また、プラズマ処理装置１０は、制御部１００による制御により高周波電源２５から高周波電極、即ち、台１４ａに与えられる電極を１００Ｗ〜５００Ｗの範囲のバイアス電力に制御することが可能である。かかる範囲の電力を有する高周波バイアス電力によって被処理基体Ｗにイオンを引き込むことにより、多結晶シリコン層の結晶サイズをより小さくすることができる。
また、プラズマ処理装置１０は、制御部１００によって圧力調整部２２を制御することにより、処理容器１２内の圧力を１２Ｐａ以下に設定してもよい。かかる範囲の圧力に処理容器１２内の圧力を調整することにより、ｉ型の多結晶シリコン層の結晶率をより高めることが可能となる。
以下、図１のプラズマ処理装置１０を用いたプラズマ処理方法の一実施形態について説明する。図３は、一実施形態に係るプラズマ処理方法を示すフローチャートである。図４は、一実施形態に係るプラズマ処理方法における成膜の原理を概略的に示す図である。図５は、一実施形態に係るプラズマ処理方法の各工程を説明するためのタイミングチャートである。
図３に示すプラズマ処理方法では、まず、図４の（ａ）に示すように、被処理基体Ｗである半導体基板（図中、「ｓｕｂ」）を準備する（工程Ｓ１）。具体的に、工程Ｓ１では、処理容器１２内に半導体基板ｓｕｂを収容し、当該半導体基板ｓｕｂをステージ１４上に載置して、静電チャック１５により半導体基板ｓｕｂを吸着する。
次に、一実施形態においては、工程Ｓ２において、成膜プロセスを行う。成膜プロセスは、当該成膜プロセスの一部である予備工程と、多結晶シリコン層を成長させる工程とを含む。工程Ｓ３において、成膜プロセスの一部である予備工程を行う。具体的には、図５に示すように、工程Ｓ３では、期間Ｔ１において、排気装置２３により処理容器１２内を排気しながら、ガス源４７ａ，４８ａから希釈ガスを流量ｑｈ３で処理空間Ｐに供給することにより、処理容器１２内の圧力を所定の圧力Ｐｒ３に設定する。また、期間Ｔ１では、ヒータ２９に電力を与えることにより、ステージ１４の加熱を開始する。さらに、期間Ｔ１においては、ガス源４１ａからプラズマ生成用のガス、例えば、Ａｒガスをプラズマ発生空間Ｅに導入する。
次いで、期間Ｔ２において、排気装置２３により処理容器１２内を排気しながら、ガス源４７ａ，４８ａから希釈ガスを流量ｑｈ３よりも少ない流量ｑｈ２で処理空間Ｐに供給し、処理容器１２内の圧力を圧力Ｐｒ３よりも低い圧力Ｐｒ２に低下させる。また、期間Ｔ２においては、ガス源４１ａからプラズマ生成用のガスをプラズマ発生空間Ｅに導入し、マイクロ波発生器１６により出力パワーＭＷ２のマイクロ波を発生させて、プラズマ励起用のマイクロ波をプラズマ発生空間Ｅに導入する。これにより、プラズマ発生空間Ｅにおいてプラズマが着火する。
次いで、期間Ｔ３において、排気装置２３により処理容器１２内を排気しながら、ガス源４７ａ，４８ａから希釈ガスを流量ｑｈ２よりも少ない流量ｑｈ１で処理空間Ｐに供給し、処理容器１２内の圧力を圧力Ｐｒ２よりも低い圧力Ｐｒ１に低下させる。また、期間Ｔ３においては、ガス源４１ａからプラズマ生成用のガスをプラズマ発生空間Ｅに導入し、マイクロ波発生器１６により出力パワーＭＷ２よりも小さい出力パワーＭＷ１のマイクロ波を発生させて、プラズマ励起用のマイクロ波をプラズマ発生空間Ｅに導入する。
なお、工程Ｓ３における期間Ｔ１〜Ｔ３では、希釈ガスの流量、原料ガスの流量、第１のガスの流量又は第２のガスの流量、及び、処理容器１２内の圧力を、以下の工程Ｓ４，Ｓ５，Ｓ６と同様に設定してもよい。また、期間Ｔ２及びＴ３では、マイクロ波発生器１６により発生するマイクロ波出力パワーを、以下の工程Ｓ４，Ｓ５，Ｓ６と同様に設定してもよい。
本プラズマ処理方法では、工程Ｓ３における予備工程が終了した後、多結晶シリコン層の成膜を行う。一実施形態において、多結晶シリコン層を成膜する工程は、第１導電型の多結晶シリコン層であるｐ型の多結晶シリコン層を成長させるための工程Ｓ４、ｉ型の多結晶シリコン層を成長させるための工程Ｓ５、第２導電型の多結晶シリコン層であるｎ型の多結晶シリコン層を成長させるための工程Ｓ６を含んでいる。
工程Ｓ４では、排気装置２３により処理容器１２内を排気しながら、ガス源４７ａ，４８ａから希釈ガスを流量ｑｈ１で処理空間Ｐに供給し、ガス源４４ａからの原料ガスを流量ｑｓ２で処理空間Ｐに供給し、ガス源４５ａからの第１のガスを流量ｑ１２で処理空間Ｐに供給して、処理容器１２内の圧力を圧力Ｐｒ１に維持する。原料ガスの流量は、例えば、１ｓｃｃｍ〜１００ｓｃｃｍであり、第１のガスの流量は０．０２ｓｃｃｍ〜２ｓｃｃｍである。また、工程Ｓ４では、ガス源４１ａからプラズマ生成用のガスをプラズマ発生空間Ｅに導入し、マイクロ波発生器１６により発生するマイクロ波出力パワーを出力パワーＭＷ１に維持する。工程Ｓ４におけるマイクロ波出力パワーは、例えば、２０００Ｗ〜４０００Ｗである。また、一実施形態においては、工程Ｓ４において、処理空間Ｐに供給される希釈ガスは、水素ガス、或いは、水素ガスと不活性ガス、例えばＡｒガスとの混合ガスであってもよい。さらに、一実施形態においては、工程Ｓ４において、高周波電源２５から高周波電極にバイアス電力を与えてもよく、このバイアス電力は１００Ｗ〜５００Ｗの範囲の電力であってもよい。
かかる工程Ｓ４では、プラズマ発生空間Ｅにおいてプラズマが励起され、当該プラズマが処理空間Ｐに供給され、処理空間Ｐにおいて原料ガス及び第１のガスが活性化される。これにより、図４の（ｂ）に示すように、シリコンの活性種（図中、円によって囲まれた「Ｓｉ」）、及び、第１のドーパント材料の活性種（図中、円によって囲まれた「Ｂ」）が、半導体基板ｓｕｂの表面と反応して、当該半導体基板ｓｕｂ上にｐ型の多結晶シリコン層Ｈ１を成長させる。
続く工程Ｓ５では、ガス源４５ａからの第１のガスの供給を停止して、排気装置２３により処理容器１２内を排気しながら、ガス源４７ａ，４８ａから希釈ガスを流量ｑｈ１で処理空間Ｐに供給し、ガス源４４ａからの原料ガスを流量ｑｓ２で処理空間Ｐに供給して、処理容器１２内の圧力を圧力Ｐｒ１に維持する。原料ガスの流量は、例えば、１ｓｃｃｍ〜１００ｓｃｃｍである。また、工程Ｓ５では、ガス源４１ａからプラズマ生成用のガスをプラズマ発生空間Ｅに導入し、マイクロ波発生器１６により発生するマイクロ波出力パワーを出力パワーＭＷ１に維持する。工程Ｓ５におけるマイクロ波出力パワーは、例えば、２０００Ｗ〜４０００Ｗである。また、工程Ｓ５では、高周波電源２５から高周波電極に高周波バイアス電力ＲＦ２を加える。工程Ｓ５における高周波バイアス電力は、例えば１００Ｗ〜５００Ｗである。また、一実施形態においては、工程Ｓ５において、処理空間Ｐに供給される希釈ガスは、水素ガス、或いは、水素ガスと不活性ガス、例えばＡｒガスとの混合ガスであってもよい。
かかる工程Ｓ５では、プラズマ発生空間Ｅにおいてプラズマが励起され、当該プラズマが処理空間Ｐに供給され、処理空間Ｐにおいて原料ガスが活性化される。そして、高周波電極に加えられた高周波バイアス電力によりイオンエネルギーが制御されたイオンが、被処理基体Ｗの表面に引き込まれる。これにより、図４の（ｃ）に示すように、シリコンの活性種（図中、円によって囲まれた「Ｓｉ」）が、被処理基体Ｗの表面、即ち、ｐ型の多結晶シリコン層Ｈ１の表面と反応して、ｐ型の多結晶シリコン層Ｈ１上にｉ型の多結晶シリコン層Ｈ２を成長させる。
続く工程Ｓ６では、排気装置２３により処理容器１２内を排気しながら、ガス源４７ａ，４８ａから希釈ガスを流量ｑｈ１で処理空間Ｐに供給し、ガス源４４ａからの原料ガスを流量ｑｓ２で処理空間Ｐに供給し、ガス源４６ａからの第２のガスを流量ｑ２２で処理空間Ｐに供給して、処理容器１２内の圧力を圧力Ｐｒ１に維持する。原料ガスの流量は、例えば、１ｓｃｃｍ〜１００ｓｃｃｍであり、第２のガスの流量は０．０２ｓｃｃｍ〜２ｓｃｃｍである。また、工程Ｓ６では、ガス源４１ａからプラズマ生成用のガスをプラズマ発生空間Ｅに導入し、マイクロ波発生器１６により発生するマイクロ波出力パワーを出力パワーＭＷ１に維持する。工程Ｓ６におけるマイクロ波出力パワーは、例えば、２０００Ｗ〜４０００Ｗである。また、一実施形態においては、工程Ｓ６において、処理空間Ｐに供給される希釈ガスは、水素ガス、或いは、水素ガスと不活性ガス、例えばＡｒガスとの混合ガスであってもよい。さらに、一実施形態においては、工程Ｓ６において、高周波電源２５から高周波電極にバイアス電力を与えてもよく、このバイアス電力は１００Ｗ〜５００Ｗの範囲の電力であってもよい。
かかる工程Ｓ６では、プラズマ発生空間Ｅにおいてプラズマが励起され、当該プラズマが処理空間Ｐに供給され、処理空間Ｐにおいて原料ガス及び第２のガスが活性化される。これにより、図４の（ｄ）に示すように、シリコンの活性種（図中、円によって囲まれた「Ｓｉ」）、及び、第２のドーパント材料の活性種（図中、円によって囲まれた「Ｐ」）が、被処理基体Ｗの表面、即ち、ｉ型の多結晶シリコン層Ｈ２の表面と反応して、ｉ型の多結晶シリコン層Ｈ２上にｎ型の多結晶シリコン層Ｈ３を成長させる。
以上の工程Ｓ１〜Ｓ６を終了後、図４の（ｅ）に示すように、半導体基板ｓｕｂ上にｐ型の多結晶シリコン層Ｈ１、ｉ型の多結晶シリコン層Ｈ２及びｎ型の多結晶シリコン層Ｈ３が積層された半導体装置Ｙが形成される。
このプラズマ処理方法では、マイクロ波により低電子温度のプラズマが励起されて、当該プラズマにより原料ガスに含まれるシリコンが活性化される。従って、高いイオンエネルギーによる成長阻害を低減して、多結晶シリコン層Ｈ１〜Ｈ３を成長させることが可能である。また、低温度での結晶成長が可能であるので、結晶サイズが微細化されたｉ型の多結晶シリコン層Ｈ２を成長させることが可能である。その結果、ｉ型の多結晶シリコン層Ｈ２へのドーパントの拡散が抑制される。
また、一実施形態においては、原料ガスに加えて第１のガス、第２のガスを処理空間Ｐ内に導入してｐ型の多結晶シリコン層Ｈ１、ｎ型の多結晶シリコン層Ｈ３をそれぞれ成長させることが可能である。これらｐ型の多結晶シリコン層Ｈ１及びｎ型の多結晶シリコン層Ｈ３の成長においても、低電子温度のプラズマを励起することができるので、多結晶シリコンの結晶構造にドーパント原子を組み込んだ状態で当該多結晶シリコン層を成長させることが可能となる。従って、活性化されたｐ型の多結晶シリコン層Ｈ１とｎ型の多結晶シリコン層Ｈ３とを成長することが可能である。即ち、ドーパントを活性化するためのアニール工程を必要とすることなく、活性化されたｐ型の多結晶シリコン層Ｈ１とｎ型の多結晶シリコン層Ｈ３とを成長することが可能であり、その結果、アニール工程による結晶サイズの増大を抑制することが可能となる。
また、一実施形態においては、上述したように、工程Ｓ４〜工程Ｓ６において、水素を含有する希釈ガスを処理空間Ｐに導入することができる。このように、水素ガスを希釈ガスとして用いることにより、多結晶シリコン層Ｈ１〜Ｈ３の結晶率を向上させることが可能となる。
また、一実施形態において、工程Ｓ４〜工程Ｓ６において、高周波バイアス電力を高周波電極に与えることができる。これにより、被処理基体Ｗに引き込むイオンのエネルギーが制御され、その結果、多結晶シリコン層Ｈ１〜Ｈ３の結晶サイズを制御することが可能となる。一実施形態では、この高周波バイアス電力は１００Ｗ以上５００Ｗ以下であってもよい。かかる範囲の電力の高周波バイアス電力によれば、多結晶シリコン層Ｈ１〜Ｈ３の結晶率をより高めことが可能となり、且つ、多結晶シリコン層Ｈ１〜Ｈ３の結晶サイズをより小さくすることが可能となる。
また、一実施形態においては、多結晶シリコン層Ｈ１〜Ｈ３を成長する工程Ｓ４〜Ｓ６では、処理容器１２内の圧力が１２Ｐａ以下に設定されてもよい。かかる範囲の圧力に処理容器１２内の圧力を設定することにより、多結晶シリコン層Ｈ１〜Ｈ３の結晶率をより高めることが可能となる。
以上、種々の実施形態について説明してきたが、上述した実施形態に限定されることなく種々の変形態様を構成可能である。例えば、第１導電型の多結晶シリコン層は、ｎ型半導体層であってもよく、また、第２導電型の多結晶シリコン層は、ｐ型半導体層であってもよい。
以下、プラズマ処理装置１０を用いて行った実験例について説明する。
＜実験例１＞
実験例１では、１３．６５ＭＨｚの高周波バイアス電力を可変のパラメータとしてｉ型の多結晶シリコン層を半導体基板上に成長させた。実験例１における条件は以下の通りとした。
原料ガスの流量：５ｓｃｃｍ
希釈ガス（Ｈ２ガスの流量）：３９５ｓｃｃｍ
マイクロ波出力パワー：４０００Ｗ
マイクロ波の周波数：２．４５ＧＨｚ
プラズマ生成用のガス（Ａｒガスの流量）：０ｓｃｃｍ
処理容器１２内の圧力：４Ｐａ
そして、実験例１では、高周波バイアス電力を可変のパラメータとして成長させたｉ型の多結晶シリコン層をＸ線回折法（ＸＲＤ）を用いて分析し、シェラー法によりｉ型の多結晶シリコン層の結晶サイズを求め、また、ラマン分光法により結晶率を求めた。この実験例１の結果を図６に示す。図６において黒塗りのプロットは結晶サイズを示しており、白抜きのプロットは結晶率を示している。図６から明らかなように、実験例１により、高周波バイアス電力を増大させるほど多結晶シリコン層の結晶サイズを小さくすることができることが確認され、１００Ｗ以上の高周波バイアス電力により、２０ｎｍ以下の微細な結晶サイズの多結晶シリコン層が得られることが確認された。また、高周波バイアス電力が２００Ｗまでは結晶率が高くなることも確認された。
＜実験例２＞
実験例２では、１３．６５ＭＨｚの高周波バイアス電力の可変範囲を更に広げて、ｉ型の多結晶シリコン層を半導体基板上に成長させた。実験例２における条件は以下の通りとした。
原料ガスの流量：１５ｓｃｃｍ
希釈ガス（Ｈ２ガスの流量）：４００ｓｃｃｍ
マイクロ波出力パワー：４０００Ｗ
マイクロ波の周波数：２．４５ＧＨｚ
プラズマ生成用のガス（Ａｒガスの流量）：０ｓｃｃｍ
処理容器１２内の圧力：４Ｐａ
そして、実験例２では、高周波バイアス電力を可変のパラメータとして成長させたｉ型の多結晶シリコン層をＸ線回折法（ＸＲＤ）を用いて分析し、ラマン分光法により結晶率を求めた。この実験例２の結果を図７に示す。図７から明らかなように、実験例２により、高周波バイアス電力が４００Ｗを超えると、高周波バイアス電力の増加につれて結晶率は低下していくことが確認された。また、４０％以上の結晶率の多結晶シリコン層を得るためには、希釈ガスとして水素ガスを用い、高周波バイアス電力は５００Ｗ以下に設定すればよいことが確認された。この結果、希釈ガスとして水素ガスを用い、高周波バイアス電力を１００Ｗ以上５００Ｗ以下に設定することにより、より高い結晶率を有し且つより微細化された多結晶シリコン層が得られることが確認された。
＜実験例３＞
実験例３では、処理容器１２内の圧力を可変のパラメータとしてｉ型の多結晶シリコン層を半導体基板上に成長させた。実験例３における条件は以下の通りとした。
原料ガスの流量：５ｓｃｃｍ
希釈ガス（Ｈ２ガスの流量）：３９５ｓｃｃｍ
マイクロ波出力パワー：４０００Ｗ
マイクロ波の周波数：２．４５ＧＨｚ
高周波バイアス電力：０Ｗ
高周波バイアスの周波数：１３．６５ＭＨｚ
プラズマ生成用のガス（Ａｒガスの流量）：０ｓｃｃｍ
そして、実験例３では、処理容器１２内の圧力を可変のパラメータとして成長させたｉ型の多結晶シリコン層をＸ線回折法（ＸＲＤ）を用いて分析し、ラマン分光法により結晶率を求めた。この実験例３の結果を図８に示す。図８から明らかなように、１２Ｐａ以下の処理容器１２内の圧力により４０％以上の結晶率を実現できることが確認された。
＜実験例４＞
実験例４では、半導体基板上にｐ型の多結晶シリコン層、ｉ型の多結晶シリコン層、及び、ｎ型の多結晶シリコン層を成長させた。この実験例４では、２．４５ＧＨｚのマイクロ波出力パワーと、被処理基体Ｗを載置したステージ１４の温度と、処理空間Ｐの圧力を可変のパラメータとして、被処理基体Ｗ上にｐ型の多結晶シリコン層を成長させた。実験例４においてｐ型の多結晶シリコン層を成長させた条件は以下の通りとした。
原料ガスの流量：５ｓｃｃｍ
希釈ガス（Ｈ２ガスの流量）：３９４．９１ｓｃｃｍ
第１のガスの流量：０．０９ｓｃｃｍ
マイクロ波の周波数：２．４５ＧＨｚ
高周波バイアス電力：０Ｗ
プラズマ生成用のガス（Ａｒガスの流量）：０ｓｃｃｍ
マイクロ波出力パワーを可変のパラメータとしてｐ型の多結晶シリコン層を成長させたとき、ステージ１４の温度は４００℃とし、処理容器１２内の圧力は４Ｐａとした。また、ステージ１４の温度を可変のパラメータとしてｐ型の多結晶シリコン層を成長させたとき、マイクロ波出力パワーは４０００Ｗとし、処理容器１２内の圧力は４Ｐａとした。さらに、処理容器１２内の圧力を可変のパラメータとしたとき、マイクロ波出力パワーは４０００Ｗとし、ステージ１４の温度は４００℃とした。
なお、実験例４においてｉ型の多結晶シリコン層を成長させた条件は以下の通りとした。
原料ガスの流量：１５ｓｃｃｍ
希釈ガス（Ｈ２ガスの流量）：４００ｓｃｃｍ
マイクロ波出力パワー：４０００Ｗ
マイクロ波の周波数：２．４５ＧＨｚ
高周波バイアス電力：２００Ｗ
高周波バイアスの周波数：１３．６５ＭＨｚ
プラズマ生成用のガス（Ａｒガスの流量）：０ｓｃｃｍ
ステージ温度：４００℃
処理容器内の圧力：４Ｐａ
また、実験例４においてｎ型の多結晶シリコン層を成長させた条件は以下の通りとした。
原料ガスの流量：５ｓｃｃｍ
希釈ガス（Ｈ２ガスの流量）：３９３．５ｓｃｃｍ
第２のガスの流量：１．５ｓｃｃｍ
マイクロ波出力パワー：４０００Ｗ
マイクロ波の周波数：２．４５ＧＨｚ
高周波バイアス電力：０Ｗ
プラズマ生成用のガス（Ａｒガスの流量）：０ｓｃｃｍ
ステージ温度：４００℃
処理容器内の圧力：４Ｐａ
実験例４では、ｐ型の多結晶シリコン層におけるドーパントであるホウ素（Ｂ）の活性を、抵抗率を用いて評価した。実験例４では、ｐ型の多結晶シリコン層の抵抗率が１．０Ω・ｃｍ以下である場合に、ドーパントが活性化していると判断した。
まず、マイクロ波出力パワーを可変のパラメータとして成長させたｐ型の多結晶シリコン層のドーパントの活性を評価した。この評価結果を図９の（ａ）に示す。図９の（ａ）から明らかなように、マイクロ波出力パワーが２０００Ｗ〜４０００Ｗの範囲では、抵抗率が０．２Ω・ｃｍ以下であることが確認された。この結果、マイクロ波出力パワーが２０００Ｗ〜４０００Ｗの範囲では、活性化したｐ型の多結晶シリコン層を成長し得ることが確認された。なお、マイクロ波出力パワーを２０００Ｗ〜４０００Ｗの範囲で変化させた場合であっても、抵抗率の変化は比較的小さかった。従って、ｐ型の多結晶シリコン層の抵抗率のマイクロ波出力パワーに対する依存性は小さいことが確認された。
次に、ステージ１４の温度を可変のパラメータとして成長させたｐ型の多結晶シリコン層のドーパントの活性を、ｐ型の多結晶シリコン層の抵抗率を用いて評価した。この評価結果を図９の（ｂ）に示す。図９の（ｂ）から明らかなように、ステージ１４の温度が２５０℃〜５００℃の範囲では、抵抗率が０．１Ω・ｃｍ以下であることが確認された。この結果、ステージ１４の温度が２５０℃〜５００℃の範囲では、活性化したｐ型の多結晶シリコン層を成長し得ることが確認された。なお、ステージ１４の温度を２５０℃〜５００℃の範囲で変化させた場合であっても、抵抗率の変化は比較的小さかった。従って、ｐ型の多結晶シリコン層の抵抗率のステージ１４の温度に対する依存性は小さいことが確認された。
続いて、処理容器１２内の圧力を可変のパラメータとして成長させたｐ型の多結晶シリコン層のドーパントの活性を、ｐ型の多結晶シリコン層の抵抗率を用いて評価した。この評価結果を図９の（ｃ）に示す。図９の（ｃ）から明らかなように、処理容器１２内の圧力が１２Ｐａ以下の範囲では、抵抗率が１．０Ω・ｃｍ以下であることが確認された。この結果、処理容器１２内の圧力が１２Ｐａ以下の範囲では、活性化したｐ型の多結晶シリコン層を成長し得ることが確認された。また、処理容器１２内の圧力が高まると、ｐ型の多結晶シリコン層の抵抗率が増大することが確認された。処理容器１２内の圧力が１２Ｐａより高い場合には、プラズマ密度が低下するため、ｐ型の多結晶シリコン層を成長させた直後の状態ではドーパントが活性化していないと考えられる。
＜実験例５＞
実験例５では、半導体基板上にｐ型の多結晶シリコン層、ｉ型の多結晶シリコン層、及び、ｎ型の多結晶シリコン層を、ラジアルラインスロットアンテナ（ＲＬＳＡ）を備えたプラズマＣＶＤ装置を用いて成長させた。実験例５における各多結晶シリコン層の成長条件は以下の通りとした。
［ｐ型の多結晶シリコン層の成長条件］
原料ガスの流量：５ｓｃｃｍ
希釈ガス（Ｈ２ガスの流量）：３９４．９１ｓｃｃｍ
第１のガス：０．０９ｓｃｃｍ
マイクロ波出力パワー：４０００Ｗ
マイクロ波の周波数：２．４５ＧＨｚ
高周波バイアス電力：０Ｗ
プラズマ生成用のガス（Ａｒガスの流量）：０ｓｃｃｍ
ステージ温度：４００℃
処理容器内の圧力：４Ｐａ
［ｉ型の多結晶シリコン層の成長条件］
原料ガスの流量：１５ｓｃｃｍ
希釈ガス（Ｈ２ガスの流量）：４００ｓｃｃｍ
マイクロ波出力パワー：４０００Ｗ
マイクロ波の周波数：２．４５ＧＨｚ
高周波バイアス電力：２００Ｗ
高周波バイアスの周波数：１３．６５ＭＨｚ
プラズマ生成用のガス（Ａｒガスの流量）：０ｓｃｃｍ
ステージ温度：４００℃
処理容器内の圧力：４Ｐａ
［ｎ型の多結晶シリコン層の成長条件］
原料ガスの流量：５ｓｃｃｍ
希釈ガス（Ｈ２ガスの流量）：３９３．５ｓｃｃｍ
第２のガスの流量：１．５ｓｃｃｍ
マイクロ波出力パワー：４０００Ｗ
マイクロ波の周波数：２．４５ＧＨｚ
高周波バイアス電力：０Ｗ
プラズマ生成用のガス（Ａｒガスの流量）：０ｓｃｃｍ
ステージ温度：４００℃
処理容器内の圧力：４Ｐａ
そして、実験例５では、上述の条件で成長させたｐ型の多結晶シリコン層、ｉ型の多結晶シリコン層及びｎ型の多結晶シリコン層におけるドーパントの分布を分析した。実験例５では、ｐ型の多結晶シリコン層、ｉ型の多結晶シリコン層及びｎ型の多結晶シリコン層におけるリン（Ｐ）の分布とホウ素（Ｂ）の分布とを、飛行時間二次イオン質量分析計（ＴＯＦ−ＳＩＭＳ）を用いて分析した。この実験例５の結果を図１０示す。図１０では、リンとホウ素の分布を、各多結晶シリコン層の表面にイオンを衝突させて発生させた二次イオンを質量分析器で検出した強度として示している。また、図１０の深さは、ｎ型の多結晶シリコン層からｐ型の多結晶シリコン層へ向かう方向に、深さが深くなるものとして規定している。そして、図１０において太線のプロットはホウ素の分布を示しており、細線のプロットはリンの分布を示している。図１０から明らかなように、ｐ型の多結晶シリコン層とｉ型の多結晶シリコン層との界面近傍では、ホウ素の分布が急峻に変化していることが確認された。また、ｎ型の多結晶シリコン層とｉ型の多結晶シリコン層との界面近傍では、リンの分布が急峻に変化していることが確認された。この結果、ｉ型の多結晶シリコン層へのｐ型の多結晶シリコン層のドーパントであるリンの拡散が抑制されていることが確認された。また、ｉ型の多結晶シリコン層へのｎ型の多結晶シリコン層のドーパントであるホウ素の拡散が抑制されていることが確認された。
１０…プラズマ処理装置、１２…処理容器、１４…ステージ（載置台）、１６…マイクロ波発生器、２２…圧力調整部、２５…高周波電源、４１，４３…ガス導入部、４２…シャワープレート、１００…制御部、Ｅ…プラズマ発生空間、Ｐ…処理空間、Ｈ１…ｐ型の多結晶シリコン層（第１導電型の多結晶シリコン層）、Ｈ２…ｉ型の多結晶シリコン層（ｉ型の多結晶シリコン層）、Ｈ３…ｎ型の多結晶シリコン層（第２導電型の多結晶シリコン層）、Ｗ…被処理基体。

Claims (12)

  1. 被処理基体上に多結晶シリコン層を成長させるためのプラズマ処理方法であって、
    処理容器内に被処理基体を準備する工程と、
    プラズマ励起用のマイクロ波を前記処理容器内に導入し、シリコンを含有した原料ガスを前記処理容器内に導入して、前記被処理基体上に多結晶シリコン層を成長する工程と、
    を含むプラズマ処理方法。
  2. 前記多結晶シリコン層を成長する工程は、
    前記原料ガス及び第１のドーパント材料を含有する第１のガスを前記処理容器内に導入して、前記被処理基体上に第１導電型の多結晶シリコン層を成長する工程と、
    前記原料ガスを前記処理容器内に導入して、前記第１導電型の多結晶シリコン層上にｉ型の多結晶シリコン層を成長する工程と、
    前記原料ガス及び第２のドーパント材料を含有する第２のガスを前記処理容器内に導入して、前記ｉ型の多結晶シリコン層上に第２導電型の多結晶シリコン層を成長する工程と、を含む請求項１に記載のプラズマ処理方法。
  3. 前記ｉ型の多結晶シリコン層を成長する工程では、水素を含有する希釈ガスを前記処理容器内に導入する、請求項２に記載のプラズマ処理方法。
  4. 前記ｉ型の多結晶シリコン層を成長する工程では、その上に前記被処理基体が載置された載置台であり電極を構成する該載置台に高周波バイアス電力を与える、請求項３に記載のプラズマ処理方法。
  5. 前記高周波バイアス電力は１００ワット以上５００ワット以下である、請求項４に記載のプラズマ処理方法。
  6. 前記多結晶シリコン層を成長する工程では、前記処理容器内の圧力が１２パスカル以下に設定される、請求項１〜５の何れか一項に記載のプラズマ処理方法。
  7. その内部に被処理基体を収容する処理容器と、
    マイクロ波を発生するマイクロ波発生器と、
    前記マイクロ波発生器に接続されており、プラズマ励起用のマイクロ波を前記処理容器内に放射するアンテナと、
    シリコンを含有した原料ガスを前記処理容器内に導入するガス導入部と、
    を備えるプラズマ処理装置。
  8. 前記ガス導入部及び前記マイクロ波発生器を制御する制御部を更に備え、
    前記ガス導入部は、第１のドーパント材料を含有する第１のガス及び第２のドーパント材料を含有する第２のガスを前記処理容器内に更に導入可能であり、
    前記制御部は、前記ガス導入部に、
    前記原料ガス及び前記第１のガスを前記処理容器内に導入させて、前記被処理基体上に第１導電型の多結晶シリコン層を成長させ、
    前記原料ガスを前記処理容器内に導入させて、前記第１導電型の多結晶シリコン層上にｉ型の多結晶シリコン層を成長させ、
    前記原料ガス及び前記第２のガスを前記処理容器内に導入させて、前記ｉ型の多結晶シリコン層上に第２導電型の多結晶シリコン層を成長させる、
    請求項７に記載のプラズマ処理装置。
  9. 前記ガス導入部は、水素を含有する希釈ガスを前記処理容器内に更に導入可能であり、
    前記制御部は、前記ｉ型の多結晶シリコン層を成長させるときに、前記ガス導入部に、前記希釈ガスを前記処理容器内に導入させる、請求項８に記載のプラズマ処理装置。
  10. 前記処理容器内に設置されており、前記被処理基体が載置される載置台であり、電極を構成する該載置台と、
    前記載置台に接続されており、前記電極に与える高周波バイアス電力を発生する高周波電源と、
    を更に備える請求項９に記載のプラズマ処理装置。
  11. 前記制御部は、前記ｉ型の多結晶シリコン層を成長させるときに、前記高周波電源に１００ワット以上５００ワット以下の高周波バイアス電力を発生させる、請求項１０に記載のプラズマ処理装置。
  12. 前記処理容器内の圧力を調整する圧力調整部を更に備え、
    前記制御部は、前記圧力調整部に、前記処理容器内の圧力を１２パスカル以下に設定させる、
    請求項７〜１１の何れか一項に記載のプラズマ処理装置。
JP2012098769A 2012-04-24 2012-04-24 プラズマ処理方法及びプラズマ処理装置 Pending JP2013229372A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012098769A JP2013229372A (ja) 2012-04-24 2012-04-24 プラズマ処理方法及びプラズマ処理装置
PCT/JP2013/061927 WO2013161819A1 (ja) 2012-04-24 2013-04-23 プラズマ処理方法及びプラズマ処理装置
KR1020147029714A KR20150003756A (ko) 2012-04-24 2013-04-23 플라즈마 처리 방법 및 플라즈마 처리 장치
US14/396,589 US20150093886A1 (en) 2012-04-24 2013-04-23 Plasma processing method and plasma processing apparatus
TW102114559A TW201407665A (zh) 2012-04-24 2013-04-24 電漿處理方法及電漿處理裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012098769A JP2013229372A (ja) 2012-04-24 2012-04-24 プラズマ処理方法及びプラズマ処理装置

Publications (1)

Publication Number Publication Date
JP2013229372A true JP2013229372A (ja) 2013-11-07

Family

ID=49483128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012098769A Pending JP2013229372A (ja) 2012-04-24 2012-04-24 プラズマ処理方法及びプラズマ処理装置

Country Status (5)

Country Link
US (1) US20150093886A1 (ja)
JP (1) JP2013229372A (ja)
KR (1) KR20150003756A (ja)
TW (1) TW201407665A (ja)
WO (1) WO2013161819A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014104011A1 (de) * 2014-03-24 2015-09-24 Aixtron Se Vorrichtung zum Abscheiden von Nanotubes

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210594A (ja) * 2000-01-26 2001-08-03 Matsushita Electric Ind Co Ltd 薄膜堆積装置および薄膜堆積方法
JP2011077322A (ja) * 2009-09-30 2011-04-14 Tokyo Electron Ltd 結晶性珪素膜の成膜方法およびプラズマｃｖｄ装置

Also Published As

Publication number Publication date
US20150093886A1 (en) 2015-04-02
KR20150003756A (ko) 2015-01-09
TW201407665A (zh) 2014-02-16
WO2013161819A1 (ja) 2013-10-31

Similar Documents

Publication Publication Date Title
US9721803B2 (en) Etching method for substrate to be processed and plasma-etching device
JP5738762B2 (ja) マイクロ波プラズマ装置、半導体処理装置及び半導体基板の処理方法
KR102009923B1 (ko) 질화 규소막의 처리 방법 및 질화 규소막의 형성 방법
JP6169701B2 (ja) プラズマ処理装置及びプラズマ処理方法
KR102109208B1 (ko) 더미 게이트 형성 방법
WO2010148001A1 (en) Method to synthesize graphene
JP6566430B2 (ja) 基板処理方法
KR102006519B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
CN102714158A (zh) 硅氧化膜的形成方法和等离子体氧化处理装置
JP2019178021A (ja) グラフェン構造体を形成する方法および装置
WO2011040394A1 (ja) 結晶性珪素膜の成膜方法およびプラズマｃｖｄ装置
JP6363385B2 (ja) 封止膜の形成方法及び封止膜製造装置
US20020005159A1 (en) Method of producing thin semiconductor film and apparatus therefor
KR20140135115A (ko) 수소 플라즈마를 사용하여 반도체 상에 계면층을 형성하는 방법
JP2010116287A (ja) アモルファスカーボン半導体及びその製造方法
WO2013161819A1 (ja) プラズマ処理方法及びプラズマ処理装置
US11844290B2 (en) Plasma co-doping to reduce the forming voltage in resistive random access memory (ReRAM) devices
KR20150022703A (ko) 반도체 디바이스를 제조하는 방법
JP2008010683A (ja) マイクロ波プラズマ処理装置
WO2013172203A1 (ja) 太陽電池の製造方法及びプラズマ処理装置
JP4133490B2 (ja) 成膜方法
JPWO2013164940A1 (ja) 被処理基体にドーパントを注入する方法、及びプラズマドーピング装置
JP2017037861A (ja) プラズマドーピング装置及び方法
WO2016104206A1 (ja) ドーピング方法、ドーピング装置および半導体素子の製造方法
JP2008081754A (ja) 薄膜作製装置及び薄膜作製方法