JP2013223408A - インバータ回路 - Google Patents

Abstract

【課題】起動時において半導体素子に発生する損失を低減可能なインバータ回路を提供する。
【解決手段】スイッチング素子Ｑ１とスイッチング素子Ｑ２とを直列接続してなり、直流電源Ｐｓｐと直流電源Ｐｓｎとを直列接続してなる直流電源直列回路３０の両端に接続されるインバータ回路４と、スイッチング素子Ｑ１とスイッチング素子Ｑ２との接続点に接続される交流出力端子Ｕと、直流電源Ｐｓｐと直流電源Ｐｓｎとの接続点に接続される交流出力端子Ｖと、一端が交流出力端子Ｕに接続され、他端が交流電源１の端子Ｒに接続される双方向スイッチ素子Ｓ１と、一端が交流出力端子Ｕに接続され、他端が交流電源１の端子Ｓに接続される双方向スイッチ素子Ｓ２とからなるインバータ回路４は、起動時に双方向スイッチ素子Ｓ１，Ｓ２を交互にオンオフ動作させる。
【選択図】図１

Description

本発明は、交流電源の電圧と直流電源の電圧とから得られる４レベルの電圧を用いて所定の交流電圧を発生するインバータ回路に関する。より詳しくは、本発明は、このインバータ回路が起動するときに出力電圧を発生する動作に関する。

図１８は、特許文献１に開示されているインバータ回路を説明するための図である。このインバータ回路は、交流電源の電圧とこの交流電源の電圧を一旦直流電圧に変換して得た直流電源の電圧とを用いて、所定の交流電圧を生成する。

図において、１は単相交流電源、２はコンデンサ、３はコンバータ回路、４はインバータ回路、５はフィルタ回路、６は負荷である。
単相交流電源１は、端子Ｒと端子Ｓとを有し、端子Ｒと端子Ｓとの間に交流電圧を出力している。単相交流電源１の端子Ｒ−Ｓ間に、コンデンサ２が接続されている。

コンバータ回路３は、コンデンサＣｐ，Ｃｎの直列回路とスイッチング素子Ｑｐ，Ｑｎの直列回路およびリアクトルＬを主な構成要素とする。コンデンサＣｐ，Ｃｎの直列回路は、コンバータ回路３の正側直流端子Ｐと負側直流端子Ｎとの間に接続されている。また、コンデンサＣｐ，Ｃｎの直列接続点は、コンバータ回路３の中性点端子Ｏに接続されるとともに、単相交流電源１の端子Ｓに接続されている。スイッチング素子Ｑｐ，Ｑｎの直列回路は、コンデンサＣｐ，Ｃｎの直列回路に並列に接続されている。リアクトルＬは、単相交流電源１の端子Ｒとスイッチング素子Ｑｐ，Ｑｎの直列接続点との間に接続されている。

インバータ回路４は、スイッチング素子Ｑ１，Ｑ２の直列回路および双方向スイッチ素子Ｓ１を主な構成要素とする。スイッチング素子Ｑ１，Ｑ２の直列回路は、コンバータ回路３の端子Ｐと端子Ｎとの間に接続されている。スイッチング素子Ｑ１，Ｑ２の直列接続点は、インバータ回路４の交流出力端子Ｕに接続されている。インバータ回路４の交流出力端子Ｖは、コンバータ回路３の中性点端子Ｏに接続されている。双方向スイッチ素子Ｓ１は、インバータ回路４の交流出力端子Ｕと単相交流電源１の端子Ｒとの間に接続されている。

インバータ回路４の交流出力端子Ｕ，Ｖは、フィルタ回路５に接続される。フィルタ回路５は、リアクトルＬｆ１とコンデンサＣｆ１とを直列接続した回路である。コンデンサＣｆ１の両端に、負荷６が接続される。

上記構成において、コンバータ回路３は、スイッチング素子Ｑｐ，Ｑｎを交互にオンオフ動作させて、コンデンサＣｐ，Ｃｎを所定の電圧に充電する。コンデンサＣｐ，Ｃｎに充電される電圧の値は、単相交流電源１の電圧の振幅値よりも大きい。

インバータ回路４は、スイッチング素子Ｑ１，Ｑ２および双方向スイッチ素子Ｓ１のいずれか２つの素子をオンオフ動作させて、所定の基本波成分を有する交流電圧を、交流出力端子Ｕ−Ｖ間に出力する。

交流出力端子Ｕ−Ｖ間に出力された電圧は、フィルタ回路５で高周波数成分が除去され、負荷６に印加される。
そして、単相交流電源１の電圧より高い電圧を出力する場合、インバータ回路４は、単相交流電源１の電圧が正の半サイクルのとき、スイッチング素子Ｑ１と双方向スイッチ素子Ｓ１とを交互にオンオフさせる。このとき、スイッチング素子Ｑ２はオフしている。一方、単相交流電源１の電圧が負の半サイクルのとき、インバータ回路４は、スイッチング素子Ｑ２と双方向スイッチ素子Ｓ１とを交互にオンオフさせる。このとき、スイッチング素子Ｑ１はオフしている。

また、単相交流電源１の電圧より低い電圧を出力する場合、インバータ回路４は、単相交流電源１の電圧が正の半サイクルのとき、スイッチング素子Ｑ２と双方向スイッチ素子Ｓ１とを交互にオンオフさせる。このとき、スイッチング素子Ｑ１はオフしている。一方、単相交流電源１の電圧が負の半サイクルのとき、インバータ回路４は、スイッチング素子Ｑ１と双方向スイッチ素子Ｓ１とを交互にオンオフさせる。このとき、スイッチング素子Ｑ２はオフしている。

特開平１０−０７５５８１号公報

図１９に示したインバータ回路４では、単相交流電源１の電圧より高い電圧を出力する場合、スイッチング素子Ｑ１，Ｑ２および双方向スイッチ素子Ｓ１に、コンデンサＣｐまたはコンデンサＣｎの電圧と単相交流電源１の電圧との差電圧が印加される。しかしながら、単相交流電源１の電圧より低い電圧を出力する場合、スイッチング素子Ｑ１，Ｑ２および双方向スイッチ素子Ｓ１に、コンデンサＣｐまたはコンデンサＣｎの電圧に単相交流電源１の電圧を加えた電圧が印加される。

具体的には、このインバータ回路４は、起動時に、出力電圧をゼロから単相交流電源１の電圧にまで立ち上げるソフトスタート動作をする。このとき、インバータ回路４は、単相交流電源１の電圧より低い電圧を出力する。この起動時において、単相交流電源１の電圧が正の半サイクルのとき、スイッチング素子Ｑ２と双方向スイッチ素子Ｓ１には、コンデンサＣｐの電圧と単相交流電源１の電圧とを加算した電圧が印加される。また、単相交流電源１の電圧が負の半サイクルのとき、スイッチング素子Ｑ１と双方向スイッチ素子Ｓ１には、コンデンサＣｎの電圧と単相交流電源１の電圧とを加算した電圧が印加される。

すなわち、インバータ回路４が起動する場合、単相交流電源１の電圧より高い電圧が、スイッチング素子Ｑ１，Ｑ２および双方向スイッチに印加される。そのため、スイッチング素子Ｑ１，Ｑ２および双方向スイッチ素子Ｓ１のターンオンおよびターンオフ動作により、インバータ回路４に大きなスイッチング損失が発生するという問題がある。

また、図１８に示したインバータ回路４では、単相交流電源１の電圧より高い電圧を出力する場合、交流出力端子Ｕ−Ｖ間に出力される電圧の変化量は、コンデンサＣｐまたはコンデンサＣｎの電圧と単相交流電源１の電圧との差電圧となる。一方、単相交流電源１の電圧より低い電圧を出力する場合、交流出力端子Ｕ−Ｖ間に出力される電圧の変化量は、コンデンサＣｐまたはコンデンサＣｎの電圧と単相交流電源１の電圧とを加算した電圧となる。

したがって、インバータ回路４が起動するときにフィルタ回路５に流れるリプル電流を低減するためには、リアクトルＬｆ１を大きくしなければならないという問題がある。
本発明は、このような従来技術が有している問題を解決するためになされたものである。すなわち、本発明の目的は、起動時のスイッチング損失を低減することができるインバータ回路を提供することである。また、起動時に負荷またはフィルタ回路に流れるリプル電流を低減することができるインバータ回路を提供することである。

上記目的を達成するための第１の発明は、第１の直流電源と第２の直流電源との直列接続点を中性点端子として、この中性点端子の電位を基準とするゼロ電圧，第１の直流電源の正電圧，第２の直流電源の負電圧および一端が中性点端子に接続される単相交流電源の電圧からなる４レベルの電圧を入力として、第１の交流出力端子と中性点端子に接続された第２の交流出力端子との間に所定の交流電圧を出力することを特徴とするインバータ回路である。そして、このインバータ回路は、負荷に対して所定の電圧を供給している定常動作時において、交流出力電圧の周期と同期しているかまたは非同期の制御期間のそれぞれで、４レベルの電圧の中から選択した第１と第２の電圧を相補的に第１の交流出力端子に出力する定常モードを備えていることを特徴とする。さらに、このインバータ回路は、交流出力電圧をゼロから所定の電圧まで立ち上げる起動時において、制御期間のそれぞれで、４レベルの電圧のうち交流電源の電圧を第１の電圧とし、ゼロ電圧を第２の電圧として、第１と第２の電圧とを相補的に第１の交流出力端子に出力する起動モードを備えていることを特徴とする。

第２の発明は、第１の発明に係るインバータ回路であって、起動モードにおいて第１の交流出力端子と第２の交流出力端子との間に出力される交流電圧が、交流電源の電圧に同期し、かつ、時間の経過とともにゼロから所定の電圧まで立ち上がる交流電圧指令に基づいて出力される電圧であることを特徴とする。

第３の発明は、第２の発明に係るインバータ回路であって、起動モードにおける制御期間のそれぞれで、交流電源の電圧を出力する時間が、交流電源の電圧に対する交流電圧指令の比率に対応する時間であることを特徴とする。

第４の発明は、第２の発明に係るインバータ回路であって、起動モードにおける制御期間のそれぞれで、第１の交流出力端子に出力される電圧の平均値は、交流電圧指令の平均値に等しいことを特徴とする。

第５の発明は、第１から第４の発明のいずれかに係るインバータ回路であって、第１の直流電源の正側端子に接続される正側スイッチング素子と第２の直流電源の負側端子に接続される負側スイッチング素子とを直列接続してなりその直列接続点が第１の交流出力端子に接続されるスイッチング素子直列回路と、第１の交流出力端子と交流電源の第１の端子との間に接続される第１の双方向スイッチ素子と、第１の交流出力端子と中性点端子との間に接続される第２の双方向スイッチ素子とを備えていることを特徴とする。さらに、このインバータ回路は、起動モードのそれぞれの制御期間で、第１と第２の双方向スイッチ素子を相補的にオンオフ動作させて、第１の交流出力端子と第２の交流出力端子との間に交流電圧を出力することを特徴とする。

第６の発明は、第５の発明に係るインバータ回路であって、起動モードにおける交流電源の電圧と交流出力電圧の基本波成分との偏差が予め定められた範囲内に入った後は、その動作が起動モードから定常モードに移行することを特徴とする。

第７の発明は、第６の発明に係るインバータ回路を２組備え、この２組のインバータ回路を用いて、三相交流電源と三相負荷との間をＶ結線接続したことを特徴とする三相インバータ回路である。

第８の発明は、第６の発明に係るインバータ回路を３組備え、この３組のインバータ回路を用いて、三相交流電源と三相負荷との間をＹ結線接続したことを特徴とする三相インバータ回路である。

本発明を適用したインバータ回路は、中性点端子の電位を基準とするゼロ電圧，第１の直流電源の正電圧，第２の直流電源の負電圧および交流電源の電圧の４レベルの電圧から選択した一つのレベルの電圧を出力することができる。そして、このインバータ回路は、起動時の各制御期間において、第１と第２の双方向スイッチ素子を相補的にオンオフ動作させるとともに、第１の双方向スイッチ素子をオンさせる時間を漸増させて、いわゆるソフトスタート動作を行う。

この動作により、起動時において第１と第２の双方向スイッチ素子に印加される電圧は、交流電源の電圧となる。したがって、本発明を適用したインバータ回路は、起動時において、スイッチング素子及び双方向スイッチ素子で発生するターンオン損失およびターンオフ損失を低減することができる。

また、起動時の各制御期間において第１と第２の交流出力端子の間に出力される電圧の変化量は、交流電源の電圧値となる。したがって、本発明を適用したインバータ回路は、起動時において、負荷またはフィルタ回路に流れるリプル電流を低減することができる。

本発明の第１の実施形態を説明するための図である。 双方向スイッチ素子の実施形態を説明するための図である。 制御回路の動作を説明するためのブロック図である。 領域判定と、パルス幅指令αおよび素子選択との関係を説明するための図である。 領域１における交流出力電圧を説明するための図である。 領域２における交流出力電圧を説明するための図である。 領域３における交流出力電圧を説明するための図である。 領域４における交流出力電圧を説明するための図である。 領域５における交流出力電圧を説明するための図である。 領域６における交流出力電圧を説明するための図である。 領域判定と、パルス幅指令αおよび素子選択との他の関係を説明するための図である。 領域７における交流出力電圧を説明するための図である。 起動モードの動作を説明するための図である。 本発明の第２の実施形態を説明するための図である。 本発明の第３の実施形態を説明するための図である。 本発明の第４の実施形態を説明するための図である。 本発明の第５の実施形態を説明するための図である。 従来技術に係るインバータ回路を説明するための図である。

以下、本発明に係るインバータ回路を適用した実施形態を、図１〜図１７を用いて詳細に説明する。
図１は、本発明の第１の実施形態を説明するための図である。この実施形態に係るインバータ回路は、単相交流電源の電圧と２つの直流電源を直列接続した直流電源直列回路の電圧とを用いて、単相の交流電圧を出力する。

図において、１は単相交流電源、２はコンデンサ、３０は直流電源直列回路、４０はインバータ回路、５はフィルタ回路、６は負荷、２００は制御回路である。図１８に示した構成要素と同じ符号を付した構成要素については、その説明を適宜省略する。

単相交流電源１は、端子Ｒと端子Ｓとを有し、端子Ｒと端子Ｓとの間に交流電圧を出力する。コンデンサ２は、単相交流電源１の端子Ｒと端子Ｓとの間に接続される。
直流電源直列回路３０は、直流電源Ｐｓｐと直流電源Ｐｓｎとを直列接続してなる直流電源回路である。直流電源Ｐｓｐは正側の直流電源である。直流電源Ｐｓｎは負側の直流電源である。直流電源Ｐｓｐの一端は、正極性の電圧（正電圧）を出力する正側端子Ｐに接続されている。直流電源Ｐｓｎの一端は、負極性の電圧（負電圧）を出力する負側端子Ｎに接続されている。直流電源Ｐｓｐと直流電源Ｐｓｎとの直列接続点は、ゼロ電圧を出力する中性点端子Ｏに接続されている。中性点端子Ｏは、単相交流電源１の端子Ｓに接続される。

インバータ回路４０は、スイッチング素子Ｑ１，Ｑ２と双方向スイッチ素子Ｓ１，Ｓ２とを主な構成要素とする。
スイッチング素子Ｑ１，Ｑ２は直列に接続され、スイッチング素子直列回路を構成する。このスイッチング素子直列回路は、直流電源直列回路３０の正側端子Ｐと負側端子Ｎとの間に接続される。スイッチング素子Ｑ１，Ｑ２の直列接続点は、インバータ回路４０から交流電圧を出力するための交流出力端子Ｕ（第１の交流出力端子）に接続される。そして、直流電源直列回路３０の中性点端子Ｏが、インバータ回路４０から交流電圧を出力するための交流出力端子Ｖ（第２の交流出力端子）に接続される。

双方向スイッチ素子Ｓ１（第１の双方向スイッチ素子）は、交流出力端子Ｕと端子Ｒとの間に接続される。双方向スイッチ素子Ｓ２（第２の双方向スイッチ素子）は、交流出力端子Ｕと中性点端子Ｏとの間に接続される。

フィルタ回路５は、リアクトルＬｆ１とコンデンサＣｆ１とを直列接続した回路である。フィルタ回路５は、交流出力端子Ｕと交流出力端子Ｖとの間（以下、交流出力端子Ｕ−Ｖ間という。）に接続される。負荷６は、コンデンサＣｆ１の両端に接続される。フィルタ回路５は、インバータ回路４０の交流出力端子Ｕ−Ｖ間に出力される交流電圧Ｖｕから高調波成分を除去する。

ここで、スイッチング素子Ｑ１，Ｑ２は、ダイオードを逆並列接続したＩＧＢＴ（Insulated Gate Bipolar Transistor）で構成されている。スイッチング素子Ｑ１，Ｑ２は、商用周波数よりも十分に高い周波数でオンオフ動作をすることができれば、ＩＧＢＴに代えて他の半導体素子で構成しても良い。

また、双方向スイッチ素子Ｓ１，Ｓ２の構成例を図２（ａ）〜図２（ｄ）に示す。図２（ａ）に示す双方向スイッチ素子は、２つの逆阻止型ＩＧＢＴ（Insulated Gate Bipolar Transistor）を逆並列に接続して構成されている。図２（ｂ）に示す双方向スイッチ素子は、逆阻止耐圧を有しないＩＧＢＴとダイオードとを直列接続した２組の回路を逆並列に接続して構成されている。図２（ｃ）に示す双方向スイッチ素子は、逆阻止耐圧を有しないＩＧＢＴにダイオードを逆並列に接続した２組のスイッチング素子を逆直列に接続して構成されている。図２（ｄ）に示す双方向スイッチ素子は、図２（ｃ）に示した双方向スイッチ素子において、ＩＧＢＴがＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）に置き換えられた構成である。

上記したスイッチング素子の構成および双方向スイッチ素子の構成は、以下の説明において言及するスイッチング素子の構成および双方向スイッチ素子の構成についても同様である。

インバータ回路４０は、スイッチング素子Ｑ１，Ｑ２と双方向スイッチ素子Ｓ１，Ｓ２のうちのいずれか一つの素子を選択してオンさせ、他の３個の素子をオフするように動作する。この動作により、インバータ回路４０は、中性点端子Ｏの電位を基準とするゼロ電圧，直流電源直列回路３０の正電圧Ｖｐと負電圧Ｖｎおよび単相交流電源１の電圧Ｖｒの４レベルの電圧から選択した一つのレベルの電圧を出力することができる。

具体的には、スイッチング素子Ｑ１がオンしたとき、交流出力端子Ｕに直流電源Ｐｓｐの正電圧Ｖｐが出力される。スイッチング素子Ｑ２がオンしたとき、交流出力端子Ｕに直流電源Ｐｓｎの負電圧Ｖｎが出力される。双方向スイッチ素子Ｓ１がオンしたとき、交流出力端子Ｕに単相交流電源１のＲ端子の電圧Ｖｒが出力される。双方向スイッチ素子Ｓ２がオンしたとき、交流出力端子Ｕにゼロ電圧が出力される。すなわち、このインバータ回路４０は、スイッチング素子Ｑ１，Ｑ２および双方向スイッチ素子Ｓ１，Ｓ２のうちのいずれか一つの素子を選択してオンさせることにより、中性点端子Ｏの電位を基準とするゼロ電圧，直流電源直列回路３０の正電圧Ｖｐと負電圧Ｖｎおよび単相交流電源１の電圧Ｖｒの４レベルの電圧のうちのいずれか一つのレベルの電圧を、交流出力端子Ｕに出力することができる。

制御回路２００は、後述する交流電圧指令Ｖｕ^＊の周期を複数の制御期間に分割する。制御回路２００は、この制御期間を制御周期Ｔとする。制御回路２００は、各制御周期において、スイッチング素子Ｑ１，Ｑ２をオンオフさせるための制御信号Ｇ１，Ｇ２および双方向スイッチ素子Ｓ１，Ｓ２をオンオフさせるための制御信号Ｇｓ１，Ｇｓ２を生成する。

ここで、制御周期によって定まる制御周波数は、交流電圧指令Ｖｕ^＊の周波数に対して十分高い周波数であるのが望ましい。例えば、交流電圧指令Ｖｕ^＊の周波数が商用周波数の場合、制御周波数は１ｋＨｚ以上であるのが好ましい。また、制御周期は、必ずしも、交流電圧指令Ｖｕ^＊の周期に同期している必要はなく、非同期であっても良い。

図３は、制御回路２００が制御信号Ｇ１，Ｇ２およびＧｓ１，Ｇｓ２を生成する動作を説明するためのブロック図である。
制御回路２００には、単相交流電源１の電圧Ｖｒ，直流電源Ｐｓｐの正電圧Ｖｐおよび直流電源Ｐｓｎの負電圧Ｖｎが入力される。単相交流電源１の電圧Ｖｒは、電圧検出器３０１で検出される。直流電源Ｐｓｐの正電圧Ｖｐは、電圧検出器４０１で検出される。直流電源Ｐｓｎの正電圧Ｖｎは、電圧検出器４０２で検出される。制御回路２００は、これら３つの電圧と電圧Ｖｒから生成される交流電圧指令Ｖｕ^＊を用いて、スイッチング素子Ｑ１，Ｑ２および双方向スイッチ素子Ｓ１，Ｓ２の制御信号を生成する。

そのため、制御回路２００は、交流電圧指令生成回路２０１、電圧判定回路２０２、パルス幅指令選択回路２０３、比較器２０４、パルス分配回路２０５、キャリア信号生成回路２０６、論理反転器２０７および動作モード判定回路２０８を備えている。そして、制御回路２００は、以下のようにして制御信号Ｇ１，Ｇ２および制御信号Ｇｓ１，Ｇｓ２を生成する。

まず、動作モード判定回路２０８が、インバータ回路４０を動作させるモードを判定し、動作モード信号Ｍを生成する。インバータ回路４０は、起動モードと定常モードの２つの動作モードを有する。起動モードは、交流電圧指令Ｖｕ^＊にしたがって、インバータ回路４０が出力電圧をゼロから所定値まで立ち上げる動作モードである。定常モードは、出力電圧が所定値まで立ち上がった後、交流電圧指令Ｖｕ^＊にしたがって、インバータ回路４０が出力電圧を所定値に維持する動作モードである。

制御回路２００の全体構成およびその動作を明らかにするため、まず、インバータ回路４０が定常モードで動作する場合を説明する。
交流電圧指令生成回路２０１には、動作モード信号Ｍと電圧Ｖｒとが入力される。動作モード信号Ｍが定常モードを指令しているとき、交流電圧指令生成回路２０１は、電圧Ｖｒに基づいて、交流電圧指令Ｖｕ^＊を生成する。交流電圧指令Ｖｕ^＊は、例えば、単相交流電源１の電圧Ｖｒに同期し、単相交流電源１の定格電圧に等しい振幅を有する交流電圧指令である。

なお、交流電圧指令Ｖｕ^＊は、単相交流電源１の電圧Ｖｒに非同期の交流電圧指令とすることもできる。また、交流電圧指令Ｖｕ^＊は、単相交流電源１の定格電圧とは異なる振幅を有する交流電圧指令、すなわち、負荷６の入力電圧仕様等によって定められている交流電圧指令とすることもできる。

電圧判定回路２０２には、動作モード信号Ｍおよび電圧Ｖｒと交流電圧指令Ｖｕ^＊が入力される。電圧判定回路２０２は、動作モード信号Ｍが定常モードを指令しているとき、電圧Ｖｒと交流電圧指令Ｖｕ^＊とを用いて、現在の制御期間が属する領域信号δを出力する。領域信号δは、領域１〜６に分類されている。

図４は、制御回路２００が行う領域判定と、パルス幅指令αおよび素子選択との関係を説明するための図である。
電圧判定回路２０２は、交流電圧指令Ｖｕ^＊と電圧Ｖｒの関係が、Ｖｕ^＊≧０かつＶｒ＜０のとき、当該制御期間を領域１と判定する。

電圧判定回路２０２は、交流電圧指令Ｖｕ^＊と電圧Ｖｒの関係が、Ｖｕ^＊≧０かつＶｒ≧０かつＶｒ＜Ｖｕ^＊のとき、当該制御期間を領域２と判定する。
電圧判定回路２０２は、交流電圧指令Ｖｕ^＊と電圧Ｖｒの関係が、Ｖｕ^＊≧０かつＶｒ≧０かつＶｒ≧Ｖｕ^＊のとき、当該制御期間を領域３と判定する。

電圧判定回路２０２は、交流電圧指令Ｖｕ^＊と電圧Ｖｒの関係が、Ｖｕ^＊＜０かつＶｒ＜０かつＶｒ≦Ｖｕ^＊のとき、当該制御期間を領域４と判定する。
電圧判定回路２０２は、交流電圧指令Ｖｕ^＊と電圧Ｖｒの関係が、Ｖｕ^＊＜０かつＶｒ＜０かつＶｒ＞Ｖｕ^＊のとき、当該制御期間を領域５と判定する。

電圧判定回路２０２は、交流電圧指令Ｖｕ^＊と電圧Ｖｒの関係が、Ｖｕ^＊＜０かつＶｒ≧０のとき、当該制御期間を領域６と判定する。
各領域において、スイッチング素子Ｑ１，Ｑ２と双方向スイッチ素子Ｓ１，Ｓ２の４個の素子のうち一個の素子がＨアーム素子として選択される。そして、４個の素子のうちの他の一個の素子がＬアーム素子として選択される。Ｈアーム素子およびＬアーム素子のいずれにも選択されなかった素子は、オフアーム素子となる。

Ｈアーム素子は、オンすることにより、４レベルの電圧のうちその絶対値が交流電圧指令Ｖｕ^＊の絶対値以上であってかつその値が交流電圧指令Ｖｕ^＊に一番近い電圧（第１の電圧）を、交流出力端子Ｕに出力することができる素子である。Ｈアーム素子は、後述するパルス幅指令αに対応する時間（Ｈアームオン時間）の間オンする。

Ｌアーム素子は、オンすることにより、４レベルの電圧のうちその絶対値が交流電圧指令Ｖｕ^＊の絶対値よりも小さくかつその値が交流電圧指令Ｖｕ^＊に一番近い電圧（第２の電圧）を、交流出力端子Ｕに出力することができる素子である。Ｌアーム素子は、制御周期ＴからＨアームオン時間を差し引いた時間（Ｌアームオン時間）の間オンする。

オフアーム素子は、当該制御期間において、常にオフしている。
図３に戻って、パルス幅指令選択回路２０３には、電圧Ｖｒ，正電圧Ｖｐ，負電圧Ｖｎ，交流電圧指令Ｖｕ^＊および領域信号δが入力される。パルス幅指令選択回路２０３は、これらの入力信号に基づいて、Ｈアーム素子に対するパルス幅指令α（制御周期Ｔに対するオン時間の比率）を演算する。

領域１〜６のパルス幅指令αは、次式により求められる。

比較器２０４には、パルス幅指令αとキャリア信号生成回路２０６で生成されたキャリア信号Ｓｃが入力される。比較器２０４は、パルス幅指令αとキャリア信号Ｓｃとを比較して、Ｈアーム素子をオンさせるための信号Ｈｏｎを生成する。Ｈアームオン信号Ｈｏｎがハイレベルのとき、制御期間内で、Ｈアーム素子がＨアームオン時間の間オンする。

論理反転器２０７は、Ｈアームオン信号Ｈｏｎのハイレベルまたはローレベルをローレベルまたはハイレベルに反転させて、Ｌアーム素子をオンさせるための信号Ｌｏｎを生成する。Ｌアームオン信号Ｌｏｎがハイレベルのとき、制御期間内で、Ｌアーム素子がＬアームオン時間の間オンする。

パルス分配回路２０５には、Ｈアームオン信号Ｈｏｎ，Ｌアームオン信号Ｌｏｎおよび領域信号δが入力される。パルス分配回路２０５は、Ｈアームオン信号Ｈｏｎを、領域信号δにしたがって選択されたＨアーム素子の制御信号に分配する。また、パルス分配回路２０５は、Ｌアームオン信号Ｌｏｎを、領域信号δにしたがって選択されたＬアーム素子の制御信号に分配する。そして、パルス分配回路２０５は、オフアーム素子に対して、当該制御期間の間オフするための制御信号を生成する。

上述のとおり、Ｈアーム素子は、オンすることにより、４レベルの電圧のうちその絶対値が交流電圧指令Ｖｕ^＊の絶対値以上であってかつその値が交流電圧指令Ｖｕ^＊に一番近い電圧（第１の電圧）を、交流出力端子Ｕ−Ｖ間に出力することができる素子である。また、Ｌアーム素子は、オンすることにより、４レベルの電圧のうちその絶対値が交流電圧指令Ｖｕ^＊よりも小さくかつその値が交流電圧指令Ｖｕ^＊に一番近い電圧（第２の電圧）を、交流出力端子Ｕ−Ｖ間に出力することができる素子である。

図４によれば、領域１のとき、Ｈアーム素子はスイッチング素子Ｑ１、Ｌアーム素子は双方向スイッチ素子Ｓ２、オフアーム素子はスイッチング素子Ｑ２と双方向スイッチ素子Ｓ１である。領域２のとき、Ｈアーム素子はスイッチング素子Ｑ１、Ｌアーム素子は双方向スイッチ素子Ｓ１、オフアーム素子はスイッチング素子Ｑ２と双方向スイッチ素子Ｓ２である。領域３のとき、Ｈアーム素子は双方向スイッチ素子Ｓ１、Ｌアーム素子は双方向スイッチ素子Ｓ２、オフアーム素子はスイッチング素子Ｑ１とＱ２である。領域４のとき、Ｈアーム素子は双方向スイッチ素子Ｓ１、Ｌアーム素子は双方向スイッチ素子Ｓ２、オフアーム素子はスイッチング素子Ｑ１とＱ２である。領域５のとき、Ｈアーム素子はスイッチング素子Ｑ２、Ｌアーム素子は双方向スイッチ素子Ｓ１、オフアーム素子はスイッチング素子Ｑ１と双方向スイッチ素子Ｓ２である。領域６のとき、Ｈアーム素子はスイッチング素子Ｑ２、Ｌアーム素子は双方向スイッチ素子Ｓ２、オフアーム素子はスイッチング素子Ｑ１と双方向スイッチ素子Ｓ１である。

次に、交流電圧指令Ｖｕ^＊がゼロ電圧以上の場合（領域１〜３）の制御期間における交流出力電圧Ｖｕと４個の素子のオンオフ動作の関係を、図５〜図７を参照して説明する。
図５（ａ）は、領域１における交流出力電圧Ｖｕを説明するための図である。図５（ｂ）はスイッチング素子Ｑ１のオンオフ状態を示している。図５（ｃ）はスイッチング素子Ｑ２のオンオフ状態を示している。図５（ｄ）は双方向スイッチ素子Ｓ１のオンオフ状態を示している。図５（ｅ）は双方向スイッチ素子Ｓ２のオンオフ状態を示している。

この領域では、Ｈアーム素子はスイッチング素子Ｑ１である。Ｌアーム素子は双方向スイッチ素子Ｓ２である。オフアーム素子はスイッチング素子Ｑ２と双方向スイッチ素子Ｓ１である。したがって、スイッチング素子Ｑ１が、オン時間Ｔ_Ｈ１の間オンする（図５（ｂ））。その後、双方向スイッチ素子Ｓ２が、オン時間Ｔ_Ｌ１の間オンする（図５（ｅ））。スイッチング素子Ｑ２と双方向スイッチ素子Ｓ１とは、オフしている（図５（ｃ）、図５（ｄ））。

オン時間Ｔ_Ｈ１は、式（１）により求めたパルス幅指令αに基づいて、制御周期Ｔに対して算出される時間である。オン時間Ｔ_Ｌ１は、制御周期Ｔからオン時間Ｔ_Ｈ１を差し引いた時間である。

そして、スイッチング素子Ｑ１がオンすると、交流出力端子Ｕ−Ｖ間に第１の電圧である正電圧Ｖｐが出力される。双方向スイッチ素子Ｓ２がオンすると、交流出力端子Ｕ−Ｖ間に第２の電圧であるゼロ電圧が出力される（図５（ａ））。交流出力端子Ｕ−Ｖ間に出力された電圧の平均値は、交流電圧指令Ｖｕ^＊に等しい。

なお、制御期間内において出力される電圧は、第２の電圧、第１の電圧の順であっても良い。このことは、以下の説明においても、同様である。
図６（ａ）は、領域２における交流出力電圧Ｖｕを説明するための図である。図６（ｂ）はスイッチング素子Ｑ１のオンオフ状態を示している。図６（ｃ）はスイッチング素子Ｑ２のオンオフ状態を示している。図６（ｄ）は双方向スイッチ素子Ｓ１のオンオフ状態を示している。図６（ｅ）は双方向スイッチ素子Ｓ２のオンオフ状態を示している。

この領域では、Ｈアーム素子はスイッチング素子Ｑ１である。Ｌアーム素子は双方向スイッチ素子Ｓ１である。オフアーム素子はスイッチング素子Ｑ２と双方向スイッチ素子Ｓ２である。したがって、スイッチング素子Ｑ１が、オン時間Ｔ_Ｈ２の間オンする（図６（ｂ））。その後、双方向スイッチ素子Ｓ１が、オン時間Ｔ_Ｌ２の間オンする（図６（ｄ））。スイッチング素子Ｑ２と双方向スイッチ素子Ｓ２とは、オフしている（図６（ｃ）、図６（ｅ））。

オン時間Ｔ_Ｈ２は、式（２）により求められたパルス幅指令αに基づいて、制御周期Ｔに対して算出された時間である。オン時間Ｔ_Ｌ２は、制御Ｔからオン時間Ｔ_Ｈ２を差し引いた時間である。

そして、スイッチング素子Ｑ１がオンすると、交流出力端子Ｕ−Ｖ間に第１の電圧である正電圧Ｖｐが出力される。双方向スイッチ素子Ｓ１がオンすると、交流出力端子Ｕ−Ｖ間に第２の電圧である電圧Ｖｒが出力される（図６（ａ））。交流出力端子Ｕ−Ｖ間に出力された電圧の平均値は、交流電圧指令Ｖｕ^＊に等しい。

図７（ａ）は、領域３における交流出力電圧Ｖｕを説明するための図である。図７（ｂ）はスイッチング素子Ｑ１のオンオフ状態を示している。図７（ｃ）はスイッチング素子Ｑ２のオンオフ状態を示している。図７（ｄ）は双方向スイッチ素子Ｓ１のオンオフ状態を示している。図７（ｅ）は双方向スイッチ素子Ｓ２のオンオフ状態を示している。

この領域では、Ｈアーム素子は双方向スイッチ素子Ｓ１である。Ｌアーム素子は双方向スイッチ素子Ｓ２である。オフアーム素子はスイッチング素子Ｑ１とスイッチング素子Ｑ２である。したがって、双方向スイッチ素子Ｓ１が、オン時間Ｔ_Ｈ３の間オンする（図７（ｂ））。その後、双方向スイッチ素子Ｓ２が、オン時間Ｔ_Ｌ３の間オンする（図７（ｄ））。スイッチング素子Ｑ１とスイッチング素子Ｑ２とは、オフしている（図７（ｃ）、図７（ｅ））。

オン時間Ｔ_Ｈ３は、式（３）により求められたパルス幅指令αに基づいて、制御周期Ｔに対して算出された時間である。オン時間Ｔ_Ｌ３は、制御周期Ｔからオン時間Ｔ_Ｈ３を差し引いた時間である。

そして、双方向スイッチ素子Ｓ１がオンすると、交流出力端子Ｕ−Ｖ間に第１の電圧である電圧Ｖｒが出力される。双方向スイッチ素子Ｓ２がオンすると、交流出力端子Ｕ−Ｖ間に第２の電圧であるゼロ電圧が出力される（図７（ａ））。交流出力端子Ｕ−Ｖ間に出力される電圧の平均値は、交流電圧指令Ｖｕ^＊に等しい。

図８〜図１０は、交流電圧指令Ｖｕ^＊がゼロ電圧より小さい場合（領域４〜６）の制御期間における交流出力電圧Ｖｕと４個の素子のオンオフ動作の関係を説明するための図である。

図８は、領域４における交流出力電圧Ｖｕを説明するための図である。
領域４は、回路動作の対称性から、スイッチング素子Ｑ１、Ｑ２と双方向スイッチ素子Ｓ１，Ｓ２とが、領域３の場合とほぼ同様の動作をする領域である。この領域では、交流出力端子Ｕ−Ｖ間に、その平均電圧が交流電圧指令Ｖｕ^＊に等しい電圧が出力される。

図９は、領域５における交流出力電圧Ｖｕを説明するための図である。
領域５は、回路動作の対称性から、スイッチング素子Ｑ１とスイッチング素子Ｑ２の動作が逆になって、領域２の場合とほぼ同様の動作をする領域である。この領域では、交流出力端子Ｕ−Ｖ間に、その平均電圧が交流電圧指令Ｖｕ^＊に等しい電圧が出力される。

図１０は、領域６における交流出力電圧Ｖｕを説明するための図である。
領域６は、回路動作の対称性から、スイッチング素子Ｑ１とスイッチング素子Ｑ２の動作が逆になって、領域１の場合とほぼ同様の動作をする領域である。この領域では、交流出力端子Ｕ−Ｖ間に、その平均電圧が交流電圧指令Ｖｕ^＊に等しい電圧が出力される。

以上のとおり、本実施形態に係るインバータ回路４０は、制御期間毎にＨアーム素子とＬアーム素子とを選択する。そして、インバータ回路４０は、各制御期間において、Ｈアーム素子とＬアーム素子とを相補的にかつそれぞれの所定時間オンさせて、その平均電圧が交流電圧指令Ｖｕ^＊に等しい電圧を、交流出力端子Ｕ−Ｖ間に発生することができる。

例えば、インバータ回路４０は、電圧Ｖｒが交流電圧指令Ｖｕ^＊よりも小さいとき、領域２および領域５の動作により、電圧Ｖｒに正電圧Ｖｐまたは負電圧Ｖｎを所定時間重畳して、交流出力電圧Ｖｕを発生することができる。

また、インバータ回路４０は、電圧Ｖｒが交流電圧指令Ｖｕ^＊よりも大きいとき、領域３および領域４の動作により、電圧Ｖｒを降圧して交流出力電圧Ｖｕを発生することができる。

さらに、インバータ回路４０は、領域１および領域６の動作により、電圧Ｖｒとは反対極性の交流出力電圧Ｖｕを発生することができる。ここで発生する交流出力電圧Ｖｕは、電圧Ｖｒと位相が大きくずれた電圧となる。

すなわち、インバータ回路４０は、中性点端子Ｏの電位を基準とするゼロ電圧，直流電源直列回路３０の正電圧Ｖｐと負電圧Ｖｎおよび単相交流電源１の電圧Ｖｒを用いて、負荷６に供給する交流出力電圧Ｖｕを交流電圧指令Ｖｕ^＊に維持することができる。

ところで、インバータ回路４０は、正電圧Ｖｐよりも高い電圧および負電圧Ｖｎよりも低い電圧を出力することができない。したがって、交流電圧指令Ｖｕ^＊が正電圧Ｖｐよりも高い電圧であるとき、および、交流電圧指令Ｖｕ^＊が負電圧Ｖｎよりも低い電圧であるとき、全ての素子をオフするなどの保護動作を行うのが適切である。

また、交流電圧指令Ｖｕ^＊が正電圧Ｖｐよりも高い電圧であるとき、スイッチング素子Ｑ１を常にオン状態に維持しても良い。そして、交流電圧指令Ｖｕ^＊が負電圧Ｖｎよりも低い電圧であるとき、スイッチング素子Ｑ２を常にオン状態に維持するようにしても良い。

図１８に示したインバータ回路４のスイッチング素子は、直流電源直列回路の正電圧と負電圧との間でオンオフ動作を行う。
しかし、本実施形態に係るインバータ回路４０では、スイッチング素子および双方向スイッチ素子は、第１の電圧と第２の電圧との間でオンオフ動作を行う。上述のとおり、第１の電圧は、その絶対値が交流電圧指令Ｖｕ^＊の絶対値以上であってかつその値が交流出力電圧指令Ｖｕ^＊に一番近い電圧である。また、第２の電圧は、その絶対値が交流電圧指令Ｖｕ^＊よりも小さくかつその値が交流電圧指令Ｖｕ^＊に一番近い電圧である。図５〜図１０からも明らかなように、第１の電圧と第２の電圧との間の電圧差は、正電圧Ｖｐおよび負電圧Ｖｎの大きさに比べて小さい。

したがって、インバータ回路４０のスイッチング素子がターンオンおよびターンオフするときに発生するスイッチング損失は、図１８に示したインバータ回路４のスイッチング素子のスイッチング損失に比べて小さくなる。同様に、インバータ回路４０の双方向スイッチ素子がターンオンおよびターンオフするときに発生するスイッチング損失は、図１８に示したインバータ回路４のスイッチング素子のスイッチング損失に比べて小さくなる。

すなわち、インバータ回路４０の制御周波数がインバータ回路４の制御周波数と同じ場合、インバータ回路４０は、図１８のインバータ回路４よりもスイッチング損失を低減することができる。

特に、交流出力電圧Ｖｕを単相交流電源１の電圧Ｖｒに同期させるのが好適である。交流出力電圧Ｖｕを単相交流電源１の電圧Ｖｒに同期させれば、スイッチング素子Ｑ１，Ｑ２および双方向スイッチ素子Ｓ１，Ｓ２に印加される電圧をより小さくすることができる。その結果、これらの素子で発生するスイッチング損失をさらに低減することができる。

また、本実施形態に係るインバータ回路４０の交流出力電圧Ｖｕは、第１の電圧と第２の電圧との間で変化する。したがって、リアクトルＬｆ１に印加される電圧が小さくなる。

リアクトルＬｆ１に流れるリプル電流は、電圧時間積（電圧の変化幅×電圧のパルス幅）に比例し、インダクタンス値に反比例する。インダクタンス値が同じ場合、本実施形態に係るインバータ回路４０を用いれば、リアクトルＬｆ１に印加される電圧時間積が小さくなるため、リアクトルＬｆ１に流れるリプル電流が小さくなる。リプル電流が小さくなるとリアクトルＬｆ１の損失（主に鉄損）が小さくなる。したがって、リアクトルＬｆ１の低損失化が可能である。

一方、リプル電流の大きさを同じにする場合は、リアクトルＬｆ１のインダクタンス値を小さくすることができる。この場合は、リアクトルＬｆ１の小型化が可能である。
また、本実施形態に係るインバータ回路４０は、単相交流電源１に停電が発生した場合であっても単相交流電源１が正常な場合と同一の論理処理で、制御周期毎に、Ｈアーム素子とＬアーム素子とを選択することができる。そして、単相交流電源１が正常な場合と同様に、選択したＨアーム素子とＬアーム素子とをオンオフさせて、交流出力電圧Ｖｕを交流電圧指令Ｖｕ^＊に維持することができる。

したがって、本実施形態に係るインバータ回路４０は、交流出力電圧Ｖｕを交流電圧指令Ｖｕ^＊に維持するための制御において、単相交流電源１の停電を検出するための手段を必要としない。

次に、図１１は、制御回路２００が行う領域判定と、パルス幅指令αおよび素子選択との他の関係を説明するための図である。また、図１２は、領域７における交流出力電圧Ｖｕとスイッチング素子Ｑ１，Ｑ２および双方向スイッチ素子Ｓ１，Ｓ２の動作を説明するための図である。

制御回路２００の構成は、図３で示した制御回路と同じ構成である。ただし、電圧判定回路２０２は、図４に示した領域１〜６に加えて、さらに、領域７を判定する。領域７は、単相交流電源１の電圧Ｖｒを交流出力端子Ｕ−Ｖ間に出力するための領域である。

以下では、図３と図１１および図１２を参照して、領域７に関する制御回路２００の動作を中心に説明する。上記で説明した領域１〜６と共通する部分については、適宜省略する。

電圧判定回路２０２には、制御期間毎に、交流電圧指令Ｖｕ^＊と単相交流電源１の電圧Ｖｒとが入力される。電圧判定回路２０２は、両電圧の関係が、｜Ｖｕ^＊−Ｖｒ｜＜ΔＶｕ^＊の条件を満たすとき、当該制御期間を領域７と判定する。このとき、電圧判定回路２０２は、領域７を示す領域信号δを出力する。

ΔＶｕ^＊は、単相交流電源１の電圧Ｖｒの値が、交流電圧指令Ｖｕ^＊の値に対して所定の範囲内にあることを判定するための基準量である。負荷６が交流電圧指令Ｖｕ^＊±１０％の範囲で入力電圧の変動を許容する場合、基準量ΔＶｕ^＊は、交流電圧指令Ｖｕ^＊の１０％に相当する量である。基準量ΔＶｕ^＊は、他の条件によって定められた量であっても良い。

パルス幅指令選択回路２０３は、領域７を示す領域信号δが入力されると、パルス幅指令αを１．０に固定する。パルス幅指令αが１．０の場合、比較器２０４は、キャリア信号Ｓｃの大きさに関わらず、当該制御期間の間Ｈアーム素子をオンさせる信号Ｈｏｎを生成する。すなわち、当該制御期間において、Ｈアームオン信号Ｈｏｎは常にハイレベルであり、Ｌアームオン信号Ｌｏｎは常にローレベルである。

パルス分配回路２０５は、領域７を示す領域信号δが入力されると、双方向スイッチ素子Ｓ１をＨアーム素子に設定する。また、パルス分配回路２０５は、スイッチング素子Ｑ１，Ｑ２および双方向スイッチ素子Ｓ２をオフアーム素子に設定する。したがって、パルス分配回路２０５は、当該制御期間の間ハイレベルにある双方向スイッチ素子Ｓ１の制御信号Ｇｓ１を出力する。同時に、パルス分配回路２０５は、当該制御期間の間ローレベルにあるスイッチング素子Ｑ１，Ｑ２および双方向スイッチ素子Ｓ２の制御信号Ｇ１，Ｇ２およびＧｓ２を出力する。

したがって、領域７と判定された制御期間においては、双方向スイッチ素子Ｓ１がオンし、スイッチング素子Ｑ１，Ｑ２および双方向スイッチ素子Ｓ２がオフする。これら４個の素子のオンオフ状態により、交流出力端子Ｕ−Ｖ間に単相交流電源１の電圧Ｖｒが出力される。

なお、交流電圧指令Ｖｕ^＊が負極性の場合であっても、制御回路２００は、交流電圧指令Ｖｕ^＊が正極性の場合と同様の動作を行う。
領域７と判定された制御期間では、双方向スイッチ素子Ｓ１のみオンし、スイッチング素子Ｑ１，Ｑ２および双方向スイッチ素子Ｓ２はオフする。よって、双方向スイッチ素子Ｓ１のみが電流通電による導通損失を発生する。スイッチング素子Ｑ１，Ｑ２および双方向スイッチ素子Ｓ２は、電流を流さないので、導通損失を発生しない。また、全ての素子は、オンオフ動作を行わないため、スイッチング損失を発生しない。

したがって、インバータ回路４０の動作に領域７を設けると、さらに電力損失を低減することができる。
次に、インバータ回路４０が起動モードで動作する場合を説明する。

この場合、図３において、動作モード判定回路２０８は、インバータ回路４０を起動モードで動作させるための動作モード信号Ｍを出力する。この動作モード信号Ｍは、交流電圧指令生成回路２０１と電圧判定回路２０２に入力される。

起動モードを指令された交流電圧指令生成回路２０１は、インバータ回路４０が出力電圧をゼロから所定値まで立ち上げるための交流電圧指令Ｖｕ^＊を出力する。起動モードにおける交流電圧指令Ｖｕ^＊は、その振幅がゼロから所定値まで漸増する交流電圧指令である。

また、起動モードを指令された電圧判定回路２０２は、領域信号δを図４に示した領域３または領域４にする。交流電圧指令Ｖｕ^＊と電圧Ｖｒの関係が、Ｖｕ^＊≧０かつＶｒ≧０かつＶｒ≧Ｖｕ^＊のとき、当該制御期間の領域信号δは領域３となる。また、交流電圧指令Ｖｕ^＊と電圧Ｖｒの関係が、Ｖｕ^＊＜０かつＶｒ＜０かつＶｒ≦Ｖｕ^＊のとき、当該制御期間の領域信号δは領域４となる。

起動モードにおけるパルス幅指令選択回路２０３、比較器２０４、パルス分配回路２０５、キャリア信号生成回路２０６および論理反転器２０７の動作は、上述した定常モードの場合と同様であるので、それらの説明については省略する。

図１３は、インバータ回路４０が起動モードで動作する制御期間０〜８からなる期間（起動期間）において、インバータ回路４０が交流出力電圧Ｖｕをゼロ電圧から所定の電圧にまで立ち上げる場合の動作を説明するための図である。

図１３（ａ）はパルス幅指令αとキャリア信号Ｓｃとの関係を示す図である。図１３（ｂ）はスイッチング素子Ｑ１のオンオフ状態を示している。図１３（ｃ）はスイッチング素子Ｑ２のオンオフ状態を示している。図１３（ｄ）は双方向スイッチ素子Ｓ１のオンオフ状態を示している。図１３（ｅ）は双方向スイッチ素子Ｓ２のオンオフ状態を示している。

図１３（ａ）において、キャリア信号Ｓｃは、各制御期間の起点においてゼロクリアされ、その後漸増し、各制御期間の終点で所定値に至る鋸歯状波である。パルス幅指令αは、各制御期間において、交流電圧指令Ｖｕ^＊を単相交流電源１の電圧Ｖｒの振幅値で正規化した値であり、その最大値は１．０である。パルス幅指令αの値は、制御期間０においてα_０（＝０）であり、制御期間が１，２・・・と経過するにしたがってα_１，α_２・・・と漸増し、制御期間８においてα_８（＝１．０）となる。

図１３に示した起動期間において、インバータ回路４０は、スイッチング素子Ｑ１，Ｑ２を常にオフ状態にし、双方向スイッチ素子Ｓ１，Ｓ２を交互にオンオフ動作させる。
制御期間０において、パルス幅指令αの値はα_０（＝０）である。したがって、この期間において、双方向スイッチ素子Ｓ１は常にオフし、双方向スイッチ素子Ｓ２は常にオンしている。この動作により、交流出力端子Ｕにはゼロ電圧が出力される。

制御期間１において、パルス幅指令αの値はα_１である。したがって、この期間において、双方向スイッチ素子Ｓ１はこの期間の起点からＴ_ＯＮＨ１（＝Ｔ×α_１／１．０）の間オンする。このとき、交流出力端子Ｕには電圧Ｖｒが出力される。双方向スイッチ素子Ｓ２は、双方向スイッチ素子Ｓ１がオフした後、Ｔ_ＯＮＬ１（＝Ｔ−Ｔ_ＯＮＨ１）の間オンする。このとき、交流出力端子Ｕにはゼロ電圧が出力される。制御期間１において交流出力端子Ｕに出力される交流出力電圧Ｖｕの平均値は、この制御期間における電圧Ｖｒにパルス幅指令αの値α_１を乗じて得られる電圧に等しい。すなわち、この制御期間における交流出力電圧Ｖｕの平均値は、交流電圧指令Ｖｕ^＊の平均値に等しい。

制御期間２〜制御期間７において、インバータ回路４０は制御期間１と同様の動作を行う。各期間において、双方向スイッチ素子Ｓ１は、それぞれの制御期間の起点からパルス幅指令αの値に応じた時間の間オンする。このとき、交流出力端子Ｕには電圧Ｖｒが出力される。双方向スイッチ素子Ｓ２は、双方向スイッチ素子Ｓ１がオフした後、それぞれの制御期間の終点までオンする。このとき、交流出力端子Ｕにはゼロ電圧が出力される。各制御期間において交流出力端子Ｕに出力される交流出力電圧Ｖｕの平均値は、それぞれの制御期間における電圧Ｖｒにパルス幅指令αの値を乗じて得られる電圧に等しい。すなわち、この制御期間における交流出力電圧Ｖｕの平均値は、交流電圧指令Ｖｕ^＊の平均値に等しい。

制御期間８において、パルス幅指令αの値はα_８（＝１．０）である。したがって、この期間において、双方向スイッチ素子Ｓ１は常にオンし、双方向スイッチ素子Ｓ２は常にオフしている。この動作により、交流出力端子Ｕには電圧Ｖｒが出力される。

起動モードにおいて、単相交流電源１の電圧Ｖｒと交流出力電圧Ｖｕの基本波成分との偏差が所定の範囲内に入ったとき、動作モード判定回路２０８は、動作モード信号Ｍを、定常モードを指令する信号に切り替える。これ以降、インバータ回路４０は、上述した定常モードで動作する。

なお、上記起動モードの動作説明において、起動期間は、制御期間０〜８に限られず、より少ない制御期間からなる期間であっても良く、あるいは、より多くの制御期間からなる期間であっても良い。また、起動期間は、交流出力電圧Ｖｕの位相に同期してスタートし、交流出力電圧Ｖｕの周期よりも長い期間であっても良い。

また、キャリア信号Ｓｃは、図１３（ａ）に示した鋸歯状波に限られず、各制御期間における双方向スイッチ素子Ｓ１のオン時間をパルス幅指令αの値に対応させることができれば、他の形状であっても良い。

以上により、インバータ回路４０は、起動モードにおける各制御期間で、双方向スイッチ素子Ｓ１，Ｓ２を相補的にオンオフ動作させる。このとき、インバータ回路４０は、時間の経過とともに、双方向スイッチ素子Ｓ１のオン時間を漸増し、かつ、双方向スイッチ素子Ｓ２のオン時間を漸減して、いわゆるソフトスタート動作を行う。

この動作により、起動モードにおいて双方向スイッチ素子Ｓ１，Ｓ２に印加される電圧は、単相交流電源１の電圧Ｖｒとなる。したがって、本実施形態のインバータ回路４０は、起動モードにおいて、双方向スイッチ素子で発生するターンオン損失およびターンオ損失を低減することができる。なお、起動モードにおいて、スイッチング素子で発生する損失はゼロである。

また、起動モードにおける各制御期間で交流出力端子Ｕ−Ｖ間に出力される電圧Ｖｕの変化幅は、単相交流電源１の電圧Ｖｒの大きさとなる。したがって、本実施形態のインバータ回路４０は、起動モードにおいて、フィルタ回路５に流れるリプル電流を低減することができる。

さらに、本実施形態において、インバータ回路４０の出力電圧Ｖｕはフィルタ回路５を介して負荷６に供給されるが、インバータ回路４０の出力電圧Ｖｕが直接負荷６に供給される実施形態であっても、インバータ回路４０の作用及びこれによって奏される効果は、同様である。

図１４、本発明に係る第２の実施形態を説明するための図である。この実施形態は、図１に示した第１の実施形態に係る直流電源直列回路３０をハーフブリッジ型のコンバータ回路３１で構成している。

コンバータ回路３１は、正側スイッチング素子Ｑｐと負側スイッチング素子Ｑｎの直列回路、正側コンデンサＣｐと負側コンデンサＣｎの直列回路およびリアクトルＬを主な構成要素とする。リアクトルＬは、単相交流電源１の端子Ｒとスイッチング素子Ｑｐ，Ｑｎの接続中点に接続されている。コンデンサＣｐ，Ｃｎの直列回路は、スイッチング素子Ｑｐ，Ｑｎの直列回路に並列に接続されている。また、コンデンサＣｐ，Ｃｎの接続中点は、単相交流電源１の端子Ｓに接続されるとともに、交流出力端子Ｖに接続されている。

交流出力端子Ｖに対して単相交流電源１の電圧Ｖｒが正極性のとき、まず、スイッチング素子Ｑｎがオンし、スイッチング素子Ｑｐがオフする。スイッチング素子Ｑｎがオンすることにより、コンデンサＣｎの負電圧Ｖｎと単相交流電源１の電圧Ｖｒとを加算した電圧がリアクトルＬに印加され、リアクトルＬにエネルギーが蓄積される。次に、スイッチング素子Ｑｎがオフし、スイッチング素子Ｑｐがオンする。スイッチング素子Ｑｎがオフすると、リアクトルＬに蓄積されたエネルギーがコンデンサＣｐに充電される。

一方、交流出力端子Ｖに対して単相交流電源１の電圧Ｖｒが負極性のとき、まず、スイッチング素子Ｑｐがオンし、スイッチング素子Ｑｎがオフする。スイッチング素子Ｑｐがオンすることにより、コンデンサＣｐの正電圧Ｖｐと単相交流電源１の電圧Ｖｒとを加算した電圧がリアクトルＬに印加され、リアクトルＬにエネルギーが蓄積される。次に、スイッチング素子Ｑｐがオフし、スイッチング素子Ｑｎがオンする。スイッチング素子Ｑｐがオフすると、リアクトルＬに蓄積されたエネルギーがコンデンサＣｎに充電される。

スイッチング素子Ｑｐ，Ｑｎは、単相交流電源１の周波数よりも十分に高い周波数で、上記オンオフ動作を行う。スイッチング素子Ｑｐ，Ｑｎのオンオフ動作により、コンデンサＣｐの正電圧ＶｐとコンデンサＣｎの負電圧Ｖｎが、交流電源１の電圧Ｖｒの振幅値よりも大きい所定の電圧に維持される。

このように、直流電源直列回路３０をハーフブリッジコンバータ３１で構成することができる。このハーフブリッジコンバータ３１のコンデンサＣｐが、直流電源直列回路３０の正側直流電源Ｐｓｐに対応する。また、ハーフブリッジコンバータ３１のコンデンサＣｎが、直流電源直列回路３０の負側直流電源Ｐｓｎに対応する。

本実施形態におけるインバータ回路４０は、図１〜図１３を用いて説明した第１の実施形態におけるインバータ回路４０と同様に作用するとともに、同様の効果を奏する。
図１５は、本発明に係る第３の実施形態を説明するための図である。この実施形態は、図１に示した第１の実施形態に係る直流電源直列回路３０を３レベル整流器３２で構成している。

３レベル整流器３２は、正側ダイオードＤｐと負側ダイオードＤｎの直列回路、正側コンデンサＣｐと負側コンデンサＣｎの直列回路、双方向スイッチ素子Ｓ１０およびリアクトルＬを主な構成要素とする。リアクトルＬは、単相交流電源１の端子ＲとダイオードＤｐ，Ｄｎの接続中点に接続されている。コンデンサＣｐ，Ｃｎの直列回路は、ダイオードＤｐ，Ｄｎの直列回路に並列に接続されている。また、コンデンサＣｐ，Ｃｎの接続中点は、単相交流電源１の端子Ｓに接続されるとともに、交流出力端子Ｖに接続されている。そして、双方向スイッチ素子Ｓ１０が、ダイオードＤｐ，Ｄｎの接続中点とコンデンサＣｐ，Ｃｎの接続中点との間に接続されている。

交流出力端子Ｖに対して単相交流電源１の電圧が正極性のとき、まず、双方向スイッチ素子Ｓ１０がオンする。双方向スイッチ素子Ｓ１０がオンすると、単相交流電源１の電圧がリアクトルＬに印加され、リアクトルＬにエネルギーが蓄積される。次に、双方向スイッチ素子Ｓ１０がオフする。双方向スイッチ素子Ｓ１０がオフすると、リアクトルＬに蓄積されたエネルギーがコンデンサＣｐに充電される。

一方、交流出力端子Ｖに対して単相交流電源１の電圧が負極性のとき、まず、双方向スイッチ素子Ｓ１０がオンする。双方向スイッチ素子Ｓ１０がオンすると、単相交流電源１の電圧がリアクトルＬに印加され、リアクトルＬにエネルギーが蓄積される。次に、双方向スイッチ素子Ｓ１０がオフする。双方向スイッチ素子Ｓ１０がオフすると、リアクトルＬに蓄積されたエネルギーがコンデンサＣｎに充電される。

双方向スイッチ素子Ｓ１０は、単相交流電源１の周波数よりも十分に高い周波数で、上記オンオフ動作を行う。双方向スイッチ素子Ｓ１０のオンオフ動作により、コンデンサＣｐの正電圧ＶｐとコンデンサＣｎの負電圧Ｖｎとが、単相交流電源１の電圧Ｖｒの振幅値よりも大きい所定の電圧に維持される。

このように、直流電源直列回路３０を３レベル整流器３２で構成することができる。この３レベル整流器３２のコンデンサＣｐが、直流電源直列回路３０の正側直流電源Ｐｓｐに対応する。また、３レベル整流器３２のコンデンサＣｎが、直流電源直列回路３０の負側直流電源Ｐｓｎに対応する。

本実施形態におけるインバータ回路４０は、図１〜図１３を用いて説明した第１の実施形態におけるインバータ回路４０と同様に作用するとともに、同様の効果を奏する。
図１６は、本発明に係る第４の実施形態を説明するための図である。この実施形態は、図１に示した第１の実施形態に係るインバータ回路を２組用いて、三相交流電源１１と負荷６１との間をＶ結線接続する電力変換装置である。２組のインバータ回路は、三相交流電源１１の電圧とこの電圧から生成した直流電圧を用いて、所定の三相交流電圧を生成する。

図において、１１は三相交流電源、２１，２２はコンデンサ、３０は直流電源直列回路、４１はインバータ回路、５１はフィルタ回路、６１は負荷、２１０は制御回路である。
三相交流電源１１は、端子Ｒ（第１の端子），端子Ｓ（第３の端子）および端子Ｔ（第２の端子）を有する。端子ＲはＲ相電圧を出力する。端子ＳはＳ相電圧を出力する。端子ＴはＴ相電圧を出力する。端子Ｒと端子Ｔとの間にコンデンサ２１が接続される。端子Ｔと端子Ｓとの間にコンデンサ２２が接続される。

直流電源直列回路３０は、直流電源Ｐｓｐと直流電源Ｐｓｎとを直列接続してなる直流電源回路である。直流電源Ｐｓｐは正側の直流電源である。直流電源Ｐｓｐの一端は、正極性の電圧を出力する正側端子Ｐに接続される。直流電源Ｐｓｎは負側の直流電源である。直流電源Ｐｓｎの一端は、負極正の電圧を出力する負側端子Ｎに接続される。直流電源Ｐｓｐと直流電源Ｐｓｎとの直列接続点は、ゼロ電圧を出力する中性点端子Ｏに接続される。中性点端子Ｏは、三相交流電源１１の端子Ｓに接続されている。

インバータ回路４１は、第１のスイッチング素子直列回路と第２のスイッチング素子直列回路と双方向スイッチ素子Ｓ１〜Ｓ４とを主な構成要素とする。
第１のスイッチング素子直列回路は、スイッチング素子Ｑ１とスイッチング素子Ｑ２とを直列に接続してなる回路である。第２のスイッチング素子直列回路は、スイッチング素子Ｑ３とスイッチング素子Ｑ４とを直列に接続してなる回路である。第１のスイッチング素子直列回路および第２のスイッチング素子直列回路は、直流電源直列回路３０正側端子Ｐと負側端子Ｎとの間に接続される。

スイッチング素子Ｑ１とスイッチング素子Ｑ２の直列接続点は、インバータ回路４１からＵ相電圧を出力するための交流出力端子Ｕに接続される。スイッチング素子Ｑ３とスイッチング素子Ｑ４の直列接続点は、インバータ回路４１からＷ相電圧を出力するための交流出力端子Ｗに接続される。そして、直流電源直列回路３０の中性点端子Ｏが、インバータ回路４からＶ相電圧を出力するための交流出力端子Ｖに接続される。

双方向スイッチ素子Ｓ１は、交流出力端子Ｕと三相交流電源１１の端子Ｒとの間に接続される。双方向スイッチ素子Ｓ２は、交流出力端子Ｕと直流電源直列回路３０の中性点端子Ｏとの間に接続される。双方向スイッチ素子Ｓ３は、交流出力端子Ｗと直流電源直列回路３０の中性点端子Ｏとの間に接続される。双方向スイッチ素子Ｓ４は、交流出力端子Ｗと三相交流電源１の端子Ｔとの間に接続される。

すなわち、インバータ回路４１は、第１のスイッチング素子直列回路と双方向スイッチ素子Ｓ１，Ｓ２とからなるＵ相インバータ回路と、第２のスイッチング素子直列回路と双方向スイッチ素子Ｓ３，Ｓ４とからなるＷ相インバータ回路とからなる。そして、Ｕ相インバータ回路とＷ相インバータ回路とは、三相交流電源１１と負荷６１とをＶ結線接続している。

制御回路２１０は、図３に示した制御回路２００に相当する２組の制御回路２１１，２１２（いずれも不図示）を備えている。制御回路２１１は、第１の電圧群に含まれる電圧を用いて、Ｕ相インバータ回路を構成するスイッチング素子Ｑ１，Ｑ２の制御信号Ｇ１，Ｇ２および双方向スイッチ素子Ｓ１，Ｓ２の制御信号Ｇｓ１，Ｇｓ２を生成する。制御回路２１２は、第２の電圧群に含まれる電圧を用いて、Ｗ相インバータ回路を構成するスイッチング素子Ｑ３，Ｑ４の制御信号Ｇ３，Ｇ４および双方向スイッチ素子Ｓ３，Ｓ４の制御信号Ｇｓ３，Ｇｓ４を生成する。第１の電圧群は、中性点端子Ｏの電位を基準とするゼロ電圧，直流電源直列回路３０の正電圧Ｖｐと負電圧Ｖｎおよび三相交流電源１１の電圧Ｖｒｓの４レベルの電圧からなる電圧群である。第２の電圧群は、中性点端子Ｏの電位を基準とするゼロ電圧，直流電源直列回路３０の正電圧Ｖｐと負電圧Ｖｎおよび三相交流電源１１の電圧Ｖｔｓの４レベルの電圧からなる電圧群である。

制御回路２１１，２１２の動作は、それぞれ、制御回路２００の動作と同様である。したがって、制御回路２１１，２１２の動作の説明は省略する。
本実施形態におけるインバータ回路４１は、図１〜図１３を用いて説明した第１の実施形態におけるインバータ回路４０と同様に作用するとともに、同様の効果を奏する。

すなわち、定常モードにおいて、スイッチング素子Ｑ１，Ｑ２および双方向スイッチ素子Ｓ１，Ｓ２は、第１の電圧群から選択した第１の電圧と第２の電圧との間でオンオフ動作を行う。また、定常モードにおいて、スイッチング素子Ｑ３，Ｑ４および双方向スイッチ素子Ｓ３，Ｓ４は、第２の電圧群から選択した第１の電圧と第２の電圧との間でオンオフ動作を行う。そして、図５〜図１０からも明らかなように、それぞれの第１の電圧と第２の電圧との間の電圧差は、直流電源直列回路３０の正電圧Ｖｐと負電圧Ｖｎの大きさに比べて小さい。

したがって、スイッチング素子Ｓ１〜Ｓ４がターンオンおよびターンオフするときに発生するスイッチング損失は、図１８に示したインバータ回路４のスイッチング素子が発生するスイッチング損失に比べて小さくなる。同様に、双方向スイッチ素子Ｓ１〜Ｓ４がターンオンおよびターンオフするときに発生するスイッチング損失は、図１８に示したインバータ回路４のスイッチング素子が発生するスイッチング損失に比べて小さくなる。

すなわち、インバータ回路４１の制御周波数がインバータ回路４の制御周波数と同じ場合、インバータ回路４１は、図１８のインバータ回路４で構成する場合に比べて、スイッチング損失を低減することができる。

特に、交流出力電圧Ｖｕｖ，Ｖｗｖを三相交流電源１１の電圧Ｖｒｓ，Ｖｔｓに同期させるのが好適である。交流出力電圧Ｖｕ，Ｖｗを三相交流電源１１の電圧Ｖｒｓ，Ｖｔｓに同期させれば、スイッチング素子Ｑ１〜Ｑ４および双方向スイッチ素子Ｓ１〜Ｓ４に印加される電圧をより小さくすることができる。その結果、これらの素子で発生するスイッチング損失をさらに低減することができる。

また、交流出力電圧Ｖｕｖ，Ｖｗｖは、それぞれ第１の電圧と第２の電圧との間で変化する。したがって、リアクトルＬｆ１，Ｌｆ２に印加される電圧が小さくなる。その結果、リアクトルＬｆ１，Ｌｆ２に流れるリプル電流が小さくなり、リアクトルＬｆ１，Ｌｆ２の損失（主に鉄損）が小さくなる。したがって、リアクトルＬｆ１，Ｌｆ２の低損失化が可能である。

一方、リプル電流を同じにする場合は、リアクトルＬｆ１，Ｌｆ２のインダクタンス値を小さくすることができる。この場合は、リアクトルＬｆ１，Ｌｆ２の小型化が可能である。

また、インバータ回路４１は、三相交流電源１１に停電が発生した場合であっても、交流出力電圧Ｖｕｖ，Ｖｗｖを出力するための制御において、三相交流電源１１の停電を検出するための手段を必要としない。

また、インバータ回路４１は、起動モードにおける各制御期間で、双方向スイッチ素子Ｓ１，Ｓ２と双方向スイッチ素子Ｓ３，Ｓ４とを、それぞれ相補的にオンオフ動作させる。このとき、インバータ回路４１は、時間の経過とともに、双方向スイッチ素子Ｓ１のオン時間および双方向スイッチ素子Ｓ４のオン時間を漸増し、かつ、双方向スイッチ素子Ｓ２のオン時間および双方向スイッチ素子Ｓ３のオン時間を漸減して、いわゆるソフトスタート動作を行う。

この動作により、起動モードにおいて双方向スイッチ素子Ｓ１〜Ｓ４に印加される電圧は、三相交流電源１１の電圧Ｖｒｓ，Ｖｔｓとなる。したがって、本実施形態のインバータ回路４１は、起動モードにおいて、双方向スイッチ素子で発生するターンオン損失およびターンオ損失を低減することができる。なお、起動モードにおいて、スイッチング素子で発生する損失はゼロである。

また、起動モードにおける各制御期間で交流出力端子Ｕ−Ｖ間に出力される電圧Ｖｕｖの変化幅および交流出力端子Ｗ−Ｖ間に出力される電圧Ｖｗｖの変化幅は、三相交流電源１１の電圧Ｖｒｓ、Ｖｔｓの大きさとなる。したがって、本実施形態のインバータ回路４１は、起動モードにおいて、フィルタ回路５１に流れるリプル電流を低減することができる。

図１７は、本発明に係る第５の実施形態を説明するための図である。この実施形態は、図１に示した第１の実施形態に係るインバータ回路を３組用いて、三相交流電源１１と負荷６１との間をＹ結線接続する電力変換装置である。３組のインバータ回路は、三相交流電源１１の電圧とこの電圧から生成した直流電圧を用いて、所定の三相交流電圧を生成する。

本図において、図１６と同じ符号を付した構成要素については、その説明を省略する。
４２はＵ相インバータ回路、４３はＷ相インバータ回路、４４はＶ相インバータ回路である。Ｕ相インバータ回路４２は、第１のスイッチング素子直列回路と双方向スイッチ素子Ｓ１，Ｓ２とを主な構成要素とする。Ｗ相インバータ回路４３は、第２のスイッチング素子直列回路と双方向スイッチ素子Ｓ３，Ｓ４とを主な構成要素とする。Ｖ相インバータ回路４４は、第３のスイッチング素子直列回路と双方向スイッチ素子Ｓ５，Ｓ６とを主な構成要素とする。

第１のスイッチング素子直列回路は、スイッチング素子Ｑ１とスイッチング素子Ｑ２とを直列に接続してなる回路である。第１のスイッチング素子直列回路は、直流電源直列回路３０の正側端子Ｐと負側端子Ｎとの間に接続される。スイッチング素子Ｑ１とスイッチング素子Ｑ２の直列接続点は、インバータ回路４２からＵ相電圧を出力するための交流出力端子Ｕに接続される。双方向スイッチ素子Ｓ１は、交流出力端子Ｕと三相交流電源１１の端子Ｒとの間に接続される。双方向スイッチ素子Ｓ２は、交流出力端子Ｕと直流電源直列回路３０の中性点端子Ｏとの間に接続される。

第２のスイッチング素子直列回路は、スイッチング素子Ｑ３とスイッチング素子Ｑ４とを直列に接続してなる回路である。第２のスイッチング素子直列回路は、直流電源直列回路３０の正側端子Ｐと負側端子Ｎとの間に接続される。スイッチング素子Ｑ３とスイッチング素子Ｑ４の直列接続点は、インバータ回路４３からＷ相電圧を出力するための交流出力端子Ｗに接続される。双方向スイッチ素子Ｓ３は、交流出力端子Ｗと三相交流電源１１の端子Ｔとの間に接続される。双方向スイッチ素子Ｓ４は、交流出力端子Ｗと直流電源直列回路３０の中性点端子Ｏとの間に接続される。

第３のスイッチング素子直列回路は、スイッチング素子Ｑ５とスイッチング素子Ｑ６とを直列に接続してなる回路である。第３のスイッチング素子直列回路は、直流電源直列回路３０の正側端子Ｐと負側端子Ｎとの間に接続される。スイッチング素子Ｑ５とスイッチング素子Ｑ６の直列接続点は、インバータ回路４４からＷ相電圧を出力するための交流出力端子Ｖに接続される。双方向スイッチ素子Ｓ５は、交流出力端子Ｖと三相交流電源１１の端子Ｓとの間に接続される。双方向スイッチ素子Ｓ６は、交流出力端子Ｖと直流電源直列回路３０の中性点端子Ｏとの間に接続される。

すなわち、Ｕ相インバータ回路４２，Ｗ相インバータ回路４３およびＶ相インバータ回路４４は、三相交流電源１１と負荷６１とをＹ結線接続している。
コンデンサ２１〜２３はＹ結線接続され、それぞれの一端が三相交流電源１１の端子Ｒ，Ｔ，Ｓに接続される。Ｙ結線接続されたコンデンサ２１〜２３の中性点端子は、直流電源直列回路３０の中性点端子Ｏに接続される。

フィルタ回路５２は、リアクトルＬｆ１とコンデンサＣｆ１の直列回路，リアクトルＬｆ２とコンデンサＣｆ２の直列回路およびリアクトルＬｆ３とコンデンサＣｆ３の直列回路をＹ結線接続してなる。Ｙ結線接続されたフィルタ回路５２の中性点端子は、直流電源直列回路３０の中性点端子Ｏに接続される。

制御回路２２０は、図３に示した制御回路２００に相当する３組の制御回路２１１，２１２および１３（いずれも不図示）を備えている。制御回路２１１は、第１の電圧群に含まれる電圧を用いて、Ｕ相インバータ回路を構成するスイッチング素子Ｑ１，Ｑ２の制御信号Ｇ１，Ｇ２および双方向スイッチ素子Ｓ１，Ｓ２の制御信号Ｇｓ１，Ｇｓ２を生成する。制御回路２１２は、第２の電圧群に含まれる電圧を用いて、Ｗ相インバータ回路を構成するスイッチング素子Ｑ３，Ｑ４の制御信号Ｇ３，Ｇ４および双方向スイッチ素子Ｓ３，Ｓ４の制御信号Ｇｓ３，Ｇｓ４を生成する。制御回路２１３は、第３の電圧群に含まれる電圧を用いて、Ｖ相インバータ回路を構成するスイッチング素子Ｑ５，Ｑ６の制御信号Ｇ５，Ｇ６および双方向スイッチ素子Ｓ５，Ｓ６の制御信号Ｇｓ５，Ｇｓ６を生成する。

第１の電圧群は、中性点端子Ｏの電位を基準とするゼロ電圧，直流電源直列回路３０の正電圧Ｖｐと負電圧Ｖｎおよび三相交流電源１１の電圧Ｖｒの４レベルの電圧からなる電圧群である。第２の電圧群は、中性点端子Ｏの電位を基準とするゼロ電圧，直流電源直列回路３０の正電圧Ｖｐと負電圧Ｖｎおよび三相交流電源１１の電圧Ｖｔの４レベルの電圧からなる電圧群である。第３の電圧群は、中性点端子Ｏの電位を基準とするゼロ電圧，直流電源直列回路３０の正電圧Ｖｐと負電圧Ｖｎおよび三相交流電源１１の電圧Ｖｓの４レベルの電圧からなる電圧群である。

制御回路２１１，２１２および２１３の動作は、それぞれ、制御回路２００の動作と同様である。したがって、制御回路２１１，２１２および２１３の動作の説明は省略する。
本実施形態におけるインバータ回路４２〜４４は、図１〜図１３を用いて説明した第１の実施形態におけるインバータ回路４０と同様に作用するとともに、同様の効果を奏する。

すなわち、定常モードにおいて、Ｕ相インバータ回路４２のスイッチング素子と双方向スイッチ素子は、第１の電圧群から選択した第１の電圧と第２の電圧との間でオンオフ動作を行う。また、定常モードにおいて、Ｗ相インバータ回路４３のスイッチング素子と双方向スイッチ素子は、第２の電圧群から選択した第１の電圧と第２の電圧との間でオンオフ動作を行う。また、定常モードにおいて、Ｖ相インバータ回路４４のスイッチング素子と双方向スイッチ素子は、第３の電圧群から選択した第１の電圧と第２の電圧との間でオンオフ動作を行う。そして、図５〜図１０からも明らかなように、それぞれの第１の電圧と第２の電圧との間の電圧差は、直流電源直列回路３０の正電圧Ｖｐおよび負電圧Ｖｎの大きさに比べて小さい。

したがって、スイッチング素子Ｓ１〜Ｓ６がターンオンおよびターンオフするときに発生するスイッチング損失は、図１８に示したインバータ回路４のスイッチング素子が発生するスイッチング損失に比べて小さくなる。同様に、双方向スイッチ素子Ｓ１〜Ｓ６がターンオンおよびターンオフするときに発生するスイッチング損失は、図１８に示したインバータ回路４のスイッチング素子が発生するスイッチング損失に比べて小さくなる。

すなわち、インバータ回路４２〜４４の制御周波数がインバータ回路４の制御周波数と同じ場合、インバータ回路４２〜４４は、図１８のインバータ回路４で構成する場合に比べて、スイッチング損失を低減することができる。

特に、交流出力電圧Ｖｕ，Ｖｗ，Ｖｖを、それぞれ三相交流電源１１の電圧Ｖｒ，Ｖｔ，Ｖｓに同期させるのが好適である。交流出力電圧Ｖｕ，Ｖｗ，Ｖｖを三相交流電源１１の電圧Ｖｒ，Ｖｔ，Ｖｓに同期させれば、スイッチング素子Ｑ１〜Ｑ６および双方向スイッチ素子Ｓ１〜Ｓ６に印加される電圧をより小さくすることができる。その結果、これらの素子で発生するスイッチング損失をさらに低減することができる。

また、交流出力電圧Ｖｕ，Ｖｗ，Ｖｖは、それぞれ第１の電圧と第２の電圧との間で変化する。したがって、リアクトルＬｆ１，Ｌｆ２，Ｌｆ３に印加される電圧が小さくなる。その結果、リアクトルＬｆ１，Ｌｆ２，Ｌｆ３に流れるリプル電流が小さくなり、リアクトルＬｆ１，Ｌｆ２，Ｌｆ３の損失（主に鉄損）が小さくなる。したがって、リアクトルＬｆ１，Ｌｆ２，Ｌｆ３の低損失化が可能である。

一方、リプル電流を同じにする場合は、リアクトルＬｆ１，Ｌｆ２，Ｌｆ３のインダクタンス値を小さくすることができる。この場合は、リアクトルＬｆ１，Ｌｆ２，Ｌｆ３の小型化が可能である。

また、インバータ回路４２〜４４は、三相交流電源１１に停電が発生した場合であっても、交流出力電圧Ｖｕ，Ｖｗ，Ｖｖを出力するための制御において、三相交流電源１１の停電を検出するための手段を必要としない。

また、インバータ回路４２〜４４は、起動モードにおける各制御期間で、双方向スイッチ素子Ｓ１，Ｓ２と双方向スイッチ素子Ｓ３，Ｓ４および双方向スイッチ素子Ｓ５，Ｓ６とを、それぞれ相補的にオンオフ動作させる。このとき、インバータ回路４２〜４４は、時間の経過とともに、双方向スイッチ素子Ｓ１のオン時間と双方向スイッチ素子Ｓ３のオン時間と双方向スイッチ素子Ｓ５のオン時間とを漸増し、かつ、双方向スイッチ素子Ｓ２のオン時間と双方向スイッチ素子Ｓ４のオン時間と双方向スイッチ素子Ｓ６のオン時間とを漸減して、いわゆるソフトスタート動作を行う。

この動作により、起動モードにおいて双方向スイッチ素子Ｓ１〜Ｓ６に印加される電圧は、三相交流電源１１の電圧Ｖｒ，Ｖｔ，Ｖｓとなる。したがって、本実施形態のインバータ回路４２〜４４は、起動モードにおいて、双方向スイッチ素子で発生するターンオン損失およびターンオ損失を低減することができる。なお、起動モードにおいて、スイッチング素子で発生する損失はゼロである。

また、起動モードにおける各制御期間で交流出力端子Ｕ−Ｏ間に出力される電圧Ｖｕの変化幅と交流出力端子Ｗ−Ｏ間に出力される電圧Ｖｗの変化幅および交流出力端子Ｖ−Ｏ間に出力される電圧Ｖｖの変化幅は、三相交流電源１１の電圧Ｖｒ、Ｖｔ，Ｖｖの大きさとなる。したがって、本実施形態のインバータ回路４２〜４４は、起動モードにおいて、フィルタ回路５２に流れるリプル電流を低減することができる。

１・・・単相交流電源、１１・・・三相交流電源、２，２１，２２・・・コンデンサ、３，３１・・・コンバータ回路、３０・・・直流電源直列回路、３２・・・３レベル整流器、４，４０〜４４・・・インバータ回路、５，５１・・・フィルタ回路、６，６１・・・負荷、２００，２１０，２２０・・・制御回路、３０１〜３０３，４０１，４０２・・・電圧検出器。

Claims (8)

1. 第１の直流電源と第２の直流電源との直列接続点を中性点端子として、この中性点端子の電位を基準とするゼロ電圧，前記第１の直流電源の正電圧，前記第２の直流電源の負電圧および一端が前記中性点端子に接続される単相交流電源の電圧からなる４レベルの電圧を入力とし、
   負荷に対して所定の電圧を供給している定常動作時において、交流出力電圧の周期と同期しているかまたは非同期の制御期間のそれぞれで、第１の交流出力端子と前記中性点端子に接続された第２の交流出力端子との間に、前記４レベルの電圧の中から選択した第１と第２の電圧を相補的に出力する定常モードと、
   前記交流出力電圧をゼロから所定の電圧まで立ち上げる起動時において、前記制御期間のそれぞれで、前記４レベルの電圧のうち前記交流電源の電圧を第１の電圧とし、前記ゼロ電圧を第２の電圧として、前記第１の交流出力端子と前記第２の交流出力端子との間に、前記第１と第２の電圧とを相補的に出力する起動モードと、
   を備えることを特徴とするインバータ回路。
2. 前記起動モードにおける前記交流出力電圧は、前記交流電源の電圧に同期し、かつ、時間の経過とともにゼロから所定の電圧まで立ち上がる交流電圧指令に基づいて出力される電圧であることを特徴とする請求項１に記載のインバータ回路。
3. 前記起動モードにおける前記制御期間のそれぞれで、前記交流電源の電圧の出力時間は、前記交流電源の電圧に対する前記交流電圧指令の比率に対応する時間であることを特徴とする請求項２に記載のインバータ回路。
4. 前記起動モードにおける前記制御期間のそれぞれで、前記第１の交流出力端子に出力される電圧の平均値は、前記交流電圧指令の平均値に等しいことを特徴とする請求項２に記載のインバータ回路。
5. 前記インバータ回路は、
   前記第１の直流電源の正側端子に接続される正側スイッチング素子と前記第２の直流電源の負側端子に接続される負側スイッチング素子とを直列接続してなり、その直列接続点が第１の交流出力端子に接続されるスイッチング素子直列回路と、
   前記第１の交流出力端子と前記交流電源の第１の端子との間に接続される第１の双方向スイッチ素子と、
   前記第１の交流出力端子と前記中性点端子との間に接続される第２の双方向スイッチ素子と、
   を備え、
   前記起動モードのそれぞれの制御期間で第１と第２の双方向スイッチ素子が相補的にオンオフ動作することを特徴とする請求項１乃至請求項４のいずれか１項に記載のインバータ回路。
6. 前記起動モードにおいて前記交流電源の電圧と前記交流出力電圧の基本波成分との偏差が予め定められた範囲内に入った後は、その動作が前記起動モードから前記定常モードに移行することを特徴とする請求項５に記載のインバータ回路。
7. 請求項６に記載のインバータ回路を２組備え、この２組のインバータ回路を用いて、三相交流電源と三相負荷との間をＶ結線接続したことを特徴とする三相インバータ回路。
8. 請求項６に記載のインバータ回路を３組備え、この３組のインバータ回路を用いて、三相交流電源と三相負荷との間をＹ結線接続したことを特徴とする三相インバータ回路。

Images