JP2013221907A5

JP2013221907A5 -

Info

Publication number: JP2013221907A5
Application number: JP2012095353A
Authority: JP
Filing date: 2012-04-19
Publication date: 2015-05-14
Anticipated expiration: 2032-04-19

Description

本発明の一実施形態に係る検出回路の回路図である。図１に示す検出回路の動作を示すタイミングチャートである。本発明の他の実施形態に係る検出回路の回路図である。図３に示す検出回路の動作を示すタイミングチャートである。２つのＰ型トランジスターを備えたソースフォロワー回路と基準電圧生成回路を備えた本発明のさらに他の実施形態に係る検出回路の回路図である。図６（Ａ）（Ｂ）はセンサーデバイスの構成図である。増幅回路を備えた１本の列線に接続される複数の画素回路を示すブロック図である。増幅回路を示す回路図である。センサーデバイスのタイミングチャートである。複数の画素回路に対して一つの第１スイッチング素子を共用する変形例の回路図である。電子機器のブロック図である。テラヘルツカメラを含む体温測定装置（電子機器）を示す図である。テラヘルツカメラの斜視図である。テラヘルツカメラのブロック図である。

特に、第１スイッチング素子４が図２の時刻ｔ１にてオンされて遮断解除されたときに発生するノイズが問題となる。ソースフォロワー回路３が動作状態となり、ノイズが重畳された電荷に基づく検出信号ＳＤが、ソースフォロワー回路３のトランジスターＴＮのゲートに供給された状態で検出動作が実施されてしまうからである。従って、本実施形態では、図２に示すように、時刻ｔ１にて信号ＸＯＮをＬＯＷにして第１スイッチング素子４により遮断解除する時には、第２スイッチング素子５のゲートに供給される信号ＣＮＣＴをＬＯＷとして、第２スイッチング素子５により焦電素子２とトランジスターＴＮのゲートとの接続を遮断している。

図４は、図３に示す画素回路１Ｂのタイミングチャートであり、信号ＸＯＮのＬＯＷ期間ｔ１−ｔ６と、信号ＣＮＣＴのＨＩＧＨ期間ｔ３−ｔ５は、図２と同様に設定されている。

放電スイッチ６による放電動作は、図４に示す時刻ｔ１の前から実施され、時刻ｔ１と時刻ｔ３との間の時刻ｔ２に終了させることができる。つまり、放電スイッチ６による放電動作は、第１スイッチング素子４がトランジスターＴＮに流れる電流の遮断を解除する時（図４の時刻ｔ１）の後であって、かつ、第２スイッチング素子５が焦電素子２とトランジスターＴＮのゲートとの接続の遮断を解除する時（図４の時刻ｔ３）よりも前の時刻ｔ２に終了させることができる。

Ｐ型トランジスターＴＰ１とＴＰ２とは、そのゲート長及びゲート幅の両方を同一にして、Ｐ型トランジスターＴＰ１、ＴＰ２のしきい値電圧等の素子特性を近づけることが可能になる。こうして、製造プロセス変動等に起因する出力電圧Ｖｏの変動を抑制できる。

一方、トランジスターＴＰ１はトランジスターＴＰ２に直列接続されているため、ＴＰ１には同じ電流が流れる。そしてトランジスターＴＰ１の基板電位は、トランジスターＴＰ２と同様にソース電位に設定されている。従って、トランジスターＴＰ１のしきい値電圧とトランジスターＴＰ２のしきい値電圧を等しくできる。更にトランジスターＴＰ１は飽和領域で動作し、トランジスターＴＰ１とＴＰ２が同一のトランジスタサイズ（ゲート幅、ゲート長が同一）であるとすると、ＴＰ１のゲート・ソース間電圧は、ＴＰ２のゲート・ソース間電圧であるＶｃｃ／２とほぼ同じ電圧になる。また、トランジスターＴＰ１のゲートは第２スイッチング素子５を介して焦電素子２に接続され、ＴＰ１のゲートのノードＮＤとＧＮＤの間には焦電素子１０の抵抗ＲＰが存在するため、ノードＮＤは定常的にはほぼ０Ｖに設定される。より正確には、放電スイッチ６がオンしているときにはノードＮＤは０Ｖであり、第２スイッチング素子５を介して焦電素子２がノードＮＤと接続された場合も、焦電素子２に蓄積された電荷は非常に小さいので、それが充電されたノードＮＤの電位はほぼ０Ｖである。従って、トランジスターＴＰ１のソースノードである検出回路の出力ノードＮＱの電圧Ｖｏは、定常的にはＶｃｃ／２とほぼ同じ電圧に設定される。

センサーアレイ１０１（焦点面アレイ）には、複数の行線（ワード線、走査線）ＷＬと複数の列線（データ線）ＤＬとが設けられる。なお、図１、図３及び図５に示す信号ＸＯＮ、ＣＮＣＴ及びＲＳＴの信号線は、図６（Ａ）（Ｂ）では省略されている。

画素駆動回路１３０は、図１、図３及び図５に示す信号ＸＯＮ、ＣＮＣＴ及びＲＳＴの信号線を駆動する。

一水平走査期間（１Ｈ）は一垂直期間（１Ｖ）に含まれるので図６（Ａ）のセンサーアレイ１０１に光が入射されており、しかも一水平走査期間（１Ｈ）中では対応する画素回路１の画素選択スイッチＳＷ１がオンされて、出力電圧ＶＯを対応する列線ＤＬ０に出力することができる。

ここで、信号ＸＯＮは例えば水平走査信号ＷＬの反転信号とすることができる。また、アンプスイッチＡＳＷのオフ期間の開始時期は、信号ＣＮＣＴがＨＩＧＨとなる時刻ｔ３の後に設定され、アンプスイッチＡＳＷのオフ期間の終了時期は、信号ＣＮＣＴのＨＩＧＨ期間が終了する時刻ｔ５と一致させることができる。

図９に示すように、アンプスイッチＡＳＷは、一水平走査期間（１Ｈ）内であって放電スイッチ６がオンされる前にオフされる。信号ＣＮＣＴがＨＩＧＨとなって第２スイッチング素子５がオンしてから放電スイッチ６がオンされるまでの第１期間Ｔ１に、焦電素子２に電荷がチャージされた光照射後の焦電流を反映した電圧が出力される。その後放電スイッチ６がオンされた後の第２期間Ｔ２では照射前の焦電流を反映した電圧が出力される。図８に示すアンプＯＰは、上述した第１，第２期間Ｔ１＋Ｔ２ではアンプスイッチＡＳＷがオフとなって動作状態であり、この期間の途中にて放電スイッチ６がオンされる。アンプＯＰは第１期間Ｔ１での光照射時の焦電流に伴う電圧と第２期間Ｔ２での光照射前の焦電流に伴う電圧との差分（電圧変化）ΔＶ１を増幅する。

Claims

焦電素子と、
前記焦電素子からの検出信号がゲートに入力されるトランジスターを含むソースフォロワー回路と、
前記トランジスターに流れる電流を遮断する第１スイッチング素子と、
前記焦電素子と前記トランジスターのゲートとの接続を遮断する第２スイッチング素子と、
を有することを特徴とする検出回路。
請求項１において、
前記第１スイッチング素子が前記トランジスターに流れる電流の遮断を解除する前に、前記第２スイッチング素子が前記焦電素子と前記トランジスターのゲートとの接続を遮断することを特徴とする検出回路。
請求項２において、
前記第２スイッチング素子と前記トランジスターのゲートとを接続する配線の電荷を放電させる放電スイッチをさらに有することを特徴とする検出回路。
請求項３において、
前記第１スイッチング素子が前記トランジスターに流れる電流の遮断を解除する後であって、かつ、前記第２スイッチング素子が前記焦電素子と前記トランジスターのゲートとの接続の遮断を解除する前に、前記放電スイッチによる放電が終了することを特徴とする検出回路。
請求項４において、
前記第２スイッチング素子により前記ゲートと前記焦電素子との接続が解除される前に、前記放電スイッチが放電動作を開始することを特徴とする検出回路。
請求項１乃至５のいずれか１項において、
前記ソースフォロア回路は、
前記検出回路の出力ノードと低電位電源ノードとの間に設けられ、前記焦電素子からの検出信号がゲートに入力される第１のＰ型トランジスターと、
高電位電源ノードと前記出力ノードとの間に設けられ、ゲートが基準電圧に設定される第２のＰ型トランジスターと、
を有することを特徴とする検出回路。
請求項６において、
前記第２のＰ型トランジスターのゲートに前記基準電圧を供給する基準電圧生成回路がさらに設けられ、
前記基準電圧生成回路は、前記高電位電源ノードと前記低電位電源ノードとの間に直列接続された第３のＰ型トランジスターと第４のＰ型トランジスターとを有し、
前記低電位電源ノードがドレインに接続された前記第３のＰ型トランジスターのソースと、前記高電位電源ノードがソースに接続された前記第４のＰ型トランジスターのドレインとの接続ノードが、前記基準電圧発生回路の出力ノードとされ、
前記第３のＰ型トランジスターは、前記低電位電源ノードがゲートに接続され、
前記第４のＰ型トランジスターは、前記基準電圧発生回路の出力ノードがゲートに接続されることを特徴とする検出回路。
請求項７において、
前記第１スイッチング素子は、前記第１のＰ型トランジスター及び前記第２のＰ型トランジスターに流れる電流を遮断する第５のＰ型トランジスターであり、
前記基準電圧生成回路は、前記第３のＰ型トランジスター及び前記第４のＰ型トランジスターに流れる電流を遮断する第６のＰ型トランジスターを有し、
前記第５のＰ型トランジスター及び前記第６のＰ型トランジスターのゲートに同一信号が供給されることを特徴とする検出回路。
請求項１乃至８のいずれか１項に記載の検出回路を含むことを特徴とするセンサーデバイス。
複数の行線と、
複数の列線と、
前記複数の行線と前記複数の列線の各１本に接続される複数の画素回路と、
を有し、
前記複数の画素回路の各々は、
焦電素子と、
前記焦電素子からの検出信号がゲートに入力されるトランジスターを含むソースフォロワー回路と、
前記トランジスターに流れる電流を遮断する第１スイッチング素子と、
前記第１スイッチング素子が前記トランジスターに流れる電流の遮断を解除する前に、前記焦電素子と前記トランジスターのゲートとの間を遮断する第２スイッチング素子と、
前記複数の行線の１本が駆動される期間に、前記焦電素子の電荷の変化に基づく信号を、前記複数の列線の１本に供給する画素選択スイッチと、
前記第２スイッチング素子と前記トランジスターのゲートとを接続する配線の電荷を放電させる放電スイッチと、
を含み、
駆動された前記１本の行線に接続された画素回路では、前記第１スイッチング素子が前記トランジスターに流れる電流の遮断を解除した後であって、かつ、前記第２スイッチング素子が前記焦電素子と前記トランジスターのゲートとの接続の遮断を解除する前に、前記放電スイッチによる放電を終了することを特徴とするセンサーデバイス。
請求項１０において、
前記第１スイッチング素子は、前記１本の行線に接続された画素回路に共用されることを特徴とするセンサーデバイス。
請求項１乃至８のいずれか１項に記載の検出回路を含むことを特徴とする電子機器。
請求項９乃至１１のいずれか１項に記載のセンサーデバイスを含むことを特徴とする電子機器。