JP2013219269A - 半導体装置の特性評価装置 - Google Patents

半導体装置の特性評価装置 Download PDF

Info

Publication number
JP2013219269A
JP2013219269A JP2012090091A JP2012090091A JP2013219269A JP 2013219269 A JP2013219269 A JP 2013219269A JP 2012090091 A JP2012090091 A JP 2012090091A JP 2012090091 A JP2012090091 A JP 2012090091A JP 2013219269 A JP2013219269 A JP 2013219269A
Authority
JP
Japan
Prior art keywords
wafer
stage
electrode
back surface
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012090091A
Other languages
English (en)
Other versions
JP5836872B2 (ja
Inventor
Masayoshi Hirao
柾宜 平尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012090091A priority Critical patent/JP5836872B2/ja
Publication of JP2013219269A publication Critical patent/JP2013219269A/ja
Application granted granted Critical
Publication of JP5836872B2 publication Critical patent/JP5836872B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】本発明は、これらの問題を解決するためになされたものであり、ダメージや測定誤差を生じさせずにウエハ状態で大電流を測定することが可能な半導体装置の特性評価装置を提供することを目的とする。
【解決手段】本発明による半導体装置の特性評価装置は、ウエハ5を外周部で固定し水平方向に移動可能な固定部11と、固定装置11に固定されたウエハ5の一面側に上下移動自在に配置されるプローブカード6aと、固定装置11に固定されたウエハ5の他面側に上下移動自在に配置され、少なくとも1つ以上の電極16が表出するように絶縁物で被覆されたステージ15とを備え、電極16は、ウエハ5に形成されるチップサイズよりも小さいことを特徴とする。
【選択図】図1

Description

本発明は、半導体装置の特性評価装置に関し、特に、パワーデバイス等の電気的特性をウエハ状態で評価するためのプローバに関する。
ウエハ状態でチップの電気的特性を評価する場合には、ウエハプローバが使用される。ウエハプローバには、チャックトップステージタイプのプローバと、ダブルサイドプローバとの2種類がある。
チャックトップステージタイプのプローバは、円盤状のステージと、プローブピンとを備えている。また、ウエハは、ステージ上に載置される。ウエハの裏面には金等の導電性の物質が蒸着されており、ステージの表面も導電性である。また、ステージは、ケーブルを介して測定回路に接続されており、ステージにウエハを載置した場合には、ウエハの裏面は測定回路に電気的に接続される。また、ウエハの表面にはプローブピンが接触可能であり、プローブピンはケーブルを介して測定回路に電気的に接続される。
上記のチャックトップステージタイプのプローバは、大電流特性が測定できないという問題があった。
一方、ダブルサイドプローバは、ウエハ状態でチップの大電流特性の測定を行うことができる(例えば、特許文献1参照)。ダブルサイドプローバは、ウエハの外周部を固定する固定装置と、ウエハの表面をプロービングするプローブピンと、ウエハの裏面をプロービングするプローブピンとを備えている。各プローブピンは、ケーブルを介して測定回路に接続されており、ウエハと測定回路とは電気的に接続されている。
特開2004−273985号公報
上記のダブルサイドプローバは、測定の際に、ウエハの裏面にピンポイントで圧力がかかるため、ウエハの裏面にキズが付くといった問題があった。また、上側のプローブピンの圧力が付与されるポイントと、下側のプローブピンの圧力が付与されるポイントとのずれがある場合には、ウエハに応力が付与されるためウエハへのダメージや応力による測定誤差が起きる可能性がある。
本発明は、これらの問題を解決するためになされたものであり、ダメージや測定誤差を生じさせずにウエハ状態で大電流を測定することが可能な半導体装置の特性評価装置を提供することを目的とする。
上記の課題を解決するために、本発明による半導体装置の特性評価装置は、ウエハを外周部で固定し水平方向に移動可能な固定部と、固定部に固定されたウエハの一面側に上下移動自在に配置されるプローバと、固定部に固定されたウエハの他面側に上下移動自在に配置され、少なくとも1つ以上の電極が表出するように絶縁物で被覆されたステージとを備え、電極は、ウエハに形成されるチップサイズよりも小さいことを特徴とする。
本発明によると、ウエハを外周部で固定し水平方向に移動可能な固定部と、固定部に固定されたウエハの一面側に上下移動自在に配置されるプローバと、固定部に固定されたウエハの他面側に上下移動自在に配置され、少なくとも1つ以上の電極が表出するように絶縁物で被覆されたステージとを備え、電極は、ウエハに形成されるチップサイズよりも小さいことを特徴とするため、ダメージや測定誤差を生じさせずにウエハ状態で大電流を測定することが可能となる。
本発明の実施の形態1による半導体装置の特性評価装置の構成の一例を示す図である。 本発明の実施の形態1によるステージの一例を示す斜視図である。 本発明の実施の形態1による図2に示すステージの上面図である。 本発明の実施の形態1による図2に示すステージの側面図である。 本発明の実施の形態2によるステージの一例を示す斜視図である。 本発明の実施の形態3によるステージの一例を示す斜視図である。 本発明の実施の形態3による図6に示すステージの上面図である。 本発明の実施の形態4によるステージの一例を示す斜視図である。 本発明の実施の形態4による図8に示すステージの上面図である。 本発明の実施の形態4によるステージの一例を示す斜視図である。 本発明の実施の形態4による図10に示すステージの上面図である。 本発明の実施の形態5によるステージの一例を示す斜視図である。 本発明の実施の形態6によるステージの一例を示す斜視図である。 本発明の実施の形態6による図13に示すステージの側面図である。 前提技術によるチャックトップステージタイプのプローバのステージの上面図である。 前提技術による図15に示すステージを備えるプローバの構成の一例を示す図である。 前提技術によるダブルサイドプローバの構成の一例を示す図である。
本発明の実施の形態について、図面に基づいて以下に説明する。
まず、本発明の前提となる前提技術について説明する。
<前提技術>
上述の通り、ウエハ状態でチップの電気的特性を評価するウエハプローバには、チャックトップステージタイプのプローバと、ダブルサイドプローバとの2種類がある。以下、それぞれのプローバについて詳細を説明する。
まず、チャックトップステージタイプのプローバについて説明する。
図15は、前提技術によるチャックトップステージタイプのプローバのステージの上面図である。また、図16は、前提技術による図15に示すステージを備えるプローバの構成の一例を示す図である。
図15および図16に示すように、チャックトップステージタイプのプローバは、円盤状のステージ1と、プローブカード6aに固定されたプローブピン8aとを備えている。
ウエハ5は、ステージ1上に載置され真空で吸着される。ウエハ5上に形成される素子が、例えばパワーデバイス等の縦型素子である場合には、主電極の一方がウエハ5の表面に形成され、他方がウエハ5の裏面に形成される。ウエハ5の裏面には、金等の導電性の物質が蒸着されている。また、ステージ1の表面も導電性である。
ステージ1は、配線接続端子4に接続されたケーブル7を介して測定回路に接続されており、ステージ1にウエハ5を載置して固定した場合には、ウエハ5の裏面は測定回路に電気的に接続される。また、ウエハ5の表面には、プローブカード6aで固定されたプローブピン8aが接触する。プローブピン8aは、ケーブル7を介して測定回路に電気的に接続されている。なお、差込口9は、測定回路(図示せず)と電気的に接続されており、当該差込口9にはケーブル7の端部に形成されたコネクタ電極部10が差し込まれている。
上記の構成において測定を行う際には、所望のチップの真上にプローブピン8aが位置するようにステージ1を平行移動させる。次に、ステージ1を上昇させてウエハ5上のチップにプローブピン8aを接触させる。上記の通り、プローブピン8aと測定回路とは電気的に接続されているため、このときチップと測定回路とはプローブピン8aを介して電気的に接続されることになる。
しかし、上記のチャックトップステージタイプのプローバには、大電流特性が測定できないという問題がある。
具体的には、ウエハ5をステージ1の表面に載置して固定する場合において、ステージ1の表面に形成された孔3や溝2によって真空引きを行い、ウエハ5の裏面をステージ1の表面に真空吸着させている。上記の通り、ウエハ5の裏面は導電性であり、ステージ1も導電性であるため、ステージ1の表面とウエハ5の裏面とは電気的にコンタクトしている。しかし、ステージ1の表面とウエハ5の裏面とは、はんだ等で完全に密着しているわけではないため、ステージ1の表面とウエハ5の裏面とのコンタクト箇所には、電気的なコンタクトが強い箇所と弱い箇所とが現れる。従って、例えば、ウエハ5の裏面からその表面へ向かう向きに電流を流す場合には、単純に測定するチップの直下の部分からチップに電流が流れ込むのではなく、ウエハ5の表面のプロービングしているチップの近傍でコンタクトのより強い箇所から電流が流れだし、ウエハ5の裏面(裏面をコーティングしている金属部)を迂回してチップの直下まで流れ、その後チップ内部に流れ込む。従って、電流がウエハ5の裏面を迂回するため、その部分で電圧降下が発生して測定誤差が大きくなる。特に、ステージ1の表面に汚れやキズがある場合等には、上記の現象が顕著に現れて測定データの再現性が低くなってしまう。
上記より、チャックトップステージタイプのプローバでは、大電流を用いてオン特性の測定を行う場合において、測定精度が低くなってしまうという問題があった。
次に、ダブルサイドプローバについて説明する。
図17は、前提技術によるダブルサイドプローバの構成の一例を示す図である。
図17に示すように、ダブルサイドプローバは、ウエハ5の外周部を固定する固定装置11と、ウエハ5の表面側(チップの表面側)をプロービングするプローブピン8aを有するアーム12と、ウエハ5の裏面側(チップの裏面側)をプロービングするプローブピン8bを有するアーム13とを備えている。
固定装置11は、ウエハ5の外周部のみを上下(ウエハの表面側と裏面側)から挟むことによって固定している。すなわち、ウエハ5の外周部以外は、表面および裏面が露出した状態となっている。また、固定装置11は、梁14にて保持されており、梁14の固定装置11とは反対側は駆動装置(図示せず)に接続されている。梁14が駆動装置によって水平方向に移動することに連動して、ウエハ5も水平方向に移動する。
上記の構成において測定を行う際には、所望のチップの表面と裏面とに各プローブピン8a、8bの先端が来るようにウエハ5を平行移動させた後、アーム12を下げてプローブピン8aの先端をウエハ5の表面に接触させ、アーム13を上げてプローブピン8bの先端をウエハ5の裏面に接触させる。各プローブピン8a、8bは、ケーブル7を介して測定回路(図示せず)に接続されているため、ウエハ5と測定回路とは電気的に接続された状態となる。
このように、上記のダブルサイドプローバによれば、プローブピン8bから測定対象となるチップの直下から電流を流すことができる。従って、上述のチャックトップステージタイプのプローバにて生じるような電流の迂回による不具合が起きることなく、大電流の場合であっても正確に測定できるという利点がある。
しかし、上記のダブルサイドプローバでは、測定の際に、ウエハ5にピンポイントで圧力がかかるため、ウエハ5の裏面(チップの裏面)にキズが付くという問題点がある。すなわち、チップの裏面は、金等の柔らかい金属でコーティングされているためキズが付きやすい。また、チップの裏面にキズが付くと、アセンブリ工程にてチップの裏面にはんだ付けを行う際にボイド不具合や信頼性不具合を引き起こす要因となる。
また、プローブピン8aのウエハ5に対して圧力が付与されるポイントと、プローブピン8bのウエハ5に対して圧力が付与されるポイントとのずれがあった場合には、ウエハ5に応力が付与されるためウエハ5に対するダメージや応力による測定誤差が起きる可能性がある。
また、このような測定誤差の発生を防ぐためには、プローブカード6aに合ったプローブカード6bが必要となる。各品種(製品)ごとに対応するチップのパターンが異なるため、全品種ごとにプローブカード6aが必要となるが、当該プローブカード6aに合ったプローブカード6bも必要となり、プローブカード6bの作成費用や管理費用を要するという問題がある。
また、プローブピン8a、8bの圧力が付与されるポイントがウエハ5の表面と裏面とで同じ場合であっても、プローブピン8aのウエハ5に対して付与される圧力と、プローブピン8bのウエハ5に対して付与される圧力とが異なる場合は、上記と同様にウエハ5に対する応力が異なる。従って、プローブカード6a、6bのいずれかのプローブピン8a、8bのバネが劣化した場合であっても、ウエハ5に対するダメージや応力による測定誤差が発生する可能性がある。
上記より、従来のダブルサイドプローバでは、ウエハの裏面に対するキズ、応力によるウエハへのダメージや測定誤差、プローブカードの維持・管理面で問題があった。
本発明は、これらの問題を解決するためになされたものであり、以下に詳細を説明する。
<実施の形態1>
上記の前提技術によるダブルサイドプローバにおける不具合は、ピンポイントでウエハの裏面に圧力が付与されることによって生じる。従って、ダブルサイドプローバのメリット(例えば、大電流でも正確に測定可能)を保持しつつ、ウエハに対するキズやダメージ等の不具合を解消するためには、ウエハの裏面に対する応力を面で付与されるようにし、かつ、電気的接触をピンポイントでできるようにすればよい。そのようにすれば、ウエハの裏面に対して面で圧力が付与されるためチップにキズが付くことを防止し、ウエハの裏面に対して電極をピンポイントで電気的接触させるため、従来のダブルサイドプローバと同様に電流の回り込みを防止して精度良く測定することができる。以下、本実施の形態1による半導体装置の特性評価装置の具体的な構成および動作について説明する。
図1は、本発明の実施の形態1による半導体装置の特性評価装置の構成の一例を示す図である。また、図2は、本実施の形態1によるステージ15の一例を示す斜視図である。また、図3は、図2に示すステージ15の上面図である。また、図4は、図2に示すステージ15の側面図である。
図1〜4に示すように、本実施の形態1による半導体装置の特性評価装置(以下、単に特性評価装置とも称する)は、ウエハ5よりも十分に小さいサイズであって絶縁素材(絶縁物)で形成されたステージ15を備えることを特徴としている。また、ステージ15の表面には、ウエハ5に形成されるチップのサイズよりも十分に小さい電極16が表出するように形成されている。その他の構成は、上述の前提技術によるダブルサイドプローバ(図17参照)と同様である。すなわち、前提技術によるダブルサイドプローバにおいて、プローブピン8bが設置されたプローブカード6bを図1に示すステージ15に置き換えれば、本実施の形態1による特性評価装置となる。図1において、ステージ15の電極16は、プローブピン8aの直下に位置する(プローブピン8aと電極16とが対向する位置となる)ように設置されている。
このように、本実施の形態1による特性評価装置は、ウエハ5を外周部で固定し、水平方向に移動可能な固定装置11(固定部)と、固定装置11に固定されたウエハ5の一面側に上下移動自在に配置されるプローブカード6a(プローバ)と、固定装置11に固定されたウエハ5の他面側に上下移動自在に配置され、少なくとも1つ以上の電極16が表出するように絶縁物で被覆されたステージ15とを備えている。
電極16は、ステージ15の裏面側に突出して設けられた配線接続端子4と電気的に接続されている。また、配線接続端子4は、ケーブル7を介して測定回路(図示せず)に対して電気的に接続されている。すなわち、電極16は、測定回路に対して電気的に接続されている。
上記の構成において測定を行う際には、アーム12を下げる(ウエハ5に向かって移動させる)ことによってプローブピン8aをウエハ5上のチップの表面に接触させる。また、アーム13を上げる(ウエハ5に向かって移動させる)ことによって、ステージ15の電極16をプロービングの対象となるチップの直下(チップの裏面)に接触させる。このとき、ステージ15の表面もウエハ5の裏面に接触するが、ステージ15は絶縁素材で形成されているため、電流は電極16のみから流れる。従って、プロービングの対象となるチップの直下(裏面)に対してピンポイントで電流を流すことができ、大電流測定を精度良く行うことが可能となる。
以上のことから、本実施の形態1によれば、プロービングする際に、ウエハ5の裏面に対する圧力が、ピンポイント(点)ではなく面で付与されるためチップにキズが付かず、ウエハ5に応力も付与されない。また、電極16がプロービングの対象となるチップの直下にピンポイントで接触するため電流の迂回による不具合が起きず、大電流を流すことができる。さらに、ステージ15や電極16は、従来のプローブカードと異なり構造が簡単であり、磨耗や劣化を気にする必要がないため、測定不具合などのトラブルを抑制することができる。また、ステージ15や電極16は、品種ごとの交換の必要がないため、ウエハテストの作業効率を向上させることができる。すなわち、ダメージや測定誤差を生じさせずにウエハ状態で大電流を測定することが可能となる。
なお、実施の形態1では、図1に示すように、プローブカード6aをウエハ5の上側に、ステージ15をウエハ5の下側に配置した場合について説明したが、ステージ15をウエハ5の上側に、プローブカード6aをウエハ5の下側に配置した場合であっても上記と同様の効果が得られる。
<実施の形態2>
図5は、本発明の実施の形態2によるステージ15の一例を示す斜視図である。図5に示すように、本実施の形態2では、ステージ15に、ウエハ5に電流を印加するフォース用電極(フォース電極)と、ウエハ5の電圧を測定するセンス用電極(センス電極)とを形成することを特徴としている。その他の構成および動作は、実施の形態1と同様であるため、ここでは説明を省略する。
図5に示すように、ステージ15には2つの電極16が形成されているが、いずれの電極16がフォース用電極またはセンス用電極であってもよい。また、2つの電極16は、互いに電気的に絶縁されている。両電極16は、それぞれステージ15の裏面側に突出して設けられた配線接続用端子4と電気的に接続されており、フォース用電極16を測定回路のフォース端子に、センス用電極16を測定回路のセンス端子に接続することによってケルビン測定が可能となる。
以上のことから、本実施の形態2によれば、ステージ15にフォース用電極およびセンス用電極を設けることによってケルビン測定が可能となり、より正確に測定することができる。
<実施の形態3>
図6は、本発明の実施の形態3によるステージ15の一例を示す斜視図である。また、図7は、図6に示すステージ15の上面図である。図6,7に示すように、本実施の形態3では、ステージ15の表面に真空溝2および真空孔3を設けることを特徴としている。その他の構成および動作は、実施の形態1と同様であるため、ここでは説明を省略する。
図6,7に示すように、ステージ15の表面には、真空溝2が設けられており、当該真空溝2の任意の箇所に真空孔3が設けられている。真空孔3は、真空ケーブル(図示せず)を介して外部の真空ポンプ(図示せず)と接続されている。
電極16をウエハ5の裏面に接触させる際において、真空ポンプを駆動させ、真空孔3および真空溝2を真空引きして真空状態にすることによって、ステージ15とウエハ5とを真空で吸着させる。
以上のことから、本実施の形態3によれば、ステージ15とウエハ5とを真空で吸着させることによって、ステージ15とウエハ5とのコンタクトをより強くすることができるため、ウエハ5の裏面と電極16との接触抵抗を小さくさせることが可能となる。
<実施の形態4>
本発明の実施の形態4では、電極16に真空溝2または真空孔3を設けることを特徴としている。その他の構成および動作は、実施の形態1と同様であるため、ここでは説明を省略する。
図8は、本実施の形態4によるステージ15の一例を示す斜視図である。また、図9は、図8に示すステージの上面図である。
図8,9に示すように、ステージ15の表面に形成された真空溝2は、電極16にもつながっている(すなわち、電極16には真空溝2が形成されている)。
電極16をウエハ5の裏面に接触させる際において、真空ポンプを駆動させ、真空孔3および真空溝2を真空引きして真空状態にすることによって、ステージ15とウエハ5とを真空で吸着させる。その際、ステージ15だけでなく電極16によってもウエハ5を吸着させることができる。
図10は、本実施の形態4によるステージ15の一例を示す斜視図である。また、図11は、図10に示すステージ15の上面図である。
図10,11に示すように、電極16の表面には、真空孔3が設けられている。
電極16をウエハ5の裏面に接触させる際において、真空ポンプを駆動させ、真空孔3を真空引きして真空状態にすることによって、ステージ15とウエハ5とを真空で吸着させる。その際、電極16によって直接ウエハ5の裏面を吸着することができるため、電極16とウエハ5の裏面との接触抵抗を軽減することができる。
以上のことから、本実施の形態4によれば、電極16の表面に真空溝2または真空孔3を設けることによって、電極16とウエハ5の裏面とを直接吸着させることができるため、ウエハ5の裏面と電極16との接触抵抗を軽減することができる。
なお、本実施の形態4では、電極16の表面に真空溝2または真空孔3のいずれかを設けることについて説明したが、電極16の表面に真空溝および真空孔3の両方を設けるようにしてもよい。この場合、上記の真空溝2を設けることによって得られる効果と、上記の真空孔3を設けることによる効果との両方の効果を得ることができる。
<実施の形態5>
図12は、本発明の実施の形態5によるステージ15の一例を示す斜視図である。図12に示すように、本実施の形態5では、電極16をステージ15の外周部に設けることを特徴としている。その他の構成および動作は、実施の形態1と同様であるため、ここでは説明を省略する。
図12に示すように、ステージ15は、電極16および配線接続端子4を軸に回転可能になっている。
例えば、図2に示すように、ステージ15の中心部に電極16を設けた場合は、電極16がウエハ5の外周部のチップの直下に来たときに、ステージ15の縁部が固定装置11に接触してしまい、ウエハ5の外周部のチップをプロービングできないという不具合が生じる可能性がある。
一方、図12に示すように、電極16をステージ15の外周部に設けた場合は、ウエハ5の外周部のチップをプロービングする際に、ステージ15を回転させることによってステージ15が固定装置11に接触しないようにすることができる。
以上のことから、本実施の形態5によれば、ウエハ5の外周部のチップをプロービングする際にテーブル15を回転させることによって、ステージ15が固定装置11に接触することを避けることができ、電極16をプロービングの対象となるチップの直下に接触させることができる。
<実施の形態6>
図13は、本発明の実施の形態6によるステージ15の一例を示す斜視図である。また、図14は、図13に示すステージ15の側面図である。図13,14に示すように、本実施の形態6では、ステージ15の表面と側面との境界部が曲面であることを特徴としている。その他の構成および動作は、実施の形態1と同様であるため、ここでは説明を省略する。
例えば、図2に示すように、ステージ15の表面と側面との境界部は角になっている。境界部が角になっていると、ステージ15がウエハ5の裏面に対して垂直方向に接触しなかった場合において、角がウエハ5の裏面に接触し、当該裏面にキズが付く可能性がある。
一方、図13,14に示すように、ステージ15の表面と側面との境界部が曲面になっているため上記の角がなく、ステージ15がウエハ5の裏面に対して垂直方向に接触しなかった場合であってもウエハ5の裏面にキズが付くことを防止することができる。
以上のことから、本実施の形態6によれば、ステージ15がウエハ5の裏面に対して垂直方向に接触しなかった場合であってもウエハ5の裏面にキズが付くことを防止することができる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
1 ステージ、2 溝、3 孔、4 配線接続端子、5 ウエハ、6a プローブカード、6b プローブカード、7 ケーブル、8a プローブピン、8b プローブピン、9 コネクタ電極部、10 差込口、11 固定装置、12 アーム、13 アーム、14 梁、15 ステージ、16 電極。

Claims (6)

  1. ウエハを外周部で固定し水平方向に移動可能な固定部と、
    前記固定部に固定された前記ウエハの一面側に上下移動自在に配置されるプローバと、
    前記固定部に固定された前記ウエハの他面側に上下移動自在に配置され、少なくとも1つ以上の電極が表出するように絶縁物で被覆されたステージと、
    を備え、
    前記電極は、前記ウエハに形成されるチップサイズよりも小さいことを特徴とする、半導体装置の特性評価装置。
  2. 前記電極は、
    前記ウエハに電流を印加するフォース電極と、
    前記ウエハの電圧を測定するセンス電極と、
    を備えることを特徴とする、請求項1に記載の半導体装置の特性評価装置。
  3. 前記ステージは、表面に真空吸着用の溝および孔が設けられることを特徴とする、請求項1または2に記載の半導体装置の特性評価装置。
  4. 前記電極は、表面に真空吸着用の溝および孔の少なくとも一方が設けられることを特徴とする、請求項1ないし3のいずれかに記載の半導体装置の特性評価装置。
  5. 前記電極は、前記ステージの外周部に設けられることを特徴とする、請求項1ないし4のいずれかに記載の半導体装置の特性評価装置。
  6. 前記ステージは、表面と側面との境界部が曲面であることを特徴とする、請求項1ないし5のいずれかに記載の半導体装置の特性評価装置。
JP2012090091A 2012-04-11 2012-04-11 半導体装置の特性評価装置 Active JP5836872B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012090091A JP5836872B2 (ja) 2012-04-11 2012-04-11 半導体装置の特性評価装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012090091A JP5836872B2 (ja) 2012-04-11 2012-04-11 半導体装置の特性評価装置

Publications (2)

Publication Number Publication Date
JP2013219269A true JP2013219269A (ja) 2013-10-24
JP5836872B2 JP5836872B2 (ja) 2015-12-24

Family

ID=49591025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012090091A Active JP5836872B2 (ja) 2012-04-11 2012-04-11 半導体装置の特性評価装置

Country Status (1)

Country Link
JP (1) JP5836872B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016082179A (ja) * 2014-10-22 2016-05-16 三菱電機株式会社 半導体評価装置及びその評価方法
KR20170045653A (ko) * 2015-10-19 2017-04-27 한국전기연구원 반도체 웨이퍼 측정 장치
US9972705B2 (en) 2016-06-09 2018-05-15 Denso Corporation Method for manufacturing semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6291438U (ja) * 1985-11-26 1987-06-11
JP2000121666A (ja) * 1998-10-15 2000-04-28 Micronics Japan Co Ltd プローブ及びプローブカード
JP2004273985A (ja) * 2003-03-12 2004-09-30 Mitsubishi Electric Corp 半導体装置の特性評価装置
JP2008139089A (ja) * 2006-11-30 2008-06-19 Optrex Corp 導電検査用プローブピン
JP2009008487A (ja) * 2007-06-27 2009-01-15 Kanai Hiroaki プローブカード用プローブ針

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6291438U (ja) * 1985-11-26 1987-06-11
JP2000121666A (ja) * 1998-10-15 2000-04-28 Micronics Japan Co Ltd プローブ及びプローブカード
JP2004273985A (ja) * 2003-03-12 2004-09-30 Mitsubishi Electric Corp 半導体装置の特性評価装置
JP2008139089A (ja) * 2006-11-30 2008-06-19 Optrex Corp 導電検査用プローブピン
JP2009008487A (ja) * 2007-06-27 2009-01-15 Kanai Hiroaki プローブカード用プローブ針

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016082179A (ja) * 2014-10-22 2016-05-16 三菱電機株式会社 半導体評価装置及びその評価方法
KR20170045653A (ko) * 2015-10-19 2017-04-27 한국전기연구원 반도체 웨이퍼 측정 장치
KR102419083B1 (ko) * 2015-10-19 2022-07-07 한국전기연구원 반도체 웨이퍼 측정 장치
US9972705B2 (en) 2016-06-09 2018-05-15 Denso Corporation Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP5836872B2 (ja) 2015-12-24

Similar Documents

Publication Publication Date Title
JP5016892B2 (ja) 検査装置及び検査方法
JP5296117B2 (ja) プローブ装置
US9500673B2 (en) Electrically conductive kelvin contacts for microcircuit tester
JP5486866B2 (ja) 半導体装置の製造方法
JP5432700B2 (ja) 半導体デバイスの検査装置
JP4387125B2 (ja) 検査方法及び検査装置
JP2015103552A (ja) プローバ
US8988090B2 (en) Electrically conductive kelvin contacts for microcircuit tester
CN108279368A (zh) 测试机台及测试方法
US20130099810A1 (en) Electrically Conductive Kelvin Contacts For Microcircuit Tester
KR100787829B1 (ko) 프로브 카드 테스트 장치 및 테스트 방법
JP2003084047A (ja) 半導体装置の測定用治具
JP5504546B1 (ja) プローバ
JP5836872B2 (ja) 半導体装置の特性評価装置
JP2010025765A (ja) 検査用接触構造体
JP6365953B1 (ja) プローバ
JP2966671B2 (ja) プローブカード
JP2015049137A (ja) 半導体チップ試験装置及び方法
JP2017036997A (ja) 両面回路基板の検査装置及び検査方法
CN109192675B (zh) 封装体检测方法
JP2008292337A (ja) 球状外部電極を有する半導体装置の検査方法
WO2018150478A1 (ja) 基板検査用プローブ、基板検査装置、及びそれらを用いた基板検査方法
CN219936030U (zh) 一种金属基印制板耐电压测试装置
JP2003258044A (ja) プローブカード、プローブ装置、プローブ試験方法及びプローブ針
TWI260416B (en) Coplanar test board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151104

R150 Certificate of patent or registration of utility model

Ref document number: 5836872

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250