JP2013205748A - コレステリック液晶表示装置およびコレステリック液晶表示素子の駆動制御方法 - Google Patents

Abstract

【課題】表示素子の実際の静電容量を、ダミー画素など余分な画素を設けること無しに検出して、検出結果に応じて最適な駆動条件を自動調整する表示装置の実現。
【解決手段】単純マトリクス型のコレステリック液晶表示素子10と、ダイナミック駆動方式で電圧パルスを印加する駆動回路11,12と、表示素子が呈する静電容量を検出する静電容量検出回路13,14,24と、所定の駆動条件で駆動して表示状態を設定した後検出した静電容量に基づいて駆動条件を調整する駆動条件調整回路23,24と、を有し、仮決めした維持期間中のパルス数で、最適な維持電圧を探索して決定した後、決定した維持電圧で、維持期間中のパルス数の最適値を探索して決定するコレステリック液晶表示装置。
【選択図】図１

Description

本発明は、コレステリック液晶表示装置およびコレステリック液晶表示素子の駆動制御方法に関する。

表示素子として、メモリ性を有するコレステリック液晶を用いた表示素子が開発され、電子ペーパー等に応用されている。コレステリック液晶を用いた表示素子は、印加する電場強度の調整により、特定の波長の光を反射するプレーナ状態、光を透過するフォーカルコニック状態、プレーナ状態とフォーカルコニック状態との中間状態をとることができ、各画素の液晶をいずれかの状態に設定して画像を表示する。

液晶表示素子の駆動方法としては、単純マトリクス（パッシブマトリクス）型とアクティブマトリクス型が知られている。コレステリック液晶を利用した表示素子は、製造コスト等の関係で、単純マトリクス型の構成を有し、単純マトリクス駆動方法で駆動されるのが一般的である。単純マトリクス型液晶表示素子は、複数の上側電極が平行に設けられた上側基板と、複数の下側電極が平行に設けられた下側基板と、上側電極と下側電極が直交して対向するように配置した間にコレステリック液晶を封入した液晶層と、を有する。

単純マトリクス駆動方法では、セグメントドライバが上側電極または下側電極の一方を駆動し、コモンドライバが他方を駆動する。ここでは、セグメントドライバが駆動する電極をセグメント電極、コモンドライバが駆動する電極をコモン電極と称する。

単純マトリクス型のコレステリック液晶表示素子の駆動方法には、大別してコンベンショナル駆動方法とダイナミック駆動方法がある。コンベンショナル駆動方法は、精密な階調表示が可能であるが、表示の書き換えに長時間を要するという問題がある。一方、ダイナミック駆動方法は、表示を比較的高速で書き換えることができるが、精密な階調表示が難しいという問題があった。

電子ペーパーは、フィルム基板を用いた難度の高い製造プロセスであること等から、表示素子のコントラスト、明るさ、ガンマ特性などがロット間でバラつきやすい。製造後も、表示素子の長期間の使用により、このような特性の変化が懸念される。このようなバラツキや経年変化があると、同じ駆動条件で表示素子を駆動しても望ましい表示が行えないという問題が発生する。

そこで、表示素子のロット間のバラツキや経年変化を検出し、最適な駆動条件になるように自動調整することが提案されている。
例えば、表示素子に輝度センサを搭載し、実際の表示の状態を検出して所望の表示状態が得られるように調整することが提案されている。しかし、表示素子に輝度センサを搭載するのは、コスト面や外観面から問題があり、特に電子ペーパーのように持ち運びのしやすさを特徴とする反射型表示素子に輝度センサを搭載することは好ましくない。

また、表示中には常時通電を行う表示素子の累積通電時間を測定し、経年変化を予測して補正することも行われる。しかし、電子ペーパーは書き換え時のみ通電し、その通電も不定期に行われるため、累積通電時間を利用した補正は、電子ペーパーに適用できない。

液晶表示素子における駆動は、静電容量を有する各画素を駆動することであり、その駆動条件は静電容量値に応じて決定される。そこで、ダミー画素を設け、ダミー画素の静電容量値を検出して駆動電圧を調整することが提案されている。しかし、ダミー画素の静電容量と実際の表示画素の静電容量は、駆動履歴の相違により適合せず、検出精度が十分でないという問題がある。また、提案の方法では、ダミー画素で構成されるＣＲ発振回路の発振周波数を検出して静電容量値を検出している。この検出方法は、アクティブマトリクス型液晶表示素子に使用される液晶のような比抵抗が高く、容量特性が安定している場合には実用的であるが、電子ペーパーに使用されるメモリ性を有するコレステリック液晶のように、比抵抗が相対的に低く、容量特性が不安定な場合には、発振回路の安定性が不十分で、静電容量を高精度に検出することができない。

また、温度に応じて液晶表示素子の静電容量が変化することが知られている。言い換えれば、温度により静電容量が変化し、それに応じて駆動条件も変化する。そこで、液晶表示素子の静電容量を検出して駆動条件を調整することにより、温度にかかわらず常時良好な表示が得られるようにすることが提案されている。しかしながら、これは温度に応じた調整のみで、バラツキや経年変化は考慮されていない。

特開２００８−０６５０５８号公報 特開昭５２−１４０２９５号公報 米国特許第５４５３８６３号 米国特許第５７４８２７７号

J. Ruth, et.al.: "LOW COST DYNAMIC DRIVE SCHEME FOR REFLECTIVE BISTABLE CHOLESTERIC LIQUID CRYSTAL DISPLAYS", Flat Panel Display ’97.

実施形態によれば、これまでにない方法で、メモリ性を有するコレステリック液晶表示素子のロット間のバラツキや経年変化を検出し、最適な駆動条件になるように自動調整するコレステリック液晶表示装置および駆動制御方法が開示される。

一観点によれば、単純マトリクス型のコレステリック液晶表示素子と、表示データに応じた表示を行うように、コレステリック液晶表示素子にダイナミック駆動方式で電圧パルスを印加する駆動回路と、表示素子が呈する静電容量を検出する静電容量検出回路と、表示素子を所定の駆動条件で駆動して表示状態を設定した後、静電容量検出回路が検出した表示状態を呈する表示素子の静電容量に基づいて、表示素子の駆動条件を調整する駆動条件調整回路と、を有し、駆動条件調整回路は、仮決めした維持期間中のパルス数で、最適な維持電圧を探索して決定した後、決定した維持電圧で、維持期間中のパルス数の最適値を探索して決定する、コレステリック液晶表示装置が提供される。

別の観点によれば、単純マトリクス型のコレステリック液晶表示素子にダイナミック駆動方式で電圧パルスを印加して駆動するコレステリック液晶表示素子の駆動制御方法であって、仮決めした維持期間中のパルス数で、最適な維持電圧を探索して決定した後、決定した維持電圧で、維持期間中のパルス数の最適値を探索して決定し、維持電圧および維持期間中のパルス数の最適値は、少なくとも２つ以上の異なる表示状態において検出した静電容量をコントラスト比に対応付けて、コントラスト比が最大になるように決定されるコレステリック液晶表示素子の駆動制御方法が提供される。

上記の観点によれば、コレステリック表示素子の実際の静電容量を、ダミー画素など余分な画素を設けること無しに検出でき、検出結果に応じて最適な駆動条件を設定し、常時良好な表示を得ることができる。

図１は、実施形態の表示装置の概略構成を示す図である。 図２は、実施形態の表示装置で使用する表示素子の構成を示す図である。 図３は、１枚のパネルの構成を示す図である。 図４は、コレステリック液晶の状態を説明する図である。 図５は、一般的なコレステリック液晶の電圧−反射特性の一例を示している。 図６は、ダイナミック駆動方式（Dynamic Driving Scheme:DDS）における駆動波形を示す図である。 図７は、実施形態において、コモンドライバおよびセグメントドライバが出力する駆動波形を示す図である。 図８は、実施形態において、各画素に印加される電圧波形を示す図である。 図９は、図９は、実施形態の表示装置におけるスキャン動作を説明する図である。 図１０は、“Ｆ”を書き込む様子および各画素に印加される電圧波形の分布を示す図である。 図１１は、ダイナミック駆動方式において、維持（Evolution）」期間のパルス電圧（Evolution電圧）と明るさの関係を示す特性の、表示素子の個体間差の例を示す図である。 図１２は、５個の表示素子のサンプルについて、反射率（明るさ）と静電容量の関係を測定した結果を示す図である。 図１３は、表示素子の静電容量の周波数特性を示す図である。 図１４は、電源部における静電容量検出信号を出力する回路部分、電流センスアンプおよび演算部の構成を示す図である。 図１５は、静電容量検出信号の波形を示す図である。 図１６は、コレステリック液晶のテストセルを用いて、静電容量の検出を実験した結果を示す図である。 図１７は、実施形態の表示装置で、Evolutionパルス数を６０〜１２０の間の複数の異なる値に、Selectionパルスの幅を０．７〜０．８５ｍｓの間の複数の異なる値に設定した上で、Evolution電圧を変化させた時の白黒（オン・オフ）表示のコントラスト比の変化を示す図である。 図１８は、Evolution電圧を最大のコントラスト比が得られる２１．３Ｖ付近の所定値とした上で、Evolutionパルス数およびSelectionパルス幅を変化させた時の白黒表示のコントラスト比の変化を示す図である。 図１９は、実施形態の表示装置における駆動条件の調整処理を示すフローチャートである。 図２０は、三分探索法を説明する図である。

以下、本発明の実施形態について、図面を参照して具体的に説明する。

図１は、実施形態の表示装置の概略構成を示す図である。実施形態の表示装置は、電子ペーパーである。表示素子１０は、表示を書換える時のみ駆動信号が印加され、一旦書換えられた表示は、駆動信号を印加しなくても保持される。

図１に示すように、実施形態の表示装置は、コレステリック液晶を用いた表示素子１０と、セグメントドライバ１１と、コモンドライバ１２と、電源部１３と、電流センスアンプ１４と、ホスト制御部２１と、フレームメモリ２２と、制御部２３と、を有する。

ホスト制御部２１は、メインＣＰＵなどを有し、外部記憶装置に記憶された画像データや、通信回路などを介して入手した画像データに、この表示装置に表示するのに適した画像にするための各種の処理を行い。例えば、中間調画像データを表示するには、この表示装置で表示可能な階調数に適合するように、誤差拡散法、組織的ディザ法、ブルーノイズマスク法などの公知の階調変換を適用して階調変換を行う。なお、この処理の一部を制御部２３で行う場合もある。ホスト制御部２１は、生成した画像データを、フレームメモリ２２に記憶する。

制御部２３は、サブＣＰＵ、マイクロコントローラ、またはＰＬＤなどを有し、ホスト制御部２１を除く各部の制御を行う。制御部２３は、フレームメモリ２２から読み出した画像データに応じて駆動データを生成し、セグメントドライバ１１およびコモンドライバ１２に供給する。制御部２３は、セグメントドライバ１１およびコモンドライバ１２への駆動データの供給タイミング調整を容易にするために、生成した駆動データを一時的に格納するバッファ２５を有することが望ましい。

表示素子１０は、コレステリック液晶を用いた表示素子であり、ＲＧＢの３層のパネルを積層したカラー表示可能な表示素子である。表示素子１０の詳細については後述する。セグメントドライバ１１およびコモンドライバ１２は、表示素子１０を単純マトリクス方式で駆動し、汎用のドライバＩＣで実現される。ここでは、セグメントドライバ１１は３個のドライバを含み、各層のパネルを独立に駆動するが、コモンドライバ１２は１個のドライバで３層のパネルを共通に駆動することも可能である。

電源部１３は、表示装置の図示していない共通電源から供給される３〜５Ｖの電圧から、ＤＣ−ＤＣコンバータ等の昇圧レギュレータにより、単極性のドライバＩＣの場合は＋５０Ｖ、双極性のドライバＩＣの場合は負のＤＣ−ＤＣコンバータも併用し、約−２５Ｖ〜＋２５Ｖに昇圧させる。この昇圧レギュレータは、当然ながら表示素子の特性に対して変換効率の高いものが望ましい。リセット電圧および書込み電圧のスイッチングは、アナログスイッチやデジタルポテンショメータなどを使用して行うことが望ましい。このスイッチング回路の後段には、表示素子１０の駆動電圧の安定化のため、オペアンプやトランジスタからなるブースター回路、および平滑コンデンサが配置される。

以上説明した構成は、一般的なコレステリック液晶を用いた表示装置と同じであり、これまで知られている各種構成が適用可能である。

実施形態の表示装置では、電源部１３は、制御部２３からの制御信号に応じて、のこぎり波信号、三角波信号などの静電容量検出信号を発生し、セグメントドライバ１１の電源端子に、静電容量検出信号を供給する。この電源端子は、書込みなどに使用しない部分を用いるのが好ましい。また、電源部１３は、制御部２３からの制御信号に応じて、セグメントドライバ１１およびコモンドライバ１２に供給する電圧を調整できる。

実施形態の表示装置では、さらに、電源部１３からセグメントドライバ１１に静電容量検出信号を供給する信号線の電流を検出するように電流センスアンプ１４が配置される。静電容量検出信号を表示素子１０に印加した時に検出される電流は、表示素子１０の静電容量に関係しており、電流センスアンプ１４は検出信号を演算部２３に出力する。

制御部２３は、表示装置の起動時やユーザの指示に応じて駆動条件調整モードを実行する。駆動条件調整モードは、製品の出荷時など、表示装置を初めて使用する時には必ず自動的に実行し、それ以後は定期的に、例えば、一ヶ月に一度ほどの頻度で自動的に実行するようにしてもよい。制御部２３は、表示素子１０を所定の表示状態に設定した上で、電源部１３から静電容量検出信号を表示素子１４に印加し、演算部２３が電流センスアンプ１４の検出信号をデジタル化して検出データとして取り込むように制御する。演算部２３は、後述する駆動条件調整シーケンスに従って表示素子１０の表示状態を変更しながら、検出データの取得を行い、所望の表示が行える駆動条件を決定する。制御部２３は、駆動条件調整モード終了後、決定された駆動条件にしたがって各部の制御を行う。

次に、実施形態の表示装置で表示素子１０として用いるコレステリック液晶を用いた表示装置について説明する。

図２は、実施形態の表示装置で使用する表示素子１０の構成を示す図である。図２に示すように、表示素子１０は、見る側から順番に、青（ブルー）用パネル１０Ｂ、緑（グリーン）用パネル１０Ｇ、および赤（レッド）用パネル１０Ｒの３枚のパネルが積層されており、レッド用パネル１０Ｒの下側には光吸収層５７が設けられている。パネル１０Ｂ、１０Ｇおよび１０Ｒは、同じ構成を有するが、パネル１０Ｂは反射の中心波長が青色（約４８０ｎｍ）、パネル１０Ｇは反射の中心波長が緑色（約５５０ｎｍ）、パネル１０Ｒは反射の中心波長が緑色（約６３０ｎｍ）になるように、液晶材料およびカイラル材が選択され、カイラル材の含有率が決定されている。パネル１０Ｂ、１０Ｇおよび１０Ｒのスキャン電極およびデータ電極は、コモンドライバ１２およびセグメントドライバ１１により駆動される。

パネル１０Ｂ、１０Ｇおよび１０Ｒは、反射の中心波長が異なる以外同じ構成を有する。以下、パネル１０Ｂ、１０Ｇおよび１０Ｒの代表例を、パネル１０Ａとして表し、その構成を説明する。

図３は、１枚のパネル１０Ａの基本構成を示す図である。

図３に示すように、表示素子１０Ａは、上側基板５１と、上側基板５１の表面に設けられた上側電極層５４と、下側基板５３の表面に設けられた下側電極層５５と、シール材５６と、を有する。上側基板５１と下側基板５３は、電極が対向するように配置され、間に液晶材料を封入した後シール材５６で封止される。なお、液晶層５２内にスペーサが配置されるが図示は省略している。上側電極層５４と下側電極層５５の電極には、電圧パルス信号が印加され、それにより液晶層５２に電圧が印加される。液晶層５２に電圧を印加して、液晶層５２の液晶分子をプレーナ状態またはフォーカルコニック状態にして表示を行う。複数のスキャン電極および複数のデータ電極は、上側電極層５４と下側電極層５５に形成される。

上側基板５１と下側基板５３は、いずれも透光性を有しているが、パネル１０Ｒの下側基板５３は不透光性でもよい。透光性を有する基板としては、ガラス基板があるが、ガラス基板以外にも、ＰＥＴ（ポリエチレンテレフタレート）やＰＣ（ポリカーボネート）などのフィルム基板を使用してもよい。

上側電極層５４と下側電極層５５の電極の材料としては、例えば、インジウム錫酸化物（ITO: Indium Tin Oxide）が代表的であるが、その他インジウム亜鉛酸化物（IZO: Indium Zic Oxide）などの透明導電膜を使用することが可能である。

上側電極層５４の透明電極は、上側基板５１上に互いに平行な複数の帯状の上側透明電極として形成され、下側電極層５５の透明電極は、下側基板５３上に互いに平行な複数の帯状の下側透明電極として形成されている。そして、上側基板５１と下側基板５３は、基板に垂直な方向から見た時に、上側電極と下側電極が交差するように配置され、交差部分に画素が形成される。電極上には絶縁性のある薄膜が形成される。この薄膜が厚いと駆動電圧を高くする必要がある。逆に、薄膜がないとリーク電流が流れ、本発明の自動調整の精度が低下する問題が生じる。ここでは、薄膜は比誘電率が約５であり、液晶よりもかなり低いため、薄膜の厚さは約０．３μｍ以下とするのが適している。

なお、この絶縁性薄膜は、ＳｉＯ2の薄膜、あるいは配向安定化膜として知られているポリイミド樹脂、アクリル樹脂などの有機膜で実現できる。

上記のように、液晶層５２内にスペーサが配置され、上側基板５１と下側基板５３の間隔、すなわち液晶層５２の厚さを一定にする。スペーサは、一般に樹脂製または無機酸化物製の球体であるが、基板表面に熱可塑性の樹脂をコーティングした固着スペーサを使用することも可能である。このスペーサによって形成されるセルギャップは４μｍ〜６μｍの範囲が適正である。セルギャップがこの値より小さいと反射率が低下して暗い表示になり、高い閾値急峻性も期待できない。逆にこの値より大きいと、高い閾値急峻性は保持できるが、駆動電圧が上昇して汎用部品による駆動が困難になる。

液晶層５２を形成する液晶組成物は、ネマティック液晶混合物にカイラル材を１０〜４０重量％（ｗｔ％）添加したコレステリック液晶である。ここで、カイラル材の添加量は、ネマティック液晶成分とカイラル材の合計量を１００ｗｔ％とした時の値である。

ネマティック液晶としては、従来から公知の各種のものを使用可能であるが、誘電率異方性（Δε）が１５〜３５の範囲の液晶材料であることが望ましい。誘電率異方性が１５以下であれば、駆動電圧が全体的に高くなり、駆動回路に汎用部品を使用することが困難になる。

一方、誘電率異方性が２５以上になると、閾値急峻性が低下し、更には液晶材料自体の信頼性が低下する懸念が出てくる。

また、屈折率異方性（Δｎ）は、０．１８〜０．２４であることが望ましい。屈折率異方性が、この範囲より小さいと、プレーナ状態の反射率が低くなり、この範囲より大きいと、フォーカルコニック状態での散乱反射が大きくなるのに加えて、粘度も高くなり、応答速度が低下する。

次に、コレステリック液晶材料を使用した表示装置における、明暗（白黒）表示について説明する。コレステリック液晶を用いた表示装置は、液晶分子の配向状態で表示の制御を行う。

図４の（Ａ）および（Ｂ）は、コレステリック液晶の状態を説明する図である。コレステリック液晶には、図４の（Ａ）に示すように入射光を反射するプレーナ状態と、図４の（Ｂ）に示すように入射光を反射するフォーカルコニック状態と、があり、これらの状態は、無電界下でも安定してその状態が保持される。他に、強い電界を印加した時に、すべての液晶分子が電界の向きに従うホメオトロピック状態があるが、ホメオトロピック状態は、電界の印加を停止すると、プレーナ状態またはフォーカルコニック状態になる。

プレーナ状態の時には、液晶分子のらせんピッチに応じた波長の光を反射する。反射が最大となる波長λは、液晶の平均屈折率ｎ、らせんピッチｐから次の式で表される。

λ＝ｎ・ｐ
一方、反射帯域Δλは、液晶の屈折率異方性Δｎに伴って大きくなる。

プレーナ状態の時には、入射光が反射するので「明」状態、すなわち白を表示することができる。一方、フォーカルコニック状態の時には、下側基板５３の下に光吸収層を設けることにより、液晶層を透過した光が吸収されるので「暗」状態、すなわち黒を表示することができる。プレーナ状態とフォーカルコニック状態の混在した状態では、「明」状態（白表示）と「暗」状態（黒表示）の間の中間調状態になり、プレーナ状態とフォーカルコニック状態の混在比率で中間調レベルが決まる。

次に、コレステリック液晶を利用した表示素子の駆動方法を説明する。

図５は、一般的なコレステリック液晶の電圧−反射特性の一例を示している。横軸は、コレステリック液晶を挟む電極間に所定のパルス幅で印加されるパルス電圧の電圧値（Ｖ）を表し、縦軸はコレステリック液晶の反射率（％）を表している。図５において、実線の曲線Ｐは、初期状態がプレーナ状態のコレステリック液晶の電圧−反射率特性を示し、破線の曲線ＦＣは、初期状態がフォーカルコニック状態のコレステリック液晶の電圧−反射率特性を示す。

コレステリック液晶に強い電界（ＶＰ１００以上）を発生させると、電界印加中は、液晶分子のらせん構造は完全にほどけて、すべての分子が電界の方向に従うホメオトロピック状態になる。次に、液晶分子がホメオトロピック状態の時に、印加電圧をＶＰ１００から急激にほぼゼロにすると、液晶のらせん軸は電極に垂直になり、らせんピッチに応じた光を選択的に反射するプレーナ状態になる。

一方、コレステリック液晶分子のらせん構造が解けない程度の弱い電界（ＶＦ１００ａ〜ＶＦ１００ｂの範囲）を印加した後の電界除去、あるいは強い電界を印加し、その状態から緩やかに電界を除去した場合は、コレステリック液晶分子のらせん軸は電極に平行になり、入射光を反射するフォーカルコニック状態になる。

また、中間的な強さの電界（ＶＦ０〜ＶＦ１００ａまたはＶＦ１００ｂ〜ＶＰ０）を印加し、急激に電界を除去すると、プレーナ状態とフォーカルコニック状態が混在し、中間調画像の表示が可能となる。

以上の現象を利用して、表示を行う。

コレステリック液晶を用いた単純マトリクス型表示装置では、高速の書換えを行う場合には、ダイナミック駆動方式（Dynamic Driving Scheme:DDS）が使用される。実施形態の表示装置も、ＤＤＳで中間調画像表示を行う。なお、画像の書換えを行う前に、全画素を同時にプレーナ状態にするリセット動作を行うようにしてもよい。リセット動作は、セグメントドライバ１１およびコモンドライバ１２の全出力を、それぞれ強制的に所定の電圧値にすることにより行い、出力値を設定するためのデータの転送が不要なので、短時間に実行可能である。ただし、リセット動作は、電力を消費するので、低消費電力の装置では行わなくてもよい。

説明を容易にするため、まず白黒の２値画像を表示する場合を説明する。

図６は、ＤＤＳにおける駆動波形を示す図である。

前述のように、ＤＤＳは、３つのステージに大別され、先頭から、「準備（Preparation）」期間、選択（Selection）」期間および「維持（Evolution）」期間を含む。これらの期間の前後には、非選択（Non-Select）期間が設けられる。Preparation期間は、液晶をホメオトロピック状態に初期化する期間で、高電圧のパルス幅の大きなPreparationパルスが印加される。Selection期間は、プレーナ状態またはフォーカルコニック状態に分岐するきっかけを与える期間である。Selection期間では、プレーナ状態にスイッチングする時には低電圧のパルス幅の小さなSelectionパルスが印加され、フォーカルコニック状態にスイッチングする時にはパルスは印加されない。Evolution期間は、直前のSelection期間での過渡状態に応じてプレーナ状態かフォーカルコニック状態に確定させる期間であり、中間電圧のパルス幅の大きなEvolutionパルスが印加される。Preparationパルス、SelectionパルスおよびEvolutionパルスは、それぞれ１組の正負のパルスである。

実際には、Preparation期間およびEvolution期間では、図６のようにパルス幅の長い１組の正負のパルスを印加するのではなく、複数個の正負のPreparationパルスおよびEvolutionパルスを印加する。

図７は、実施形態において、コモンドライバ１２が、Preparation期間、Selection期間、Evolution期間およびNon-Select 期間に出力する駆動波形、セグメントドライバ１１が白表示および黒表示に対して出力する駆動波形、および液晶への印加波形を示す。

実施形態でＤＤＳを実行する場合、コモンドライバ１２は、ＧＮＤを含め６値を出力し、セグメントドライバ１１は、ＧＮＤを含めて４値を出力する。現在、単純マトリクス方式用の汎用ドライバＩＣが実用化されており、モードを設定することにより、セグメントドライバ１１またはコモンドライバ１２として使用可能である。したがって、セグメントドライバ１１として利用する汎用ドライバＩＣは、出力する値に余りがある。実施形態では、セグメントドライバ１１の余っている出力を利用して静電容量検出信号を表示素子１０に印加する。

コモンドライバ１２およびセグメントドライバ１１は、Selection期間を４等分した期間を単位として出力を変化させる。セグメントドライバ１１は、白表示に対しては、４２Ｖ、３０Ｖ、０Ｖ、１２Ｖに変化する電圧波形を、黒表示に対しては、３０Ｖ、４２Ｖ、１２Ｖ、０Ｖに変化する電圧波形を出力する。コモンドライバ１２は、Non-Select 期間には３６Ｖ、３６Ｖ、６Ｖ、６Ｖに変化する電圧波形を、Selection期間には３０Ｖ、４２Ｖ、１２Ｖ、０Ｖに変化する電圧波形を、Evolution期間には１２Ｖ、１２Ｖ、３０Ｖ、３０Ｖに変化する電圧波形を、Preparation期間には０Ｖ、０Ｖ、４２Ｖ、４２Ｖに変化する電圧波形を出力する。

これにより、Preparation期間では、白表示のデータ電極の液晶に対して、４２Ｖ、３０Ｖ、−４２Ｖ、−３０Ｖに変化する電圧波形が、黒表示のデータ電極の液晶に対して、３０Ｖ、４２Ｖ、−３０Ｖ、−４２Ｖに変化する電圧波形が印加される。Evolution期間では、白表示のデータ電極の液晶に対して、３０Ｖ、１８Ｖ、−３０Ｖ、−１８Ｖに変化する電圧波形が、黒表示のデータ電極の液晶に対して、１８Ｖ、３０Ｖ、−１８Ｖ、−３０Ｖに変化する電圧波形が印加される。Selection期間では、白表示のデータ電極の液晶に対して、１２Ｖ、−１２Ｖ、−１２Ｖ、１２Ｖに変化する電圧波形が、黒表示のデータ電極の液晶に対して、０Ｖの電圧波形が印加される。Non-Select 期間には、白表示のデータ電極の液晶に対して、６Ｖ、−６Ｖ、−６Ｖ、６Ｖに変化する電圧波形が、黒表示のデータ電極の液晶に対して、−６Ｖ、６Ｖ、６Ｖ、−６Ｖに変化する電圧波形が印加される。

図８は、実施形態において、コモンドライバ１２およびセグメントドライバ１１が図７に示す駆動波形を出力することにより各画素液晶に印加される電圧波形を、より具体的に示す図である。１つのスキャンラインに図８の電圧波形が印加される。コモンドライバ１２は、図８の信号を印加するスキャンラインを１ラインずつシフトする。

図８に示すように、Preparation期間、Selection期間およびEvolution期間の順に配置され、前後に非選択（Non-Select）期間が配置される。Selection期間は、約０．５ｍｓ〜１ｍｓ程度の印加時間である。図８は、プレーナ状態にして白表示（明表示）を行う場合の±１２ＶのSelectionパルスを示しており、フォーカルコニック状態にして黒表示（暗表示）を行う場合には、この期間中０Ｖが印加される。

Preparation期間およびEvolution期間は、Selection期間の数倍から十数倍の長さであり、図７のPreparationパルスおよびEvolutionパルスが、複数個印加される。Non-Select期間は、描画に関与しない画素に常時印加されるパルスであり、低電圧であるため、画像を変化させない。

図９は、実施形態の表示装置におけるスキャン動作を説明する図である。単純マトリクス方式の表示装置では、スキャン電極をコモンドライバ１２で駆動し、データ電極をセグメントドライバ１１で駆動する。

図９では、Selection期間の前後に、Selection期間の５倍の長さのPreparation期間およびEvolution期間が設けられている例を示している。図９の（Ａ）は、０ライン目がSelection期間である場合を示している。この場合、１ライン目〜５ライン目はPreparation期間であり、０ライン目〜５ライン目以外のラインはNon-Select期間である。図９の（Ｂ）は、１ライン目がSelection期間である場合を示している。この場合、２ライン目〜６ライン目はPreparation期間であり、０ライン目はEvolution期間であり、０ライン目〜６ライン目以外のラインはNon-Select期間である。図９の（Ｃ）は、２ライン目がSelection期間である場合を示している。この場合、３ライン目〜７ライン目はPreparation期間であり、０〜１ライン目はEvolution期間であり、０ライン目〜７ライン目以外のラインはNon-Select期間である。以下、Selection期間のラインをシフトしながら書込みを行う。

Selection期間の前後のPreparation期間およびEvolution期間は、黒表示の状態であり、黒帯がシフトするように見える。上記の例では、Preparation期間およびEvolution期間は、Selection期間の５倍の長さであるとして示したが、実際には数十倍から百倍程度であり、画像の書換え中は、太い黒帯がシフトするように見える。

図１０の（Ａ）は、“Ｆ”を書き込む様子を示す図である。図１０の（Ａ）に示すように、Selection期間のラインが、“Ｆ”の途中まで進んだ状態で、Selection期間の前後にPreparation期間の４ラインとEvolution期間の４ラインが存在し、それ以外のラインはNon-Select期間である。この時、セグメントドライバ２９は、Selection期間の画像（白黒）データに対応する電圧信号を出力する。

図１０の（Ｂ）は、図１０の（Ａ）の状態で、各画素に印加される電圧波形の分布を示す図である。画素の印加波形は、Non-Select期間、Selection期間、Evolution期間およびPreparation期間の４種のコモンドライバ２８の出力に、白表示および黒表示の２種のセグメントドライバ２９の出力で、８種類ある。この８種類の波形を、ＮＷ（Non-Selectと白）、ＮＢ（Non-Selectと黒）、ＳＷ（Selectionと白）、ＳＢ（Selectionと黒）、ＥＷ（Evolutionと白）、ＥＢ（Evolutionと黒）、ＰＷ（Preparationと白）、ＰＢ（Preparationと黒）で表す。図１０の（Ｂ）に示すように、８種類の電圧波形ＮＷ、ＮＢ、ＳＷ、ＳＢ、ＥＷ、ＥＢ、ＰＷ、ＰＢが印加される画素が存在する。

上記のように、実施形態の表示装置では、図８のPreparationパルス、SelectionパルスおよびEvolutionパルスの組が、スキャンラインの位置を変えながら順次印加される。これにより、SelectionパルスがPreparationパルスとEvolutionパルスを伴い、１ライン当たりのSelectionパルスの印加時間で、パイプライン的にスキャン・書換えを行うことになる。そのため、ＸＧＡ仕様の高精細サイズの表示素子であっても、１ｍｓ×７６８＝０．７７秒前後の速度で書換えを行うことができる。

中間調画像を表示する場合には、Selection期間をさらに複数のサブ期間に分割し、各サブ期間において、図７に示す駆動波形を印加できるように構成し、複数のサブ期間のうち、白表示を行うサブ期間と黒表示を行うサブ期間の比率を変化させる。例えば、８個のサブ期間を設け、８個のサブ期間がすべて白表示を行う場合がデューティ比１００％で、８個のサブ期間がすべて黒表示を行う場合がデューティ比０％で、２個のサブ期間が白表示を行う場合がデューティ比２５％である。実施形態では、Selection期間は約７００μｓで、２０〜３０μｓのサブ期間に分けられる。したがって、サブ期間は２３〜３５個も設けられる。Selection期間において、白表示のサブ期間を中央に配置すると、Selection期間における白表示のSelectionパルスの幅がデューティ比に応じて変化することになる。以下、説明を簡単にするため、図６に示す簡易的なＤＤＳ駆動波形を用いて、Selection期間におけるSelectionパルスの幅がデューティ比に応じて変化するものとして説明する。

電子ペーパーで使用する可撓性のコレステリック液晶表示素子は、セルギャップや配向膜の厚さに製造バラツキがあるため、表示素子の特性も素子によってバラついてしまう。例えば、ダイナミック駆動方式における各期間のパルス電圧と表示される明るさの関係もバラついてしまう。

図１１は、ダイナミック駆動方式において、維持（Evolution）」期間のパルス電圧（Evolution電圧）と明るさの関係を示す特性の、表示素子の個体間差の例を示す図である。表示素子によって明るさ・ガンマ特性が異なり、同一のEvolution電圧を印加しても表示素子ごとに明るさが異なってしまう。また、表示コントラストも表示素子ごとに異なる。さらに、表示素子の長期間の使用により、このような特性の変化が懸念される。このような表示素子のバラツキや経年変化があると、同じ駆動条件で表示素子を駆動しても望ましい表示が行えない。特に、ダイナミック駆動方式は、駆動条件の最適範囲が狭く、表示素子のバラツキおよび経年変化の影響を大きく受けて、固定の駆動条件では良好な表示が行えない。そこで、表示装置ごとに、定期的に駆動条件を調整することが考えられる。

駆動条件を調整するには、表示（明度）と関係する表示素子の特性を検出して、検出した特性の表示（明度）との関係に基づいて調整する。前述のように、これまでも静電容量値に応じて駆動条件を決定することが提案されてきたが、実施形態の表示装置も、表示素子１０の静電容量を検出して、望ましい駆動条件を実現するように駆動条件を調整する。ただし、実施形態の表示装置では、ダミーセルを使用せずに、表示素子１０の静電容量を直接検出するとともに、表示素子１０を所定の表示状態（白、黒または中間調レベル）に設定して静電容量の検出および駆動条件の調整を行う。

図１２は、５個の表示素子のサンプルについて、反射率（明るさ）と静電容量の関係を測定した結果を示す図である。静電容量は、１ｋＨｚで測定し、完全なプレーナ状態の明度を１に、完全なフォーカルコニック状態の明度を０に規格化した相対値である。容量値が０と１の間は、プレーナ状態とフォーカルコニック状態が混在した状態で、中間調が表示される。

図１２から明らかなように、フォーカルコニック状態（明度０）の時が最大の静電容量を示し、プレーナ状態（明度１）に近づくにつれて静電容量が単調に小さくなっていく。このことから、ロット間のバラツキや経年変化で所望の表示が得られない場合は、静電容量の相対関係を元に、バラツキや経年変化による明度の変化を推定することができることが分かる。そこで、実施形態では、異なる駆動条件で表示された異なる状態の表示素子の静電容量を測定し、測定した静電容量の比を表示コントラストに対応付け、表示コントラストが最大になるように駆動条件を調整する。

図１３は、表示素子１０の静電容量の周波数特性を示す図である。図１３において、プレーナ状態よりもフォーカルコニック状態の静電容量のほうが大きい現象は、１０ｋＨｚ程度までに見られる。また、１００Ｈｚ以下の低周波になると、静電容量の絶対値が大きくなる。これは、液晶材料に含まれる極性基やイオン成分による分極が生じ出すためで考えられる。プレーナ状態とフォーカルコニック状態の静電容量の比率や、検出する電流量を考慮すると、静電容量の検出には１ｋＨｚ前後の周波数を使用するのが好適であると考えられる。

図１４は、電源部１３における静電容量検出信号を出力する回路部分、電流センスアンプ１４および演算部２４の構成を示す図である。電流センスアンプ１４は、入手の容易な汎用のものが使用できる。電源部１３は、図示していないＤＡ変換器などを使用して、のこぎり波や三角波を発生し、可変抵抗ＶＲに一端に原検出信号を印加する。オペアンプＡｍｐ、抵抗Ｒ１、トランジスタＴｒ１およびＴｒ２を有するブースター回路および抵抗Ｒ２は、原検出信号を増幅して静電容量検出信号を出力する増幅回路を形成し、出力電圧の安定化を行う。増幅回路の増幅率は可変抵抗ＶＲの抵抗値を調整することにより調整可能である。可変抵抗ＶＲは、例えば、スイッチで接続する抵抗の個数を調整することにより抵抗値が調整可能で、制御部２３からの制御信号などにより調整される。静電容量検出信号の波高を調整する必要がなければ、可変抵抗ＶＲは固定抵抗でよい。ブースター回路の後段には、電流を制限するダンピング抵抗Ｒ３を配置する。図１４では、このダンピング抵抗Ｒ３は、電流センスアンプ１４のセンシング抵抗としても使用される。前述のように、ダンピング抵抗Ｒ３の一端は、セグメントドライバ１１の不使用の電源端子に接続される。

電流センスアンプ１４は、検出した電流値を電圧値としてアナログ出力するものを使用する。電流センスアンプ１４の出力する電圧信号の電圧は、演算部２４内のＡＤ変換器（ＡＤＣ）によってデジタル化され、容量値の演算に使用される。電流センスアンプ１４の出力とＡＤ変換器の間に、適切なカットオフ周波数を有するローパスフィルタを設けると、検出精度はより向上する。

なお、電源部１３は、分圧回路により、セグメントドライバ１１およびコモンドライバ１２に供給する電圧を生成する。ＤＤＳ駆動方式は、瞬時の消費電流が大きいため、電源部１３の分圧回路により形成された各電圧は、図１４に示したオペアンプＡｍｐ、およびトランジスタＴｒ１とＴｒ２を有するブースター回路を介して出力されるにようにすることが望ましい。

さらに、電源部１３のセグメントドライバ１１およびコモンドライバ１２に供給する電圧を出力する端子部では、ダンピング抵抗の後段に数μＦ程度の平滑コンデンサを用いる場合が多い。しかし、図１４に示した静電容量検出信号を出力する端子では、このような平滑コンデンサを設けないことが望ましい。これは、平滑コンデンサを設けた場合、表示素子の静電容量と平滑コンデンサの容量の合成容量を検出してしまうことになり、白表示と黒表示と中間調表示の静電容量の検出値の差が小さくなり、Ｓ／Ｎ比が低下してしまい、検出精度が低下するためである。

図１５は、ブースター回路からダンピング抵抗Ｒ３を介して、セグメントドライバ１１の不使用の電源端子に供給される静電容量検出信号の波形を示す図である。実施形態では、電圧が±５Ｖの間で変化するのこぎり波状の静電容量検出信号が使用される。表示素子に静電容量検出信号を印加する場合には、コモンドライバ１２は全端子にＧＮＤレベルを出力し、セグメントドライバ１１は、全端子に、静電容量検出信号が印加される端子の電圧を出力するように設定される。この状態で、静電容量検出信号を図１５に示すように変化すると、のこぎり波状に変化する電圧が表示素子１０の全画素に印加される。こののこぎり波状の静電容量検出信号は、ＤＡ変換器により生成されるのが一般的であるため、適切なカットオフ周波数を有するローパスフィルタを設け、それを滑らかにすることが望ましい。

静電容量の検出は、表示素子１０への静電容量検出信号の印加に伴う充電/放電時の電流値を電流センスアンプ１４が検出することにより行う。

ＴＦＴ液晶よりも容量特性が劣るコレステリック液晶であっても、のこぎり波状の静電容量検出信号を用いることで、充電/放電時の電流を安定して検出できることが分かった。

図１６は、コレステリック液晶のテストセルを用いて、図１４の回路構成で静電容量の検出を実験した結果を示す。図１６の（Ａ）は、全画素が白表示状態（プレーナ状態）である時の、のこぎり波状の静電容量検出信号Ｓと、それに伴う充電/放電時の電流Ｉを示す。また、図１６の（Ｂ）は、全画素が黒表示状態（フォーカルコニック状態）である時の、のこぎり波状の静電容量検出信号Ｓと、それに伴う充電/放電時の電流Ｉを示す。図１６において、電流Ｉは信号Ｓの増加に伴って急激に増加し、ほぼ一定になる。この一定になった時に、フォーカルコニック状態の電流値とプレーナ状態の電流値の比率は約１．４倍であり、図１３に示した白／黒表示の静電容量の比率とほぼ一致したことを確認した。

なお、テストセルをコンデンサとして置き換えたＣＲ発振回路を試作し、その発振周波数を測定した。その結果、発振周波数は、プレーナ状態がフォーカルコニック状態の約１．４倍となったが、発振周波数が大きく変動して不安定な場合が頻繁に発生した。このことから、コレステリック液晶の場合には、のこぎり波状の静電容量検出信号印加による充電/放電時の電流による静電容量の検出の方が、発振周波数の検出による静電容量の検出より、安定的に検出が行えた。

なお、上記の静電容量の検出では、白／黒表示時の表示素子１０の静電容量を検出したが、表示素子１０を中間調表示状態にすれば、中間調表示状態での静電容量検出が可能である。また、上記の静電容量の検出では、のこぎり波状の静電容量検出信号を用いたが、三角波状の静電容量検出信号を用いても同様の測定が可能であった。

次に、実施形態の表示装置における駆動条件の調整方法を説明する。

ＤＤＳ駆動方式の駆動条件を調整する場合、調整可能な条件は、各期間の長さ（パルス数）、各期間のパルス電圧など各種ある。それらのうちで、表示に大きな影響を与え且つ調整が容易なのは、維持期間中のパルス電圧（Evolution電圧）、維持期間中のパルス数（Evolutionパルス数）、選択期間の長さ（Selection期間長：Selectionパルス幅）、中間調に対応する選択期間のSelectionパルスのデューティ（デューティ比）などである。実施形態では、これらをパラメータとして調整する。Evolution電圧およびEvolutionパルス数を調整する理由は、表示のコントラストを強く支配する要因であるためである。また、Selectionパルス幅およびSelectionパルスのデューティ比は、階調変化を発生する要因のうちで、比較的容易に調整可能で、精密な調整が可能であるためである。

図１７は、実施形態の表示装置で、Evolutionパルス数を６０〜１２０の間の複数の異なる値に、Selectionパルスの幅を０．７〜０．８５ｍｓの間の複数の異なる値に設定した上で、Evolution電圧を変化させた時の白黒（オン・オフ）表示のコントラスト比の変化を示す図である。すなわち、図１７は、Evolutionパルス数およびSelectionパルス幅をパラメータとしてEvolution電圧を変化させた時の表示のコントラスト比の変化を示す。

図１７から明らかなように、Evolutionパルス数およびSelectionパルス幅にかかわらず、Evolution電圧が２１．３Ｖ付近で最大のコントラスト比が得られることが分かる。言い換えれば、最大のコントラスト比が得られるEvolution電圧は、Evolutionパルス数およびSelectionパルス幅への依存度が小さく、ロバストな値が存在する。

図１８は、Evolution電圧を最大のコントラスト比が得られる２１．３Ｖ付近の所定値とした上で、Evolutionパルス数およびSelectionパルス幅を変化させた時の白黒表示のコントラスト比の変化を示す図である。具体的には、Selectionパルス幅を０．６８ｍｓとして、Evolutionパルス数を６０〜１２０の間で１０ずつ変化させた時の白黒表示のコントラスト比の変化を検出した。以下、Selectionパルス幅を０．７２ｍｓ、０．７５ｍｓ、０．７９ｍｓ、０．８２ｍｓ、０．８５ｍｓとして、Evolutionパルス数を同様に変化させてコントラスト比を検出した。

図１８から、あるEvolution電圧およびEvolutionパルス数において、コントラスト比はSelectionパルス幅に対して単調増加または減少するのではなく、コントラスト比が最大になるピークが存在する。また、あるEvolution電圧およびSelectionパルス幅において、コントラスト比はEvolutionパルス数に対して単調増加または減少するのではなく、コントラスト比が最大になるピークが存在する。

図１７および図１８に示したコントラスト比の変化特性から、Evolutionパルス数およびSelectionパルス幅の調整よりも先に、Evolution電圧の最適化を行う方が、無駄のないことが判明した。また、コントラスト比は調整パラメータに対してピークが存在するため、特性が単調増加（または減少）であることが必要な二分法では、コントラスト比を最大なるとは限らないことが判明した。実施形態では、以上のことを考慮して、ＤＤＳ駆動方式の駆動条件を、次のように調整する。

図１９は、実施形態の表示装置における駆動条件の調整処理を示すフローチャートである。調整処理は、第１ステップＳ１と、第２ステップと、第３ステップＳ３と、を含み、第２ステップは、さらに第１サブステップＳ２１と、第２サブステップＳ２２と、を含む。

第１ステップＳ１では、Evolution電圧の探索を行う。
第１ステップＳ１のステップＳ１１では、ダイナミック駆動方式（ＤＤＳ）で、表示素子１０の半分を白表示状態（プレーナ状態）に、残り半分を黒表示状態（フォーカルコニック状態）にする描画を行う。この際、Evolution電圧以外のパラメータは仮の値を用い、仮の値には、例えばパネル特性のデフォルト値を用いる。パネル製造において、ばらつきの無い理想的な製造が行われた場合に得られる設計特性がデフォルト値である。

第１ステップＳ１のステップＳ１２では、図１４および図１５で説明した容量検出方法で、表示素子１０の白表示状態部分と黒表示状態部分の容量値を測定する。第１ステップＳ１での探索指標は、コントラスト比が最大となるEvolution電圧である。表示素子１０の明るさは静電容量に相関があるため、コントラスト比の代替として静電容量比を用いることができる。

第１ステップＳ１のステップＳ１２では、コントラスト比を高める方向にEvolution電圧を調整する。実施形態の探索アルゴリズムとしては、ピークを持つ特性探索においてピークを取りこぼさない方式が望ましく、たとえば三分探索法の使用が好適である。

図２０は、三分探索法を説明する図である。
図２０の（Ａ）に示すように、まず探索領域下限Ｒ１から上限Ｒ４について、Ｒ１、Ｒ２、Ｒ３およびＲ４で３つの領域に分割する。内側の２点Ｒ２およびＲ３についてコントラスト比を測定する。この測定の結果、値の大きい方（図２０ではＲ３）が残るように、探索範囲を狭め、次の探索領域とする。

Ｒ３が残るようにすると、次の探索領域は、図２０の（Ｂ）に示すように、Ｒ２〜Ｒ４になる。狭めた探索範囲で同じ処理を繰り返すことで、ピークが残るように探索範囲を狭めていくことになり、目的のピーク特性を得られる。

したがって、１回のEvolution電圧の調整を行うには、半分が白表示残り半分が黒表示の描画処理を行い、それぞれで容量を測定してコントラスト比を算出する処理を、４種の異なるEvolution電圧で繰り返し行う必要がある。したがって、ステップＳ１１およびＳ１２は、実際には４回繰り返す。

第１ステップＳ１のステップＳ１４では、コントラスト比が最大になったかを判定し、最大になるまで第１ステップＳ１を繰り返す。コントラスト比が最大になったかの判定は、例えば、内側の２点Ｒ２とＲ３におけるコントラスト比の差が所定値より小さくなった場合に、例えばＲ２またはＲ３におけるコントラスト比の１％以下になった場合に、最大コントラスト比に達したと判定してステップＳ１を終了する。

図１７に示した特性変化から見出した特性により、この第１ステップＳ１で決定したEvolution電圧は、Evolutionライン数およびSelectionパルス幅の依存が小さいため、その後の探索結果によらず使用可能となる。

第２ステップでは、第１ステップＳ１で検出したEvolution電圧を用いて、Evolutionパルス数およびSelectionパルス幅の探索を三分探索方法で行なう。第２ステップでは、Evolution電圧を探索した値に固定して、Evolutionパルス数とSelectionパルス幅をパラメータとして、第１ステップＳ１と同様にコントラスト比が最大となる値を探索する。この際、Selectionパルス幅探索ループの中にEvolutionパルス数探索ループを入れ、二重ループで実行することで最適化が行える。なお、二重ループの順番は順不同であり、Evolutionパルス数探索ループの中にSelectionパルス幅探索ループを入れてもよい。

第２ステップのステップＳ２１１におけるＤＤＳ描画処理、Ｓ２２２における容量測定、Ｓ２２３およびＳ２１１におけるEvolutionパルス数およびSelectionパルス幅の調整、およびＳ２２４およびＳ２１２における最大コントラスト比の判定は、ステップＳ１と同じである。

第１ステップＳ１にて検出したEvolution電圧は、第２ステップの結果に依存が小さいロバストな値であるので、第１および第２ステップで得られたEvolution電圧、Evolutionパルス数およびSelectionパルス幅を用いれば最大となるコントラスト比が得られる。

第３ステップＳ３では、Selectionパルスのデューティ比の目標値（たとえば半分の中間調なら目標静電容量５０％）を探索することで、中間調特性について調整を行う。なお、最小および最大静電容量は、第２ステップで最大コントラスト比が得られた時の値を利用するものとするが、別途測定してもよい。

第３ステップＳ３では、第１および第２ステップで決定したEvolution電圧、Evolutionパルス数およびSelectionパルス幅を使用して、Selectionパルスのデューティ比の関係を設定する。Selectionパルスのデューティ比の変化に対する明るさ変化は、単調増加するまたは減少するので、二分法を適用することが好適である。

ステップＳ３１では、表示素子１０の全面を、表示する中間調のいずれかを表示する目標中間調表示状態にする。

ステップＳ３２では、ステップＳ３１で設定した目標中間調表示状態の表示素子１０の静電容量を測定する。

ステップＳ３３では、目標中間調表示状態に対応する目標静電容量値を算出し、ステップＳ３２での測定静電容量値を目標静電容量値と比較する。そして、比較結果に基づいて、測定静電容量値が目標静電容量値になるようにSelectionパルスのデューティ比を調整する。

ステップＳ３１からＳ３３を繰り返して、ステップＳ３２で得られる測定静電容量値が目標静電容量値に近づいたら第３ステップＳ３を終了する。

制御部２３は、以上のようにして決定したEvolution電圧、Evolutionパルス数、Selectionパルス幅およびSelectionパルスのデューティ比を新たな駆動条件として記憶し、駆動条件調整モード終了後、決定された駆動条件にしたがって各部の制御を行う。

一般的に、駆動条件を調整する場合には、変更するパラメータ対明るさの特性曲線を求め、特性曲線の最適な値にパラメータを設定することが考えられる。例えば、Evolution電圧対明るさの特性を求め、変化範囲の明るさが最大値（１００％）および最小値（０％）になるEvolution電圧を決定することが考えられる。その上で、Selectionパルスのデューティ比を中間調レベルに応じて設定することになる。しかし、これで調整できるのは明るさが最大値および最小値になるEvolution電圧のみであり、他のパラメータ、例えばEvolutionパルス数、Selectionパルス長などは、Evolution電圧との関係が不明であるため調整できない。

ダイナミック駆動方式は、調整パラメータが多く、全てのパラメータの組み合わせを実行すると処理時間が長くかかる。そのため、調整パラメータを限定して上記の特性曲線を求めた上で駆動条件を探索するのでは、非常に長い調整時間が必要になる。さらに、パラメータの限定の仕方を誤ると最適解を得られないことになる。また、限定パラメータは経時変化しないという前提も必要である。しかしながら、実際には、複数のパラメータが表示に大きな影響を与え、それらのパラメータは経時変化するため、複数のパラメータを統合して最適な駆動条件を設定することが望ましい。

特に、図２のようにＲＧＢ３層のコレステリック液晶表示素子を積層したカラー表示素子では、各色の表示素子で、最適なEvolution電圧およびEvolutionパルス数に差があることが判明している。そのため、カラー表示素子では、３色の表示素子の表示品質のバランスを考慮して駆動条件を決定しており、ＲＧＢ層の表示素子を同時駆動できる条件範囲は狭いのが実情である。そのため、事前に決めておくパラメータの固定値を誤ると、その後の調整では最適解は得られないことになる。

これに対して、実施形態の表示装置の駆動条件の調整は、Evolution電圧、Evolutionパルス数およびSelectionパルス長などの複数のパラメータを、相互の関係に基づいて順番に決定できる。しかも、調整指標であるコントラスト比をそのまま用いることができ、コントラスト比が最大となるように複数のパラメータを決定でき、表示品質との関係が直接的であり、誤差の影響を受けにくい。そのため、試作した実施形態のコレステリック液晶表示装置では、８．６のコントラスト比が得られ、表示品質が向上したことを確認した。

なお、制御部２３は、駆動条件調整モードを、製品の出荷時など、表示装置を初めて使用する時には必ず自動的に実行し、それ以後は定期的に、例えば、一ヶ月に一度ほどの頻度で自動的に実行することが望ましい。ここで、駆動条件を大幅に変更する必要が生じる場合、白表示時および黒表示時の静電容量値が大きく変化し、白表示および黒表示に対応するEvolution電圧が大きく変化する場合である。

そこで、制御部２３は、表示装置を初めて使用する時に上記の駆動条件調整処理を行い、Evolution電圧、Evolutionパルス、Selectionパルス長およびSelectionパルスのデューティ比を決定して記憶する。この時、白表示時および黒表示時の静電容量値も合わせて測定し、記憶しておく。それ以後、定期的に、白表示時および黒表示時の静電容量値を測定し、記憶してある値との差が閾値より小さい時には、駆動条件調整処理を行わず、記憶してある駆動条件をそのまま使用する。もし、測定した白表示時および黒表示時の静電容量値と記憶してある値との差が閾値より大きくなった時には、駆動条件調整処理を行う。そして、駆動条件および白表示時および黒表示時の静電容量値を、新しく決定および測定した値に更新し、以後この値を使用するようにしてもよい。

以上説明したように、実施形態の表示装置では、複数のパラメータを含めて最適な駆動条件に調整することができる。

以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものであり、特に記載された例や条件は発明の範囲を制限することを意図するものではなく、明細書のそのような例の構成は発明の利点および欠点を示すものではない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。

１０ 表示素子
１１ コモンドライバ
１２ セグメントドライバ
１３ 電源部
１４ 電流センスアンプ
２１ ホスト制御部
２２ フレームメモリ
２３ 制御部
２４ 演算部
２５ バッファ

Claims (11)

1. 単純マトリクス型のコレステリック液晶表示素子と、
   表示データに応じた表示を行うように、前記コレステリック液晶表示素子にダイナミック駆動方式で電圧パルスを印加する駆動回路と、
   前記表示素子が呈する静電容量を検出する静電容量検出回路と、
   前記表示素子を所定の駆動条件で駆動して表示状態を設定した後、前記静電容量検出回路が検出した前記表示状態を呈する前記表示素子の前記静電容量に基づいて、前記表示素子の駆動条件を調整する駆動条件調整回路と、を備え、
   前記駆動条件調整回路は、仮決めした維持期間中のパルス数で、最適な維持電圧を探索して決定した後、決定した前記維持電圧で、前記維持期間中のパルス数の最適値を探索して決定する、ことを特徴とするコレステリック液晶表示装置。
2. 前記駆動条件調整回路は、前記最適な維持電圧を探索して決定する時に、選択期間長を仮決めした上で、前記最適な維持電圧および選択期間長を探索して決定し、その後決定した前記維持電圧で、前記維持期間中のパルス数および前記選択期間長の最適値を探索して決定する請求項１記載のコレステリック液晶表示装置。
3. 前記駆動条件調整回路は、さらに決定した前記維持電圧、前記維持期間中のパルス数および前記選択期間長で、中間調に対応する前記選択期間のパルスデューティの最適値を探索して決定する請求項２記載のコレステリック液晶表示装置。
4. 前記駆動条件調整回路は、少なくとも２つ以上の異なる表示状態において検出した前記静電容量をコントラスト比に対応付けて、前記コントラスト比が最大になるように、前記表示素子の駆動条件を自動調整する請求項１から３のいずれか１項記載のコレステリック液晶表示装置。
5. 前記静電容量検出回路は、電流検出波形を有する信号を生成して前記表示素子に印加する電流検出波形印加回路と、
   前記電流検出波形を有する信号を印加した時の前記表示素子への電流値を検出する電流検出回路と、を備える請求項１から４のいずれか１項記載のコレステリック液晶表示装置。
6. 前記電流検出回路は、前記表示素子を駆動するセグメントドライバへの供給電流を測定するように配置される請求項５記載のコレステリック液晶表示装置。
7. 前記駆動条件調整回路は、三分探索法で、最適値を探索する請求項１から６のいずれか１項記載のコレステリック液晶表示装置。
8. 前記駆動条件調整回路は、前記表示素子の駆動条件の調整動作を周期的に行う請求項１から７のいずれか１項記載のコレステリック液晶表示装置。
9. 単純マトリクス型のコレステリック液晶表示素子にダイナミック駆動方式で電圧パルスを印加して駆動するコレステリック液晶表示素子の駆動制御方法であって、
   仮決めした維持期間中のパルス数で、最適な維持電圧を探索して決定した後、決定した前記維持電圧で、前記維持期間中のパルス数の最適値を探索して決定し、
   前記維持電圧および前記維持期間中のパルス数の最適値は、少なくとも２つ以上の異なる表示状態において検出した静電容量をコントラスト比に対応付けて、前記コントラスト比が最大になるように決定されることを特徴とするコレステリック液晶表示素子の駆動制御方法。
10. 前記最適な維持電圧を探索して決定する時に、選択期間長を仮決めした上で、前記最適な維持電圧および選択期間長を探索して決定し、その後決定した前記維持電圧で、前記維持期間中のパルス数および前記選択期間長の最適値を探索して決定する請求項９記載のコレステリック液晶表示素子の駆動制御方法。
11. さらに決定した前記維持電圧、前記維持期間中のパルス数および前記選択期間長で、中間調に対応する前記選択期間のパルスデューティの最適値を、前記コントラスト比が最大になるように決定することを特徴とする請求項１０記載のコレステリック液晶表示素子の駆動制御方法。

Images