JP2012058684A - コレステリック液晶表示装置およびコレステリック液晶表示素子の単純マトリックス駆動方法 - Google Patents
コレステリック液晶表示装置およびコレステリック液晶表示素子の単純マトリックス駆動方法 Download PDFInfo
- Publication number
- JP2012058684A JP2012058684A JP2010204631A JP2010204631A JP2012058684A JP 2012058684 A JP2012058684 A JP 2012058684A JP 2010204631 A JP2010204631 A JP 2010204631A JP 2010204631 A JP2010204631 A JP 2010204631A JP 2012058684 A JP2012058684 A JP 2012058684A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- liquid crystal
- cholesteric liquid
- crystal display
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
- G09G3/003—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134336—Matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/137—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering
- G02F1/13718—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering based on a change of the texture state of a cholesteric liquid crystal
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
【課題】チラツキを低減して高速の画像表示が可能となるコレステリック液晶表示装置の実現。
【解決手段】コレステリック液晶表示素子10と、コレステリック液晶表示素子のコモン電極にのうち選択された選択ラインに選択ライン電圧を出力し且つ選択ライン以外の非選択ラインには非選択ライン電圧を出力するコモンドライバ25と、コレステリック液晶表示素子のセグメント電極に書込み信号を出力するセグメントドライバ26と、コモンドライバおよびセグメントドライバを制御する駆動制御回路27と、選択ラインの書込み中に、書込み信号に応じた非選択ライン電圧の補正を行う電圧補正回路28,29,30と、を備えるコレステリック液晶表示装置。
【選択図】図10
【解決手段】コレステリック液晶表示素子10と、コレステリック液晶表示素子のコモン電極にのうち選択された選択ラインに選択ライン電圧を出力し且つ選択ライン以外の非選択ラインには非選択ライン電圧を出力するコモンドライバ25と、コレステリック液晶表示素子のセグメント電極に書込み信号を出力するセグメントドライバ26と、コモンドライバおよびセグメントドライバを制御する駆動制御回路27と、選択ラインの書込み中に、書込み信号に応じた非選択ライン電圧の補正を行う電圧補正回路28,29,30と、を備えるコレステリック液晶表示装置。
【選択図】図10
Description
本発明は、コレステリック液晶表示装置およびコレステリック液晶表示素子の単純マトリックス駆動方法に関する。
コレステリック液晶は、半永久的な表示保持(メモリ性)や鮮やかなカラー表示、高コントラスト、高解像性といった優れた特徴を有するため、電子ペーパー(特にカラー)の有力な方式として注目されている。コレステリック液晶を利用した表示素子は、単純マトリクス(パッシブマトリクス)型の構成を有し、単純マトリクス駆動方法で駆動されるのが一般的である。単純マトリクス型液晶表示素子は、複数の上側電極が平行に設けられた上側基板と、複数の下側電極が平行に設けられた下側基板と、上側電極と下側電極が直交して対向するように配置した間にコレステリック液晶を封入した液晶層と、を有する。
単純マトリクス駆動方法では、セグメントドライバが上側電極または下側電極の一方を駆動し、コモンドライバが他方を駆動する。ここでは、セグメントドライバが駆動する電極をセグメント電極、コモンドライバが駆動する電極をコモン電極と称する。コモンドライバは、印加位置をシフトしながらコモン電極に順に選択電圧を印加し、選択電圧を印加するコモン電極以外のコモン電極には非選択電圧を印加する。セグメントドライバは、選択電圧が印加されるコモン電極に対応する書込みラインの画像データに応じてオン電圧またはオフ電圧を印加する。書込みラインのオン画素では、選択電圧とオン電圧の大きな差電圧が印加されて書込みが行われて液晶の状態が変化するが、書込みラインのオフ画素では、選択電圧とオフ電圧の小さな差電圧が印加されるため液晶の状態は変化しない。非選択電圧が印加されるコモン電極に対応する非書込みラインでは、非選択電圧とオン電圧またはオフ電圧の差電圧が印加される。選択電圧、非選択電圧、オン電圧およびオフ電圧は、書込みラインのオン画素で液晶の状態を十分に変化させ、書込みラインのオフ画素および非書込みラインで液晶の状態を変化させないように設定される。一般に、非書込みラインの画素に印加される電圧をクロストーク電圧と称し、クロストーク電圧は液晶の状態を変化させる閾値電圧以下に設定される。
コレステリック液晶表示素子の駆動方法には、大別してコンベンショナル駆動方法とダイナミック駆動方法がある。ダイナミック駆動方法は、表示を比較的高速で書き換えることができるが、精密な階調表示が難しいという問題があった。これに対して、コンベンショナル駆動方法は、精密な階調表示が可能であるが、表示の書き換えに長時間を要するという問題があった。ここでは、コレステリック液晶表示素子をコンベンショナル駆動方法で駆動する駆動方法および表示装置が対象である。
コンベンショナル駆動では、全画素をプレーナ状態またはフォーカルコニック状態にするリセット動作を行う。その後、単純マトリクス駆動方法で、比較的低い電圧の短いパルス幅の書込みパルスを印加して、プレーナ状態またはフォーカルコニック状態から、画素ごとに状態を変化させる書込み動作を行う。例えば、リセット状態でプレーナ状態にした場合には、書込みパルスを印加してフォーカルコニック状態に変化させる。書込みパルスのエネルギーが大きい場合には、画素内の液晶の大部分がフォーカルコニック状態に変化する。書込みパルスのエネルギーが小さい場合には、画素内の液晶の一部がフォーカルコニック状態に変化し、プレーナ状態とフォーカルコニック状態が混在した状態になり、中間調が表示できる。書込みパルスのエネルギーは、書込みパルスの電圧(波高)または累積パルス印加時間を変化させて調整し、累積パルス印加時間はパルス幅、パルス印加回数またはその両方を変化させることにより変化可能である。
セグメントドライバおよびコモンドライバは、コストの関係で、汎用のドライバICを使用して実現するのが一般的であるが、コレステリック液晶は、汎用のドライバICが出力可能な電圧で駆動した場合、応答速度が小さい。そのため、コンベンショナル駆動でコレステリック液晶表示素子を駆動する場合、リセット動作は全画素同時に行うため比較的短時間で行えるが、書込み動作はラインごとに行われるため長時間を要し、1ラインの選択電圧の出力周期が、人間が知覚できる明度変化の限界である視認周期に近くなる。
前述のように、単純マトリックス駆動方法では、非書込みラインのすべての画素にはクロストーク電圧が印加され、クロストーク電圧は、液晶の状態を変化させる閾値電圧以下に設定される。しかし、クロストーク電圧は、書込みラインの画像データ(書込みデータが白か黒か、白黒画素数の比率など)に依存して変動し、閾値電圧以下であっても、画素の明るさを微小量変化させる。
このように、画像書込み時に非書込みライン(非選択)の領域の明るさが、クロストーク電圧差に応じて1ラインの書込み周期でランダムに変動する。上記のように、コレステリック液晶表示素子をコンベンショナル駆動する場合、1ラインの選択電圧の出力周期が、視認周期に近くなるため、このランダムな明るさ変動が、チラツキ現象として知覚されることになる。
チラつき現象を低減するには、非選択電圧の電源に大きな容量のデカップリングコンデンサを設けるのが一般的である。しかし、表示素子が大型の場合、チラツキを十分に抑制するには、大きな容量のデカップリングコンデンサを使用する必要があり、コストが高い、部品サイズ(特に厚さ)が大きい、スリープ時の無駄電力が大きい,などの問題を生じる。
実施形態によれば、非選択電圧の電源に大容量のデカップリングコンデンサを用いることなしに、チラツキ現象を低減したコレステリック液晶表示素子の単純マトリックス駆動方法を提供することである。
発明の第1の観点によれば、コレステリック液晶表示素子と、コレステリック液晶表示素子のコモン電極を駆動し、コモン電極のうち選択された選択ラインに選択ライン電圧を出力し、且つ選択ライン以外の非選択ラインには非選択ライン電圧を出力するコモンドライバと、コレステリック液晶表示素子のセグメント電極を駆動し、セグメント電極に書込み信号を出力するセグメントドライバと、コモンドライバおよびセグメントドライバを制御し、コレステリック液晶表示素子の表示画像を書き換える駆動制御回路と、選択ラインの書込み中に、書込み信号に応じた非選択ライン電圧の補正を行う電圧補正回路と、を有するコレステリック液晶表示装置が提供される。
また、発明の第2の観点によれば、コレステリック液晶表示素子のコモン電極のうち選択された選択ラインに選択ライン電圧を出力し、且つ選択ライン以外の非選択ラインには非選択ライン電圧を出力し、選択ラインの位置をシフトしながら、選択ライン電圧の出力に同期して、セグメント電極に書込み信号を出力する単純マトリックス駆動方法であって、選択ラインに出力される書込み信号に応じた非選択ライン電圧の補正値を算出し、選択ラインの書込み中に、算出した補正値に応じて、非選択ライン電圧を補正するコレステリック液晶表示素子の単純マトリックス駆動方法が提供される。
実施形態によれば、チラツキを低減して高速の画像表示が可能となるコレステリック液晶表示装置およびコレステリック液晶表示素子の単純マトリックス駆動方法が実現される。
本発明の実施形態を説明する前に、コレステリック液晶、単純マトリクス駆動方法、コンベンショナル駆動方法について説明する。
図1は、コレステリック液晶の状態を説明する図である。図1の(A)および(B)に示すように、コレステリック液晶を利用した表示素子10は、上側基板11と、コレステリック液晶層12と、下側基板13と、有する。コレステリック液晶には、図1の(A)に示すように入射光を反射するプレーナ状態と、図1の(B)に示すように入射光を反射するフォーカルコニック状態と、があり、これらの状態は、無電界下でも安定してその状態が保持される。他に、強い電界を印加した時に、すべての液晶分子が電界の向きに従うホメオトロピック状態があるが、ホメオトロピック状態は、電界の印加を停止すると、プレーナ状態またはフォーカルコニック状態になる。
プレーナ状態の時には、液晶分子のらせんピッチに応じた波長の光を反射する。反射が最大となる波長λは、液晶の平均屈折率n、らせんピッチpから次の式で表される。
λ=n・p
一方、反射帯域Δλは、液晶の屈折率異方性Δnに伴って大きくなる。
一方、反射帯域Δλは、液晶の屈折率異方性Δnに伴って大きくなる。
プレーナ状態の時には、入射光が反射するので「明」状態、すなわち白を表示することができる。一方、フォーカルコニック状態の時には、下側基板13の下に光吸収層を設けることにより、液晶層を透過した光が吸収されるので「暗」状態、すなわち黒を表示することができる。
次に、コレステリック液晶を利用した表示素子の駆動原理を説明する。
液晶に強い電界を与えると、液晶分子のらせん構造は完全にほどけ、全ての分子が電界の向きにしたがうホメオトロピック状態になる。次に、ホメオトロピック状態から急激に電界をゼロにすると、液晶のらせん軸は電極に垂直になり、らせんピッチに応じた光を選択的に反射するプレーナ状態になる。一方、液晶分子のらせん構造が解けない程度の弱い電界の形成後の電界除去、あるいは強い電界をかけ緩やかに電界を除去した場合は、液晶のらせん軸は電極に平行になり、入射光を透過するフォーカルコニック状態になる。また、中間的な強さの電界を与え、急激に除去すると、プレーナ状態とフォーカルコニック状態が混在し、中間調の表示が可能となる。この現象を利用して情報の表示を行う。
コレステリック液晶表示素子に画像を表示する場合に用いられる駆動方法には、多くの方法が提案されているが、「コンベンショナル駆動方法」と「ダイナミック駆動方法」の2つに大別できる。ダイナミック駆動方法は、上記の「ホメオトロピック状態」、「プレーナ状態」および「フォーカルコニック状態」に加えて、トランジェントプレーナ状態を用いる。ダイナミック駆動方法は、表示を比較的高速で書き換えルことができるが、精密な階調表示が難しいという問題があった。これに対して、コンベンショナル駆動方法は、精密な階調表示が可能であるが、表示の書き換えに長時間を要するという問題があった。ここでは、コレステリック液晶表示素子をコンベンショナル駆動方法で駆動する駆動方法および表示装置が対象であり、ダイナミック駆動方法を使用する駆動方法および表示装置は対象としない。
図2は、コンベンショナル駆動方法における液晶の状態変化の例を示す図である。コンベンショナル駆動方法では、全画素に高電圧を印加してホメオトロピック状態にした後、電界を解除して、全画素をプレーナ状態またはフォーカルコニック状態にするリセット動作を行う。その後、単純マトリクス駆動方法で、比較的低い電圧の短いパルス幅の書込みパルスを印加して、プレーナ状態またはフォーカルコニック状態から、画素ごとに状態を変化させる書込み動作を行う。図2は、リセット動作で全画素をプレーナ状態にした後、書込み動作で、プレーナ状態を維持するか、フォーカルコニック状態またはプレーナ状態とフォーカルコニック状態の混在した状態に変化させる動作を示している。
図3は、コンベンショナル駆動方法において、液晶セル(画素)に印加される電圧波形の例、および図示の電圧波形を印加した場合の反射率の応答特性の例を示す図である。図3の(A)は、リセット動作において印加するリセット電圧波形(パルス)を示しており、図3の(B)は、リセットパルスの印加に対する応答を示している。図3の(C)は、書込み動作において印加する書込み電圧波形(パルス)の一例を示しており、図3の(D)は、初期状態がプレーナ状態の場合の図3の(C)の書込みパルスの印加に対する応答を示している。また、図3の(E)は、図3の(C)より狭いパルス幅の書込みパルスを示しており、図3の(F)は、初期状態がプレーナ状態の場合の図3の(E)の書込みパルスの印加に対する応答を示している。言い換えれば、図3の(D)および(F)は、図3の(B)のPで示す左側の傾斜部における変化を示している。
コレステリック液晶の駆動波形は、一般の液晶と同様に、液晶材料の劣化(分極)を抑制するために交流とする必要がある。このため、液晶ドライバIC(一般にコレステリック液晶専用IC、またはSTN液晶用ICが用いられる)は液晶セルに印加される電界の極性を反転させる機能を有しており、液晶駆動用の高圧電源は+数十Vの単一電源が使用できる。
まず、図3の(A)に示すような正負のパルスを合わせたパルス幅が60msと広いパルスを印加する場合で、パルス電圧を0Vから徐々に上げていった場合の状態変化について述べる。初期状態がプレーナ状態の場合、状態は図3の(B)においてPで示す線に沿って変化する。パルス電圧がある電圧を超えると徐々にフォーカルコニック状態に遷移し、反射率は急激に低下する。反射率が最小値に達すると、パルス電圧がある電圧を超えない限り反射率はほとんど変化しない。パルス電圧がある電圧を超えると徐々にプレーナ状態に遷移し、反射率は急激に上昇する。反射率が最大値に達すると,パルス電圧を上げても反射率は変化しない。このような電圧−反射率特性は、一般に「VR特性」と呼ばれる。初期状態がフォーカルコニック状態の場合、状態は図3の(B)においてFCで示す線に沿って変化する。パルス電圧がある電圧を超えない限り反射率は変化しない。パルス電圧がある電圧を超えると徐々にプレーナ状態に遷移し、反射率は急激に上昇する。反射率が最大値に達すると、パルス電圧を上げても反射率は変化しない。そして、初期状態がプレーナ状態であってもフォーカルコニック状態であっても、ある電圧以上の電圧を印加すると、必ず反射率が最大値のプレーナ状態になる。図3の(B)では、パルス幅60msで電圧が±36Vのパルスの場合、必ずプレーナ状態になるので、このパルスをリセットパルスとして使用することができる。
これよりもパルス幅が狭いパルスを印加する場合、応答性はシフトする。たとえば、図3の(C)に示すパルス幅が2msで、パルス電圧が±24Vと±12Vのパルスを印加する場合、初期状態がプレーナ状態であれば、状態は図3の(D)においてLで示す線に沿って変化する。図3の(D)においては、±12Vのパルスでは反射率は変化せず、プレーナ状態が維持される。±24Vのパルスでは反射率が少し低下した中間調となる。また、初期状態がプレーナ状態とフォーカルコニック状態が混在した反射率が中間値の場合は、状態は図3の(D)においてMで示す線に沿って変化する。この場合も、±12Vのパルスでは反射率は変化せず、±24Vのパルスでは反射率が少し低下する。
さらに、図3の(E)に示すパルス幅が1msで、パルス電圧が±24Vと±12Vのパルスを印加する場合、初期状態がプレーナ状態であれば、状態は図3の(F)においてNで示す線に沿って変化する。図3の(F)においては、±12Vのパルスでは反射率は変化せず、プレーナ状態が維持される。±24Vのパルスでは反射率が少し低下した中間調となるが、反射率の低下量は、2msのパルス幅の場合より小さい。すなわち、2msの方が1msより暗い階調となる。初期状態がプレーナ状態とフォーカルコニック状態が混在した反射率が中間値の場合は、状態は図3の(F)においてOで示す線に沿って変化する。この場合も、±12Vのパルスでは反射率は変化せず、±24Vのパルスでは反射率が少し低下する。
以上のように、初期状態がプレーナ状態の場合、比較的小さな電圧の短いパルスを印加すると、反射率が低下し、反射率の低下量は、パルス電圧およびパルス幅に応じて変化することが分かる。具体的には、パルス電圧が高いほど、パルス幅が大きいほど、反射率の低下量は大きくなる。また、図3の(D)および(F)のMおよびOで示す変化から、パルスを分けて印加しても同様の変化が起き、反射率の低下量はパルス幅の合計、すなわち累積パルス印加時間に関係する。
図4は、初期状態をプレーナ状態とした場合に、さまざまなパルス幅のパルスに対する電圧応答特性の例を示す図である。反射率に対応する明度の最小値は、パルス周期によって大幅に変化する。パルス周期が長ければ長いほど、より低い電圧で、より小さな明度に達する。すなわち、濃い黒を得るには長いパルス周期が必要となる。
以上の説明は、初期状態がプレーナ状態の場合で、図3の(B)において、Pで示す左側の傾斜部分を利用した例であるが、初期状態がフォーカルコニック状態の場合で、図3の(B)において、FCで示す右側の傾斜部分を利用する場合も同様である。
コンベンショナル駆動方法としていくつかの方法が提案されている。
第1の方法は、リセット動作により全画素をプレーナ状態にする。次に書込み動作で書込みパルスを印加すると、反射率が高い状態から低い状態に変化し、フォーカルコニック状態になる。書込みパルスの電圧、累積パルス印加時間などを変化させて書込みパルスのエネルギーを調整すると、反射率の低下量を調整して、中間調を表示できる。言い換えれば、第1の方法は、書込み動作で、図3の(B)においてPで示す左側の傾斜部分を利用する。
第2の方法は、リセット動作において、全画素を一旦プレーナ状態にした後、全画素を一括してフォーカルコニック状態にするFCR法である。FCR法は、書込み動作で、図3の(B)においてFCで示す右側の傾斜部分を利用する。書込みパルスを印加すると、反射率が低い状態から高い状態に変化する右側の斜線部に沿って反射率が増加し、右上のプレーナ状態になる。書込みパルスの電圧、累積パルス印加時間などを変化させて書込みパルスのエネルギーを調整すると、反射率の増加量を調整して中間調を表示できる。
第3の方法は、リセット動作によりフォーカルコニック状態にした後、黒表示のフォーカルコニック状態を維持する画素以外は、図3の(B)においてFCで示す右側の傾斜部分を利用して、すべてプレーナ状態にする。第3の方法では、その後図3の(B)においてPで示す左側の傾斜部分を利用して、所望の中間調状態に変化させる。
第2の方法(FCR法)は、図3の(B)においてFCで示す右側の傾斜部分の比較的高速なフォーカルコニック状態からプレーナ状態への遷移を1ライン毎に行うため、書込み動作を比較的高速に行える。例えば、表示素子のライン数を1000ラインとすると、走査速度4ms/ラインで走査する場合、走査に要する時間は4秒である。そのため、全画素のフォーカルコニック状態への遷移に、高コントラスト実現に必要な200ms程度の印加時間を要しても、全表示時間にほとんど影響を与えない。しかし、FCR法を行うには、100V程度の高電圧が必要であり、汎用のドライバICが使用できず、高コストになる。
また、FCR法では、プレーナ状態とフォーカルコニック状態が混在した初期状態からフォーカルコニック状態への遷移は、比較的長い時間をかけて全画素一括で行うため、良好な黒(高コントラスト)を実現することができる。しかし、FCR法は、図3の(B)においてFCで示す右側の傾斜部分を用い、フォーカルコニック状態からプレーナ状態への遷移を1ライン毎に行う方式である。右側の傾斜部分の電圧応答特性は極めて急峻なため、FCR法は、白表示は良好であるが、中間調の明るさが不安定でかつ不均一であり、中間調の再現性不十分であるという問題がある。
第3の方法は、最初に長時間かけて2値表示を行うため、コントラストは良好であり、書込み動作では、図3の(B)においてPで示す左側の傾斜部分を利用するため、良好な中間調が表示できる。しかし、2値表示と中間調表示を分けて行うために、中間調の連続性に問題がある。また、中間調を連続させるために、2値表示された黒に近いレベルまで明るさを減ずるには、少なくとも20ms/ラインのパルス幅が必要であり、表示の高速化が課題である。表示パネルのライン数を1000ラインとし、2値表示にFCR法を適用した場合、表示時間の典型的な例での値は、2値表示に4秒、中間調表示に20秒の合計24秒となる。
第1の方法は、図3の(B)においてPで示す左側のゆるやかな傾斜部分を用いるため、良好な中間調が表示できる、中間調の連続性も維持できる。しかし、ある程度の黒さまで明るさを減ずるには、少なくとも10ms/ラインの速度が必要であり、表示の高速化が難しいという問題がある。例えば、表示パネルのライン数を1000ラインとすると、表示時間の典型的な値は10秒となる。また、第1の方法は、最初に2値表示を行わないため、中間調の連続性は極めて良好だが、第2および第3の方法に比べて、コントラストはやや低く、高コントラスト化が課題である。言い換えれば、第2の方法と比べると、コントラストを犠牲にして、表示速度を向上しているといえる。
以上説明したように、各種のコンベンショナル駆動方法があるが、それぞれ長所・短所があり、用途に応じて適宜選択されるべきものである。以下に説明する実施形態は、上記のいずれのコンベンショナル方法にも適用可能であるが、第1の方法を適用した場合を例として説明し、第1の方法を単にコンベンショナル方法と称する。
次に単純マトリクス(パッシブマトリクス)駆動方法について説明する。
図5は、単純マトリクス型表示素子の基本構成を示す図である。単純マトリクス型表示素子は、横方向に平行に伸びる複数のコモン電極18と、縦方向に平行に伸びる複数のセグメント電極19と、複数のコモン電極18を駆動するコモンドライバ25と、複数のセグメント電極19を駆動するセグメントドライバ26と、を有する。後述するように、複数のコモン電極18は、一方の透明基板上に設けられた透明電極である。複数のセグメント電極19は、他方の透明基板上に設けられた透明電極である。2枚の基板は、複数のコモン電極18と複数のセグメント電極19が直交するように対向して配置され、2枚の基板の間にコレステリック液晶を封入した液晶層が形成される。複数のコモン電極18と複数のセグメント電極19の交差部分に、画素が形成される。
以下説明を簡単にするために、縦横3×3画素の単純マトリクス型液晶素子を例として説明を行う。
図6は、3本のコモン電極18と3本のセグメント電極19により形成される縦横3×3画素の単純マトリクス型液晶素子と、コモンドライバ25およびセグメントドライバ26の出力電圧、および液晶への印加電圧を示す図である。図6の(A)から(C)は、チェッカーボードパターン(市松模様)を書き込む場合を示している。
図6に示すように、単純マトリクス型液晶素子の駆動は、コモン電極18を1ラインずつ順番に選択状態(通常は0V)にした上で、すべてのセグメント電極19に、選択状態にあるライン上の各画素に対応する電圧(通常は2種類)を印加する。前述の図4は、この液晶素子の各種パルス幅での電圧応答特性を示す。
ここで、図6の液晶素子の全ての画素の初期状態はプレーナ状態(白)であり、パルス幅10msのパルスを印加することで、黒を表示すべき全ての画素に黒を書き込むものとする。選択状態のコモン電極には0Vを印加する。図4の10msの特性から、反射率に対応するY値(明度)は24Vで最低(最も黒い状態)となるので、黒画素に対応するセグメント電極には24Vを印加する。後述するように、非選択状態のコモン電極上の画素には、白画素に印加する電圧をVwとすると、±(24−Vw)/2のクロストーク電圧が印加される。これを極小化するため、Vwはできるだけ大きな値とする必要がある。図4の10msの特性から、Y値が低下せず、白さが維持できる電圧範囲は0−10Vであるから、Vwは10Vとする。したがって、非選択状態のコモン電極に印加すべき電圧は(24+Vw)/2=17Vである。したがって、セグメント電極19が24Vの非選択画素には、コモン電極を基準にして+7Vが、セグメント電極19が10Vの非選択画素には、コモン電極を基準にして−7Vが印加される。
前述のように、液晶に印加される電圧は、交流でなければならない。そこで、各ラインへの書込みの前半の5msには、セグメント電極19には24V/10V、コモン電極18には0V/17Vが印加される。これにより、選択コモン電極上の黒画素/選択コモン電極上の白画素/非選択コモン電極上で黒画素セグメント電極上の画素/非選択コモン電極上で白画素セグメント電極上の画素には、それぞれ24V/10V/7V/−7Vが印加される。各ラインへの書込みの後半の5msには、セグメント電極19には0V/14V、コモン電極18には24V/7Vが印加される。これにより、選択コモン電極上の黒画素/選択コモン電極上の白画素/非選択コモン電極上で黒画素セグメント電極上の画素/非選択コモン電極上で白画素セグメント電極上の画素には、−24V/−10V/−7V/7Vが印加される。
このように、液晶に印加される電圧は、
前半の5ms:+24V/+10V/+7V/−7V
後半の5ms:−24V/−10V/−7V/+7V
であり、画素の状態(選択・非選択・白・黒)に関わらず交流化されている。
前半の5ms:+24V/+10V/+7V/−7V
後半の5ms:−24V/−10V/−7V/+7V
であり、画素の状態(選択・非選択・白・黒)に関わらず交流化されている。
図6の(A)から(C)は、前半の5msの期間のみの印加電圧を示している。選択コモン電極を画面の端から端までスキャンしながら、上記の動作を行うことで、画面全体に画像を書き込むことができる。
図6から明らかなように、選択ラインへの電圧印加は1回のみであるのに対して、非選択ラインへの電圧印加は、コモン電極数をNcとすると(Nc−1)回である。このように、非選択ラインが大部分であることに注目することが重要である。図6の(A)から(C)のようにライン数が少ない場合は、非選択ラインへの電圧印加が複数回であることの影響は小さい。しかし、XGAパネルでは非選択ラインへの電圧印加は767であり、きわめて大きな影響がある。
図7は、コレステリック液晶表示素子の典型的な電圧応答特性の非選択電圧依存性を示す図であり、印加回数をパラメータとして、非選択電圧を変化させた時のプレーナ状態(白:明状態)からの明度(Y値)の低下量を示す図である。非選択電圧の印加回数は、1/10/100/1000/7000回である。
図7から、非選択電圧の印加回数が1000回以上では、非選択電圧が5Vを超えると明度の低下が著しい。この影響は白画素に限定されるものではなく、黒画素に対しても大きな影響がある。非選択電圧が高いほど、白の明るさは低下し、逆に黒の暗さは増加する。
図4の10msの特性では、パルス幅10msの1パルスに対するプレーナ状態からフォーカルコニック状態への閾値は、10V程度である。しかし、図7では、パルス幅10msの1000パルスに対するプレーナ状態からフォーカルコニック状態への閾値(非選択電圧の上限)は、わずか5V程度である。
図7より、VGAパネルでは、非選択電圧を5Vとし、選択ライン上の白画素の印加電圧Vw(以下、半選択電圧と称する)を10Vとすると、選択ライン上の黒画素の印加電圧(以下、選択電圧と称する)は20Vとなる。図4の10msの特性では、選択電圧20VでのY値(明度)は5であるが、非選択電圧を767回印加した場合の選択電圧20VでのY値は、5よりかなり小さい。
単純マトリックス駆動方法では、図6に示したように画像データを書き込むべきライン(選択ライン)をコモンドライバ25が1つ選択し、これと直交する全てのセグメントライン(セグメント電極)にセグメントドライバ26で画像データ信号を印加する。このとき、選択ライン以外のライン(非選択ライン)上の全ての画素には、閾値以下のクロストーク電圧(図7では±7V)が印加される。
図8は、コモンドライバ25およびセグメントドライバ26の出力部の構成と、出力電圧波形および液晶に印加される電圧波形を示す図である。
R1、R2、R3、R4、およびオペアンプ41および42は、電圧生成部を構成する要素で、コモンドライバ25およびセグメントドライバ26から出力する電圧を生成すると共に、必要な駆動能力を実現する。デカップリングコンデンサC1〜C3は、後述する電圧安定部を構成する要素で、コモンドライバ25およびセグメントドライバ26から出力する電圧を安定させる。スイッチSW1およびSW2は、コモンドライバ25およびセグメントドライバ26に設けられるスイッチである。コモンドライバ25およびセグメントドライバ26は、このようなスイッチを端子数分備え、さらに図示していないシフトレジスタなどを備え、各スイッチの動作を制御する。液晶画素は容量と等価であり、CLで示す。図8のスイッチの状態は、書込み動作中のスキャン動作において、非選択ラインの液晶画素CLに、セグメントドライバ26から白画素に対応するオフ(OFF)電圧が印加される場合を示している。すなわち、コモンドライバ25からは非選択電圧17Vが、セグメントドライバ26からは白画素に対応するオフ(OFF)電圧10Vが印加され、液晶が素CLには−7Vが印加される。
図8の右側の波形は、各部の電圧波形を示す。左上の電圧波形は、セグメントドライバ26から黒画素に対応するオン(ON)電圧24Vが出力される場合の出力波形である。右上の電圧波形は、セグメントドライバ26から白画素に対応するオフ(OFF)電圧10Vが出力される場合の出力波形である。下側の電圧波形は、コモンドライバ25から非選択電圧17Vが出力される場合の出力波形である。中央左側の電圧波形は、セグメントドライバ26からオン電圧24Vが出力される場合の液晶画素CLの印加波形である。中央右側の電圧波形は、セグメントドライバ26からオフ電圧10Vが出力される場合の液晶画素CLの印加波形である。言い換えれば、中央の左右の電圧波形は、液晶画素CLに印加されるクロストーク電圧を示す。
非選択ラインの画素に印加されるクロストーク電圧は、図8に示すように画像データ(書込みデータが白か黒か,白黒画素数の比率など)に依存して変動し、画素間で絶対値に大きな差が生じる場合がある。
電圧応答特性が、図4のパルス幅10msの場合の応答特性のように、閾値(図4では10V)以下の範囲で完全に同一明度であれば、クロストーク電圧が閾値以下である限り、画素の明るさが変動することはない。しかし、実際のコレステリック液晶パネルの電圧応答特性は、図9に示すように閾値(約10V)以下の範囲でもわずかに明度が変化している。このため、クロストーク電圧値が閾値以下であっても、画素の明るさは印加電圧に応じてわずかに変化する。このため、書込み動作時に、非選択領域の明るさが、画素間のクロストーク電圧差に応じてランダムに変動する現象(チラツキ)を生じていた。
クロストーク電圧変動の原因は、非選択電圧を供給する電源の電圧変動である。液晶の等価回路は直列抵抗の小さい大容量コンデンサであるため、選択ライン更新時の電圧スイッチングにともなう非選択電圧の瞬間的な電圧降下/上昇は不可避である。
非選択電圧の電源は、非選択電圧電源は、ソース・シンク両能力が必要であり、通常は図8示すようなオペアンプ41を用いたボルテージフォロア回路が使用される。これまで、チラツキ抑制の必要性が高い場合は、図8に示すように、デカップリングコンデンサC1を、表示素子の静電容量の数倍以上にすることで対処していた。しかし、表示素子が大型になると、チラツキを十分に抑制できるデカップリングコンデンサは、大容量のものが必要であり、コストが高い、部品サイズ(特に厚さ)が大きい、スリープ時の無駄電力が大きい、などの問題があった。そのため、実際の表示装置では、チラツキをある程度黙認せざるを得なかった。
以下に説明する実施形態では、非選択電源用に大容量のデカップリングコンデンサを用いることなしに、チラツキを解消できるコレステリック液晶表示素子の単純マトリックス駆動方法が提供される。
選択ライン更新時の電圧スイッチングにともなう非選択ラインの瞬間的な電圧変動は不可避である。これを減らすには大きなデカップリングコンデンサが必要である。しかし、瞬間的な電圧変動自体は、実は速すぎて視認不可能であることが分かった。明るさを正弦波パターンで変化させた場合、チラツキ視認に関する視覚の時間周波数特性は、一般に、周波数60Hz(繰り返し周期は約16.7ms)を超えるとチラツキは視認不可能であるとされている。瞬間的な電圧変動の持続時間は、一般に選択ライン駆動時の最初の数%ないし10%程度である。
前述のコンベンショナル駆動方法の中で、選択ライン駆動周期が最も遅いのは第2の方法である。この駆動方法でもライン駆動周期は20ms程度なので、電圧変動は最大2ms前後である。上記のように、60Hzを超える明るさの変動は視認不可能であるから、これ自体を減らさなくても知覚されるチラツキは減らすことができる。実験の結果、非選択電圧の実効値のうち、0−60Hz程度の周波数範囲に含まれる成分がほぼ一定であれば、チラツキは生じないことが確認できた。すなわち、16.7msより長周期の非選択電圧の実効値変動累積値をキャンセルできれば、瞬間的な電圧変動に関わらずチラツキは生じない。
そこで、以下に説明する実施形態では、視認可能な時間(16.7ms以上)での印加パルスの実効値を、電圧変動に関わらず一定にすることで、チラツキを低減する。このようなことが可能であるのは、液晶の応答が印加パルスの累積的な電気的エネルギーに対して高い線形性を示すためと考えられる。実施形態では、個々の印加パルスに対して、個別に実効値一定化補正を行う。
言い換えれば、補正は、非選択ラインの画素の印加電圧の実効値の視認可能周波数以下の成分が、視認可能周波数に対応する周期より短い電圧変動にかかわらず、一定になるように、コモンドライバの出力する非選択電圧およびセグメントドライバの出力する電圧を補正することにより行われる。
なお、上記のチラツキ現象は、コレステリック液晶表示素子のような1ラインの書換えが視認可能な時間(16.7ms以上)で行われる低速な表示装置に特有な現象であると考えられる。例えば、動画表示が可能な液晶表示装置は、フレーム表示速度が16.7msまたは33.3msであり、1000ラインを有する場合には、16.7μsまたは33.3μsであり、1ラインの書換え時の変動を視認することはできない。
また、信号電極(セグメント電極)に実効値補正電圧を印加することで、動画表示可能な表示装置において、シャドーイング(静止画におけるチラツキに類似したもの)を補正できることが知られていた。具体的には、液晶表示装置において、選択ライン上の表示ドットの電圧実効値変動によって生じるシャドーイングに対して、これを補正するための帰線期間を設け、帰線期間中に信号電極に実効値補正電圧を印加する。帰線期間は、16.7msの周期で設けられるので、視認可能な周波数である。しかし、非選択時の印加電圧は、信号電圧と走査電圧の差で決まるものであり、信号電圧の実効値を補正しても、非選択電圧の実効値は全く補正されない。また、この補正技術の適用対象を走査電圧にも拡大し、信号電圧と走査電圧の実効値を個別に補正したとしても、非選択電圧は信号電圧と走査電圧の差で決まるものであり、実効値の差で決まるものではないので、非選択電圧の実効値を補正することはできない。
以下、本発明の実施形態のコレステリック液晶表示装置について、図面を参照して具体的に説明する。
図10は、第1実施形態のコレステリック液晶表示装置の概略構成を示すブロック図である。
第1実施形態のコレステリック液晶表示装置は、表示素子10と、電源21と、昇圧部22と、電圧生成部23と、電圧安定部24と、コモンドライバ25と、セグメントドライバ26と、駆動制御回路27と、ON/OFF画素数計数部28と、ルックアップテーブル(LUT)29と、電圧補正部30と、を有する。
表示素子10は、コレステリック液晶を使用した単純マトリクス型カラー液晶表示素子である。
図11は、表示素子10の構成を示す図である。図11に示すように、表示素子10は、見る側から順番に、青(ブルー)用パネル10B、緑(グリーン)用パネル10G、および赤(レッド)用パネル10Rの3枚のパネルが積層されており、レッド用パネル10Rの下側には光吸収層17が設けられている。パネル10B、10Gおよび10Rは、同じ構成を有するが、パネル10Bは反射の中心波長が青色(約480nm)、パネル10Gは反射の中心波長が緑色(約550nm)、パネル10Rは反射の中心波長が緑色(約630nm)になるように、液晶材料およびカイラル材が選択され、カイラル材の含有率が決定されている。パネル10B、10Gおよび10Rのコモン電極およびセグメント電極は、スキャンドライバ28およびセグメントドライバ29により駆動される。
パネル10B、10Gおよび10Rは、反射の中心波長が異なる以外同じ構成を有する。以下、パネル10B、10Gおよび10Rの代表例を、パネル10Aとして表し、その構成を説明する。
図12は、1枚のパネル10Aの基本構成を示す図である。
図12に示すように、表示素子10Aは、上側基板11と、上側基板11の表面に設けられた上側電極層14と、下側基板13の表面に設けられた下側電極層15と、シール材16と、を有する。上側基板11と下側基板13は、電極が対向するように配置され、間にコレステリック液晶材料を封入した後シール材16で封止される。なお、液晶層12内にスペーサが配置されるが図示は省略している。上側電極層14と下側電極層15の一方に複数のコモン電極18が、他方に複数のセグメント電極19が形成される。複数のコモン電極18および複数のセグメント電極19は、互いに平行な帯状の透明電極であり、観察面から見た時に直交するように配置される。複数のコモン電極18および複数のセグメント電極19には、コモンドライバ25およびセグメントドライバ26から電圧パルス信号が印加され、それにより液晶層12に電圧が印加される。液晶層12に電圧を印加して、液晶層12の液晶分子をプレーナ状態またはフォーカルコニック状態にして表示を行う。
単純マトリクス型のカラーコレステリック液晶表示素子については広く知られているので、これ以上の説明は省略する。
表示素子10の画素数はCGA(横1024画素、縦768画素)とする。表示素子10の駆動方法は、前述のコンベンショナル駆動方法(第1の方法)であり、書込みパルスのパルス幅は10msであり、書込みパルスの電圧は、図6の(D)の通りである。
図10に戻って、電源21は、外部から供給される電源を受ける部分または電池などで形成され、3〜5Vの直流電源を出力する。昇圧部22は、DC−DCコンバータなどを有し、3〜5Vの電圧を液晶の駆動電圧として必要とする約40Vに昇圧する。この昇圧レギュレータは、表示素子10の負荷特性、すなわち周期一定でのコンデンサの充放電に対して変換効率の高いものが好ましい。
電圧生成部23は、昇圧された電圧から、リセット動作時には36Vを生成し、書込み動作時にはアナログ電圧値(0/10/17/24V付近)を生成する。
電圧安定部24は、オペアンプのボルテージフォロア回路を有し、充放電時の電圧を安定化する。使用するオペアンプは、容量性負荷に強い品種が好ましい。
コモンドライバ25は、出力端子が、表示素子10の768本のコモン電極に接続される。セグメントドライバ26は、出力端子が、表示素子10の1024本のセグメント電極に接続される。コモン電極はRGBの3枚のパネルで共通に選択されるため、コモンドライバ25は、RGBの3枚のパネルで共通に使用される。これに対して、RGBの3枚のパネルのセグメント電極に印加される画像データは、3枚のパネルで異なるため、セグメントドライバ26は、RGBの3枚のパネルのそれぞれに対して設けられる。コモンドライバ25およびセグメントドライバ26は、汎用の2値出力のSTNドライバを用いて実現でき、ドライバICの耐圧は40V以上である必要がある。
駆動制御回路27は、外部から供給される画像データに基づいて表示素子10での表示を書換えるために、各部を制御する信号を発生し、セグメントドライバ26に駆動画像データを供給する。駆動制御回路27は、フルカラーの元画像(RGB各256階調の1677万色)を、誤差拡散法によってRGB各16階調の4096色に変換して、セグメントドライバ26に出力する駆動画像データを生成する。この階調変換は多くの手法が知られているが、表示品位の面で誤差拡散法かブルーノイズマスク法が好ましい。
表示を書換える場合には、最初に、±36Vの電圧で、15msのパルス幅のリセットパルスを8回全画素に印加し、プレーナ状態にするリセット動作を行う。
次に、4096色に変換した画像データを、RGBの各セグメントドライバ26に入力させる。例えば、累積応答を利用した書込み動作の場合、4096色(RGB各16階調)の画像データを、各中間調に対応した2値の画像データ(H1〜H7)に分割し、全画面に対して7回書込みを行う。階調レベルを変えたい画素には±24Vの電圧を印加し、階調レベルを維持したい画素には±10Vという液晶がほとんど応答しない電圧を印加する。
以上のコレステリック液晶表示装置の構成は、広く知られているので、詳しい説明は省略する。
第1実施形態のコレステリック液晶表示装置は、上記の構成に加えて、ON/OFF画素数計数部28と、ルックアップテーブル(LUT)29と、電圧補正部30と、をさらに有する。ON/OFF画素数計数部28は、駆動制御回路27から駆動画像データを受け取り、1ラインにおけるオン(ON)画素数(黒画素数)またはオフ(OFF)画素数(白画素数)をカウントし、必要に応じてそれらの比率を算出する。ON/OFF画素数計数部28は、デジタル加減算回路またはマイクロコンピュータなどを用いて実現でき、駆動制御回路27を形成するマイクロコンピュータなどの一部として実現してもよい。
LUT29は、1ラインにおけるオン画素数、オフ画素数またはそれらの比率に応じた電圧補正値を記憶しており、ON/OFF画素数計数部28からの出力値に応じて対応する電圧補正値を読み出して出力する。
電圧補正部30は、電圧補正値に応じて、電圧生成部23が書込み動作時に生成する各電圧を微調整して、補正電圧を生成する。
図13は、第1実施形態の電圧補正部30、電圧生成部23、電圧安定部24、コモンドライバ25およびセグメントドライバ26の出力部の構成を示す図である。図13は、図8の左側の回路図に対応し、図8の回路構成において、抵抗R1〜R4と除いて、DAC(Digital-to-Analog Converter: DAC)43および44を設けたことが異なる。図8の回路では、抵抗R1〜R4による電圧分割により固定の電圧値を生成したのに対して、図13の回路では、電圧補正部30を形成するDAC43および44により、電圧補正値に対応した電圧を発生する。DAC43および44が発生した電圧は、オペアンプ41および42によるボルテージフォロア回路およびデカップリングコンデンサC1およびC3で形成される電圧安定部24に出力される。
図14は、第1実施形態におけるコモンドライバ25およびセグメントドライバ26の出力する電圧波形および液晶画素LCに印加される電圧波形を示す図であり、図8の右側の波形に対応する。
左上の電圧波形は、セグメントドライバ26から黒画素に対応するオン(ON)電圧24Vが出力される場合の出力波形である。右上の電圧波形は、セグメントドライバ26から白画素に対応するオフ(OFF)電圧10Vが出力される場合の出力波形である。下側の電圧波形は、コモンドライバ25から非選択電圧17Vが出力される場合の出力波形である。中央左側の電圧波形は、セグメントドライバ26からオン電圧24Vが出力される場合の液晶画素CLの印加波形である。中央右側の電圧波形は、セグメントドライバ26からオフ電圧10Vが出力される場合の液晶画素CLの印加波形である。言い換えれば、中央の左右の電圧波形は、液晶画素CLに印加されるクロストーク電圧を示す。
図14に示すように、第1実施形態では、コモンドライバ25から出力される非選択電圧が、初期変動後の安定した時に17V+αになるように補正される。また、セグメントドライバ26から出力されるオフ電圧が、初期変動後の安定した時に10V−βになるように補正される。セグメントドライバ26から出力されるオン電圧は、大容量の電流が可能な電源で、安定して24Vを出力するので補正しない。
したがって、セグメントドライバ26からオン電圧24Vが出力される場合の非選択ラインの液晶画素CLの電圧波形は、初期変動後の安定した時に7V−αになる。また、セグメントドライバ26からオフ電圧10V−βが出力される場合の非選択ラインの液晶画素CLの電圧波形は、初期変動後の安定した時に−7V−α−βになる。
図8で説明したように、液晶画素CLの電圧波形の実効値変動累積値は、書込みデータにより異なりチラツキが発生する。そこで、1ラインの書込みデータに応じてαおよびβの値を調整して、実効値変動累積値が一定になるようにすれば、チラツキは発生しない。第1実施形態では、ON/OFF画素数計数部28が1ラインの書込みデータのオン・オフ数を計数し、LUT29に記憶された計数値に対応する電圧補正値を読み出し、電圧補正部30が電圧補正値に対応した電圧分の補正、すなわちαおよびβの補正を行う。これにより、実効値変動累積値は、1ラインの書込みデータにかかわらず一定となるので、チラツキが低減される。
非選択ラインの瞬間的な電圧変動に起因する印加パルスの電気エネルギーの変動量は、選択ラインの画像データ(セグメントデータ)中のオン・オフ(ON/OFF)画素数によって一意に定まる。言い換えれば、αおよびβは、各選択ラインの画像データ中のオン・オフ画素数により決定することができる。以下、オン・オフ画素数からαおよびβを決定する方法について説明する。
前述のように、液晶表示素子10は液晶画素に対応する容量の集合とみなすことができる。図15は、コモンドライバ25およびセグメントドライバ26が、液晶表示素子10を駆動する場合に、液晶画素の容量に印加される電圧を示す図である。コモンドライバ25は、1本の選択ラインに0Vを、767本の非選択ラインに17Vを印加し、セグメントドライバ26は、選択ライン中の黒画素のセグメントラインにオン電圧24Vを、選択ライン中の白画素のセグメントラインにオフ電圧10Vを、印加する。図15では、選択ライン中のオン電圧が印加される液晶容量の合計をCKSで、選択ライン中のオフ電圧が印加される液晶容量の合計をCWSで、それぞれ表す。また、非選択ライン中のオン電圧が印加される液晶容量の合計をCKNで、非選択ライン中のオフ電圧が印加される液晶容量の合計をCWNで、それぞれ表す。
選択ラインは1本で、非選択ラインは、767本であるから、CKSおよびCWSは、CKNおよびCWNの1/767であり、無視でき、CKNおよびCWNについてのみ考えればよい。言い換えれば、選択ライン上の画素は無視できる。以下、CKNをCKで、CWNをCWで表す。
図16は、液晶表示素子10を駆動状態をCKおよびCWを使用して表した図である。図16では、コモンドライバ25の17Vの出力部に設けられたコンデンサCCおよびセグメントドライバ26の10Vの出力部に設けられたコンデンサCSを合わせて示している。
図16の(A)は、図15に対応した形で表した回路であり、図16の(A)の回路は、図16の(B)のように書き換えることができる。
ここで、容量の端子(電極)を電源に接続する前には、コンデンサCSにはQS=CSVsの電荷が蓄積され、コンデンサCCにはQC=CCVcの電荷が蓄積され、CKおよびCWに蓄積されている電荷はゼロであるとする。
図16の回路への電源の供給は、Vd(24V)端子、Vs(10V)端子およびVc(17V)端子から行われる。ここで、コモンドライバ25の17Vの出力部およびセグメントドライバ26の10Vの出力部は、接続した瞬間にハイインピーダンスになり、電源の供給はコンデンサCCおよびCSから行われるとする。
電源供給の開始に伴うCKおよびCWの印加電圧の変化は、3つの端子からの電源の供給が別々に行われた場合の変化を合わせた場合と等価であり、各端子からの電源供給による変化を合わせれば求めることが可能である。
図17は、各端子からの電源供給による変化を演算するための回路状態を示す図である。
Vd(24V)端子からのみ電源が供給される時には、QS=QC=0とみなすことができ、図17の(A)に示すような接続状態になる。図17の(A)の回路は、図17の(B)回路のように表すことができる。図17の(B)および(A)から、CKのコモンドライバ25側の端子の電圧Vc1およびCWとCSの接続部の電圧Vs1は、次の式で表される。
Vs(10V)端子からのみ電源が供給される時には、Vd=QC=0とみなすことができ、図17の(C)に示すような接続状態になる。図17の(C)から、CSに蓄積される電荷CSVs、CWとCSの接続部の電圧Vs2、およびCWとCCの接続部の電圧Vc2は、次の式で表される。
Vc(17V)端子からのみ電源が供給される時には、Vd=QS=0とみなすことができ、図17の(D)に示すような接続状態になる。図17の(D)から、CCに蓄積される電荷CCVc、CSとCWおよびCKの接続部の電圧Vc3、およびCWとCSの接続部の電圧Vs3は、次の式で表される。
上記3つの場合の電圧を合計すればVcおよびVsの電圧が得られる。すなわち、
Vc=Vc1+Vc2+Vc3
Vs=Vs1+Vs2+Vs3
である。
Vc=Vc1+Vc2+Vc3
Vs=Vs1+Vs2+Vs3
である。
コンデンサCCおよびCSの容量値を、1μFとし、選択ラインの黒画素と白画素の比率が半々、すなわち50%の場合と、黒画素が90%の場合と、白画素が90%の場合と、について演算を行い、1選択ラインに電圧が印加する場合の、印加中の電圧変化を算出した結果を表1に示す。なお、表1では、コンデンサCCおよびCSの容量値を、10μFとし、選択ラインの黒画素と白画素の比率が半々の場合も合わせて示している。
なお、表1には、後述するαおよびβの値も合わせて示している。
図18は、上記の演算結果に基づいた変化を示す図である。図18では、上側に液晶画素に正のパルスを印加する場合を、下側に負のパルスを印加する場合を、示しており、それぞれ選択ラインの画素データの大半(90%)が白画素の場合、白黒半々(50%)の場合、大半(90%)が黒画素の場合、を示している。例えば、正のパルスを印加する場合で、画素データの大半が白画素の場合、液晶画素LCの印加電圧は、最初は8.361Vで、パルス幅の10%程度の時間で7Vに低下し、以後7Vを維持する。また、正のパルスを印加する場合で、画素データが白黒半々の場合、液晶画素LCの印加電圧は、最初は6.364Vで、パルス幅の10%程度の時間で7Vに上昇し、以後7Vを維持する。
図19は、正のパルスを印加する場合で、画素データが白黒半々の場合の液晶画素LCの印加電圧の変化をモデル化した図である。このモデルでは、図19に示すように、パルスの印加時間がTで、パルス印加の開始時の印加電圧がVd−Vct=6.364Vで、印加電圧は、時間Trの間に直線的にVd−Vc=7Vに上昇する。
まず、図19に示すモデルを使用して、αを決定する。図14に示すように、VcがVc+αに補正されるとした場合の図19のパルスの実効値は、以下の式で表され、さらに表に示した手順でαが算出され、実効値をVd−Vcにするαが決定される。
βは、以下の手順で算出される。
Vcは変動するが、Vd−Vcの実効値は、αで補正したことによりVd−Vcに等しくなる。したがって、VsがVs−βに補正するとして、Vc−Vsの実効値をVc−Vsに等しくするようにβを決定すればよい。この演算は、上記の演算において、VdをVcに、VcをVsに、VctをVstに、αをβに置き換えることで、αの場合と同様の手順で算出できる。βの算出式は次のように表される。
前述の表は、それぞれの場合について算出したαおよびβの値を示している。表示素子10の駆動条件に基づいて、選択ラインの白画素数、黒画素数または白黒比率のすべての場合についてαおよびβを算出する。そして、αおよびβを生成する電圧補正値を、選択ラインの白画素数、黒画素数または白黒比率に対応付けてLUT29に格納する。選択ラインにおける白画素数は0〜1024であるから、アドレスは1024、すなわち10ビットあればよい。
ON/OFF画素数計数部28は、セグメントドライバ26に送る駆動画像データから、次に書き換える選択ラインの白画素数、黒画素数または白黒比率を算出し、その値でLUT29にアクセスすると電圧補正値が出力され、電圧補正部30に供給される。電圧補正部30および電圧生成部23は、電圧補正値からVsおよびVcを生成して、コモンドライバ25およびセグメントドライバ26に供給する。これにより、各選択ラインにαおよびβの補正が施されたVsおよびVcが印加され、実効値変動累積値が一定になるので、チラツキが低減される。
上記のように、第1実施形態では、LUT29を利用したが、演算回路またはマイクロコンピュータを利用して計数した白画素数、黒画素数または白黒比率から、αおよびβの算出式にしたがって算出するようにしてもよい。
また、第1実施形態では、VsとVcの両方を補正したが、Vcのみを補正しても補正の効果は得られる。
図20は、第2実施形態のコレステリック液晶表示装置の概略構成を示すブロック図である。
第2実施形態のコレステリック液晶表示装置は、ON/OFF画素数計数部28の代わりに、非選択ライン電圧サンプリング回路51およびエネルギー算出回路52を有することが異なり、他の部分は同じである。
非選択ライン電圧サンプリング回路51は、非選択ライン(電極)とオン電圧が印加されるセグメント電極の電圧差、および非選択コモンライン(電極)とオフ電圧が印加されるセグメントライン(電極)の電圧差を検出する。前述のように、1ラインの書込みにおいて、電圧変動は初期段階で発生する。1ラインの書込みに要する時間は10ms以上であり、初期段階での電圧変動を検出してフィードバックを行えば、十分に補正することが可能である。
エネルギー算出回路52は、検出した電圧差からこれに対応する印加パルスの電気的エネルギーの変動量を算出する。LUT29は、電気的エネルギーの変動量から算出された電圧補正値を、電気的エネルギーの変動量と対応付けて格納している。エネルギー算出には、あらかじめ電圧変動値に対応する印加パルスの電気的エネルギーの変動量を格納したルックアップテーブルを用いるのが簡単であるが、演算回路またはマイクロコンピュータを利用して演算により算出してもよい。
以上説明したように、第1および第2実施形態によれば、コレステリック液晶を用いたメモリ表示素子において、チラツキを低減して高速の画像表示が可能となる。特に大型パネルにおいて、従来に比べてコストを低減し、小型化、バッテリー稼働時間延長が可能となる。
以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものであり、特に記載された例や条件は発明の範囲を制限することを意図するものではなく、明細書のそのような例の構成は発明の利点および欠点を示すものではない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。
以下、実施形態に関し、更に以下の付記を開示する。
(付記1)
コレステリック液晶表示素子と、
前記コレステリック液晶表示素子のコモン電極を駆動し、前記コモン電極のうち選択された選択ラインに選択ライン電圧を出力し、且つ前記選択ライン以外の非選択ラインには非選択ライン電圧を出力するコモンドライバと、
前記コレステリック液晶表示素子のセグメント電極を駆動し、前記セグメント電極に書込み信号を出力するセグメントドライバと、
前記コモンドライバおよび前記セグメントドライバを制御し、前記コレステリック液晶表示素子の表示画像を書き換える駆動制御回路と、
前記選択ラインの書込み中に、前記書込み信号に応じた前記非選択ライン電圧の補正を行う電圧補正回路と、を備えることを特徴とするコレステリック液晶表示装置。
(付記2)
前記電圧補正回路の出力周期は、視認可能周波数の逆数以下である付記1記載のコレステリック液晶表示装置。
(付記3)
前記電圧補正回路は、前記セグメントドライバが出力する、選択ラインの画素データの書込みライン電圧を、前記選択ラインの書込み中に、前記セグメントドライバが前記選択ラインの書込み中に出力する書込み信号に応じて補正する付記1または2記載のコレステリック液晶表示装置。
(付記4)
前記電圧補正回路は、前記書込みライン電圧のうちオフ電圧を補正する付記3記載のコレステリック液晶表示装置。
(付記5)
前記非選択ラインの視認可能周波数に対応する周期より短い電圧変動に起因する印加パルスの電気的エネルギーの変動量を検出する変動検出回路と、
前記変動検出回路の検出した前記電気的エネルギーの変動量に応じて前記非選択ライン電圧の補正値を算出する補正値算出回路と、を備え、
前記電圧補正回路は、前記補正値算出回路の算出した前記補正値に応じて、前記非選択ライン電圧を制御する付記1または2記載のコレステリック液晶表示装置。
(付記6)
前記非選択ラインの視認可能周波数に対応する周期より短い電圧変動に起因する印加パルスの電気的エネルギーの変動量を検出する変動検出回路と、
前記変動検出回路の検出した前記電気的エネルギーの変動量に応じて前記非選択ライン電圧および前記書込みライン電圧の補正値を算出する補正値算出回路と、を備え、
前記電圧補正回路は、前記補正値算出回路の算出した前記補正値に応じて、前記非選択ライン電圧および前記書込みライン電圧を補正する付記3または4記載のコレステリック液晶表示装置。
(付記7)
前記変動検出回路は、前記1選択ラインのオン画素数またはオフ画素数の計数値から前記電気的エネルギーの変動量を算出する付記5または6記載のコレステリック液晶表示装置。
(付記8)
前記補正値算出回路は、前記オン画素数またはオフ画素数に対応して補正値を記憶したルックアップテーブルを利用して前記補正値を算出する付記7記載のコレステリック液晶表示装置。
(付記9)
前記変動検出回路は、前記非選択ラインとオン電圧が印加される画素データの書込みライン電圧との電圧差、および前記非選択ラインとオフ電圧が印加される画素データの書込みライン電圧との電圧差から、前記電気的エネルギーの変動量を算出する付記5または6記載のコレステリック液晶表示装置。
(付記10)
前記補正値算出回路は、前記電圧差に対応して補正値を記憶したルックアップテーブルを利用して前記補正値を算出する付記9記載のコレステリック液晶表示装置。
(付記11)
コレステリック液晶表示素子のコモン電極のうち選択された選択ラインに選択ライン電圧を出力し、且つ前記選択ライン以外の非選択ラインには非選択ライン電圧を出力し、前記選択ラインの位置をシフトしながら、前記選択ライン電圧の出力に同期して、セグメント電極に書込み信号を出力する単純マトリックス駆動方法であって、
前記選択ラインに出力される前記書込み信号に応じた前記非選択ライン電圧の補正値を算出し、
前記選択ラインの書込み中に、算出した前記補正値に応じて、前記非選択ライン電圧を補正することを特徴とするコレステリック液晶表示素子の単純マトリックス駆動方法。
(付記12)
前記非選択ライン電圧の印加周期は、視認可能周波数の逆数に近い値である付記11記載のコレステリック液晶表示素子の単純マトリックス駆動方法。
(付記13)
前記選択ラインの書込み中に、画素データの書込みライン電圧を、前記選択ラインの書込み中に前記選択ラインに出力される書込み信号に応じて補正する付記11または12記載のコレステリック液晶表示素子の単純マトリックス駆動方法。
(付記14)
補正される前記書込みライン電圧は、オフ電圧である付記13記載のコレステリック液晶表示素子の単純マトリックス駆動方法。
(付記15)
前記補正は、視認可能周波数に対応する周期より短い電圧変動に起因する前記非選択ライン電圧パルスの電気的エネルギーの変動量を検出し、検出した前記電気的エネルギーの変動量に応じて前記非選択ライン電圧の補正値を算出し、算出した前記補正値に応じて前記非選択ライン電圧を制御する、ことにより行われる付記11または12記載のコレステリック液晶表示素子の単純マトリックス駆動方法。
(付記16)
前記補正は、視認可能周波数に対応する周期より短い電圧変動に起因する前記非選択ライン電圧パルスおよび前記書込みライン電圧の電気的エネルギーの変動量を算出し、算出した前記電気的エネルギーの変動量に応じて、前記非選択ライン電圧および前記書込みライン電圧の補正値を算出し、算出した前記補正値に応じて前記非選択ライン電圧および前記書込みライン電圧を制御する、ことにより行われる付記13または14記載のコレステリック液晶表示素子の単純マトリックス駆動方法。
(付記17)
前記電気的エネルギーの変動量は、前記選択ラインのオン画素数またはオフ画素数の計数値から算出される付記15または16記載のコレステリック液晶表示素子の単純マトリックス駆動方法。
(付記18)
前記非選択ライン電圧の補正値を算出は、前記オン画素数またはオフ画素数に対応して補正値を記憶したルックアップテーブルを利用して行われる付記17記載のコレステリック液晶表示素子の単純マトリックス駆動方法。
(付記19)
前記電気的エネルギーの変動量は、前記非選択ラインとオン電圧が印加される画素データの書込みライン電圧との電圧差、および前記非選択ラインとオフ電圧が印加される画素データの書込みライン電圧との電圧差から算出される付記15または16記載のコレステリック液晶表示素子の単純マトリックス駆動方法。
(付記20)
前記非選択ライン電圧の補正値を算出は、前記電圧差に対応して補正値を記憶したルックアップテーブルを利用して行われる付記19記載のコレステリック液晶表示素子の単純マトリックス駆動方法。
(付記1)
コレステリック液晶表示素子と、
前記コレステリック液晶表示素子のコモン電極を駆動し、前記コモン電極のうち選択された選択ラインに選択ライン電圧を出力し、且つ前記選択ライン以外の非選択ラインには非選択ライン電圧を出力するコモンドライバと、
前記コレステリック液晶表示素子のセグメント電極を駆動し、前記セグメント電極に書込み信号を出力するセグメントドライバと、
前記コモンドライバおよび前記セグメントドライバを制御し、前記コレステリック液晶表示素子の表示画像を書き換える駆動制御回路と、
前記選択ラインの書込み中に、前記書込み信号に応じた前記非選択ライン電圧の補正を行う電圧補正回路と、を備えることを特徴とするコレステリック液晶表示装置。
(付記2)
前記電圧補正回路の出力周期は、視認可能周波数の逆数以下である付記1記載のコレステリック液晶表示装置。
(付記3)
前記電圧補正回路は、前記セグメントドライバが出力する、選択ラインの画素データの書込みライン電圧を、前記選択ラインの書込み中に、前記セグメントドライバが前記選択ラインの書込み中に出力する書込み信号に応じて補正する付記1または2記載のコレステリック液晶表示装置。
(付記4)
前記電圧補正回路は、前記書込みライン電圧のうちオフ電圧を補正する付記3記載のコレステリック液晶表示装置。
(付記5)
前記非選択ラインの視認可能周波数に対応する周期より短い電圧変動に起因する印加パルスの電気的エネルギーの変動量を検出する変動検出回路と、
前記変動検出回路の検出した前記電気的エネルギーの変動量に応じて前記非選択ライン電圧の補正値を算出する補正値算出回路と、を備え、
前記電圧補正回路は、前記補正値算出回路の算出した前記補正値に応じて、前記非選択ライン電圧を制御する付記1または2記載のコレステリック液晶表示装置。
(付記6)
前記非選択ラインの視認可能周波数に対応する周期より短い電圧変動に起因する印加パルスの電気的エネルギーの変動量を検出する変動検出回路と、
前記変動検出回路の検出した前記電気的エネルギーの変動量に応じて前記非選択ライン電圧および前記書込みライン電圧の補正値を算出する補正値算出回路と、を備え、
前記電圧補正回路は、前記補正値算出回路の算出した前記補正値に応じて、前記非選択ライン電圧および前記書込みライン電圧を補正する付記3または4記載のコレステリック液晶表示装置。
(付記7)
前記変動検出回路は、前記1選択ラインのオン画素数またはオフ画素数の計数値から前記電気的エネルギーの変動量を算出する付記5または6記載のコレステリック液晶表示装置。
(付記8)
前記補正値算出回路は、前記オン画素数またはオフ画素数に対応して補正値を記憶したルックアップテーブルを利用して前記補正値を算出する付記7記載のコレステリック液晶表示装置。
(付記9)
前記変動検出回路は、前記非選択ラインとオン電圧が印加される画素データの書込みライン電圧との電圧差、および前記非選択ラインとオフ電圧が印加される画素データの書込みライン電圧との電圧差から、前記電気的エネルギーの変動量を算出する付記5または6記載のコレステリック液晶表示装置。
(付記10)
前記補正値算出回路は、前記電圧差に対応して補正値を記憶したルックアップテーブルを利用して前記補正値を算出する付記9記載のコレステリック液晶表示装置。
(付記11)
コレステリック液晶表示素子のコモン電極のうち選択された選択ラインに選択ライン電圧を出力し、且つ前記選択ライン以外の非選択ラインには非選択ライン電圧を出力し、前記選択ラインの位置をシフトしながら、前記選択ライン電圧の出力に同期して、セグメント電極に書込み信号を出力する単純マトリックス駆動方法であって、
前記選択ラインに出力される前記書込み信号に応じた前記非選択ライン電圧の補正値を算出し、
前記選択ラインの書込み中に、算出した前記補正値に応じて、前記非選択ライン電圧を補正することを特徴とするコレステリック液晶表示素子の単純マトリックス駆動方法。
(付記12)
前記非選択ライン電圧の印加周期は、視認可能周波数の逆数に近い値である付記11記載のコレステリック液晶表示素子の単純マトリックス駆動方法。
(付記13)
前記選択ラインの書込み中に、画素データの書込みライン電圧を、前記選択ラインの書込み中に前記選択ラインに出力される書込み信号に応じて補正する付記11または12記載のコレステリック液晶表示素子の単純マトリックス駆動方法。
(付記14)
補正される前記書込みライン電圧は、オフ電圧である付記13記載のコレステリック液晶表示素子の単純マトリックス駆動方法。
(付記15)
前記補正は、視認可能周波数に対応する周期より短い電圧変動に起因する前記非選択ライン電圧パルスの電気的エネルギーの変動量を検出し、検出した前記電気的エネルギーの変動量に応じて前記非選択ライン電圧の補正値を算出し、算出した前記補正値に応じて前記非選択ライン電圧を制御する、ことにより行われる付記11または12記載のコレステリック液晶表示素子の単純マトリックス駆動方法。
(付記16)
前記補正は、視認可能周波数に対応する周期より短い電圧変動に起因する前記非選択ライン電圧パルスおよび前記書込みライン電圧の電気的エネルギーの変動量を算出し、算出した前記電気的エネルギーの変動量に応じて、前記非選択ライン電圧および前記書込みライン電圧の補正値を算出し、算出した前記補正値に応じて前記非選択ライン電圧および前記書込みライン電圧を制御する、ことにより行われる付記13または14記載のコレステリック液晶表示素子の単純マトリックス駆動方法。
(付記17)
前記電気的エネルギーの変動量は、前記選択ラインのオン画素数またはオフ画素数の計数値から算出される付記15または16記載のコレステリック液晶表示素子の単純マトリックス駆動方法。
(付記18)
前記非選択ライン電圧の補正値を算出は、前記オン画素数またはオフ画素数に対応して補正値を記憶したルックアップテーブルを利用して行われる付記17記載のコレステリック液晶表示素子の単純マトリックス駆動方法。
(付記19)
前記電気的エネルギーの変動量は、前記非選択ラインとオン電圧が印加される画素データの書込みライン電圧との電圧差、および前記非選択ラインとオフ電圧が印加される画素データの書込みライン電圧との電圧差から算出される付記15または16記載のコレステリック液晶表示素子の単純マトリックス駆動方法。
(付記20)
前記非選択ライン電圧の補正値を算出は、前記電圧差に対応して補正値を記憶したルックアップテーブルを利用して行われる付記19記載のコレステリック液晶表示素子の単純マトリックス駆動方法。
10 表示素子
23 電圧生成部
25 コモンドライバ
26 セグメントドライバ
27 駆動制御回路
28 ON/OFF画素数計数部
29 ルックアップテーブル(LUT)
30 電圧補正部
23 電圧生成部
25 コモンドライバ
26 セグメントドライバ
27 駆動制御回路
28 ON/OFF画素数計数部
29 ルックアップテーブル(LUT)
30 電圧補正部
Claims (10)
- コレステリック液晶表示素子と、
前記コレステリック液晶表示素子のコモン電極を駆動し、前記コモン電極のうち選択された選択ラインに選択ライン電圧を出力し、且つ前記選択ライン以外の非選択ラインには非選択ライン電圧を出力するコモンドライバと、
前記コレステリック液晶表示素子のセグメント電極を駆動し、前記セグメント電極に書込み信号を出力するセグメントドライバと、
前記コモンドライバおよび前記セグメントドライバを制御し、前記コレステリック液晶表示素子の表示画像を書き換える駆動制御回路と、
前記選択ラインの書込み中に、前記書込み信号に応じた前記非選択ライン電圧の補正を行う電圧補正回路と、を備えることを特徴とするコレステリック液晶表示装置。 - 前記電圧補正回路の出力周期は、視認可能周波数の逆数以下である請求項1記載のコレステリック液晶表示装置。
- 前記電圧補正回路は、前記セグメントドライバが出力する、選択ラインの画素データの書込みライン電圧を、前記選択ラインの書込み中に、前記セグメントドライバが前記選択ラインの書込み中に出力する書込み信号に応じて補正する請求項1または2記載のコレステリック液晶表示装置。
- 前記電圧補正回路は、前記書込みライン電圧のうちオフ電圧を補正する請求項3記載のコレステリック液晶表示装置。
- 前記非選択ラインの視認可能周波数に対応する周期より短い電圧変動に起因する印加パルスの電気的エネルギーの変動量を検出する変動検出回路と、
前記変動検出回路の検出した前記電気的エネルギーの変動量に応じて前記非選択ライン電圧の補正値を算出する補正値算出回路と、を備え、
前記電圧補正回路は、前記補正値算出回路の算出した前記補正値に応じて、前記非選択ライン電圧を制御する請求項1または2記載のコレステリック液晶表示装置。 - 前記非選択ラインの視認可能周波数に対応する周期より短い電圧変動に起因する印加パルスの電気的エネルギーの変動量を検出する変動検出回路と、
前記変動検出回路の検出した前記電気的エネルギーの変動量に応じて前記非選択ライン電圧および前記書込みライン電圧の補正値を算出する補正値算出回路と、を備え、
前記電圧補正回路は、前記補正値算出回路の算出した前記補正値に応じて、前記非選択ライン電圧および前記書込みライン電圧を補正する請求項3または4記載のコレステリック液晶表示装置。 - 前記変動検出回路は、前記1選択ラインのオン画素数またはオフ画素数の計数値から前記電気的エネルギーの変動量を算出する請求項5または6記載のコレステリック液晶表示装置。
- 前記補正値算出回路は、前記オン画素数またはオフ画素数に対応して補正値を記憶したルックアップテーブルを利用して前記補正値を算出する請求項7記載のコレステリック液晶表示装置。
- 前記変動検出回路は、前記非選択ラインとオン電圧が印加される画素データの書込みライン電圧との電圧差、および前記非選択ラインとオフ電圧が印加される画素データの書込みライン電圧との電圧差から、前記電気的エネルギーの変動量を算出する請求項5または6記載のコレステリック液晶表示装置。
- コレステリック液晶表示素子のコモン電極のうち選択された選択ラインに選択ライン電圧を出力し、且つ前記選択ライン以外の非選択ラインには非選択ライン電圧を出力し、前記選択ラインの位置をシフトしながら、前記選択ライン電圧の出力に同期して、セグメント電極に書込み信号を出力する単純マトリックス駆動方法であって、
前記選択ラインに出力される前記書込み信号に応じた前記非選択ライン電圧の補正値を算出し、
前記選択ラインの書込み中に、算出した前記補正値に応じて、前記非選択ライン電圧を補正することを特徴とするコレステリック液晶表示素子の単純マトリックス駆動方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010204631A JP2012058684A (ja) | 2010-09-13 | 2010-09-13 | コレステリック液晶表示装置およびコレステリック液晶表示素子の単純マトリックス駆動方法 |
US13/226,855 US20120062808A1 (en) | 2010-09-13 | 2011-09-07 | Cholesteric liquid crystal display device and simple matrix driving method |
TW100132616A TW201229988A (en) | 2010-09-13 | 2011-09-09 | Cholesteric liquid crystal display device and simple matrix driving method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010204631A JP2012058684A (ja) | 2010-09-13 | 2010-09-13 | コレステリック液晶表示装置およびコレステリック液晶表示素子の単純マトリックス駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012058684A true JP2012058684A (ja) | 2012-03-22 |
Family
ID=45806378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010204631A Pending JP2012058684A (ja) | 2010-09-13 | 2010-09-13 | コレステリック液晶表示装置およびコレステリック液晶表示素子の単純マトリックス駆動方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20120062808A1 (ja) |
JP (1) | JP2012058684A (ja) |
TW (1) | TW201229988A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI664564B (zh) * | 2018-06-01 | 2019-07-01 | 薩摩亞商山力科技有限公司 | 微開關電子書寫板與膽固醇液晶模組 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0519232A (ja) * | 1991-07-12 | 1993-01-29 | Sanyo Electric Co Ltd | 液晶表示装置 |
JPH10268257A (ja) * | 1997-03-28 | 1998-10-09 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
JP2003084731A (ja) * | 2001-09-17 | 2003-03-19 | Matsushita Electric Ind Co Ltd | 液晶パネルの駆動方法、液晶パネルの駆動装置、プログラム、および媒体 |
JP2003228044A (ja) * | 2002-02-05 | 2003-08-15 | Minolta Co Ltd | 液晶表示装置 |
JP2009181106A (ja) * | 2008-02-01 | 2009-08-13 | Fujitsu Ltd | ドットマトリクス型表示装置および画像書込み方法 |
JP2010102160A (ja) * | 2008-10-24 | 2010-05-06 | Fujitsu Ltd | 液晶表示装置 |
-
2010
- 2010-09-13 JP JP2010204631A patent/JP2012058684A/ja active Pending
-
2011
- 2011-09-07 US US13/226,855 patent/US20120062808A1/en not_active Abandoned
- 2011-09-09 TW TW100132616A patent/TW201229988A/zh unknown
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0519232A (ja) * | 1991-07-12 | 1993-01-29 | Sanyo Electric Co Ltd | 液晶表示装置 |
JPH10268257A (ja) * | 1997-03-28 | 1998-10-09 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
JP2003084731A (ja) * | 2001-09-17 | 2003-03-19 | Matsushita Electric Ind Co Ltd | 液晶パネルの駆動方法、液晶パネルの駆動装置、プログラム、および媒体 |
JP2003228044A (ja) * | 2002-02-05 | 2003-08-15 | Minolta Co Ltd | 液晶表示装置 |
JP2009181106A (ja) * | 2008-02-01 | 2009-08-13 | Fujitsu Ltd | ドットマトリクス型表示装置および画像書込み方法 |
JP2010102160A (ja) * | 2008-10-24 | 2010-05-06 | Fujitsu Ltd | 液晶表示装置 |
Also Published As
Publication number | Publication date |
---|---|
US20120062808A1 (en) | 2012-03-15 |
TW201229988A (en) | 2012-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9177511B2 (en) | Electrophoretic display device and driving method thereof | |
JP5405593B2 (ja) | 液晶表示装置 | |
JP4873760B2 (ja) | 液晶表示装置およびその駆動方法 | |
JP5308534B2 (ja) | 画素回路及び表示装置 | |
US20070229447A1 (en) | Liquid crystal display device | |
US20110298774A1 (en) | Display apparatus | |
JPWO2009050777A1 (ja) | ドットマトリクス型の表示素子を有する表示装置およびその駆動方法 | |
JP5163652B2 (ja) | ドットマトリクス型の表示素子を有する表示装置およびその駆動方法 | |
US8325125B2 (en) | Display apparatus, driving method and display driving controller of cholesteric liquid crystal display panel | |
JP2007206279A (ja) | 液晶表示装置 | |
KR20120076059A (ko) | 액정 표시 장치 및 그 구동 방법 | |
JP2013076745A (ja) | 表示装置および表示素子の駆動制御方法 | |
WO1997008581A1 (fr) | Affichage a cristaux liquides | |
JP5115217B2 (ja) | ドットマトリクス型液晶表示装置 | |
JP2012058684A (ja) | コレステリック液晶表示装置およびコレステリック液晶表示素子の単純マトリックス駆動方法 | |
JP2009181106A (ja) | ドットマトリクス型表示装置および画像書込み方法 | |
JP5332339B2 (ja) | 表示装置 | |
JP4003665B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP2010102160A (ja) | 液晶表示装置 | |
US20100097362A1 (en) | Display apparatus including passive matrix display element | |
JP2009163092A (ja) | 液晶表示素子の駆動方法および液晶表示装置 | |
JP2012053210A (ja) | 表示装置および表示素子の駆動制御方法 | |
JP5272487B2 (ja) | ドットマトリクス型の表示装置 | |
WO2023076293A9 (en) | High impedance driver for bi-stable and multi-stable displays and method to drive same | |
US8330751B2 (en) | Display apparatus including passive matrix display element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130702 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140107 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140513 |