JP5405593B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP5405593B2 JP5405593B2 JP2011543139A JP2011543139A JP5405593B2 JP 5405593 B2 JP5405593 B2 JP 5405593B2 JP 2011543139 A JP2011543139 A JP 2011543139A JP 2011543139 A JP2011543139 A JP 2011543139A JP 5405593 B2 JP5405593 B2 JP 5405593B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- frame
- voltage
- gradation
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/18—Timing circuits for raster scan displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
- G09G3/2025—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having all the same time duration
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0235—Field-sequential colour display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
- G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/028—Improving the quality of display appearance by changing the viewing angle properties, e.g. widening the viewing angle, adapting the viewing angle to the view direction
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/04—Display protection
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Multimedia (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Description
ΔVd=Cgd/(Clc+Cs+Cgd+Csd)×(VgH-VgL)・・・・・・(1)
で表されると考えられる。但し、
Cgd:ゲート・ドレイン間の寄生容量
Ccs:補助容量
Csd:ソース・ドレイン間の寄生容量
VgH:ゲートハイ電圧
VgL:ゲートロー電圧
である。
(a)同じ階調に対してデータ補正が大きかったり小さかったりする、
(b)同じ階調の正極性データと負極性データとの液晶実効電圧が揃わない、
といった問題が起こる。上記(a)の問題では、液晶印加電圧が最適対向電圧からずれるために、フリッカが発生する。上記(b)の問題では、異極性間で液晶実効電圧が揃わないので、交流駆動により液晶印加電圧の直流成分をキャンセルすることができず、当該直流成分によって画面焼き付きなどの信頼性を低下させる現象が発生する。
ある階調を一定期間表示するときに、
画素電圧の実効値が変化し、
上記画素電圧の実効値変化の周期がNフレーム(Nは2以上の偶数)であって、
各上記Nフレームにおける第iフレーム(iは1≦i≦Nの所定の整数)において上記画素電圧の実効値が互いに異なる第1の画素と第2の画素とを含み、
上記第iフレームにおける上記第1の画素の上記画素電圧が正極性であり、
上記一定期間において各上記第iフレームからN/2フレーム後のフレームである第i{N/2後}フレームにおける第2の画素の上記画素電圧が負極性であり、
上記Nフレームにおける第jフレーム(jは1≦j≦Nかつi≠jの所定の整数)における上記第1の画素の上記画素電圧の極性と、上記一定期間において各上記第jフレームからN/2フレーム後のフレームである第j{N/2後}フレームにおける上記第2の画素の上記画素電圧の極性とが互いに異なっており、
上記ある階調として第1の階調を上記一定期間表示するときに、
上記第iフレームにおいて上記第1の画素に入力されるソース電圧をVAとし、
上記第i{N/2後}フレームにおいて上記第2の画素に入力されるソース電圧をVBとし、
上記第jフレームにおける上記第1の画素の上記画素電圧の極性が正の場合に、上記ある階調として上記第1の階調とは異なる第2の階調を上記一定期間表示するときに、上記第jフレームにおける上記第1の画素のソース電圧がVAとなるときの上記第j{N/2後}フレームにおける上記第2の画素のソース電圧をVCとするとき、
または、
上記ある階調として第1の階調を上記一定期間表示するときに、
上記第iフレームにおいて上記第1の画素に入力されるソース電圧をVAとし、
上記第i{N/2後}フレームにおいて上記第2の画素に入力されるソース電圧をVBとし、
上記第j{N/2後}フレームにおける上記第2の画素の上記画素電圧の極性が正の場合に、上記ある階調として上記第1の階調とは異なる第2の階調を上記一定期間表示するときに、上記第j{N/2後}フレームにおける上記第2の画素のソース電圧がVAとなるときの上記第jフレームにおける上記第1の画素のソース電圧をVCとするとき、
VBとVCとが互いに異なっていることを特徴としている。
ある階調を一定期間表示するときに、
画素の輝度が変化し、
上記画素の輝度変化の周期がNフレーム(Nは2以上の偶数)であって、
各上記Nフレームにおける第iフレーム(iは1≦i≦Nの所定の整数)において上記輝度が互いに異なる第1の画素と第2の画素とを上記画素として含み、
上記第iフレームにおける上記第1の画素の画素電圧が正極性であり、
上記一定期間において各上記第iフレームからN/2フレーム後のフレームである第i{N/2後}フレームにおける第2の画素の上記画素電圧が負極性であり、
上記Nフレームにおける第jフレーム(jは1≦j≦Nかつi≠jの所定の整数)における上記第1の画素の上記画素電圧の極性と、上記一定期間において各上記第jフレームからN/2フレーム後のフレームである第j{N/2後}フレームにおける上記第2の画素の上記画素電圧の極性とが互いに異なっており、
上記ある階調として第1の階調を上記一定期間表示するときに、
上記第iフレームにおいて上記第1の画素に入力されるソース電圧をVAとし、
上記第i{N/2後}フレームにおいて上記第2の画素に入力されるソース電圧をVBとし、
上記第jフレームにおける上記第1の画素の上記画素電圧の極性が正の場合に、上記ある階調として上記第1の階調とは異なる第2の階調を上記一定期間表示するときに、上記第jフレームにおける上記第1の画素のソース電圧がVAとなるときの上記第j{N/2後}フレームにおける上記第2の画素のソース電圧をVCとするとき、
または、
上記ある階調として第1の階調を上記一定期間表示するときに、
上記第iフレームにおいて上記第1の画素に入力されるソース電圧をVAとし、
上記第i{N/2後}フレームにおいて上記第2の画素に入力されるソース電圧をVBとし、
上記第j{N/2後}フレームにおける上記第2の画素の上記画素電圧の極性が正の場合に、上記ある階調として上記第1の階調とは異なる第2の階調を上記一定期間表示するときに、上記第j{N/2後}フレームにおける上記第2の画素のソース電圧がVAとなるときの上記第jフレームにおける上記第1の画素のソース電圧をVCとするとき、
VBとVCとが互いに異なっていることを特徴としている。
ある階調を一定期間表示するときに、
画素電圧の実効値が変化し、
上記画素電圧の実効値変化の周期がNフレーム(Nは2以上の偶数)であって、
第1の画素と第2の画素とを含み、
第iフレーム(iは1≦i≦Nの所定の整数)における上記第1の画素の上記画素電圧が正極性であり、上記第iフレームにおける上記第2の画素の上記画素電圧が負極性であり、
上記ある階調として第1の階調を上記一定期間表示するときに、
上記第iフレームにおいて上記第1の画素に入力されるソース電圧をVAとし、上記第iフレームにおいて上記第2の画素に入力されるソース電圧をVBとし、
第jフレーム(jは1≦j≦Nかつi≠jの所定の整数)における上記第1の画素の上記画素電圧の極性が正の場合に、上記ある階調として上記第1の階調とは異なる第2の階調を上記一定期間表示するときに、上記第jフレームにおける上記第1の画素のソース電圧がVAとなるときの上記第jフレームにおける上記第2の画素のソース電圧をVCとするとき、
または、
第jフレーム(jは1≦j≦Nかつi≠jの所定の整数)における上記第2の画素の上記画素電圧の極性が正の場合に、上記ある階調として上記第1の階調とは異なる第2の階調を上記一定期間表示するときに、上記第jフレームにおける上記第2の画素のソース電圧がVAとなるときの上記第jフレームにおける上記第1の画素のソース電圧をVCとするとき、
VBとVCとが互いに異なっていることを特徴としている。
ある階調を一定期間表示するときに、
画素の輝度が変化し、
上記画素の輝度変化の周期がNフレーム(Nは2以上の偶数)であって、
第1の画素と第2の画素とを含み、
第iフレーム(iは1≦i≦Nの所定の整数)における上記第1の画素の画素電圧が正極性であり、上記第iフレームにおける上記第2の画素の上記画素電圧が負極性であり、
上記ある階調として第1の階調を上記一定期間表示するときに、
上記第iフレームにおいて上記第1の画素に入力されるソース電圧をVAとし、上記第iフレームにおいて上記第2の画素に入力されるソース電圧をVBとし、
第jフレーム(jは1≦j≦Nかつi≠jの所定の整数)における上記第1の画素の上記画素電圧の極性が正の場合に、上記ある階調として上記第1の階調とは異なる第2の階調を上記一定期間表示するときに、上記第jフレームにおける上記第1の画素のソース電圧がVAとなるときの上記第jフレームにおける上記第2の画素のソース電圧をVCとするとき、
または、
第jフレーム(jは1≦j≦Nかつi≠jの所定の整数)における上記第2の画素の上記画素電圧の極性が正の場合に、上記ある階調として上記第1の階調とは異なる第2の階調を上記一定期間表示するときに、上記第jフレームにおける上記第2の画素のソース電圧がVAとなるときの上記第jフレームにおける上記第1の画素のソース電圧をVCとするとき、
VBとVCとが互いに異なっていることを特徴としている。
ある階調を一定期間表示するときに、
画素電圧の実効値が変化し、
上記画素電圧の実効値変化の周期がNフレーム(Nは2以上の偶数)であって、
各上記Nフレームにおける第iフレーム(iは1≦i≦Nの所定の整数)において上記画素電圧の実効値が互いに異なる第1の画素と第2の画素とを含み、
上記第iフレームにおける上記第1の画素の上記画素電圧が正極性であり、
上記一定期間において各上記第iフレームからN/2フレーム後のフレームである第i{N/2後}フレームにおける第2の画素の上記画素電圧が負極性であり、
上記Nフレームにおける第jフレーム(jは1≦j≦Nかつi≠jの所定の整数)における上記第1の画素の上記画素電圧の極性と、上記一定期間において各上記第jフレームからN/2フレーム後のフレームである第j{N/2後}フレームにおける上記第2の画素の上記画素電圧の極性とが互いに異なっており、
上記ある階調として第1の階調を上記一定期間表示するときに、
上記第iフレームにおいて上記第1の画素に入力されるソース電圧をVAとし、
上記第i{N/2後}フレームにおいて上記第2の画素に入力されるソース電圧をVBとし、
上記第jフレームにおける上記第1の画素の上記画素電圧の極性が正の場合に、上記ある階調として上記第1の階調とは異なる第2の階調を上記一定期間表示するときに、上記第jフレームにおける上記第1の画素のソース電圧がVAとなるときの上記第j{N/2後}フレームにおける上記第2の画素のソース電圧をVCとするとき、
または、
上記ある階調として第1の階調を上記一定期間表示するときに、
上記第iフレームにおいて上記第1の画素に入力されるソース電圧をVAとし、
上記第i{N/2後}フレームにおいて上記第2の画素に入力されるソース電圧をVBとし、
上記第j{N/2後}フレームにおける上記第2の画素の上記画素電圧の極性が正の場合に、上記ある階調として上記第1の階調とは異なる第2の階調を上記一定期間表示するときに、上記第j{N/2後}フレームにおける上記第2の画素のソース電圧がVAとなるときの上記第jフレームにおける上記第1の画素のソース電圧をVCとするとき、
VBとVCとが互いに異なっていることを特徴としている。
ある階調を一定期間表示するときに、
画素の輝度が変化し、
上記画素の輝度変化の周期がNフレーム(Nは2以上の偶数)であって、
各上記Nフレームにおける第iフレーム(iは1≦i≦Nの所定の整数)において上記輝度が互いに異なる第1の画素と第2の画素とを上記画素として含み、
上記第iフレームにおける上記第1の画素の画素電圧が正極性であり、
上記一定期間において各上記第iフレームからN/2フレーム後のフレームである第i{N/2後}フレームにおける第2の画素の上記画素電圧が負極性であり、
上記Nフレームにおける第jフレーム(jは1≦j≦Nかつi≠jの所定の整数)における上記第1の画素の上記画素電圧の極性と、上記一定期間において各上記第jフレームからN/2フレーム後のフレームである第j{N/2後}フレームにおける上記第2の画素の上記画素電圧の極性とが互いに異なっており、
上記ある階調として第1の階調を上記一定期間表示するときに、
上記第iフレームにおいて上記第1の画素に入力されるソース電圧をVAとし、
上記第i{N/2後}フレームにおいて上記第2の画素に入力されるソース電圧をVBとし、
上記第jフレームにおける上記第1の画素の上記画素電圧の極性が正の場合に、上記ある階調として上記第1の階調とは異なる第2の階調を上記一定期間表示するときに、上記第jフレームにおける上記第1の画素のソース電圧がVAとなるときの上記第j{N/2後}フレームにおける上記第2の画素のソース電圧をVCとするとき、
または、
上記ある階調として第1の階調を上記一定期間表示するときに、
上記第iフレームにおいて上記第1の画素に入力されるソース電圧をVAとし、
上記第i{N/2後}フレームにおいて上記第2の画素に入力されるソース電圧をVBとし、
上記第j{N/2後}フレームにおける上記第2の画素の上記画素電圧の極性が正の場合に、上記ある階調として上記第1の階調とは異なる第2の階調を上記一定期間表示するときに、上記第j{N/2後}フレームにおける上記第2の画素のソース電圧がVAとなるときの上記第jフレームにおける上記第1の画素のソース電圧をVCとするとき、
VBとVCとが互いに異なっていることを特徴としている。
ある階調を一定期間表示するときに、
画素電圧の実効値が変化し、
上記画素電圧の実効値変化の周期がNフレーム(Nは2以上の偶数)であって、
第1の画素と第2の画素とを含み、
第iフレーム(iは1≦i≦Nの所定の整数)における上記第1の画素の上記画素電圧が正極性であり、上記第iフレームにおける上記第2の画素の上記画素電圧が負極性であり、
上記ある階調として第1の階調を上記一定期間表示するときに、
上記第iフレームにおいて上記第1の画素に入力されるソース電圧をVAとし、上記第iフレームにおいて上記第2の画素に入力されるソース電圧をVBとし、
第jフレーム(jは1≦j≦Nかつi≠jの所定の整数)における上記第1の画素の上記画素電圧の極性が正の場合に、上記ある階調として上記第1の階調とは異なる第2の階調を上記一定期間表示するときに、上記第jフレームにおける上記第1の画素のソース電圧がVAとなるときの上記第jフレームにおける上記第2の画素のソース電圧をVCとするとき、
または、
第jフレーム(jは1≦j≦Nかつi≠jの所定の整数)における上記第2の画素の上記画素電圧の極性が正の場合に、上記ある階調として上記第1の階調とは異なる第2の階調を上記一定期間表示するときに、上記第jフレームにおける上記第2の画素のソース電圧がVAとなるときの上記第jフレームにおける上記第1の画素のソース電圧をVCとするとき、
VBとVCとが互いに異なっていることを特徴としている。
ある階調を一定期間表示するときに、
画素の輝度が変化し、
上記画素の輝度変化の周期がNフレーム(Nは2以上の偶数)であって、
第1の画素と第2の画素とを含み、
第iフレーム(iは1≦i≦Nの所定の整数)における上記第1の画素の画素電圧が正極性であり、上記第iフレームにおける上記第2の画素の上記画素電圧が負極性であり、
上記ある階調として第1の階調を上記一定期間表示するときに、
上記第iフレームにおいて上記第1の画素に入力されるソース電圧をVAとし、上記第iフレームにおいて上記第2の画素に入力されるソース電圧をVBとし、
第jフレーム(jは1≦j≦Nかつi≠jの所定の整数)における上記第1の画素の上記画素電圧の極性が正の場合に、上記ある階調として上記第1の階調とは異なる第2の階調を上記一定期間表示するときに、上記第jフレームにおける上記第1の画素のソース電圧がVAとなるときの上記第jフレームにおける上記第2の画素のソース電圧をVCとするとき、
または、
第jフレーム(jは1≦j≦Nかつi≠jの所定の整数)における上記第2の画素の上記画素電圧の極性が正の場合に、上記ある階調として上記第1の階調とは異なる第2の階調を上記一定期間表示するときに、上記第jフレームにおける上記第2の画素のソース電圧がVAとなるときの上記第jフレームにおける上記第1の画素のソース電圧をVCとするとき、
VBとVCとが互いに異なっていることを特徴としている。
ある階調を一定期間表示するときに、
画素電圧の実効値が変化し、
上記画素電圧の実効値変化の周期がNフレーム(Nは2以上の偶数)であって、
各上記Nフレームにおける第iフレーム(iは1≦i≦Nの所定の整数)において上記画素電圧の実効値が互いに異なる第1の画素と第2の画素とを含み、
上記第iフレームにおける上記第1の画素の上記画素電圧が正極性であり、
上記一定期間において各上記第iフレームからN/2フレーム後のフレームである第i{N/2後}フレームにおける第2の画素の上記画素電圧が負極性であり、
上記Nフレームにおける第jフレーム(jは1≦j≦Nかつi≠jの所定の整数)における上記第1の画素の上記画素電圧の極性と、上記一定期間において各上記第jフレームからN/2フレーム後のフレームである第j{N/2後}フレームにおける上記第2の画素の上記画素電圧の極性とが互いに異なっており、
上記ある階調として第1の階調を上記一定期間表示するときに、
上記第iフレームにおいて上記第1の画素に入力されるソース電圧をVAとし、
上記第i{N/2後}フレームにおいて上記第2の画素に入力されるソース電圧をVBとし、
上記第jフレームにおける上記第1の画素の上記画素電圧の極性が正の場合に、上記ある階調として上記第1の階調とは異なる第2の階調を上記一定期間表示するときに、上記第jフレームにおける上記第1の画素のソース電圧がVAとなるときの上記第j{N/2後}フレームにおける上記第2の画素のソース電圧をVCとするとき、
または、
上記ある階調として第1の階調を上記一定期間表示するときに、
上記第iフレームにおいて上記第1の画素に入力されるソース電圧をVAとし、
上記第i{N/2後}フレームにおいて上記第2の画素に入力されるソース電圧をVBとし、
上記第j{N/2後}フレームにおける上記第2の画素の上記画素電圧の極性が正の場合に、上記ある階調として上記第1の階調とは異なる第2の階調を上記一定期間表示するときに、上記第j{N/2後}フレームにおける上記第2の画素のソース電圧がVAとなるときの上記第jフレームにおける上記第1の画素のソース電圧をVCとするとき、
VBとVCとが互いに異なっている。
ある階調を一定期間表示するときに、
画素電圧の実効値が変化し、
上記画素電圧の実効値変化の周期がNフレーム(Nは2以上の偶数)であって、
各上記Nフレームにおける第iフレーム(iは1≦i≦Nの所定の整数)において上記画素電圧の実効値が互いに異なる第1の画素と第2の画素とを含み、
上記第iフレームにおける上記第1の画素の上記画素電圧が正極性であり、
上記一定期間において各上記第iフレームからN/2フレーム後のフレームである第i{N/2後}フレームにおける第2の画素の上記画素電圧が負極性であり、
上記Nフレームにおける第jフレーム(jは1≦j≦Nかつi≠jの所定の整数)における上記第1の画素の上記画素電圧の極性と、上記一定期間において各上記第jフレームからN/2フレーム後のフレームである第j{N/2後}フレームにおける上記第2の画素の上記画素電圧の極性とが互いに異なっており、
上記ある階調として第1の階調を上記一定期間表示するときに、
上記第iフレームにおいて上記第1の画素に入力されるソース電圧をVAとし、
上記第i{N/2後}フレームにおいて上記第2の画素に入力されるソース電圧をVBとし、
上記第jフレームにおける上記第1の画素の上記画素電圧の極性が正の場合に、上記ある階調として上記第1の階調とは異なる第2の階調を上記一定期間表示するときに、上記第jフレームにおける上記第1の画素のソース電圧がVAとなるときの上記第j{N/2後}フレームにおける上記第2の画素のソース電圧をVCとするとき、
または、
上記ある階調として第1の階調を上記一定期間表示するときに、
上記第iフレームにおいて上記第1の画素に入力されるソース電圧をVAとし、
上記第i{N/2後}フレームにおいて上記第2の画素に入力されるソース電圧をVBとし、
上記第j{N/2後}フレームにおける上記第2の画素の上記画素電圧の極性が正の場合に、上記ある階調として上記第1の階調とは異なる第2の階調を上記一定期間表示するときに、上記第j{N/2後}フレームにおける上記第2の画素のソース電圧がVAとなるときの上記第jフレームにおける上記第1の画素のソース電圧をVCとするとき、
VBとVCとが互いに異なっている。
ノーマリブラックでは暗(透過率小)でClc:小、明(透過率大)でClc:大のため、引き込み電圧は暗でΔVd:大、明でΔVd:小となり、通常、この引き込み電圧分をソース電圧に見込み分として補正される。
(前フレームが暗表示で、明表示に切り替わる場合)
暗→明の切替駆動を行うと、明表示のソース電圧を印加しても書き込みを行っても、ゲートOFF時点の液晶容量は前フレームの暗表示の状態(Clc:小)であり、実際の引き込み電圧ΔVd_rは大になる。しかし、明表示のソース電圧に補正されている見込みのΔVd_iは小のため、補正が合わず実際の引き込み電圧の方が大きくなる。
本発明では、ΔVdズレ分をソース電圧で補正するため、ΔVdズレ量分ソース電圧をプラス方向に補正する。階調に置き換えると、図8の(a)に示すように、正極性では階調が大きくなり、負極性では階調が小さくなる。
(前フレームが明表示で、暗表示に切り替わる場合)
明→暗の切替駆動を行うと、暗表示のソース電圧を印加しても書き込みを行っても、ゲートOFF時点の液晶容量は前フレームの明表示の状態(Clc:大)であり、実際の引き込み電圧ΔVd_rは小になる。しかし、暗表示のソース電圧に補正されている見込みのΔVd_iは大のため、補正が合わず実際の引き込み電圧の方が小さくなる。
本発明では、ΔVdズレ分をソース電圧で補正するため、ΔVdズレ量分ソース電圧をマイナス方向に補正する。階調に置き換えると、正極性では階調が小さくなり、負極性では階調が大きくなる。
ノーマリホワイトでは暗でClc:大、明でClc:小のため、引き込み電圧は暗でΔVd:小、明でΔVd:大となり、通常、この引き込み電圧分をソース電圧に見込み分として補正される。
(前フレームが暗表示で、明表示に切り替わる場合)
暗→明の切替駆動を行うと、明表示のソース電圧を印加しても書き込みを行っても、ゲートOFF時点の液晶容量は前フレームの暗表示の状態(Clc:大)であり、実際の引き込み電圧ΔVd_rは小になる。しかし、明表示のソース電圧に補正されている見込みのΔVd_iは大のため、補正が合わず実際の引き込み電圧の方が小さくなる。
本発明では、ΔVdズレ分をソース電圧で補正するため、ΔVdズレ量分ソース電圧をマイナス方向に補正する。階調に置き換えると、図8の(b)に示すように、正極性では階調が大きくなり、負極性では階調が小さくなる。
(前フレームが明表示で、暗表示に切り替わる場合)
明→暗の切替駆動を行うと、暗表示のソース電圧を印加しても書き込みを行っても、ゲートOFF時点の液晶容量は前フレームの暗表示の状態(Clc:小)であり、実際の引き込み電圧ΔVd_rは大になる。しかし、明表示のソース電圧に補正されている見込みのΔVd_iは小のため、補正が合わず実際の引き込み電圧の方が大きくなる。
本発明では、ΔVdズレ分をソース電圧で補正するため、ΔVdズレ量分ソース電圧をプラス方向に補正する。階調に置き換えると、正極性では階調が小さくなり、負極性では階調が大きくなる。
画素電圧の実効値が変化し、
上記画素電圧の実効値変化の周期がNフレーム(Nは2以上の偶数)であって、
第1の画素と第2の画素とを含み、
第iフレーム(iは1≦i≦Nの所定の整数)における上記第1の画素の上記画素電圧が正極性であり、上記第iフレームにおける上記第2の画素の上記画素電圧が負極性であり、
上記ある階調として第1の階調を上記一定期間表示するときに、
上記第iフレームにおいて上記第1の画素に入力されるソース電圧をVAとし、上記第iフレームにおいて上記第2の画素に入力されるソース電圧をVBとし、
第jフレーム(jは1≦j≦Nかつi≠jの所定の整数)における上記第1の画素の上記画素電圧の極性が正の場合に、上記ある階調として上記第1の階調とは異なる第2の階調を上記一定期間表示するときに、上記第jフレームにおける上記第1の画素のソース電圧がVAとなるときの上記第jフレームにおける上記第2の画素のソース電圧をVCとするとき、
または、
第jフレーム(jは1≦j≦Nかつi≠jの所定の整数)における上記第2の画素の上記画素電圧の極性が正の場合に、上記ある階調として上記第1の階調とは異なる第2の階調を上記一定期間表示するときに、上記第jフレームにおける上記第2の画素のソース電圧がVAとなるときの上記第jフレームにおける上記第1の画素のソース電圧をVCとするとき、
VBとVCとが互いに異なっていることを特徴とする液晶表示装置。
上記一定期間における直前フレームからの上記画素電圧の実効値の増加量が各上記Nフレームにおいて最大となる所定フレームにおいて上記画素電圧の極性が正となる画素を上記第1の画素とし、上記第iフレームを上記所定フレームとし、上記第jフレームを、上記一定期間において各上記第iフレームからN/2フレーム後のフレームからαフレーム前(αは1≦α≦N/2−1の所定の整数)のフレームとするとき、
VB>VCであってもよい。
上記一定期間における直前フレームからの上記画素電圧の実効値の減少量が各上記Nフレームにおいて最大となる所定フレームにおいて上記画素電圧の極性が正となる画素を上記第1の画素とし、上記第iフレームを上記所定フレームとし、上記第jフレームを、上記一定期間において各上記第iフレームからN/2フレーム後のフレームからαフレーム前(αは1≦α≦N/2−1の所定の整数)のフレームとするとき、
VB<VCであってもよい。
画素の輝度が変化し、
上記画素の輝度変化の周期がNフレーム(Nは2以上の偶数)であって、
第1の画素と第2の画素とを含み、
第iフレーム(iは1≦i≦Nの所定の整数)における上記第1の画素の画素電圧が正極性であり、上記第iフレームにおける上記第2の画素の上記画素電圧が負極性であり、
上記ある階調として第1の階調を上記一定期間表示するときに、
上記第iフレームにおいて上記第1の画素に入力されるソース電圧をVAとし、上記第iフレームにおいて上記第2の画素に入力されるソース電圧をVBとし、
第jフレーム(jは1≦j≦Nかつi≠jの所定の整数)における上記第1の画素の上記画素電圧の極性が正の場合に、上記ある階調として上記第1の階調とは異なる第2の階調を上記一定期間表示するときに、上記第jフレームにおける上記第1の画素のソース電圧がVAとなるときの上記第jフレームにおける上記第2の画素のソース電圧をVCとするとき、
または、
第jフレーム(jは1≦j≦Nかつi≠jの所定の整数)における上記第2の画素の上記画素電圧の極性が正の場合に、上記ある階調として上記第1の階調とは異なる第2の階調を上記一定期間表示するときに、上記第jフレームにおける上記第2の画素のソース電圧がVAとなるときの上記第jフレームにおける上記第1の画素のソース電圧をVCとするとき、
VBとVCとが互いに異なっていることを特徴とする液晶表示装置。
直前フレームの輝度変化が輝度の減少する変化であって、自フレームにおいて輝度変化が上昇に変化する所定フレームにおいて、上記画素電圧の極性が正となる画素を上記第1の画素とし、上記第iフレームを上記所定フレームとし、上記第jフレームを、上記一定期間において各上記第iフレームからN/2フレーム後のフレームからαフレーム前(αは1≦α≦N/2−1の所定の整数)のフレームとするとき、
VB>VCであってもよい。
直前フレームの輝度変化が輝度の増加する変化であって、自フレームにおいて輝度変化が減少に変化する所定フレームにおいて、上記画素電圧の極性が正となる画素を上記第1の画素とし、上記第iフレームを上記所定フレームとし、上記第jフレームを、上記一定期間において各上記第iフレームからN/2フレーム後のフレームからαフレーム前(αは1≦α≦N/2−1の所定の整数)のフレームとするとき、
VB<VCであってもよい。
画素電圧の実効値が変化し、
上記画素電圧の実効値変化の周期がNフレーム(Nは2以上の偶数)であって、
各上記Nフレームにおける第iフレーム(iは1≦i≦Nの所定の整数)において上記画素電圧の実効値が互いに異なる第1の画素と第2の画素とを含み、
上記第iフレームにおける上記第1の画素の上記画素電圧が正極性であり、
上記一定期間において各上記第iフレームからN/2フレーム後のフレームである第i{N/2後}フレームにおける第2の画素の上記画素電圧が負極性であり、
上記Nフレームにおける第jフレーム(jは1≦j≦Nかつi≠jの所定の整数)における上記第1の画素の上記画素電圧の極性と、上記一定期間において各上記第jフレームからN/2フレーム後のフレームである第j{N/2後}フレームにおける上記第2の画素の上記画素電圧の極性とが互いに異なっており、
上記ある階調として第1の階調を上記一定期間表示するときに、
上記第iフレームにおいて上記第1の画素に入力されるソース電圧をVAとし、
上記第i{N/2後}フレームにおいて上記第2の画素に入力されるソース電圧をVBとし、
上記第jフレームにおける上記第1の画素の上記画素電圧の極性が正の場合に、上記ある階調として上記第1の階調とは異なる第2の階調を上記一定期間表示するときに、上記第jフレームにおける上記第1の画素のソース電圧がVAとなるときの上記第j{N/2後}フレームにおける上記第2の画素のソース電圧をVCとするとき、
または、
上記ある階調として第1の階調を上記一定期間表示するときに、
上記第iフレームにおいて上記第1の画素に入力されるソース電圧をVAとし、
上記第i{N/2後}フレームにおいて上記第2の画素に入力されるソース電圧をVBとし、
上記第j{N/2後}フレームにおける上記第2の画素の上記画素電圧の極性が正の場合に、上記ある階調として上記第1の階調とは異なる第2の階調を上記一定期間表示するときに、上記第j{N/2後}フレームにおける上記第2の画素のソース電圧がVAとなるときの上記第jフレームにおける上記第1の画素のソース電圧をVCとするとき、
VBとVCとが互いに異なっていることを特徴とする液晶表示装置。
上記一定期間における直前フレームからの上記画素電圧の実効値の増加量が各上記Nフレームにおいて最大となる所定フレームにおいて上記画素電圧の極性が正となる画素を上記第1の画素とし、上記第iフレームを上記所定フレームとし、上記第jフレームを上記一定期間における上記第i{N/2後}フレームからαフレーム前(αは1≦α≦N/2−1の所定の整数)のフレームとするとき、
VB>VCであってもよい。
上記一定期間における直前フレームからの上記画素電圧の実効値の減少量が各上記Nフレームにおいて最大となる所定フレームにおいて上記画素電圧の極性が正となる画素を上記第1の画素とし、上記第iフレームを上記所定フレームとし、上記第jフレームを上記一定期間における上記第i{N/2後}フレームからαフレーム前(αは1≦α≦N/2−1の所定の整数)のフレームとするとき、
VB<VCであってもよい。
画素の輝度が変化し、
上記画素の輝度変化の周期がNフレーム(Nは2以上の偶数)であって、
各上記Nフレームにおける第iフレーム(iは1≦i≦Nの所定の整数)において上記輝度が互いに異なる第1の画素と第2の画素とを上記画素として含み、
上記第iフレームにおける上記第1の画素の画素電圧が正極性であり、
上記一定期間において各上記第iフレームからN/2フレーム後のフレームである第i{N/2後}フレームにおける第2の画素の上記画素電圧が負極性であり、
上記Nフレームにおける第jフレーム(jは1≦j≦Nかつi≠jの所定の整数)における上記第1の画素の上記画素電圧の極性と、上記一定期間において各上記第jフレームからN/2フレーム後のフレームである第j{N/2後}フレームにおける上記第2の画素の上記画素電圧の極性とが互いに異なっており、
上記ある階調として第1の階調を上記一定期間表示するときに、
上記第iフレームにおいて上記第1の画素に入力されるソース電圧をVAとし、
上記第i{N/2後}フレームにおいて上記第2の画素に入力されるソース電圧をVBとし、
上記第jフレームにおける上記第1の画素の上記画素電圧の極性が正の場合に、上記ある階調として上記第1の階調とは異なる第2の階調を上記一定期間表示するときに、上記第jフレームにおける上記第1の画素のソース電圧がVAとなるときの上記第j{N/2後}フレームにおける上記第2の画素のソース電圧をVCとするとき、
または、
上記ある階調として第1の階調を上記一定期間表示するときに、
上記第iフレームにおいて上記第1の画素に入力されるソース電圧をVAとし、
上記第i{N/2後}フレームにおいて上記第2の画素に入力されるソース電圧をVBとし、
上記第j{N/2後}フレームにおける上記第2の画素の上記画素電圧の極性が正の場合に、上記ある階調として上記第1の階調とは異なる第2の階調を上記一定期間表示するときに、上記第j{N/2後}フレームにおける上記第2の画素のソース電圧がVAとなるときの上記第jフレームにおける上記第1の画素のソース電圧をVCとするとき、
VBとVCとが互いに異なっていることを特徴とする液晶表示装置。
直前フレームの輝度変化が輝度の減少する変化であって、自フレームにおいて輝度変化が上昇に変化する所定フレームにおいて、上記画素電圧の極性が正となる画素を上記第1の画素とし、上記第iフレームを上記所定フレームとし、上記第jフレームを上記一定期間における上記第i{N/2後}フレームからαフレーム前(αは1≦α≦N/2−1の所定の整数)のフレームとするとき、
VB>VCであってもよい。
直前フレームの輝度変化が輝度の増加する変化であって、自フレームにおいて輝度変化が減少に変化する所定フレームにおいて、上記画素電圧の極性が正となる画素を上記第1の画素とし、上記第iフレームを上記所定フレームとし、上記第jフレームを上記一定期間における上記第i{N/2後}フレームからαフレーム前(αは1≦α≦N/2−1の所定の整数)のフレームとするとき、
VB<VCであってもよい。
本発明の液晶表示装置は、前記課題を解決するために、
ある階調を一定期間表示するときに、
画素電圧の実効値が変化し、
上記画素電圧の実効値変化の周期がNフレーム(Nは2以上の偶数)であって、
各上記Nフレームにおける第iフレーム(iは1≦i≦Nの所定の整数)において上記画素電圧の実効値が互いに異なる第1の画素と第2の画素とを含み、
上記第iフレームにおける上記第1の画素の上記画素電圧が正極性であり、
上記一定期間において各上記第iフレームからN/2フレーム後のフレームである第i{N/2後}フレームにおける第2の画素の上記画素電圧が負極性であり、
上記Nフレームにおける第jフレーム(jは1≦j≦Nかつi≠jの所定の整数)における上記第1の画素の上記画素電圧の極性と、上記一定期間において各上記第jフレームからN/2フレーム後のフレームである第j{N/2後}フレームにおける上記第2の画素の上記画素電圧の極性とが互いに異なっており、
上記ある階調として第1の階調を上記一定期間表示するときに、
上記第iフレームにおいて上記第1の画素に入力されるソース電圧をVAとし、
上記第i{N/2後}フレームにおいて上記第2の画素に入力されるソース電圧をVBとし、
上記第jフレームにおける上記第1の画素の上記画素電圧の極性が正の場合に、上記ある階調として上記第1の階調とは異なる第2の階調を上記一定期間表示するときに、上記第jフレームにおける上記第1の画素のソース電圧がVAとなるときの上記第j{N/2後}フレームにおける上記第2の画素のソース電圧をVCとするとき、
または、
上記ある階調として第1の階調を上記一定期間表示するときに、
上記第iフレームにおいて上記第1の画素に入力されるソース電圧をVAとし、
上記第i{N/2後}フレームにおいて上記第2の画素に入力されるソース電圧をVBとし、
上記第j{N/2後}フレームにおける上記第2の画素の上記画素電圧の極性が正の場合に、上記ある階調として上記第1の階調とは異なる第2の階調を上記一定期間表示するときに、上記第j{N/2後}フレームにおける上記第2の画素のソース電圧がVAとなるときの上記第jフレームにおける上記第1の画素のソース電圧をVCとするとき、
VBとVCとが互いに異なっていることを特徴としている。
上記一定期間における直前フレームからの上記画素電圧の実効値の増加量が各上記Nフレームにおいて最大となる所定フレームにおいて上記画素電圧の極性が正となる画素を上記第1の画素とし、上記第iフレームを上記所定フレームとし、上記第jフレームを上記一定期間における上記第i{N/2後}フレームからαフレーム前(αは1≦α≦N/2−1の所定の整数)のフレームとするとき、
VB>VCであることを特徴としている。
上記一定期間における直前フレームからの上記画素電圧の実効値の減少量が各上記Nフレームにおいて最大となる所定フレームにおいて上記画素電圧の極性が正となる画素を上記第1の画素とし、上記第iフレームを上記所定フレームとし、上記第jフレームを上記一定期間における上記第i{N/2後}フレームからαフレーム前(αは1≦α≦N/2−1の所定の整数)のフレームとするとき、
VB<VCであることを特徴としている。
ある階調を一定期間表示するときに、
画素の輝度が変化し、
上記画素の輝度変化の周期がNフレーム(Nは2以上の偶数)であって、
各上記Nフレームにおける第iフレーム(iは1≦i≦Nの所定の整数)において上記輝度が互いに異なる第1の画素と第2の画素とを上記画素として含み、
上記第iフレームにおける上記第1の画素の画素電圧が正極性であり、
上記一定期間において各上記第iフレームからN/2フレーム後のフレームである第i{N/2後}フレームにおける第2の画素の上記画素電圧が負極性であり、
上記Nフレームにおける第jフレーム(jは1≦j≦Nかつi≠jの所定の整数)における上記第1の画素の上記画素電圧の極性と、上記一定期間において各上記第jフレームからN/2フレーム後のフレームである第j{N/2後}フレームにおける上記第2の画素の上記画素電圧の極性とが互いに異なっており、
上記ある階調として第1の階調を上記一定期間表示するときに、
上記第iフレームにおいて上記第1の画素に入力されるソース電圧をVAとし、
上記第i{N/2後}フレームにおいて上記第2の画素に入力されるソース電圧をVBとし、
上記第jフレームにおける上記第1の画素の上記画素電圧の極性が正の場合に、上記ある階調として上記第1の階調とは異なる第2の階調を上記一定期間表示するときに、上記第jフレームにおける上記第1の画素のソース電圧がVAとなるときの上記第j{N/2後}フレームにおける上記第2の画素のソース電圧をVCとするとき、
または、
上記ある階調として第1の階調を上記一定期間表示するときに、
上記第iフレームにおいて上記第1の画素に入力されるソース電圧をVAとし、
上記第i{N/2後}フレームにおいて上記第2の画素に入力されるソース電圧をVBとし、
上記第j{N/2後}フレームにおける上記第2の画素の上記画素電圧の極性が正の場合に、上記ある階調として上記第1の階調とは異なる第2の階調を上記一定期間表示するときに、上記第j{N/2後}フレームにおける上記第2の画素のソース電圧がVAとなるときの上記第jフレームにおける上記第1の画素のソース電圧をVCとするとき、
VBとVCとが互いに異なっていることを特徴としている。
直前フレームの輝度変化が輝度の減少する変化であって、自フレームにおいて輝度変化が上昇に変化する所定フレームにおいて、上記画素電圧の極性が正となる画素を上記第1の画素とし、上記第iフレームを上記所定フレームとし、上記第jフレームを上記一定期間における上記第i{N/2後}フレームからαフレーム前(αは1≦α≦N/2−1の所定の整数)のフレームとするとき、
VB>VCであることを特徴としている。
直前フレームの輝度変化が輝度の増加する変化であって、自フレームにおいて輝度変化が減少に変化する所定フレームにおいて、上記画素電圧の極性が正となる画素を上記第1の画素とし、上記第iフレームを上記所定フレームとし、上記第jフレームを上記一定期間における上記第i{N/2後}フレームからαフレーム前(αは1≦α≦N/2−1の所定の整数)のフレームとするとき、
VB<VCであることを特徴としている。
ある階調を一定期間表示するときに、
画素電圧の実効値が変化し、
上記画素電圧の実効値変化の周期がNフレーム(Nは2以上の偶数)であって、
第1の画素と第2の画素とを含み、
第iフレーム(iは1≦i≦Nの所定の整数)における上記第1の画素の上記画素電圧が正極性であり、上記第iフレームにおける上記第2の画素の上記画素電圧が負極性であり、
上記ある階調として第1の階調を上記一定期間表示するときに、
上記第iフレームにおいて上記第1の画素に入力されるソース電圧をVAとし、上記第iフレームにおいて上記第2の画素に入力されるソース電圧をVBとし、
第jフレーム(jは1≦j≦Nかつi≠jの所定の整数)における上記第1の画素の上記画素電圧の極性が正の場合に、上記ある階調として上記第1の階調とは異なる第2の階調を上記一定期間表示するときに、上記第jフレームにおける上記第1の画素のソース電圧がVAとなるときの上記第jフレームにおける上記第2の画素のソース電圧をVCとするとき、
または、
第jフレーム(jは1≦j≦Nかつi≠jの所定の整数)における上記第2の画素の上記画素電圧の極性が正の場合に、上記ある階調として上記第1の階調とは異なる第2の階調を上記一定期間表示するときに、上記第jフレームにおける上記第2の画素のソース電圧がVAとなるときの上記第jフレームにおける上記第1の画素のソース電圧をVCとするとき、
VBとVCとが互いに異なっていることを特徴としている。
上記一定期間における直前フレームからの上記画素電圧の実効値の増加量が各上記Nフレームにおいて最大となる所定フレームにおいて上記画素電圧の極性が正となる画素を上記第1の画素とし、上記第iフレームを上記所定フレームとし、上記第jフレームを、上記一定期間において各上記第iフレームからN/2フレーム後のフレームからαフレーム前(αは1≦α≦N/2−1の所定の整数)のフレームとするとき、
VB>VCであることを特徴としている。
上記一定期間における直前フレームからの上記画素電圧の実効値の減少量が各上記Nフレームにおいて最大となる所定フレームにおいて上記画素電圧の極性が正となる画素を上記第1の画素とし、上記第iフレームを上記所定フレームとし、上記第jフレームを、上記一定期間において各上記第iフレームからN/2フレーム後のフレームからαフレーム前(αは1≦α≦N/2−1の所定の整数)のフレームとするとき、
VB<VCであることを特徴としている。
ある階調を一定期間表示するときに、
画素の輝度が変化し、
上記画素の輝度変化の周期がNフレーム(Nは2以上の偶数)であって、
第1の画素と第2の画素とを含み、
第iフレーム(iは1≦i≦Nの所定の整数)における上記第1の画素の画素電圧が正極性であり、上記第iフレームにおける上記第2の画素の上記画素電圧が負極性であり、
上記ある階調として第1の階調を上記一定期間表示するときに、
上記第iフレームにおいて上記第1の画素に入力されるソース電圧をVAとし、上記第iフレームにおいて上記第2の画素に入力されるソース電圧をVBとし、
第jフレーム(jは1≦j≦Nかつi≠jの所定の整数)における上記第1の画素の上記画素電圧の極性が正の場合に、上記ある階調として上記第1の階調とは異なる第2の階調を上記一定期間表示するときに、上記第jフレームにおける上記第1の画素のソース電圧がVAとなるときの上記第jフレームにおける上記第2の画素のソース電圧をVCとするとき、
または、
第jフレーム(jは1≦j≦Nかつi≠jの所定の整数)における上記第2の画素の上記画素電圧の極性が正の場合に、上記ある階調として上記第1の階調とは異なる第2の階調を上記一定期間表示するときに、上記第jフレームにおける上記第2の画素のソース電圧がVAとなるときの上記第jフレームにおける上記第1の画素のソース電圧をVCとするとき、
VBとVCとが互いに異なっていることを特徴としている。
直前フレームの輝度変化が輝度の減少する変化であって、自フレームにおいて輝度変化が上昇に変化する所定フレームにおいて、上記画素電圧の極性が正となる画素を上記第1の画素とし、上記第iフレームを上記所定フレームとし、上記第jフレームを、上記一定期間において各上記第iフレームからN/2フレーム後のフレームからαフレーム前(αは1≦α≦N/2−1の所定の整数)のフレームとするとき、
VB>VCであることを特徴としている。
直前フレームの輝度変化が輝度の増加する変化であって、自フレームにおいて輝度変化が減少に変化する所定フレームにおいて、上記画素電圧の極性が正となる画素を上記第1の画素とし、上記第iフレームを上記所定フレームとし、上記第jフレームを、上記一定期間において各上記第iフレームからN/2フレーム後のフレームからαフレーム前(αは1≦α≦N/2−1の所定の整数)のフレームとするとき、
VB<VCであることを特徴としている。
VAとVBとVCとが液晶表示パネルの表面温度に応じて独立して設定されていることを特徴としている。
VAとVBとVCとが液晶表示パネル上の位置に応じて独立して設定されていることを特徴としている。
ある階調を一定期間表示するときに、
画素電圧の実効値が変化し、
上記画素電圧の実効値変化の周期がNフレーム(Nは2以上の偶数)であって、
各上記Nフレームにおける第iフレーム(iは1≦i≦Nの所定の整数)において上記画素電圧の実効値が互いに異なる第1の画素と第2の画素とを含み、
上記第iフレームにおける上記第1の画素の上記画素電圧が正極性であり、
上記一定期間において各上記第iフレームからN/2フレーム後のフレームである第i{N/2後}フレームにおける第2の画素の上記画素電圧が負極性であり、
上記Nフレームにおける第jフレーム(jは1≦j≦Nかつi≠jの所定の整数)における上記第1の画素の上記画素電圧の極性と、上記一定期間において各上記第jフレームからN/2フレーム後のフレームである第j{N/2後}フレームにおける上記第2の画素の上記画素電圧の極性とが互いに異なっており、
上記ある階調として第1の階調を上記一定期間表示するときに、
上記第iフレームにおいて上記第1の画素に入力されるソース電圧をVAとし、
上記第i{N/2後}フレームにおいて上記第2の画素に入力されるソース電圧をVBとし、
上記第jフレームにおける上記第1の画素の上記画素電圧の極性が正の場合に、上記ある階調として上記第1の階調とは異なる第2の階調を上記一定期間表示するときに、上記第jフレームにおける上記第1の画素のソース電圧がVAとなるときの上記第j{N/2後}フレームにおける上記第2の画素のソース電圧をVCとするとき、
または、
上記ある階調として第1の階調を上記一定期間表示するときに、
上記第iフレームにおいて上記第1の画素に入力されるソース電圧をVAとし、
上記第i{N/2後}フレームにおいて上記第2の画素に入力されるソース電圧をVBとし、
上記第j{N/2後}フレームにおける上記第2の画素の上記画素電圧の極性が正の場合に、上記ある階調として上記第1の階調とは異なる第2の階調を上記一定期間表示するときに、上記第j{N/2後}フレームにおける上記第2の画素のソース電圧がVAとなるときの上記第jフレームにおける上記第1の画素のソース電圧をVCとするとき、
VBとVCとが互いに異なっていることを特徴としている。
上記一定期間における直前フレームからの上記画素電圧の実効値の増加量が各上記Nフレームにおいて最大となる所定フレームにおいて上記画素電圧の極性が正となる画素を上記第1の画素とし、上記第iフレームを上記所定フレームとし、上記第jフレームを上記一定期間における上記第i{N/2後}フレームからαフレーム前(αは1≦α≦N/2−1の所定の整数)のフレームとするとき、
VB>VCであることを特徴としている。
上記一定期間における直前フレームからの上記画素電圧の実効値の減少量が各上記Nフレームにおいて最大となる所定フレームにおいて上記画素電圧の極性が正となる画素を上記第1の画素とし、上記第iフレームを上記所定フレームとし、上記第jフレームを上記一定期間における上記第i{N/2後}フレームからαフレーム前(αは1≦α≦N/2−1の所定の整数)のフレームとするとき、
VB<VCであることを特徴としている。
ある階調を一定期間表示するときに、
画素の輝度が変化し、
上記画素の輝度変化の周期がNフレーム(Nは2以上の偶数)であって、
各上記Nフレームにおける第iフレーム(iは1≦i≦Nの所定の整数)において上記輝度が互いに異なる第1の画素と第2の画素とを上記画素として含み、
上記第iフレームにおける上記第1の画素の画素電圧が正極性であり、
上記一定期間において各上記第iフレームからN/2フレーム後のフレームである第i{N/2後}フレームにおける第2の画素の上記画素電圧が負極性であり、
上記Nフレームにおける第jフレーム(jは1≦j≦Nかつi≠jの所定の整数)における上記第1の画素の上記画素電圧の極性と、上記一定期間において各上記第jフレームからN/2フレーム後のフレームである第j{N/2後}フレームにおける上記第2の画素の上記画素電圧の極性とが互いに異なっており、
上記ある階調として第1の階調を上記一定期間表示するときに、
上記第iフレームにおいて上記第1の画素に入力されるソース電圧をVAとし、
上記第i{N/2後}フレームにおいて上記第2の画素に入力されるソース電圧をVBとし、
上記第jフレームにおける上記第1の画素の上記画素電圧の極性が正の場合に、上記ある階調として上記第1の階調とは異なる第2の階調を上記一定期間表示するときに、上記第jフレームにおける上記第1の画素のソース電圧がVAとなるときの上記第j{N/2後}フレームにおける上記第2の画素のソース電圧をVCとするとき、
または、
上記ある階調として第1の階調を上記一定期間表示するときに、
上記第iフレームにおいて上記第1の画素に入力されるソース電圧をVAとし、
上記第i{N/2後}フレームにおいて上記第2の画素に入力されるソース電圧をVBとし、
上記第j{N/2後}フレームにおける上記第2の画素の上記画素電圧の極性が正の場合に、上記ある階調として上記第1の階調とは異なる第2の階調を上記一定期間表示するときに、上記第j{N/2後}フレームにおける上記第2の画素のソース電圧がVAとなるときの上記第jフレームにおける上記第1の画素のソース電圧をVCとするとき、
VBとVCとが互いに異なっていることを特徴としている。
直前フレームの輝度変化が輝度の減少する変化であって、自フレームにおいて輝度変化が上昇に変化する所定フレームにおいて、上記画素電圧の極性が正となる画素を上記第1の画素とし、上記第iフレームを上記所定フレームとし、上記第jフレームを上記一定期間における上記第i{N/2後}フレームからαフレーム前(αは1≦α≦N/2−1の所定の整数)のフレームとするとき、
VB>VCであることを特徴としている。
直前フレームの輝度変化が輝度の増加する変化であって、自フレームにおいて輝度変化が減少に変化する所定フレームにおいて、上記画素電圧の極性が正となる画素を上記第1の画素とし、上記第iフレームを上記所定フレームとし、上記第jフレームを上記一定期間における上記第i{N/2後}フレームからαフレーム前(αは1≦α≦N/2−1の所定の整数)のフレームとするとき、
VB<VCであることを特徴としている。
ある階調を一定期間表示するときに、
画素電圧の実効値が変化し、
上記画素電圧の実効値変化の周期がNフレーム(Nは2以上の偶数)であって、
第1の画素と第2の画素とを含み、
第iフレーム(iは1≦i≦Nの所定の整数)における上記第1の画素の上記画素電圧が正極性であり、上記第iフレームにおける上記第2の画素の上記画素電圧が負極性であり、
上記ある階調として第1の階調を上記一定期間表示するときに、
上記第iフレームにおいて上記第1の画素に入力されるソース電圧をVAとし、上記第iフレームにおいて上記第2の画素に入力されるソース電圧をVBとし、
第jフレーム(jは1≦j≦Nかつi≠jの所定の整数)における上記第1の画素の上記画素電圧の極性が正の場合に、上記ある階調として上記第1の階調とは異なる第2の階調を上記一定期間表示するときに、上記第jフレームにおける上記第1の画素のソース電圧がVAとなるときの上記第jフレームにおける上記第2の画素のソース電圧をVCとするとき、
または、
第jフレーム(jは1≦j≦Nかつi≠jの所定の整数)における上記第2の画素の上記画素電圧の極性が正の場合に、上記ある階調として上記第1の階調とは異なる第2の階調を上記一定期間表示するときに、上記第jフレームにおける上記第2の画素のソース電圧がVAとなるときの上記第jフレームにおける上記第1の画素のソース電圧をVCとするとき、
VBとVCとが互いに異なっていることを特徴としている。
上記一定期間における直前フレームからの上記画素電圧の実効値の増加量が各上記Nフレームにおいて最大となる所定フレームにおいて上記画素電圧の極性が正となる画素を上記第1の画素とし、上記第iフレームを上記所定フレームとし、上記第jフレームを、上記一定期間において各上記第iフレームからN/2フレーム後のフレームからαフレーム前(αは1≦α≦N/2−1の所定の整数)のフレームとするとき、
VB>VCであることを特徴としている。
上記一定期間における直前フレームからの上記画素電圧の実効値の減少量が各上記Nフレームにおいて最大となる所定フレームにおいて上記画素電圧の極性が正となる画素を上記第1の画素とし、上記第iフレームを上記所定フレームとし、上記第jフレームを、上記一定期間において各上記第iフレームからN/2フレーム後のフレームからαフレーム前(αは1≦α≦N/2−1の所定の整数)のフレームとするとき、
VB<VCであることを特徴としている。
ある階調を一定期間表示するときに、
画素の輝度が変化し、
上記画素の輝度変化の周期がNフレーム(Nは2以上の偶数)であって、
第1の画素と第2の画素とを含み、
第iフレーム(iは1≦i≦Nの所定の整数)における上記第1の画素の画素電圧が正極性であり、上記第iフレームにおける上記第2の画素の上記画素電圧が負極性であり、
上記ある階調として第1の階調を上記一定期間表示するときに、
上記第iフレームにおいて上記第1の画素に入力されるソース電圧をVAとし、上記第iフレームにおいて上記第2の画素に入力されるソース電圧をVBとし、
第jフレーム(jは1≦j≦Nかつi≠jの所定の整数)における上記第1の画素の上記画素電圧の極性が正の場合に、上記ある階調として上記第1の階調とは異なる第2の階調を上記一定期間表示するときに、上記第jフレームにおける上記第1の画素のソース電圧がVAとなるときの上記第jフレームにおける上記第2の画素のソース電圧をVCとするとき、
または、
第jフレーム(jは1≦j≦Nかつi≠jの所定の整数)における上記第2の画素の上記画素電圧の極性が正の場合に、上記ある階調として上記第1の階調とは異なる第2の階調を上記一定期間表示するときに、上記第jフレームにおける上記第2の画素のソース電圧がVAとなるときの上記第jフレームにおける上記第1の画素のソース電圧をVCとするとき、
VBとVCとが互いに異なっていることを特徴としている。
直前フレームの輝度変化が輝度の減少する変化であって、自フレームにおいて輝度変化が上昇に変化する所定フレームにおいて、上記画素電圧の極性が正となる画素を上記第1の画素とし、上記第iフレームを上記所定フレームとし、上記第jフレームを、上記一定期間において各上記第iフレームからN/2フレーム後のフレームからαフレーム前(αは1≦α≦N/2−1の所定の整数)のフレームとするとき、
VB>VCであることを特徴としている。
直前フレームの輝度変化が輝度の増加する変化であって、自フレームにおいて輝度変化が減少に変化する所定フレームにおいて、上記画素電圧の極性が正となる画素を上記第1の画素とし、上記第iフレームを上記所定フレームとし、上記第jフレームを、上記一定期間において各上記第iフレームからN/2フレーム後のフレームからαフレーム前(αは1≦α≦N/2−1の所定の整数)のフレームとするとき、
VB<VCであることを特徴としている。
VAとVBとVCとが液晶表示パネルの表面温度に応じて独立して設定されていることを特徴としている。
VAとVBとVCとが液晶表示パネル上の位置に応じて独立して設定されていることを特徴としている。
VD ソース電圧
Claims (15)
- アクティブマトリクス型の液晶表示装置であって、
第1画素および第2画素においてある階調を一定期間表示するときに、
各画素の画素電圧の実効値が変化し、
上記画素電圧の実効値変化の周期がNフレーム(Nは4以上の偶数)であって、
上記Nフレームは、第1期間と第2期間とを含み、
上記第1期間の上記第1画素の画素電圧の実効値は、上記第2期間の上記第1画素の画素電圧の実効値よりも大きく、
上記第1期間の上記第2画素の画素電圧の実効値は、上記第2期間の上記第2画素の画素電圧の実効値よりも小さく、
上記第1期間の最初のフレームを第Iフレームとし、
上記第2期間の最初のフレームを第Jフレームとし、
上記第Iフレームにおける上記第1画素の画素電圧が第1極性であり、
上記第1期間のうちの、上記第Iフレームとは異なる第Kフレームにおける上記第1画素の画素電圧が上記第1極性とは異なる第2極性であり、
上記第2期間のうちの、上記第Jフレームとは異なる第Lフレームにおける上記第2画素の画素電圧が上記第1極性であり、
上記第Jフレームにおける上記第2画素の画素電圧が上記第2極性であり、
上記第1画素および上記第2画素においてある階調として第1階調を一定期間表示するときの、
上記第Iフレームにおいて上記第1画素に入力されるソース電圧をVAとし、
上記第Jフレームにおいて上記第2画素に入力されるソース電圧をVBとし、
上記第1画素および上記第2画素においてある階調として第2階調を一定期間表示する
ときの、
上記第Lフレームにおいて上記第2画素に入力されるソース電圧をVA’とし、
上記第Kフレームにおいて上記第1画素に入力されるソース電圧をVCとし、
VA=VA’となるような上記第1階調および上記第2階調において、VB>VCとなることを特徴とする液晶表示装置。 - 上記第1期間の上記第Iフレームにおける上記第1画素の画素電圧の実効値は、上記第Iフレームの直前のフレームにおける上記第1画素の画素電圧の実効値よりも大きく、
上記第2期間の上記第Jフレームにおける上記第2画素の画素電圧の実効値は、上記第Jフレームの直前のフレームにおける上記第2画素の画素電圧の実効値よりも大きいことを特徴とする請求項1に記載の液晶表示装置。 - ノーマリブラックの液晶表示装置であるとともに、アクティブマトリクス型の液晶表示装置であって、
第1画素および第2画素においてある階調を一定期間表示するときに、
各画素の輝度が変化し、
各画素の輝度変化の周期がNフレーム(Nは4以上の偶数)であって、
上記Nフレームは、第1期間と第2期間とを含み、
上記第1期間の上記第1画素の輝度は、上記第2期間の上記第1画素の輝度よりも大きく、
上記第1期間の上記第2画素の輝度は、上記第2期間の上記第2画素の輝度よりも小さく、
上記第1期間の最初のフレームを第Iフレームとし、
上記第2期間の最初のフレームを第Jフレームとし、
上記第Iフレームにおける上記第1画素の画素電圧が第1極性であり、
上記第1期間のうちの、上記第Iフレームとは異なる第Kフレームにおける上記第1画素の画素電圧が上記第1極性とは異なる第2極性であり、
上記第2期間のうちの、上記第Jフレームとは異なる第Lフレームにおける上記第2画素の画素電圧が上記第1極性であり、
上記第Jフレームにおける上記第2画素の画素電圧が上記第2極性であり、
上記第1画素および上記第2画素においてある階調として第1階調を一定期間表示するときの、
上記第Iフレームにおいて上記第1画素に入力されるソース電圧をVAとし、
上記第Jフレームにおいて上記第2画素に入力されるソース電圧をVBとし、
上記第1画素および上記第2画素においてある階調として第2階調を一定期間表示するときの、
上記第Lフレームにおいて上記第2画素に入力されるソース電圧をVA’とし、
上記第Kフレームにおいて上記第1画素に入力されるソース電圧をVCとし、
VA=VA’となるような上記第1階調および上記第2階調において、VB>VCとなることを特徴とする液晶表示装置。 - 上記第1期間の上記第Iフレームにおける上記第1画素の輝度は、上記第Iフレームの直前のフレームにおける上記第1画素の輝度よりも大きく、
上記第2期間の上記第Jフレームにおける上記第2画素の輝度は、上記第Jフレームの直前のフレームにおける上記第2画素の輝度よりも大きいことを特徴とする請求項3に記載の液晶表示装置。 - 上記第1極性は、正極性であり、
VA=VA’となるような上記第1階調および上記第2階調において、上記第2階調は上記第1階調より大きいことを特徴とする請求項3または4に記載の液晶表示装置。 - ノーマリホワイトの液晶表示装置であるとともに、アクティブマトリクス型の液晶表示装置であって、
第1画素および第2画素においてある階調を一定期間表示するときに、
各画素の輝度が変化し、
各画素の輝度変化の周期がNフレーム(Nは4以上の偶数)であって、
上記Nフレームは、第1期間と第2期間とを含み、
上記第1期間の上記第1画素の輝度は、上記第2期間の上記第1画素の輝度よりも小さく、
上記第1期間の上記第2画素の輝度は、上記第2期間の上記第2画素の輝度よりも大きく、
上記第1期間の最初のフレームを第Iフレームとし、
上記第2期間の最初のフレームを第Jフレームとし、
上記第Iフレームにおける上記第1画素の画素電圧が第1極性であり、
上記第1期間のうちの、上記第Iフレームとは異なる第Kフレームにおける上記第1画素の画素電圧が上記第1極性とは異なる第2極性であり、
上記第2期間のうちの、上記第Jフレームとは異なる第Lフレームにおける上記第2画素の画素電圧が上記第1極性であり、
上記第Jフレームにおける上記第2画素の画素電圧が上記第2極性であり、
上記第1画素および上記第2画素においてある階調として第1階調を一定期間表示するときの、
上記第Iフレームにおいて上記第1画素に入力されるソース電圧をVAとし、
上記第Jフレームにおいて上記第2画素に入力されるソース電圧をVBとし、
上記第1画素および上記第2画素においてある階調として第2階調を一定期間表示するときの、
上記第Lフレームにおいて上記第2画素に入力されるソース電圧をVA’とし、
上記第Kフレームにおいて上記第1画素に入力されるソース電圧をVCとし、
VA=VA’となるような上記第1階調および上記第2階調において、VB>VCとなることを特徴とする液晶表示装置。 - 上記第1期間の上記第Iフレームにおける上記第1画素の輝度は、上記第Iフレームの直前のフレームにおける上記第1画素の輝度よりも小さく、
上記第2期間の上記第Jフレームにおける上記第2画素の輝度は、上記第Jフレームの直前のフレームにおける上記第2画素の輝度よりも小さいことを特徴とする請求項6に記載の液晶表示装置。 - 上記第1極性は、正極性であり、
VA=VA’となるような上記第1階調および上記第2階調において、上記第1階調は上記第2階調より大きいことを特徴とする請求項6または7に記載の液晶表示装置。 - 上記第1画素および上記第2画素の画素電圧の極性は、それぞれ、フレーム毎に反転することを特徴とする請求項1から8のいずれか一項に記載の液晶表示装置。
- アクティブマトリクス型の液晶表示装置であって、
第1画素および第2画素においてある階調を一定期間表示するときに、
各画素の画素電圧の実効値が周期的に変化し、
第Iフレームと第Jフレームとは連続しており、
上記第Iフレームにおける上記第1画素の画素電圧の実効値は、上記第Iフレームの直前のフレームにおける上記第1画素の画素電圧の実効値よりも大きく、
上記第Jフレームにおける上記第1画素の画素電圧の実効値は、上記第Jフレームの直前のフレームにおける上記第1画素の画素電圧の実効値よりも小さく、
上記第Iフレームにおける上記第2画素の画素電圧の実効値は、上記第Iフレームの直前のフレームにおける上記第2画素の画素電圧の実効値よりも大きく、
上記第Jフレームにおける上記第2画素の画素電圧の実効値は、上記第Jフレームの
直前のフレームにおける上記第2画素の画素電圧の実効値よりも小さく、
上記第Iフレームにおける上記第1画素の画素電圧が第1極性であり、
上記第Jフレームにおける上記第1画素の画素電圧が上記第1極性であり、
上記第Iフレームにおける上記第2画素の画素電圧が上記第1極性とは異なる第2極性であり、
上記第Jフレームにおける上記第2画素の画素電圧が上記第2極性であり、
上記第1画素および上記第2画素においてある階調として第1階調を一定期間表示するときの、
上記第Iフレームにおいて上記第1画素に入力されるソース電圧をVAとし、
上記第Iフレームにおいて上記第2画素に入力されるソース電圧をVBとし、
上記第1画素および上記第2画素においてある階調として第2階調を一定期間表示するときの、
上記第Jフレームにおいて上記第1画素に入力されるソース電圧をVA’とし、
上記第Jフレームにおいて上記第2画素に入力されるソース電圧をVCとし、
VA=VA’となるような上記第1階調および上記第2階調において、VB>VCとなることを特徴とする液晶表示装置。 - ノーマリブラックの液晶表示装置であるとともに、アクティブマトリクス型の液晶表示装置であって、
第1画素および第2画素においてある階調を一定期間表示するときに、
各画素の輝度が周期的に変化し、
第Iフレームと第Jフレームとは連続しており、
上記第Iフレームにおける上記第1画素の輝度は、上記第Iフレームの直前のフレームにおける上記第1画素の輝度よりも大きく、
上記第Jフレームにおける上記第1画素の輝度は、上記第Jフレームの直前のフレームにおける上記第1画素の輝度よりも小さく、
上記第Iフレームにおける上記第2画素の輝度は、上記第Iフレームの直前のフレームにおける上記第2画素の輝度よりも大きく、
上記第Jフレームにおける上記第2画素の輝度は、上記第Jフレームの直前のフレームにおける上記第2画素の輝度よりも小さく、
上記第Iフレームにおける上記第1画素の画素電圧が第1極性であり、
上記第Jフレームにおける上記第1画素の画素電圧が上記第1極性であり、
上記第Iフレームにおける上記第2画素の画素電圧が上記第1極性とは異なる第2極性であり、
上記第Jフレームにおける上記第2画素の画素電圧が上記第2極性であり、
上記第1画素および上記第2画素においてある階調として第1階調を一定期間表示するときの、
上記第Iフレームにおいて上記第1画素に入力されるソース電圧をVAとし、
上記第Iフレームにおいて上記第2画素に入力されるソース電圧をVBとし、
上記第1画素および上記第2画素においてある階調として第2階調を一定期間表示するときの、
上記第Jフレームにおいて上記第1画素に入力されるソース電圧をVA’とし、
上記第Jフレームにおいて上記第2画素に入力されるソース電圧をVCとし、
VA=VA’となるような上記第1階調および上記第2階調において、VB>VCとなることを特徴とする液晶表示装置。 - 上記第1極性は、正極性であり、
VA=VA’となるような上記第1階調および上記第2階調において、上記第2階調は上記第1階調より大きいことを特徴とする請求項11に記載の液晶表示装置。 - ノーマリホワイトの液晶表示装置であるとともに、アクティブマトリクス型の液晶表示装置であって、
第1画素および第2画素においてある階調を一定期間表示するときに、
各画素の輝度が周期的に変化し、
第Iフレームと第Jフレームとは連続しており、
上記第Iフレームにおける上記第1画素の輝度は、上記第Iフレームの直前のフレームにおける上記第1画素の輝度よりも小さく、
上記第Jフレームにおける上記第1画素の輝度は、上記第Jフレームの直前のフレームにおける上記第1画素の輝度よりも大きく、
上記第Iフレームにおける上記第2画素の輝度は、上記第Iフレームの直前のフレームにおける上記第2画素の輝度よりも小さく、
上記第Jフレームにおける上記第2画素の輝度は、上記第Jフレームの直前のフレームにおける上記第2画素の輝度よりも大きく、
上記第Iフレームにおける上記第1画素の画素電圧が第1極性であり、
上記第Jフレームにおける上記第1画素の画素電圧が上記第1極性であり、
上記第Iフレームにおける上記第2画素の画素電圧が上記第1極性とは異なる第2極性であり、
上記第Jフレームにおける上記第2画素の画素電圧が上記第2極性であり、
上記第1画素および上記第2画素においてある階調として第1階調を一定期間表示するときの、
上記第Iフレームにおいて上記第1画素に入力されるソース電圧をVAとし、
上記第Iフレームにおいて上記第2画素に入力されるソース電圧をVBとし、
上記第1画素および上記第2画素においてある階調として第2階調を一定期間表示するときの、
上記第Jフレームにおいて上記第1画素に入力されるソース電圧をVA’とし、
上記第Jフレームにおいて上記第2画素に入力されるソース電圧をVCとし、
VA=VA’となるような上記第1階調および上記第2階調において、VB>VCとなることを特徴とする液晶表示装置。 - 上記第1極性は、正極性であり、
VA=VA’となるような上記第1階調および上記第2階調において、上記第1階調は上記第2階調より大きいことを特徴とする請求項13に記載の液晶表示装置。 - 上記第1画素および上記第2画素の画素電圧の極性は、それぞれ、2フレーム毎に反転することを特徴とする請求項10から14のいずれか一項に記載の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011543139A JP5405593B2 (ja) | 2009-11-27 | 2010-07-29 | 液晶表示装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009270819 | 2009-11-27 | ||
JP2009270819 | 2009-11-27 | ||
PCT/JP2010/062796 WO2011065063A1 (ja) | 2009-11-27 | 2010-07-29 | 液晶表示装置および液晶表示装置の駆動方法 |
JP2011543139A JP5405593B2 (ja) | 2009-11-27 | 2010-07-29 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2011065063A1 JPWO2011065063A1 (ja) | 2013-04-11 |
JP5405593B2 true JP5405593B2 (ja) | 2014-02-05 |
Family
ID=44066167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011543139A Expired - Fee Related JP5405593B2 (ja) | 2009-11-27 | 2010-07-29 | 液晶表示装置 |
Country Status (5)
Country | Link |
---|---|
US (2) | US8994760B2 (ja) |
EP (1) | EP2506243A4 (ja) |
JP (1) | JP5405593B2 (ja) |
CN (1) | CN102667907B (ja) |
WO (1) | WO2011065063A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9966024B2 (en) * | 2012-09-04 | 2018-05-08 | Sharp Kabushiki Kaisha | Liquid crystal display device and method for driving same |
TWI484466B (zh) * | 2013-05-24 | 2015-05-11 | Au Optronics Corp | 顯示面板的驅動方法 |
JP2014240926A (ja) * | 2013-06-12 | 2014-12-25 | パナソニック液晶ディスプレイ株式会社 | 液晶表示装置 |
KR20150027951A (ko) * | 2013-09-05 | 2015-03-13 | 삼성디스플레이 주식회사 | 광원 구동 방법 및 이를 수행하는 표시 장치 |
KR102105631B1 (ko) * | 2013-12-19 | 2020-04-28 | 엘지디스플레이 주식회사 | 표시장치 |
CN104464677B (zh) * | 2014-12-26 | 2017-05-03 | 上海中航光电子有限公司 | 一种数据接入电路、显示面板、显示装置及驱动方法 |
CN104751815B (zh) * | 2015-02-11 | 2016-06-08 | 深圳市华星光电技术有限公司 | 液晶面板像素的驱动控制方法及液晶显示面板 |
US20180246384A1 (en) * | 2017-02-24 | 2018-08-30 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Liquid crystal display panel and liquid crystal display apparatus having the same |
US10235951B2 (en) * | 2017-03-31 | 2019-03-19 | Panasonic Liquid Crystal Display Co., Ltd. | Liquid crystal display device |
CN106782427B (zh) * | 2017-03-31 | 2019-09-27 | 深圳市华星光电技术有限公司 | 液晶显示面板的数据电压调整方法及装置 |
US10659745B2 (en) | 2017-09-13 | 2020-05-19 | Panasonic Intellectual Property Management Co., Ltd. | Video display device and video display method |
CN111968589A (zh) * | 2020-08-11 | 2020-11-20 | Tcl华星光电技术有限公司 | 显示面板的视角补偿方法及显示面板 |
CN112466259B (zh) * | 2020-12-24 | 2021-11-23 | 深圳市鼎阳科技股份有限公司 | 一种示波器的灰度补偿方法和装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05307371A (ja) * | 1992-04-30 | 1993-11-19 | Alps Electric Co Ltd | アクティブマトリックス液晶表示装置の駆動回路 |
JPH08136897A (ja) * | 1994-11-11 | 1996-05-31 | Fujitsu Ltd | 液晶表示装置および液晶表示用の電圧制御装置 |
JP2004205896A (ja) * | 2002-12-26 | 2004-07-22 | Casio Comput Co Ltd | 表示装置及びその駆動制御方法 |
WO2008029535A1 (fr) * | 2006-09-07 | 2008-03-13 | Sharp Kabushiki Kaisha | Dispositif d'affichage et son procédé de commande |
JP2009162955A (ja) * | 2007-12-28 | 2009-07-23 | Sharp Corp | 画像表示装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07114001A (ja) * | 1993-10-18 | 1995-05-02 | Hitachi Ltd | 液晶表示装置 |
JP3202450B2 (ja) | 1993-10-20 | 2001-08-27 | 日本電気株式会社 | 液晶表示装置 |
JPH07225368A (ja) * | 1993-12-17 | 1995-08-22 | Citizen Watch Co Ltd | 液晶表示装置の駆動方法 |
JP2000352959A (ja) * | 1999-01-01 | 2000-12-19 | Hitachi Ltd | 液晶表示装置 |
TWI259992B (en) * | 2003-05-22 | 2006-08-11 | Au Optronics Corp | Liquid crystal display device driver and method thereof |
JP4197322B2 (ja) | 2004-01-21 | 2008-12-17 | シャープ株式会社 | 表示装置,液晶モニター,液晶テレビジョン受像機および表示方法 |
CN101432794B (zh) * | 2006-04-28 | 2011-04-27 | 夏普株式会社 | 液晶显示装置及其驱动方法 |
-
2010
- 2010-07-29 EP EP10832910.3A patent/EP2506243A4/en not_active Withdrawn
- 2010-07-29 WO PCT/JP2010/062796 patent/WO2011065063A1/ja active Application Filing
- 2010-07-29 US US13/511,973 patent/US8994760B2/en not_active Expired - Fee Related
- 2010-07-29 CN CN201080053602.3A patent/CN102667907B/zh not_active Expired - Fee Related
- 2010-07-29 JP JP2011543139A patent/JP5405593B2/ja not_active Expired - Fee Related
-
2015
- 2015-02-23 US US14/629,073 patent/US9218791B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05307371A (ja) * | 1992-04-30 | 1993-11-19 | Alps Electric Co Ltd | アクティブマトリックス液晶表示装置の駆動回路 |
JPH08136897A (ja) * | 1994-11-11 | 1996-05-31 | Fujitsu Ltd | 液晶表示装置および液晶表示用の電圧制御装置 |
JP2004205896A (ja) * | 2002-12-26 | 2004-07-22 | Casio Comput Co Ltd | 表示装置及びその駆動制御方法 |
WO2008029535A1 (fr) * | 2006-09-07 | 2008-03-13 | Sharp Kabushiki Kaisha | Dispositif d'affichage et son procédé de commande |
JP2009162955A (ja) * | 2007-12-28 | 2009-07-23 | Sharp Corp | 画像表示装置 |
Also Published As
Publication number | Publication date |
---|---|
EP2506243A4 (en) | 2014-01-08 |
US20120268504A1 (en) | 2012-10-25 |
WO2011065063A1 (ja) | 2011-06-03 |
US9218791B2 (en) | 2015-12-22 |
EP2506243A1 (en) | 2012-10-03 |
CN102667907B (zh) | 2014-12-31 |
CN102667907A (zh) | 2012-09-12 |
US8994760B2 (en) | 2015-03-31 |
US20150170613A1 (en) | 2015-06-18 |
JPWO2011065063A1 (ja) | 2013-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5405593B2 (ja) | 液晶表示装置 | |
US9672792B2 (en) | Display device and driving method thereof | |
TWI540569B (zh) | A display device and a driving method thereof | |
JP4901437B2 (ja) | 液晶表示装置及びその駆動方法 | |
US20110285759A1 (en) | Liquid crystal display device and method for driving same | |
JP5986442B2 (ja) | 表示装置および表示方法 | |
US8416175B2 (en) | Liquid crystal display device and method for driving the same | |
JP2014215613A (ja) | 表示装置及びその駆動方法 | |
KR20130018493A (ko) | 표시 장치 및 그 구동 방법 | |
JP5713871B2 (ja) | 液晶表示装置及びその駆動方法 | |
JP2005346052A (ja) | 液晶表示装置及びその駆動方法 | |
US9978302B2 (en) | Liquid crystal display | |
KR20140126150A (ko) | 액정 표시 장치 및 그 구동 방법 | |
KR102062318B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
KR20150047965A (ko) | 액정 표시 장치 및 그 구동 방법 | |
KR20060047359A (ko) | 액정 표시 장치 및 그 구동 방법 | |
JP2007225861A (ja) | 液晶表示装置 | |
JP5043233B2 (ja) | 液晶表示パネルおよび液晶表示装置 | |
US7724268B2 (en) | Liquid crystal display | |
WO2009133906A1 (ja) | 映像信号線駆動回路および液晶表示装置 | |
JP4916244B2 (ja) | 液晶表示装置 | |
US20210272530A1 (en) | Control device and liquid crystal display device | |
WO2018150490A1 (ja) | 液晶表示装置 | |
KR20080073421A (ko) | 액정 표시 장치 및 그의 구동 방법 | |
KR20080022875A (ko) | 액정 표시 장치의 구동 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130716 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130909 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131001 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131030 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5405593 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |