WO2018150490A1

WO2018150490A1 - 液晶表示装置

Info

Publication number: WO2018150490A1
Application number: PCT/JP2017/005555
Authority: WO
Inventors: 治人矢吹
Original assignee: 堺ディスプレイプロダクト株式会社
Priority date: 2017-02-15
Filing date: 2017-02-15
Publication date: 2018-08-23

Abstract

複数の画素（５１）がマトリックス状に配置された液晶表示装置（１００）において、複数の走査線（Ｇｎ）と、複数の信号線（Ｓｎ）と、複数のスイッチング素子（５３）と、画素群（５１Ｇ）を選択する走査信号を複数の走査線に順次供給し、選択された画素群それぞれの画素に所望の電圧を印加するためのデータ信号を複数の信号線に供給する制御部（２０）とを備え、画素群について、互いに逆極性の電圧が印加されている第１の画素（５１Ａ）及び第２の画素（５１Ｂ）の並びと、高輝度の明画素及び低輝度の暗画素の並びとが異なる。

Description

液晶表示装置

　本発明は、液晶表示装置に関する。

　従来、視野角特性を改善するために、表示すべき輝度に応じた階調を示す原信号を、該原信号が示す階調よりも明るい階調を示す信号（以下、明信号という）と該原信号が示す階調よりも暗い階調を示す信号（以下、暗信号という）とに変換し、変換後の信号に基づいて画像の表示を行う液晶表示装置が知られている。この種の液晶表示装置において、中間階調を表示する場合、明信号が示す階調が表示される画素（以下、明画素という）の輝度と暗信号が示す階調が表示される画素（以下、暗画素という）の輝度との平均輝度によって、表示すべき目標輝度が表現される。

　例えば、特許文献１には、異なる入出力特性を有する２種類の電圧補正回路を設け、反転あるいは非反転の電圧補正回路の出力を所定の画素毎に選択する液晶表示装置が開示されている。特許文献１に開示の液晶表示装置では、２種類の電圧補正回路の特性が視覚的に合成されるため、黒つぶれ現象や反転現象等の階調表示の悪化を低減し、視覚特性を改善することができる。

特開平０９－０９０９１０号公報

　明画素の輝度と暗画素の輝度との平均輝度によって、表示すべき目標輝度を表現する液晶表示装置において、いわゆる横シャドーが発生する場合がる。ここで、横シャドーとは、例えば、高輝度領域と該高輝度領域を囲む低輝度領域とを含む画像が表示される場合に、低輝度領域における高輝度領域の両側の輝度が目標とする輝度（低輝度領域の輝度）よりも高くなる現象である。

　本発明は斯かる事情に鑑みてなされたものであり、横シャドーの発生を抑制できる液晶表示装置を提供することを目的とする。

　一実施の形態に係る液晶表示装置は、液晶層を介して対向する画素電極及び対向電極を含む複数の画素がマトリックス状に配置された液晶表示装置において、マトリックスの列方向に並置された複数の走査線と、マトリックスの行方向に並置され、前記複数の走査線と交差する複数の信号線と、前記走査線及び前記信号線の交点付近において、該交点を通る走査線及び信号線のそれぞれと該交点付近の前記画素の画素電極とに接続された複数のスイッチング素子と、マトリックスの行方向に並ぶ画素群を選択する走査信号を前記複数の走査線に順次供給し、選択された画素群それぞれの画素電極に前記スイッチング素子を介して所望の電圧を印加するためのデータ信号を前記複数の信号線に供給する制御部とを備え、前記制御部は、前記複数の信号線のうちの第１の信号線に前記スイッチング素子を介して接続された複数の第１の画素電極に対して、前記対向電極の電圧を基準とした正極性の電圧と負極性の電圧とを前記データ信号のフレーム毎に交互に印加するとともに、前記複数の信号線のうちの前記第１の信号線以外の第２の信号線に前記スイッチング素子を介して接続された複数の第２の画素電極に対して、前記第１の画素電極に印加される電圧とは逆極性の電圧を前記データ信号のフレーム毎に交互に印加し、近接するｍ個（ｍは２以上の整数）の画素の平均輝度が表示すべき輝度となるように、前記ｍ個の画素のうちの明画素を高輝度で表示させるための電圧を前記明画素の画素電極に印加するとともに、前記ｍ個の画素のうちの前記明画素以外の暗画素を低輝度で表示させるための電圧を前記暗画素の画素電極に印加し、前記複数の画素のそれぞれは、前記明画素又は前記暗画素であり、前記画素群について、前記第１の画素電極を含む第１の画素及び前記第２の画素電極を含む第２の画素の並びと前記明画素及び前記暗画素の並びとが異なることを特徴とする。

　本発明によれば、横シャドーの発生を抑制できる液晶表示装置が提供される。

実施の形態に係る液晶表示装置の構成図である。実施の形態に係る液晶表示装置における液晶表示パネルの構成図である。実施の形態に係る液晶表示装置における画素の構成図である。実施の形態に係る液晶表示装置における制御部の構成図である。横シャドーが発生し得る液晶表示装置の駆動方式の一例を示す図である。横シャドーが発生した場合の液晶表示パネルの表示例を示す図である。実施の形態に係る液晶表示装置の駆動方式の第１例を示す図である。実施の形態に係る液晶表示装置の駆動方式の第２例を示す図である。実施の形態に係る液晶表示装置の駆動方式の第３例を示す図である。実施の形態の変形例に係る液晶表示パネルの構成図である。

　以下、本発明の実施の形態に係る液晶表示装置を図面に基づいて説明する。

　まず、図１～図３を参照して、本実施の形態に係る液晶表示装置１００の全体構成を説明する。図１は、実施の形態に係る液晶表示装置１００の構成図である。図２は、実施の形態に係る液晶表示装置１００における液晶表示パネル５０の構成図である。図３は、実施の形態に係る液晶表示装置１００における画素５１の構成図である。

　図１に示すように、液晶表示装置１００は、制御部２０と、ソースドライバ３０と、ゲートドライバ４０と、液晶表示パネル５０とを備える。

　液晶表示パネル５０は、例えば８Ｋ或いは４Ｋ、２Ｋなどの所定仕様を有するアクティブマトリクス方式の表示パネルである。制御部２０の制御の下、液晶表示パネル５０の表示領域には、液晶表示装置１００に入力された映像データに基づく画像（静止画像又は動画像）が表示される。

　図２に示すように、液晶表示パネル５０の表示領域には、液晶層を介して対向する画素電極５２及び対向電極５４（図３参照）を含む複数の画素５１がマトリックス状に配置される。また、液晶表示パネル５０には、複数のゲートラインＧ１，Ｇ２，・・・，Ｇｎ（走査線）がマトリックスの列方向（図中のＹ方向であり、以下単に、列方向ともいう）に並置され、複数のソースラインＳ１，Ｓ２，・・・，Ｓｎ（信号線）が、複数のゲートラインＧ１，Ｇ２，・・・，Ｇｎと交差するようにマトリックスの行方向（図中のＸ方向であり、以下単に、行方向ともいう）に並置される。また、複数のゲートラインＧ１，Ｇ２，・・・，Ｇｎと複数のソースラインＳ１，Ｓ２，・・・，Ｓｎとの各交点付近には、該交点を通るゲートラインＧｎ及びソースラインＳｎのそれぞれと該交点付近の画素５１の画素電極５２とに接続された複数のスイッチング素子５３が配置される。

　各画素５１は、複数色のうちのいずれか１色、本実施の形態では赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）の３色のうちのいずれか１色の階調を表示する。本実施の形態において、Ｒの階調を表示する画素（以下、Ｒ画素という）、Ｇの階調を表示する画素（以下、Ｇ画素という）、及びＢの階調を表示する画素（以下、Ｂ画素という）は、行方向に該順序で並ぶ。液晶表示パネル５０には、連続する三つのＲ画素、Ｇ画素、及びＢ画素を一単位とする画素セットが、マトリックス状に配置される。

　図３に示すように、各画素５１は、スイッチング素子５３と、画素電極５２と、対向電極５４と、補助容量電極５６と、補助容量対向電極５７とを含む。画素電極５２、対向電極５４、及び両電極５２，５４の間に封入された液晶層５５により、液晶容量Ｃ１が形成される。補助容量電極５６及び補助容量対向電極５７により、補助容量Ｃ２が形成される。例えば、対向電極５４には、所定の共通電圧Ｖｃｏｍが印加される。

　スイッチング素子５３は、例えばＴＦＴ（Thin Film Transistor）である。スイッチング素子５３のソースは、該スイッチング素子５３を含む画素５１の横に配されたソースラインＳｎに接続され、スイッチング素子５３のゲートは、該スイッチング素子５３を含む画素５１の横に配されたゲートラインＧｎに接続される。また、スイッチング素子５３のドレインは、該スイッチング素子５３を含む画素５１の画素電極５２に接続される。

　スイッチング素子５３は、ゲートラインＧｎに供給される走査信号に応じてオンとオフとが切り替わる。スイッチング素子５３がオンすることで、画素電極５２がソースラインＳｎに電気的に接続され、スイッチング素子５３がオフすることで、画素電極５２がソースラインＳｎから電気的に切り離される。スイッチング素子５３がオンの期間中、ソースラインＳｎに供給されたデータ信号の電圧が画素電極５２に印加され、データ信号の電圧に応じた電荷が液晶容量Ｃ１に充電される。なお、画素電極５２には、補助容量電極５６が電気的に接続されているため、ソースラインＳｎに供給されたデータ信号の電圧は、補助容量電極５６にも印加される。スイッチング素子５３がオフの期間中、液晶容量Ｃ１は、スイッチング素子５３がオンの期間中に充電された電位を保持する。

　図１に戻り、制御部２０は、例えば、Ｔｃｏｎ（Timing Controller）である。制御部２０は、ＲＯＭ(Read Only Memory)、ＲＡＭ(Random Access Memory)等を有するロジック回路、例えばＦＰＧＡ(Field Programmable Gate Array)又はＡＳＩＣ(Application Specific Integrated Circuit)により構成される。制御部２０は、液晶表示装置１００に入力された映像データに基づいて、ソースドライバ３０及びゲートドライバ４０の動作を制御するための制御信号を生成する。映像データは、ＲＧＢ信号、同期信号等を含む。制御部２０は、生成した制御信号をソースドライバ３０及びゲートドライバ４０へ送信してソースドライバ３０及びゲートドライバ４０を制御することにより、映像データが示す画像を液晶表示パネル５０に表示させる。

　より具体的には、制御部２０は、入力された映像データのＲＧＢ信号に対して所定の変換を施し、変換後のＲＧＢ信号をソースドライバ３０へ送信する。また、制御部２０は、入力された映像データから、データの取り込みを制御するためのソースクロック、データの開始を示すソーススタートパルス、ソース出力の切り替えを制御するラッチパルス等のソース駆動用の水平同期信号を生成し、生成した水平同期信号をソースドライバ３０へ送信する。また、制御部２０は、入力された映像データから、走査信号を供給するゲートラインＧｎのシフトのタイミングを示すゲートクロック、フレームの切り替えの開始を示すゲートスタートパルス等のゲート駆動用の垂直同期信号を生成し、生成した垂直同期信号をゲートドライバ４０へ送信する。制御部２０の詳細については、図４を参照して後述する。

　ソースドライバ３０及びゲートドライバ４０は、例えば、半導体集積回路（ＩＣ）により構成される。ゲートドライバ４０は、液晶表示パネル５０に配された複数のゲートラインＧ１，Ｇ２，・・・，Ｇｎに接続される。ゲートドライバ４０は、制御部２０から受信した垂直同期信号に基づいて、複数のゲートラインＧ１，Ｇ２，・・・，Ｇｎに走査信号を順次供給する。ソースドライバ３０は、液晶表示パネル５０に配された複数のソースラインＳ１，Ｓ２，・・・，Ｓｎに接続される。ソースドライバ３０は、制御部２０から受信した水平同期信号、ＲＧＢ信号、及び駆動電圧値に基づいて、複数のソースラインＳ１，Ｓ２，・・・，Ｓｎにデータ信号を供給する。

　次に、図４等を参照して、本実施の形態に係る制御部２０の具体的な構成及び動作を説明する。図４は、実施の形態に係る液晶表示装置１００における制御部２０の構成図である。制御部２０は、ガンマ変換部２１と、オーバードライブ変換部２２と、階調設定部２３と、ディザ変換部２４とを備える。

　ガンマ変換部２１は、制御部２０に映像データ（ＲＧＢ信号、同期信号等）が入力された場合に、液晶表示パネル５０の特性に応じて、受信したＲＧＢ信号に対し、ガンマ変換を実行する。

　オーバードライブ変換部２２は、主に中間階調の応答速度を高速化するために、ガンマ変換されたＲＧＢ信号に対し、画素５１へ印加（画素５１の画素電極５２へ印加）する電圧を一時的に高く又は低くするオーバードライブ変換を行う。

　階調設定部２３は、画素５１毎に、オーバードライブ変換されたＲＧＢ信号（表示すべき輝度に応じた階調を示す原信号）を、原信号が示す階調（以下、原階調という）より明るい階調（以下、明階調という）を示す明信号又は原階調より暗い階調（以下、暗階調という）を示す暗信号へ変換する。

　より具体的には、階調設定部２３は、複数の原階調値（原階調の値）それぞれについて、明階調値（明階調の値）及び暗階調値（暗階調の値）との対応関係を示すＬＵＴを有している。ＬＵＴでは、明階調値を表示する画素５１の輝度と暗階調値を表示する画素５１の輝度との平均輝度が、これら明階調値及び暗階調値に対応する原階調値を表示する画素５１の輝度に一致又はほぼ一致するように、原階調値と明階調値及び暗階調値との対応関係が定められている。

　また、階調設定部２３には、各画素５１に明階調（明信号）及び暗階調（暗信号）のいずれを割り当てるかを示す割り当てパターンが予め設定されている。換言すれば、割り当てパターンは、各画素５１が、明画素（明階調が表示される画素５１）及び暗画素（暗階調が表示される画素５１）のいずれであるかを示している。割り当てパターンとして、例えば、列方向に並ぶ各画素５１に明階調（明信号）及び暗階調（暗信号）を交互に割り当てるとともに、行方向に並ぶ各画素５１に明階調（明信号）及び暗階調（暗信号）を交互に割り当てた市松状の割り当てパターン（図７及び図８参照）がある。

　階調設定部２３は、まず、各画素５１について、割り当てパターンに基づいて該画素５１が明画素であるか暗画素であるかを特定する。そして、階調設定部２３は、対象の画素５１が明画素である場合、該画素５１に対応する原階調値を、ＬＵＴにおいて該原階調値に対応付けられている明階調値へ変換する。また、階調設定部２３は、対象の画素５１が暗画素である場合、該画素５１に対応する原階調値を、ＬＵＴにおいて該原階調値に対応付けられている暗階調値へ変換する。このように変換された明階調値及び暗階調値を示す明信号及び暗信号は、各画素５１の座標に対応付けてディザ変換部２４に出力される。

　ディザ変換部２４は、階調設定部２３から入力された明信号及び暗信号に対し、ディザ処理を実行する。制御部２０は、ディザ処理が施された明信号及び暗信号を水平同期信号等と共にソースドライバ３０に出力する。また、制御部２０は、垂直同期信号をゲートドライバ４０に出力する。

　以上のように構成された制御部２０は、ソースドライバ３０及びゲートドライバ４０を制御して次のように動作する。すなわち、制御部２０は、ゲートドライバ４０を制御して、行方向に並ぶ複数の画素５１を選択する走査信号、すなわち行方向に並ぶ複数の画素５１それぞれのスイッチング素子５３をオンするための走査信号を生成する。そして、制御部２０は、ゲートドライバ４０を制御して、生成した走査信号を複数のゲートラインＧ１，Ｇ２，・・・，Ｇｎに順次供給する。以下、走査信号によって選択される行方向に並ぶ複数の画素５１を、画素群５１Ｇ（図２参照）ともいう。

　また、制御部２０は、ソースドライバ３０を制御して、選択された各画素５１（選択された画素群５１Ｇに含まれる各画素５１）の画素電極５２にスイッチング素子５３を介して所望の電圧を印加するためのデータ信号をソースラインＳｎ毎に生成する。そして、制御部２０は、ソースドライバ３０を制御して、生成したデータ信号を複数のソースラインＳ１，Ｓ２，・・・，Ｓｎに供給する。データ信号がソースラインＳｎに供給されることで、選択された各画素５１の画素電極５２には、各画素５１に対応する明信号又は暗信号の電圧が印加される。

　また、制御部２０は、液晶層５５の劣化等を防ぐために、液晶表示パネル５０に対して交流駆動を行う。具体的には、制御部２０は、同一のソースラインＳｎに接続された複数の画素電極５２に同極性の電圧を印加するとともに、画素電極５２に印加する電圧（印加電圧）の極性をデータ信号のフレーム毎（映像データのフレーム毎）に反転させる。ここで、印加電圧の極性は、共通電圧Ｖｃｏｍを基準にして決定される。本実施の形態において、印加電圧が共通電圧Ｖｃｏｍよりも高い場合が正極性であり、印加電圧が共通電圧Ｖｃｏｍよりも低い場合が負極性である。

　また、制御部２０は、視野角特性の改善を図るために、表示すべき輝度（原階調を表示する画素５１の輝度）を、複数の画素５１それぞれの輝度（明画素の輝度及び暗画素の輝度）の平均輝度で表現する。具体的には、制御部２０は、近接するｍ個（ｍは２以上の整数）の画素５１の平均輝度が表示すべき輝度となるように、上記ｍ個の画素５１のうちの明画素を高輝度で表示させるための電圧（明信号の電圧）を明画素の画素電極５２に印加するとともに、上記ｍ個の画素５１のうちの明画素以外の暗画素を低輝度で表示させるための電圧（暗信号の電圧）を暗画素の画素電極５２に印加する。なお、本実施の形態において、液晶表示パネル５０に配置される各画素５１は、明画素及び暗画素のいずれかである。

　上記ｍ個の画素５１は、例えば、列方向に連続して並ぶｍ個の画素５１、行方向に連続して並ぶｍ個の画素５１、又はｊ行×ｋ列の領域内のｍ個の画素５１である。また、上記ｍ個の画素５１は、必ずしも連続して並んでいなくともよく、例えば、列方向に所定の間隔で並ぶｍ個の画素５１、行方向に所定の間隔で並ぶｍ個の画素５１、又はｊ行×ｋ列の領域内で所定の間隔で並ぶｍ個の画素５１であってもよい。

　次に、図５及び図６を参照して、液晶表示パネル５０に発生する横シャドーについて説明する。図５は、横シャドーが発生し得る液晶表示装置の駆動方式の一例を示す図である。図６は、横シャドーが発生した場合の液晶表示パネル５００の表示例を示す図である。

　なお、図５及び後述する図７～図９において、「Ｒ」はその列の各画素５１，５１０がＲ画素であることを示し、「Ｇ」はその列の各画素５１，５１０がＧ画素であることを示し、「Ｂ」はその列の各画素５１，５１０がＢ画素であることを示している。また、図５及び図７～図９において、「明」はその画素５１，５１０が明画素であることを示し、「暗」はその画素５１，５１０が暗画素であることを示している。更に、図５及び図７～図９において、「＋」は或るフレーム時点でその画素５１，５１０に正極性の電圧が印加されていることを示し、「－」は同フレーム時点でその画素５１，５１０に負極性の電圧が印加されていることを示している。

　図５に示す駆動方式において、各画素５１０（各画素５１０の画素電極）に電圧を印加する方式（以下、電圧印加方式という）は、ソース反転方式である。すなわち、列方向に並ぶ各画素５１０に同極性の電圧が印加されるとともに、行方向に並ぶ各画素５１０に行方向に沿って正極性の電圧と負極性の電圧とが交互に印加される。更に、各画素５１０に印加される電圧の極性は、データ信号のフレーム毎に反転される。

　一方、図５に示す駆動方式おいて、各画素５１０に明階調又は暗階調を割り当てる方式（以下、明暗割り当て方式という）は、市松状の割り当てパターンに基づく方式である。すなわち、列方向に並ぶ各画素５１０に明階調と暗階調とが交互に割り当てられるとともに、行方向に並ぶ各画素５１０に明階調と暗階調とが交互に割り当てられる。換言すれば、列方向に沿って明画素と暗画素とが交互に並ぶとともに、行方向に沿って明画素と暗画素とが交互に並ぶ。

　このような駆動方式では、各画素群（行方向に並ぶ複数の画素）について、明画素及び暗画素の並びと、正極性の電圧が印加されている画素（以下、正電圧印加画素という）及び負極性の電圧が印加されている画素（以下、負電圧印加画素という）の並びとが揃ってしまう。

　例えば、図中上から一つ目の画素群は、明画素及び暗画素の並びに着目すると、図中左から明画素、暗画素、明画素、暗画素、・・・の順に並んでいる。一方、図中上から一つ目の画素群は、正電圧印加画素及び負電圧印加画素の並びに着目すると、図に示したフレーム時点（以下、特定フレーム時点という）において、図中左から正電圧印加画素、負電圧印加画素、正電圧印加画素、負電圧印加画素、・・・の順に並んでいる。すなわち、特定フレーム時点において、明画素の配置と正電圧印加画素の配置とが揃い、暗画素の配置と負電圧印加画素の配置とが揃っており、全ての明画素が正電圧印加画素になり、全ての暗画素が負電圧印加画素になっている。また、特定フレーム時点における極性が反転された別のフレーム時点においては、明画素の配置と負電圧印加画素の配置とが揃い、暗画素の配置と正電圧印加画素の配置とが揃い、全ての明画素が負電圧印加画素になり、全ての暗画素が正電圧印加画素になる。図中上から二つ目以降の画素群についても同様のことが言える。

　つまり、図５に示す駆動方式では、各画素群について、明画素及び暗画素それぞれに印加される電圧の極性が、正極性及び負極性のいずれか一方に偏ってしまう。すなわち、行方向に並ぶ複数の画素５１０それぞれに印加される電圧、つまり複数のソースラインＳ１，Ｓ２，・・・，Ｓｎを介して同タイミングで印加される複数の電圧が、電圧値の大きい側又は電圧値の小さい側に偏ってしまう。ここで、電圧値の大きい側とは、正極性の電圧であれば共通電圧Ｖｃｏｍから離れる側であり、負極性の電圧であれば共通電圧Ｖｃｏｍに近づく側である。また、電圧値の小さい側とは、正極性の電圧であれば共通電圧Ｖｃｏｍに近づく側であり、負極性の電圧であれば共通電圧Ｖｃｏｍから離れる側である。

　各画素群について、明画素及び暗画素それぞれに印加される電圧の極性が正極性及び負極性のいずれか一方に偏ると、画素５１０に印加される電圧の極性の反転時に、対向電極５４の電圧が、画素電極の極性の変化に影響されて突き上げ又は突き下げられ、共通電圧Ｖｃｏｍからずれる場合がある。この場合、対向電極５４の電圧にずれが生じたタイミングで電圧が印加される画素５１０においては、正しい電圧が印加されたとしても、対向電極５４の電圧のずれにより液晶容量Ｃ１にずれが生じるので、その輝度は目標とする輝度からずれてしまう。その結果、図６に示すような横シャドーが発生する。

　図６の例では、液晶表示パネル５００には、黒色（低輝度）の背景に囲まれるように、白色（高輝度）の矩形領域が表示されている。このように、白色の矩形領域が黒色によって囲まれた画像が表示される際は、上述した対向電極５４の電圧の突き上げ又は突き下げがより大きくなる。図６に示すように、白色の矩形領域の図中左右両側（図中の矢印で示す箇所）に、本来表示すべき黒色よりも輝度の高いグレー色が表れる横シャドーが発生する。

　以下、図７～図９を参照して、横シャドーの発生を抑制するための本実施の形態に係る液晶表示装置１００の駆動方式を説明する。

　以下の説明では、複数のソースラインＳ１，Ｓ２，・・・，Ｓｎのうち、或るフレーム時点（特定フレーム時点）において正極性の電圧のデータ信号が供給される１以上のソースラインを第１のソースラインといい、同フレーム時点において負極性の電圧のデータ信号が供給される１以上のソースラインを第２のソースラインという。また、第１のソースラインに接続された複数の画素電極５２それぞれを第１の画素電極といい、第２のソースラインに接続された複数の画素電極５２それぞれを第２の画素電極という。また、第１の画素電極を含む画素５１を第１の画素５１Ａといい、第２の画素電極を含む画素５１を第２の画素５１Ｂという。すなわち、第１の画素５１Ａ（第１の画素電極）には、特定フレーム時点において正極性の電圧が印加されており、第２の画素５１Ｂ（第２の画素電極）には、特定フレーム時点において負極性の電圧が印加されている。

　本実施の形態において、制御部２０は、各画素群５１Ｇについて、どのフレーム時点においても第１の画素５１Ａ及び第２の画素５１Ｂの並びと明画素及び暗画素の並びとが異なるように、液晶表示パネル５０を駆動する。これにより、各画素群５１Ｇについて、明画素及び暗画素それぞれに印加される電圧の極性の偏りを抑制できるので、横シャドーの発生を抑制できる。

　特に、制御部２０は、各画素群５１Ｇについて、明画素であって第１の画素５１Ａである画素の数と明画素であって第２の画素５１Ｂである画素の数とが等しく、且つ暗画素であって第１の画素５１Ａである画素の数と暗画素であって第２の画素５１Ｂである画素の数とが等しくなるように、液晶表示パネル５０を駆動してもよい。これにより、各画素群５１Ｇについて、明画素及び暗画素それぞれに印加される電圧の極性の偏りをなくすことができる（複数のソースラインＳ１，Ｓ２，・・・，Ｓｎを介して同タイミングで印加される電圧の偏りをより小さくできる）ので、横シャドーの発生を効果的に抑制できる。

　また、制御部２０は、各画素群５１Ｇについて、複数色（本実施の形態では３色）それぞれの明画素の数と暗画素の数とが等しくなるように、液晶表示パネル５０を駆動してもよい。これにより、表示品位を保ちつつ、視野角特性を改善し、且つ横シャドーの発生を抑制できる。

　例えば、制御部２０は、各画素群５１Ｇについて、明画素と暗画素とが交互に並ぶとともに、第１の画素５１Ａと第２の画素５１Ｂとがｎ個（ｎは２以上の整数）ずつ交互に並ぶように、液晶表示パネル５０を駆動してもよい。この駆動方式については、図７（ｎ＝２の場合）及び図８（ｎ＝３の場合）を参照して説明する。

　また、例えば、制御部２０は、各画素群５１Ｇについて、明画素と暗画素とがｎ個（ｎは２以上の整数）ずつ交互に並ぶとともに、第１の画素５１Ａと第２の画素５１Ｂとが交互に並ぶように、液晶表示パネル５０を駆動してもよい。この駆動方式については、図９（ｎ＝２の場合）を参照して説明する。

　図７は、実施の形態に係る液晶表示装置１００の駆動方式の第１例を示す図である。

　図７に示す駆動方式における明暗割り当て方式は、市松状の割り当てパターンに基づく方式である。すなわち、列方向に並ぶ各画素５１に明階調と暗階調とが交互に割り当てられるとともに、行方向に並ぶ各画素５１に明階調と暗階調とが交互に割り当てられる。換言すれば、列方向に沿って明画素と暗画素とが交互に並ぶとともに、行方向に沿って明画素と暗画素とが交互に並ぶ。

　一方、図７に示す駆動方式において、次のような電圧印加方式が採用される。すなわち、列方向に並ぶ各画素５１に同極性の電圧が印加されるとともに、行方向に並ぶ各画素５１に行方向に沿って２画素単位で正極性の電圧と負極性の電圧とが交互に印加される。更に、各画素５１に印加される電圧の極性は、データ信号のフレーム毎に反転される。

　つまり、図７に示す駆動方式では、任意のフレーム時点において、各画素群５１Ｇについて、明画素と暗画素とが交互に並ぶとともに、正極性の電圧が印加されている第１の画素５１Ａと負極性の電圧が印加されている第２の画素５１Ｂとが２個ずつ交互に並ぶ。このような駆動方式では、各画素群５１Ｇについて、明画素及び暗画素の並びと、第１の画素５１Ａ及び第２の画素５１Ｂの並びとが揃うことはない。

　例えば、図中上から一つ目の画素群５１Ｇは、明画素及び暗画素の並びに着目すると、図中左から明画素、暗画素、明画素、暗画素、・・・の順に並んでいる。一方、図中上から一つ目の画素群５１Ｇは、第１の画素５１Ａ及び第２の画素５１Ｂに着目すると、特定フレーム時点において、図中左から第１の画素５１Ａ、第１の画素５１Ａ、第２の画素５１Ｂ、第２の画素５１Ｂ、第１の画素５１Ａ、第１の画素５１Ａ、・・・の順に並んでいる。また、特定フレーム時点における極性が反転された別のフレーム時点においては、図中左から第２の画素５１Ｂ、第２の画素５１Ｂ、第１の画素５１Ａ、第１の画素５１Ａ、第２の画素５１Ｂ、第２の画素５１Ｂ、・・・の順に並ぶことになる。すなわち、特定フレーム時点及び別のフレーム時点において、明画素及び暗画素それぞれの配置は、第１の画素５１Ａ及び第２の画素５１Ｂのいずれの配置とも揃っていない。図中上から二つ目以降の画素群５１Ｇについても同様のことが言える。

　なお、図には全ての画素５１は示されていないが、図７に示す駆動方式では、各画素群５１Ｇについて、明画素であって第１の画素５１Ａである画素の数と明画素であって第２の画素５１Ｂである画素の数とが等しく、且つ暗画素であって第１の画素５１Ａである画素の数と暗画素であって第２の画素５１Ｂである画素の数とが等しくなっている。また、図７に示す駆動方式では、各画素群５１Ｇについて、明画素であるＲ画素の数と暗画素であるＲ画素の数とが等しく、明画素であるＧ画素の数と暗画素であるＧ画素の数とが等しく、明画素であるＢ画素の数と暗画素であるＢ画素の数とが等しくなっている。

　このように、図７に示す駆動方式では、各画素群５１Ｇについて、明画素及び暗画素の並びと、第１の画素５１Ａ及び第２の画素５１Ｂの並びとが揃うことはない。従って、各画素群５１Ｇについて、明画素及び暗画素それぞれに印加される電圧の極性の偏りを抑制できるので、横シャドーの発生を抑制できる。

　図８は、実施の形態に係る液晶表示装置１００の駆動方式の第２例を示す図である。

　図８に示す駆動方式における明暗割り当て方式は、図７に示す駆動方式と同様に、市松状の割り当てパターンに基づく方式である。一方、図８に示す駆動方式において、次のような電圧印加方式が採用される。すなわち、列方向に並ぶ各画素５１に同極性の電圧が印加されるとともに、行方向に並ぶ各画素５１に行方向に沿って３画素単位で正極性の電圧と負極性の電圧とが交互に印加される。更に、各画素５１に印加される電圧の極性は、データ信号のフレーム毎に反転される。

　つまり、図８に示す駆動方式では、任意のフレーム時点において、各画素群５１Ｇについて、明画素と暗画素とが交互に並ぶとともに、正極性の電圧が印加されている第１の画素５１Ａと負極性の電圧が印加されている第２の画素５１Ｂとが３個ずつ交互に並ぶ。このような駆動方式においても、図７に示す駆動方式と同様に、各画素群５１Ｇについて、明画素及び暗画素の並びと、第１の画素５１Ａ及び第２の画素５１Ｂの並びとが揃うことはない。従って、各画素群５１Ｇについて、明画素及び暗画素それぞれに印加される電圧の極性の偏りを抑制できるので、横シャドーの発生を抑制できる。

　なお、図には全ての画素５１は示されていないが、図８に示す駆動方式においても、各画素群５１Ｇについて、明画素であって第１の画素５１Ａである画素の数と明画素であって第２の画素５１Ｂである画素の数とが等しく、且つ暗画素であって第１の画素５１Ａである画素の数と暗画素であって第２の画素５１Ｂである画素の数とが等しくなっている。また、図８に示す駆動方式においても、各画素群５１Ｇについて、明画素であるＲ画素の数と暗画素であるＲ画素の数とが等しく、明画素であるＧ画素の数と暗画素であるＧ画素の数とが等しく、明画素であるＢ画素の数と暗画素であるＢ画素の数とが等しくなっている。

　図９は、実施の形態に係る液晶表示装置１００の駆動方式の第３例を示す図である。

　図９に示す駆動方式における電圧印加方式は、ソース反転方式である。すなわち、列方向に並ぶ各画素５１に同極性の電圧が印加されるとともに、行方向に並ぶ各画素５１に行方向に沿って正極性の電圧と負極性の電圧とが交互に印加される。更に、各画素５１に印加される電圧の極性は、データ信号のフレーム毎に反転される。

　一方、図９に示す駆動方式において、次のような明暗割り当て方式が採用される。すなわち、列方向に並ぶ各画素５１に明階調と暗階調とが交互に割り当てられるとともに、行方向に並ぶ各画素５１に２画素単位で明階調と暗階調とが交互に割り当てられる。換言すれば、列方向に沿って明画素と暗画素とが交互に並ぶとともに、行方向に沿って明画素と暗画素とが２個ずつ交互に並ぶ。

　つまり、図９に示す駆動方式では、任意のフレーム時点において、各画素群５１Ｇについて、明画素と暗画素とが２個ずつ交互に並ぶとともに、正極性の電圧が印加されている第１の画素５１Ａと負極性の電圧が印加されている第２の画素５１Ｂとが交互に並ぶ。このような駆動方式では、各画素群５１Ｇについて、明画素及び暗画素の並びと、第１の画素５１Ａ及び第２の画素５１Ｂの並びとが揃うことはない。

　例えば、図中上から一つ目の画素群５１Ｇは、明画素及び暗画素の並びに着目すると、図中左から明画素、明画素、暗画素、暗画素、明画素、明画素、・・・の順に並んでいる。一方、図中上から一つ目の画素群５１Ｇは、第１の画素５１Ａ及び第２の画素５１Ｂに着目すると、特定フレーム時点において、図中左から第１の画素５１Ａ、第２の画素５１Ｂ、第１の画素５１Ａ、第２の画素５１Ｂ、・・・の順に並んでいる。また、特定フレーム時点における極性が反転された別のフレーム時点においては、図中左から第２の画素５１Ｂ、第１の画素５１Ａ、第２の画素５１Ｂ、第１の画素５１Ａ、・・・の順に並ぶことになる。すなわち、特定フレーム時点及び別のフレーム時点において、明画素及び暗画素それぞれの配置は、第１の画素５１Ａ及び第２の画素５１Ｂのいずれの配置とも揃っていない。図中上から二つ目以降の画素群５１Ｇについても同様のことが言える。

　なお、図には全ての画素５１は示されていないが、図９に示す駆動方式においても、各画素群５１Ｇについて、明画素であって第１の画素５１Ａである画素の数と明画素であって第２の画素５１Ｂである画素の数とが等しく、且つ暗画素であって第１の画素５１Ａである画素の数と暗画素であって第２の画素５１Ｂである画素の数とが等しくなっている。また、図９に示す駆動方式においても、各画素群５１Ｇについて、明画素であるＲ画素の数と暗画素であるＲ画素の数とが等しく、明画素であるＧ画素の数と暗画素であるＧ画素の数とが等しく、明画素であるＢ画素の数と暗画素であるＢ画素の数とが等しくなっている。

　このように、図９に示す駆動方式においても、図７及び図８に示す駆動方式と同様に、各画素群５１Ｇについて、明画素及び暗画素の並びと、第１の画素５１Ａ及び第２の画素５１Ｂの並びとが揃うことはない。従って、各画素群５１Ｇについて、明画素及び暗画素それぞれに印加される電圧の極性の偏りを抑制できるので、横シャドーの発生を抑制できる。

　図１０は、実施の形態の変形例に係る液晶表示パネル５０の構成図である。上述した実施の形態において、液晶表示パネル５０は、列方向に並ぶ複数の画素５１（以下、画素列という）毎に１つのソースラインＳｎが配されたシングルソース構造であったが、図１０に示すように、画素列毎に２つのソースラインＳｎＬ，ＳｎＲが配されたダブルソース構造であってもよい。

　変形例において、液晶表示パネル５０には、各画素列に対して、該画素列の画素５１に電圧を印加するためのデータ信号が供給されるソースラインＳｎＬ，ＳｎＲが、該画素列の行方向両側に配されている。例えば、一の画素列の図中左側に配されたソースラインＳｎＬには、該画素列の奇数行に配置された複数の画素５１に電圧を印加するためのデータ信号が供給される。そして、一の画素列の図中右側に配されたソースラインＳｎＲには、該画素列の偶数行に配置された複数の画素５１に電圧を印加するためのデータ信号が供給される。

　以上のようなダブルソース構造が採用された場合においても、制御部２０が上述した実施の形態に係る駆動方式にて液晶表示パネル５０を駆動することで、各画素群５１Ｇについて、明画素及び暗画素それぞれに印加される電圧の極性の偏りを抑制できるので、横シャドーの発生を抑制できる。

　以上、本発明の実施の形態及びその変形例について説明したが、本発明は上記形態に限定されるものではなく、本発明の範囲内で種々の変更を行って実施することができる。

　例えば、明画素及び／又は暗画素には、複数の輝度のレベルが設定されてもよい。例えば、明画素及び暗画素それぞれの輝度のレベルを２つとし、ＬＵＴにおいて、複数の原階調値それぞれについて、原階調値よりも明るい第１の明階調値、第１の明階調値よりも明るい第２の明階調値、原階調値よりも暗い第１の暗階調値、及び第１の暗階調値よりも暗い第２の暗階調値との対応関係が管理されていてもよい。そして、制御部２０は、ｍ個の画素５１に第１の明階調値、第２の明階調値、第１の暗階調値、及び第２の暗階調値を割り当てて、該ｍ個の画素５１の平均輝度にて目標の輝度を表現してもよい。

　２０　制御部
　３０　ソースドライバ
　４０　ゲートドライバ
　５０　液晶表示パネル
　５１　画素
　５２　画素電極
　５４　対向電極
　５１Ｇ　画素群
　１００　液晶表示装置

Claims

　液晶層を介して対向する画素電極及び対向電極を含む複数の画素がマトリックス状に配置された液晶表示装置において、
　マトリックスの列方向に並置された複数の走査線と、
　マトリックスの行方向に並置され、前記複数の走査線と交差する複数の信号線と、
　前記走査線及び前記信号線の交点付近において、該交点を通る走査線及び信号線のそれぞれと該交点付近の前記画素の画素電極とに接続された複数のスイッチング素子と、
　マトリックスの行方向に並ぶ画素群を選択する走査信号を前記複数の走査線に順次供給し、選択された画素群それぞれの画素電極に前記スイッチング素子を介して所望の電圧を印加するためのデータ信号を前記複数の信号線に供給する制御部とを備え、
　前記制御部は、
　前記複数の信号線のうちの第１の信号線に前記スイッチング素子を介して接続された複数の第１の画素電極に対して、前記対向電極の電圧を基準とした正極性の電圧と負極性の電圧とを前記データ信号のフレーム毎に交互に印加するとともに、前記複数の信号線のうちの前記第１の信号線以外の第２の信号線に前記スイッチング素子を介して接続された複数の第２の画素電極に対して、前記第１の画素電極に印加される電圧とは逆極性の電圧を前記データ信号のフレーム毎に交互に印加し、
　近接するｍ個（ｍは２以上の整数）の画素の平均輝度が表示すべき輝度となるように、前記ｍ個の画素のうちの明画素を高輝度で表示させるための電圧を前記明画素の画素電極に印加するとともに、前記ｍ個の画素のうちの前記明画素以外の暗画素を低輝度で表示させるための電圧を前記暗画素の画素電極に印加し、
　前記複数の画素のそれぞれは、前記明画素又は前記暗画素であり、
　前記画素群について、前記第１の画素電極を含む第１の画素及び前記第２の画素電極を含む第２の画素の並びと前記明画素及び前記暗画素の並びとが異なることを特徴とする液晶表示装置。
　前記画素群について、前記明画素であって前記第１の画素である画素の数と前記明画素であって前記第２の画素である画素の数とが等しく、前記暗画素であって前記第１の画素である画素の数と前記暗画素であって前記第２の画素である画素の数とが等しいことを特徴とする請求項１に記載の液晶表示装置。
　前記画素群について、前記明画素と前記暗画素とが交互に並ぶとともに、前記第１の画素と前記第２の画素とがｎ個（ｎは２以上の整数）ずつ交互に並ぶことを特徴とする請求項１又は２に記載の液晶表示装置。
　前記画素群について、前記明画素と前記暗画素とがｎ個（ｎは２以上の整数）ずつ交互に並ぶとともに、前記第１の画素と前記第２の画素とが交互に並ぶことを特徴とする請求項１又は２に記載の液晶表示装置。
　前記複数の画素は、複数色の画素を含み、
　前記複数色の画素は、マトリックスの行方向に所定順序で並び、
　前記画素群について、前記複数色それぞれの前記明画素の数と前記暗画素の数とが等しいことを特徴とする請求項１から請求項４までのいずれか１項に記載の液晶表示装置。