JP2013198126A - 静電保護回路 - Google Patents
静電保護回路 Download PDFInfo
- Publication number
- JP2013198126A JP2013198126A JP2012066387A JP2012066387A JP2013198126A JP 2013198126 A JP2013198126 A JP 2013198126A JP 2012066387 A JP2012066387 A JP 2012066387A JP 2012066387 A JP2012066387 A JP 2012066387A JP 2013198126 A JP2013198126 A JP 2013198126A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- type mos
- mos transistor
- gate
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
【解決手段】実施形態に係る静電保護回路は、第1の電源配線21と、第2の電源配線22と、中間配線23と、第1のn型MOSトランジスタ31と、第2のn型MOSトランジスタ32と、第1の抵抗素子41と、第1の容量素子51と、インバータ回路61と、第2のn型MOSトランジスタのゲートに所定電位を与える所定電位付与回路42、43と、p型MOSトランジスタ71と、インバータ回路の反転信号がハイレベルになったときに、p型MOSトランジスタのゲートにオン電圧を与えるオン電圧付与回路33、34、44とを備える。
【選択図】図3
Description
まず、本実施形態の理解を容易にするために、本実施形態の比較例に係る静電保護回路(ESD保護回路)について説明する。
図5は、第2の実施形態に係る静電保護回路の構成を示した電気回路図である。なお、基本的な回路構成は、図3に示した第1の実施形態の静電保護回路と同様であるため、図3に示した構成要素に対応する構成要素については同一の参照番号を付し、それらの詳細な説明は省略する。
図6は、第3の実施形態に係る静電保護回路の構成を示した電気回路図である。なお、基本的な回路構成は、図3に示した第1の実施形態の静電保護回路と同様であるため、図3に示した構成要素に対応する構成要素については同一の参照番号を付し、それらの詳細な説明は省略する。
図7は、第4の実施形態に係る静電保護回路の構成を示した電気回路図である。なお、基本的な回路構成は、図3に示した第1の実施形態の静電保護回路と同様であるため、図3に示した構成要素に対応する構成要素については同一の参照番号を付し、それらの詳細な説明は省略する。
13…外部電源の電源パッド
21…第1の電源配線 22…第2の電源配線 23…中間配線
31…第1のn型MOSトランジスタ 32…第2のn型MOSトランジスタ
33…第3のn型MOSトランジスタ 34…第4のn型MOSトランジスタ
41…第1の抵抗素子 42…第2の抵抗素子 43…第3の抵抗素子
44…第4の抵抗素子 45…第5の抵抗素子
51…第1の容量素子 52…第2の容量素子
61…インバータ回路
71…p型MOSトランジスタ NRC…RC接続ノード
Claims (6)
- 第1の電源電位が与えられる第1の電源配線と、
前記第1の電源電位よりも高い第2の電源電位が与えられる第2の電源配線と、
中間配線と、
前記第1の電源配線に接続されたソースと、前記中間配線に接続されたドレインと、これらのソース及びドレイン間に配置されたゲートとを有する第1のn型MOSトランジスタと、
前記中間配線に接続されたソースと、前記第2の電源配線に接続されたドレインと、これらのソース及びドレイン間に配置されたゲートとを有する第2のn型MOSトランジスタと、
前記中間配線に接続された一端と、RC接続ノードに接続された他端とを有する第1の抵抗素子と、
前記第1の電源配線に接続された一端と、前記RC接続ノードに接続された他端とを有する第1の容量素子と、
前記第1の電源配線を負側電源として用い、前記中間配線を正側電源として用いて動作し、前記RC接続ノードに接続された入力端子を有し、前記入力端子に入力される入力信号の反転信号を前記第1のn型MOSトランジスタのゲートに与えるインバータ回路と、
前記第2のn型MOSトランジスタのゲートに所定電位を与える所定電位付与回路と、
前記第2の電源配線に接続されたソースと、前記第2のn型MOSトランジスタのゲートに接続されたドレインと、これらのソース及びドレイン間に配置されたゲートとを有するp型MOSトランジスタと、
前記インバータ回路の反転信号がハイレベルになったときに、前記p型MOSトランジスタのゲートにオン電圧を与えるオン電圧付与回路と、
を備え、
前記所定電位付与回路は、
前記第1の電源配線に接続された一端と、前記第2のn型MOSトランジスタのゲートに接続された他端とを有する第2の抵抗素子と、
前記第2の電源配線に接続された一端と、前記第2のn型MOSトランジスタのゲートに接続された他端とを有する第3の抵抗素子と、
を備え、
前記オン電圧付与回路は、
前記インバータ回路の反転信号が入力されるゲートと、前記第1の電源配線に接続されたソースと、ドレインとを有する第3のn型MOSトランジスタと、
前記第2のn型MOSトランジスタのゲートに接続されたゲートと、前記第3のn型MOSトランジスタのドレインに接続されたソースと、前記p型MOSトランジスタのゲートに接続されたドレインとを有する第4のn型MOSトランジスタと、
前記第2の電源配線に接続された一端と、前記p型MOSトランジスタのゲートに接続された他端とを有する第4の抵抗素子と、
を備え、
前記第2の電源配線に接続された一端と、前記p型MOSトランジスタのドレインに接続された他端とを有する第2の容量素子をさらに備えた
ことを特徴とする静電保護回路。 - 第1の電源電位が与えられる第1の電源配線と、
前記第1の電源電位よりも高い第2の電源電位が与えられる第2の電源配線と、
中間配線と、
前記第1の電源配線に接続されたソースと、前記中間配線に接続されたドレインと、これらのソース及びドレイン間に配置されたゲートとを有する第1のn型MOSトランジスタと、
前記中間配線に接続されたソースと、前記第2の電源配線に接続されたドレインと、これらのソース及びドレイン間に配置されたゲートとを有する第2のn型MOSトランジスタと、
前記中間配線に接続された一端と、RC接続ノードに接続された他端とを有する第1の抵抗素子と、
前記第1の電源配線に接続された一端と、前記RC接続ノードに接続された他端とを有する第1の容量素子と、
前記第1の電源配線を負側電源として用い、前記中間配線を正側電源として用いて動作し、前記RC接続ノードに接続された入力端子を有し、前記入力端子に入力される入力信号の反転信号を前記第1のn型MOSトランジスタのゲートに与えるインバータ回路と、
前記第2のn型MOSトランジスタのゲートに所定電位を与える所定電位付与回路と、
前記第2の電源配線に接続されたソースと、前記第2のn型MOSトランジスタのゲートに接続されたドレインと、これらのソース及びドレイン間に配置されたゲートとを有するp型MOSトランジスタと、
前記インバータ回路の反転信号がハイレベルになったときに、前記p型MOSトランジスタのゲートにオン電圧を与えるオン電圧付与回路と、
を備えたことを特徴とする静電保護回路。 - 前記所定電位付与回路は、
前記第1の電源配線に接続された一端と、前記第2のn型MOSトランジスタのゲートに接続された他端とを有する第2の抵抗素子と、
前記第2の電源配線に接続された一端と、前記第2のn型MOSトランジスタのゲートに接続された他端とを有する第3の抵抗素子と、
を備えることを特徴とする請求項1に記載の静電保護回路。 - 前記オン電圧付与回路は、
前記インバータ回路の反転信号が入力されるゲートと、前記第1の電源配線に接続されたソースと、ドレインとを有する第3のn型MOSトランジスタと、
前記第2のn型MOSトランジスタのゲートに接続されたゲートと、前記第3のn型MOSトランジスタのドレインに接続されたソースと、前記p型MOSトランジスタのゲートに接続されたドレインとを有する第4のn型MOSトランジスタと、
前記第2の電源配線に接続された一端と、前記p型MOSトランジスタのゲートに接続された他端とを有する第4の抵抗素子と、
を備えることを特徴とする請求項1に記載の静電保護回路。 - 前記第2の電源配線に接続された一端と、前記p型MOSトランジスタのドレインに接続された他端とを有する第2の容量素子をさらに備えた
ことを特徴とする請求項1に記載の静電保護回路。 - 前記所定電位付与回路は、前記第1の電源電位及び第2の電源電位とは異なる第3の電位を発生する外部電源に接続された一端と、前記第2のn型MOSトランジスタのゲートに接続された他端とを有する第5の抵抗素子を
備えることを特徴とする請求項1に記載の静電保護回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012066387A JP2013198126A (ja) | 2012-03-22 | 2012-03-22 | 静電保護回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012066387A JP2013198126A (ja) | 2012-03-22 | 2012-03-22 | 静電保護回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013198126A true JP2013198126A (ja) | 2013-09-30 |
Family
ID=49396482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012066387A Pending JP2013198126A (ja) | 2012-03-22 | 2012-03-22 | 静電保護回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013198126A (ja) |
-
2012
- 2012-03-22 JP JP2012066387A patent/JP2013198126A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9985433B2 (en) | Output circuit | |
US8625240B2 (en) | Input/output circuit with inductor | |
JP2007234718A (ja) | 半導体集積回路装置 | |
JP6623139B2 (ja) | Esd保護回路 | |
WO2010140276A1 (ja) | 入出力回路 | |
JP2014132717A (ja) | 静電気放電保護回路及び半導体回路装置 | |
US11411395B2 (en) | Electrostatic discharge protection circuit and operation method | |
JP2015153762A (ja) | 静電気保護回路 | |
JP6521792B2 (ja) | 半導体装置 | |
TWI765956B (zh) | 半導體裝置 | |
JP2015002510A (ja) | 静電気保護回路 | |
JP2014026996A (ja) | Esd保護回路 | |
JP2014187288A (ja) | 静電保護回路 | |
US8059376B2 (en) | ESD clamp for high voltage operation | |
JP2015180050A (ja) | 半導体集積回路装置及びそれを用いた電子機器 | |
JP2010041013A (ja) | 保護回路 | |
JP6398696B2 (ja) | 静電気保護回路及び半導体集積回路装置 | |
JP6784820B2 (ja) | Esd保護回路 | |
JP6405986B2 (ja) | 静電気保護回路及び半導体集積回路装置 | |
US10333295B2 (en) | Electrostatic protection circuit and integrated circuit | |
JP2014120547A (ja) | Esd保護回路 | |
JP2013198126A (ja) | 静電保護回路 | |
TWI518867B (zh) | 保護元件以及具有此保護元件的靜電放電保護裝置 | |
JP2021022666A (ja) | 静電気保護回路 | |
JP2021022687A (ja) | 静電気保護回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131205 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131212 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131219 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131226 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140109 |