JP2013197561A - アルミニウム酸化物層を抵抗変化層に用いた抵抗変化型メモリ素子 - Google Patents
アルミニウム酸化物層を抵抗変化層に用いた抵抗変化型メモリ素子 Download PDFInfo
- Publication number
- JP2013197561A JP2013197561A JP2012066523A JP2012066523A JP2013197561A JP 2013197561 A JP2013197561 A JP 2013197561A JP 2012066523 A JP2012066523 A JP 2012066523A JP 2012066523 A JP2012066523 A JP 2012066523A JP 2013197561 A JP2013197561 A JP 2013197561A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resistance change
- aluminum oxide
- type memory
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
抵抗変化型メモリにおいてはフォーミングレス化のため、導電性材料の添加により導電性パスの一部を形成する方法が考案された。しかしながら、この方法では導電性材料の添加により、導電性添加材料と上部金属電極ないしは下部金属電極層との距離が短すぎる箇所が存在し、電流のリークなど素子安定性に問題があった。
【解決手段】そこで本発明では、抵抗変化層は酸素欠損を有し、かつ導電性材料が添加されたアルミニウム酸化物層からなる電荷蓄積層と、前記電荷蓄積層を上下に挟んで配置された酸素欠損を有するアルミニウム酸化物層により構成される構造を有する抵抗変化型メモリ素子を考案した。この構造により、フォーミングレスであり、低電圧でありながら、リークを抑制する効果と、フィラメントの安定性が高い2つの効果から、安定性・信頼性・耐久性が増した抵抗変化型メモリ素子を提供することができる。
【選択図】図1
Description
更に詳しくは、下部金属電極層及び上部金属電極からなる1対の電極と、下部金属電極層及び上部金属電極により狭持された、アルミニウム酸化物層とアルミニウム酸化物層に導電性物質が添加された電荷蓄積層とで構成されている抵抗変化層を有する抵抗変化型メモリ素子に関するものである。
密着層を生成させるのは、下部金属電極層をリソグラフィ法により形成する際、Alなどの電極材料によっては現像に用いるアルカリ溶液を用いたプロセスにより、あるいは抵抗変化層や上部金属電極を形成する際のプラズマ利用プロセスにより剥がれることを防止するためである。
同時蒸着層(導電性材料が添加されたアルミニウム酸化物層)においてはアルミニウム酸化物を始めフィラメント型に見られるような高電圧のフォーミングプロセスを用いずとも同様の動作を行うという特徴を有する。これはフィラメントの元となるプレフィラメントを膜形成時点において既に形成していることによる。しかしながら、同時蒸着による導電性元素の添加量が低い(5%以下)抵抗状態においては、初期状態の抵抗値は明らかに動作状態の高抵抗状態よりはるかに高抵抗であり、ノンフォーミングには添加量を増す必要がある。そこでフォーミングレス化のため添加量を増すと、電極と添加材料との見かけ上の距離が短くなりすぎる場合があることから絶縁性が下がり、電流リークの発生原因となる。これにより素子の歩留まりを下げる要因となる。しかし、本素子においては電荷蓄積層と電極の間には必ずアルミニウム酸化物層が挿入してあることから、必ず一定以上の距離を有し電流リークの心配は少ない。
Al2O3/Al(20W):Al2O3 (Al DC 20W、Al2O3 RF 200W 同時蒸着膜)/Al2O3 3層構造型抵抗変化層
シリコン酸化物SiO2層(200nm)付きシリコンSi(100)面基板上に、電子ビーム蒸着法でチタン(Ti)密着層20nm、1〜3nm/分の成長速度にて、アルミニウム(Al)下部配線層を500 nm、1〜3 nm/分の成長速度で成膜する。その後、下部金属電極層上にDC/RF同時スパッタ法を用いて抵抗変化層を成膜する。導電性元素が添加されたアルミニウム酸化物層からなる電荷蓄積層はAlをDCスパッタ法で、Al2O3をRFスパッタ法で60nm同時成膜する。またアルミニウム酸化物層はRFスパッタ法でAl2O3を前後に15nm成膜する。
Al2O3/Al(20W):Al2O3 (Al DC 20W、Al2O3 RF 200W 同時蒸着膜)/Al2O3 /Al(20W):Al2O3/Al2O35層構造型抵抗変化層
下部金属電極層を真空蒸着装置でリフトオフ工程を用いて、Ti20nm、Al200nmを1×10−4Pa台以下の高真空下において成膜する。アルミニウムはこの真空度以下では膜中にアルミナが混入、あるいは表面のラフネスが増大(Ra数nmから数十nmへ)し、Al表面が銀色から、銀色と白色の混合色に変化した。リフトオフ工程後、下部金属電極層上のレジスト残渣を除去するために酸素プラズマ雰囲気中(酸素流量100 cm3/分、100W、3分)でアッシング処理を行う。
抵抗変化層の成膜方法は実施例1のサンプル同様にDC/RF同時スパッタ法を用いた電荷蓄積層と層間絶縁膜層からなる。本素子においてはそれぞれ15nmを交互に成膜を行った。
リフトオフ工程後、抵抗変化層上のレジストの残渣を除去するために酸素プラズマ雰囲気中にて(酸素流量100cm3/分、100W、3分)のアッシング処理を行う。
上部金属電極は実施例1と同様にフォトレジストをスピンコート法にて1.4μm塗布し、マスクアライナーを用いてフォトリソグラフィのリフトオフ工程にて200nmのAlを用いて形成する。
2 電荷蓄積層
3 下部金属電極層
4 密着層
5 シリコン酸化物SiO2層
6 基板
7 アルミニウム酸化物層
8 抵抗変化型メモリ素子
Claims (4)
- 上部金属電極/アルミニウム酸化物層(抵抗変化層)/下部金属電極層からなる抵抗変化型メモリ素子であって、抵抗変化層は、酸素欠損を有し、かつ導電性物質が添加されたアルミニウム酸化物層からなる電荷蓄積層と、前記電荷蓄積層を上下に挟んで配置された酸素欠損型アルミニウム酸化物層の2種類のアルミニウム酸化物層により構成される構造を有することを特徴とする抵抗変化型メモリ素子。
- 請求項1に記載の酸素欠損を有するアルミニウム酸化物層の酸素欠損AlOxの組成範囲がx<1.5であることを特徴とする抵抗変化型メモリ素子。
- 請求項1に記載の抵抗変化層中の電荷蓄積層の層数Nが1以上100以下の数値の範囲であることを特徴とする抵抗変化型メモリ素子。
- 請求項1に記載の導電性物質が、金属及び半導体、又は、金属及び半導体の酸化物あるいは窒化物であることを特徴とする抵抗変化型メモリ素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012066523A JP5939482B2 (ja) | 2012-03-23 | 2012-03-23 | 抵抗変化型メモリ素子およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012066523A JP5939482B2 (ja) | 2012-03-23 | 2012-03-23 | 抵抗変化型メモリ素子およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013197561A true JP2013197561A (ja) | 2013-09-30 |
JP5939482B2 JP5939482B2 (ja) | 2016-06-22 |
Family
ID=49396088
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012066523A Expired - Fee Related JP5939482B2 (ja) | 2012-03-23 | 2012-03-23 | 抵抗変化型メモリ素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5939482B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3654378A4 (en) * | 2018-09-19 | 2020-05-20 | Shenzhen Goodix Technology Co., Ltd. | MEMRISTOR ELECTRODE AND METHOD FOR THE PRODUCTION THEREOF, MEMRISTOR AND RESISTIVE DIRECT ACCESS MEMORY |
WO2020145253A1 (ja) * | 2019-01-08 | 2020-07-16 | 日本電気株式会社 | スイッチング素子およびその製造方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008135752A (ja) * | 2006-11-28 | 2008-06-12 | Samsung Electronics Co Ltd | ドーパントを含む抵抗性メモリ素子及びその製造方法 |
JP2009141225A (ja) * | 2007-12-07 | 2009-06-25 | Sharp Corp | 可変抵抗素子、可変抵抗素子の製造方法、不揮発性半導体記憶装置 |
JP2009218411A (ja) * | 2008-03-11 | 2009-09-24 | Fujitsu Ltd | 抵抗記憶素子及びその製造方法 |
US20100243983A1 (en) * | 2009-03-31 | 2010-09-30 | Tony Chiang | Controlled localized defect paths for resistive memories |
JP2010534941A (ja) * | 2007-07-25 | 2010-11-11 | インターモレキュラー, インコーポレイテッド | 多状態の不揮発性メモリ素子 |
JP2011066285A (ja) * | 2009-09-18 | 2011-03-31 | Toshiba Corp | 不揮発性記憶素子および不揮発性記憶装置 |
JP2011204785A (ja) * | 2010-03-24 | 2011-10-13 | Toshiba Corp | 不揮発性記憶装置 |
WO2011161936A1 (ja) * | 2010-06-21 | 2011-12-29 | パナソニック株式会社 | 抵抗変化素子の製造方法 |
-
2012
- 2012-03-23 JP JP2012066523A patent/JP5939482B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008135752A (ja) * | 2006-11-28 | 2008-06-12 | Samsung Electronics Co Ltd | ドーパントを含む抵抗性メモリ素子及びその製造方法 |
JP2010534941A (ja) * | 2007-07-25 | 2010-11-11 | インターモレキュラー, インコーポレイテッド | 多状態の不揮発性メモリ素子 |
JP2009141225A (ja) * | 2007-12-07 | 2009-06-25 | Sharp Corp | 可変抵抗素子、可変抵抗素子の製造方法、不揮発性半導体記憶装置 |
JP2009218411A (ja) * | 2008-03-11 | 2009-09-24 | Fujitsu Ltd | 抵抗記憶素子及びその製造方法 |
US20100243983A1 (en) * | 2009-03-31 | 2010-09-30 | Tony Chiang | Controlled localized defect paths for resistive memories |
JP2011066285A (ja) * | 2009-09-18 | 2011-03-31 | Toshiba Corp | 不揮発性記憶素子および不揮発性記憶装置 |
JP2011204785A (ja) * | 2010-03-24 | 2011-10-13 | Toshiba Corp | 不揮発性記憶装置 |
WO2011161936A1 (ja) * | 2010-06-21 | 2011-12-29 | パナソニック株式会社 | 抵抗変化素子の製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3654378A4 (en) * | 2018-09-19 | 2020-05-20 | Shenzhen Goodix Technology Co., Ltd. | MEMRISTOR ELECTRODE AND METHOD FOR THE PRODUCTION THEREOF, MEMRISTOR AND RESISTIVE DIRECT ACCESS MEMORY |
CN111279499A (zh) * | 2018-09-19 | 2020-06-12 | 深圳市汇顶科技股份有限公司 | 忆阻器电极及其制备方法、忆阻器和阻变式存储器 |
WO2020145253A1 (ja) * | 2019-01-08 | 2020-07-16 | 日本電気株式会社 | スイッチング素子およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5939482B2 (ja) | 2016-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100672274B1 (ko) | Rram 메모리 셀 전극 | |
KR101052875B1 (ko) | 저항성 램 소자의 제조방법 | |
US9214628B2 (en) | Nonvolatile memory element, nonvolatile memory device, and manufacturing method for the same | |
TWI402980B (zh) | 具有緩衝層之電阻式記憶結構 | |
US10312439B2 (en) | Manufacturing method for a nonvolatile resistive switching memory device | |
US7977153B2 (en) | Methods for forming resistive-switching metal oxides for nonvolatile memory elements | |
US10134983B2 (en) | Nonvolatile resistive switching memory device and manufacturing method thereof | |
US9525133B2 (en) | Resistive random access memory with high uniformity and low power consumption and method for fabricating the same | |
US20110177666A1 (en) | Method of manufacturing semiconductor memory | |
WO2014112365A1 (ja) | スイッチング素子、および半導体スイッチング装置の製造方法 | |
JP2012023374A (ja) | 二端子抵抗性スイッチングデバイス構造及びその製造方法 | |
US20130270510A1 (en) | Nonvolatile semiconductor memory element, nonvolatile semiconductor memory device, and method for manufacturing nonvolatile semiconductor memory device | |
JP2017055082A (ja) | 不揮発性記憶装置の製造方法 | |
US20140264225A1 (en) | Resistance-variable memory device | |
KR101842759B1 (ko) | 이중 저항변화층을 갖는 저항변화 메모리 및 이의 제조방법 | |
KR20130126325A (ko) | 가변 저항 메모리 장치 및 그 제조 방법 | |
WO2013009316A1 (en) | Memristors having mixed oxide phases | |
CN102708919B (zh) | 阻变存储器及其制造方法 | |
JP5939482B2 (ja) | 抵抗変化型メモリ素子およびその製造方法 | |
JP5874905B2 (ja) | アルミナ抵抗変化型メモリ素子の製造方法 | |
JPWO2016203751A1 (ja) | 整流素子、スイッチング素子および整流素子の製造方法 | |
JP2010040728A (ja) | 半導体装置及びその製造方法 | |
CN115148902A (zh) | 一种具有叠层结构忆阻器及其制备方法 | |
US10615339B2 (en) | Variable resistance element and method for fabricating the variable resistance element | |
KR101568234B1 (ko) | 저항 변화 소자 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151027 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160506 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5939482 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |