JP2013197561A - Resistance change type memory element using aluminum oxide layer as resistance change layer - Google Patents

Resistance change type memory element using aluminum oxide layer as resistance change layer Download PDF

Info

Publication number
JP2013197561A
JP2013197561A JP2012066523A JP2012066523A JP2013197561A JP 2013197561 A JP2013197561 A JP 2013197561A JP 2012066523 A JP2012066523 A JP 2012066523A JP 2012066523 A JP2012066523 A JP 2012066523A JP 2013197561 A JP2013197561 A JP 2013197561A
Authority
JP
Japan
Prior art keywords
layer
resistance change
aluminum oxide
type memory
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012066523A
Other languages
Japanese (ja)
Other versions
JP5939482B2 (en
Inventor
Yoshiyuki Harada
善之 原田
Seiichi Kato
誠一 加藤
Hideaki Kitazawa
英明 北澤
Yoshio Kido
義勇 木戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute for Materials Science
Original Assignee
National Institute for Materials Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute for Materials Science filed Critical National Institute for Materials Science
Priority to JP2012066523A priority Critical patent/JP5939482B2/en
Publication of JP2013197561A publication Critical patent/JP2013197561A/en
Application granted granted Critical
Publication of JP5939482B2 publication Critical patent/JP5939482B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To solve the problem that although a method of forming a part of a conductive path by adding a conductive material for forming-less constitution of a resistance change type memory is designed, there is a problem, associated with element stability such as a leak of a current, in the method since there is a place where a distance between a conductive additive material and an upper metal electrode or lower metal electrode layer is too short because of the addition of the conductive material.SOLUTION: There is provided a resistance change type memory element whose resistance change layer has oxygen deficiency and also has a structure comprising a charge storage layer formed of an aluminum oxide layer to which a conductive material is added, and an aluminum oxide layer arranged having the charge storage layer sandwiched above and below and having oxygen deficiency. With this constitution, the resistance change type memory element is provided which has higher stability, reliability, and durability by two effects of high suppression on a leak and high stability of a filament in spite of foaming-less and low-voltage configurations.

Description

本発明は、抵抗変化型メモリ素子(Resistive Random Access Memory : ReRAM)に関する。
更に詳しくは、下部金属電極層及び上部金属電極からなる1対の電極と、下部金属電極層及び上部金属電極により狭持された、アルミニウム酸化物層とアルミニウム酸化物層に導電性物質が添加された電荷蓄積層とで構成されている抵抗変化層を有する抵抗変化型メモリ素子に関するものである。
The present invention relates to a resistance random access memory device (ReRAM).
More specifically, a conductive material is added to a pair of electrodes composed of a lower metal electrode layer and an upper metal electrode, and an aluminum oxide layer and an aluminum oxide layer sandwiched between the lower metal electrode layer and the upper metal electrode. The present invention relates to a resistance change type memory element having a resistance change layer composed of a charge storage layer.

抵抗変化型メモリ素子は次世代型メモリ素子としてDRAMの高速応答性とフラッシュメモリの不揮発性を同時にもつメモリとして注目を浴びている。更に、その構造も金属/絶縁体(抵抗変化層であり、酸化物層)/金属の3層構造と比較的単純な構造であることから、微細化への期待も持たれ、次世代型ユニバーサルメモリ素子として期待されている素子である。 The resistance change type memory element is attracting attention as a memory having both high-speed response of DRAM and non-volatility of flash memory as a next generation type memory element. Furthermore, the structure is also a relatively simple structure with a metal / insulator (resistance change layer, oxide layer) / metal three-layer structure. It is an element expected as a memory element.

通常絶縁体にはペロブスカイト型3元系酸化物及び2元系遷移金属酸化物が用いられる。しかしながら従来のシリコン(Si)プロセスとの適合性の問題から、通常は2元系遷移金属酸化物を一般的には用いる。この素子をメモリとして使用するには使用前にフォーミングプロセスという高電圧を印加して絶縁体中に導電性パスを形成する(ソフトブレイクダウン)工程が必要となる。このフォーミングプロセスに必要とされる電圧は組み込まれる半導体素子の使用電圧域より高い電圧(5V以上)が必要とされることから、フォーミングプロセス中に他の素子を破壊する可能性もあり実用上の障壁となる。 Usually, a perovskite type ternary oxide and a binary transition metal oxide are used for the insulator. However, binary transition metal oxides are typically used because of compatibility issues with conventional silicon (Si) processes. In order to use this element as a memory, a high voltage called a forming process is applied before use to form a conductive path in the insulator (soft breakdown). Since the voltage required for the forming process is higher than the operating voltage range of the semiconductor element to be incorporated (5 V or more), there is a possibility that other elements may be destroyed during the forming process. It becomes a barrier.

この抵抗変化素子の動作プロセスは、図1に示すようにまず電流制限下で高い電圧をかけ、ある閾値となると高抵抗状態から低抵抗状態へ遷移するONプロセス(SETプロセスと呼ばれることもある)と、その後電流制限をはずし、電流を印加することにより低抵抗状態から高抵抗状態へ遷移するOFFプロセス(RESETプロセスと呼ばれることもある)からなる。通常抵抗変化層には絶縁体である金属酸化物を用いるため、膜厚の増加によりフォーミング電圧やON電圧は高くなる傾向にある。そのため現在は薄膜化が進んでいる。 As shown in FIG. 1, an operation process of this variable resistance element is as follows. First, a high voltage is applied under a current limit, and when a certain threshold value is reached, an ON process (sometimes referred to as a SET process) that transitions from a high resistance state to a low resistance state. Then, the current limit is removed, and an OFF process (sometimes referred to as a RESET process) in which a current is applied to make a transition from a low resistance state to a high resistance state. Usually, since the metal oxide which is an insulator is used for the resistance change layer, the forming voltage and the ON voltage tend to increase with the increase of the film thickness. For this reason, thinning is currently in progress.

しかしながら薄膜化することで絶縁層内での絶縁破壊(ブレイクダウン)を起こしやすく、信頼性に問題を生じる。そこで通常は素子を微細化することで電界を集中して印加、ON/OFF電圧を下げ問題を解決してきた。しかしこの微細化ではOFF機構によってはOFF時の高電流による損傷も起こり、信頼性に問題を生じることも知られている。 However, by making the film thinner, dielectric breakdown (breakdown) is likely to occur in the insulating layer, causing a problem in reliability. Therefore, the problem is usually solved by reducing the ON / OFF voltage by concentrating the electric field by miniaturizing the element. However, it is known that in this miniaturization, depending on the OFF mechanism, damage due to a high current at the time of OFF also occurs, causing a problem in reliability.

更に近年抵抗変化層として機能する金属酸化膜及び、それに適した電極金属の探索に関する多くの工夫(非特許文献2)が試みられ、更に絶縁膜を複合積層化することによってスイッチング特性を改善する技術(非特許文献3)等が行われている。しかしながらいずれも電極には白金(Pt)等のいくつかの限られた金属が用いられており、素子の動作にはやはり高電圧フォーミング過程が必要とされるという問題があった。また最近は、電極層の一方を半導体Siなどにより形成することでの素子形成、消費電力の低下を試みる例もあるが、この方法においては一方の電極材料が指定されることにより、素子の実用化、特に他の素子と組み合わせた回路形成又は製造工程において自由度が低下することが避けられないという欠点がある。 In recent years, many attempts have been made to search for a metal oxide film functioning as a resistance change layer and an electrode metal suitable for the metal oxide film (Non-Patent Document 2), and a technique for improving switching characteristics by further laminating an insulating film. (Non-patent Document 3) and the like are performed. However, in any case, some limited metals such as platinum (Pt) are used for the electrodes, and there is a problem that a high voltage forming process is still required for the operation of the element. Recently, there is an example of trying to reduce the power consumption by forming one element by forming one of the electrode layers from semiconductor Si or the like, but in this method, one of the electrode materials is specified. In particular, there is a drawback that the degree of freedom is unavoidable in the circuit formation or manufacturing process combined with other elements.

また、従来の抵抗変化層においては酸素欠損又は金属欠損を含む金属酸化層などを用いるのが一般的であった。この方法では電界を印加することで酸素欠損への電子注入により絶縁体である金属酸化層中へ導電性パスを形成するフォーミングプロセスが必要とされる。このとき抵抗変化層は絶縁体としての高抵抗状態から低抵抗状態へと遷移する。このフォーミングにより形成された導電性パスは低抵抗状態においては金属的な挙動をすることから便宜上フィラメントと呼ばれている。このプロセスには動作電圧より高電圧が必要であり、またソフトブレイクダウンという絶縁破壊(ブレイクダウン)手前で止めることにより、電流リークではなく導電性パスを形成する必要がある。そのため適切な制限電流(コンプライアンス)を高抵抗状態から低抵抗状態へと遷移させる際には入れておく必要があるという実用上の問題もあった。   Further, in a conventional resistance change layer, a metal oxide layer containing oxygen deficiency or metal deficiency is generally used. This method requires a forming process in which an electric field is applied to form a conductive path in a metal oxide layer that is an insulator by electron injection into oxygen vacancies. At this time, the resistance change layer transitions from a high resistance state as an insulator to a low resistance state. The conductive path formed by this forming is called a filament for convenience because it behaves like a metal in a low resistance state. This process requires a voltage higher than the operating voltage, and it is necessary to form a conductive path rather than a current leak by stopping before the breakdown (breakdown) called soft breakdown. Therefore, there is a practical problem that it is necessary to put an appropriate limit current (compliance) in transition from the high resistance state to the low resistance state.

似た構造として、Song等は導電パスの形成を制御するために絶縁層であるアルミニウム酸化物層の中に金属アルミニウム層を挿入する多層化により動作の安定化を図る方法を考案した。(非特許文献1)しかしながらこの方法においては金属と金属酸化物の層状構造を作成することから、製造方法上電流リーク、界面ラフネス、相互拡散などの影響を排除することができず問題があった。   As a similar structure, Song et al. Devised a method of stabilizing operation by inserting a metal aluminum layer into an aluminum oxide layer as an insulating layer in order to control the formation of a conductive path. (Non-Patent Document 1) However, in this method, since a layered structure of a metal and a metal oxide is created, there is a problem in that the effects of current leakage, interface roughness, interdiffusion, etc. cannot be eliminated in the manufacturing method. .

更に近年ではTa及びHfを用いた抵抗変化素子においてアルミナなど他の金属酸化物層を挿入し抵抗変化の安定化する試みが報告されている。しかしながらこの素子においてはTaやHfの酸素量と金属電極層、またはTa、Hf酸化物層と挿入された酸化物層間の酸素イオンの授受を制御するために入れており、電荷の注入/放出の制御を目的としている本機構とは別の思想となる。(非特許文献2及び4) In recent years, attempts have been reported to stabilize resistance change by inserting another metal oxide layer such as alumina in a resistance change element using Ta and Hf. However, in this element, the oxygen amount of Ta or Hf and the metal electrode layer, or the transfer of oxygen ions between the Ta or Hf oxide layer and the inserted oxide layer are controlled, and charge injection / release is performed. This is a different philosophy from this mechanism for control purposes. (Non-Patent Documents 2 and 4)

我々も素子の抵抗変化の安定化を図るために、抵抗変化層に用いられるアルミニウム酸化層中に遷移金属、合金、金属酸化物、窒化物など導電性を有する材料を添加する方法を考案し出願を行っている。この方法では導電性パスの基点(プレフィラメント)をあらかじめ層内に作りこむことにより、従来法の金属層−抵抗変化層−金属層(MIM)構造に比較し、素子駆動電圧、消費電力がともに低く、高安定性・高信頼性・高耐久性の抵抗変化型メモリ素子を作製することが可能となるメリットがある。(非特許文献5)しかしながらこの方法においては、アルミニウム酸化物層中の添加材料の位置はランダムであり、添加材料の添加量などにもよるが、添加材料と金属電極との距離が短く絶縁電圧が低い場合や、絶縁抵抗がみかけ上低い箇所が存在し電流リークの原因になるなど、素子安定性に障害になることがある。   We also devised a method to add a conductive material such as transition metals, alloys, metal oxides and nitrides to the aluminum oxide layer used for the resistance change layer in order to stabilize the resistance change of the device. It is carried out. In this method, the base point (prefilament) of the conductive path is previously formed in the layer, so that both the element driving voltage and the power consumption are compared with the conventional metal layer-resistance change layer-metal layer (MIM) structure. There is a merit that it is possible to fabricate a resistance change type memory element that is low and has high stability, high reliability, and high durability. (Non-patent document 5) However, in this method, the position of the additive material in the aluminum oxide layer is random, and the distance between the additive material and the metal electrode is short, depending on the amount of additive material added. In some cases, the stability of the device may be hindered, such as when the voltage is low or when the insulation resistance is apparently low, causing current leakage.

特開2009-141225号公報JP 2009-141225 A

Jahoon Song等、Applied Physics Express,3(2010),091101Jahoon Song et al., Applied Physics Express, 3 (2010), 091101 Z.Wei等IEDM(2008) “Highly Reliable TaOx ReRAM and Direct Evidence of Redox Reaction Mechanism”Z.Wei et al. IEDM (2008) “Highly Reliable TaOx ReRAM and Direct Evidence of Redox Reaction Mechanism” 福田夏樹等、第72回応用物理学会学術講演会(2011)31p-ZK12Natsuki Fukuda et al., 72nd JSAP academic lecture (2011) 31p-ZK12 M.-J. Lee等、Nature Materials 10 (2010) pp.625 “A fast, high-endurance and scalable non-volatile memory device made from asymmetric Ta2O5-x/TaO2-xbilayer structures.”M.-J. Lee et al., Nature Materials 10 (2010) pp.625 “A fast, high-endurance and scalable non-volatile memory device made from asymmetric Ta2O5-x / TaO2-xbilayer structures.” 原田善之ら、第72回応用物理学学術講演会(2011)31p-ZK-5Yoshiyuki Harada et al., The 72nd Conference on Applied Physics (2011) 31p-ZK-5

上記問題を解決するために、酸素欠損を有し、かつ導電性材料が添加されたアルミニウム酸化物層からなる電荷蓄積層と、前記電荷蓄積層を上下に挟んで配置された酸素欠損を有するアルミニウム酸化物層により構成される構造を有することを特徴とするアルミニウム酸化物層型抵抗変化層を考案した。この抵抗変化層は上記構成を基本構造とし、前記電荷蓄積層の層数がNは1以上100以下の数値である。これにより、従来技術である上部金属電極/単一組成の金属酸化物層(抵抗変化層)/下部金属電極層というMIM型素子構造を有する抵抗変化型メモリ素子やプレフィラメントを有する層を抵抗変化層としてもつ抵抗変化型メモリ素子よりも、上部金属電極及び下部金属電極層との層間には酸素欠損型アルミニウム酸化物層が挿入することにより電極−添加材料(電荷蓄積層内)間距離が安定化し、電流リークが抑えられた安定性・信頼性・耐久性が改善された抵抗変化型メモリ素子の作製を目的とする。 In order to solve the above problems, a charge storage layer made of an aluminum oxide layer having an oxygen vacancy and to which a conductive material is added, and an aluminum having an oxygen vacancy arranged with the charge storage layer sandwiched therebetween An aluminum oxide layer type variable resistance layer characterized by having a structure composed of an oxide layer has been devised. This variable resistance layer has the above structure as a basic structure, and the number of charge storage layers N is a numerical value of 1 or more and 100 or less. As a result, the resistance change is applied to the resistance change type memory element having the MIM type element structure of the upper metal electrode / single composition metal oxide layer (resistance change layer) / lower metal electrode layer or the layer having the prefilament, which is a conventional technique. The distance between the electrode and additive material (in the charge storage layer) is more stable by inserting an oxygen-deficient aluminum oxide layer between the upper metal electrode and the lower metal electrode layer than the resistance change memory element as a layer. An object of the present invention is to manufacture a resistance-change memory element with improved stability, reliability, and durability with reduced current leakage.

上記課題を解決するため、本発明の第1は、上部金属電極/アルミニウム酸化物層(抵抗変化層)/下部金属電極層からなる抵抗変化型メモリ素子であって、抵抗変化層は、酸素欠損を有し、かつ導電性物質が添加されたアルミニウム酸化物層からなる電荷蓄積層と、前記電荷蓄積層を上下に挟んで配置された酸素欠損型アルミニウム酸化物層の2種類のアルミニウム酸化物層により構成される構造を有することを特徴とする抵抗変化型メモリ素子を提供する。   In order to solve the above-mentioned problem, a first aspect of the present invention is a resistance change type memory element comprising an upper metal electrode / aluminum oxide layer (resistance change layer) / lower metal electrode layer, wherein the resistance change layer has an oxygen deficiency. Two types of aluminum oxide layers: a charge storage layer made of an aluminum oxide layer having a conductive material added thereto, and an oxygen-deficient aluminum oxide layer disposed so as to sandwich the charge storage layer vertically There is provided a resistance change type memory element characterized by having a structure constituted by:

本発明の第2は、第1の発明の酸素欠損を有するアルミニウム酸化物層AlOxの組成範囲がx<1.5であることを特徴とする抵抗変化型メモリ素子を提供する。   According to a second aspect of the present invention, there is provided a resistance change type memory element characterized in that the composition range of the aluminum oxide layer AlOx having oxygen vacancies of the first aspect is x <1.5.

本発明の第3は、第1の発明の抵抗変化層中の電荷蓄積層の層数Nが1以上100以下の数値の範囲であることを特徴とする抵抗変化型メモリ素子を提供する。   According to a third aspect of the present invention, there is provided a resistance change type memory element characterized in that the number N of charge storage layers in the resistance change layer of the first invention is in the range of 1 to 100.

本発明の第4は、第1の発明の導電性物質が、金属及び半導体、又は、金属及び半導体の酸化物あるいは窒化物であることを特徴とする抵抗変化型メモリ素子を提供する。   According to a fourth aspect of the present invention, there is provided a resistance change type memory element, wherein the conductive material of the first aspect is a metal and a semiconductor, or an oxide or a nitride of a metal and a semiconductor.

図を参照しながら、本発明の実施の形態について説明する。図2に抵抗変化型メモリ素子の例を示す。素子の基本構造は基板6と、下部金属電極層3及び上部金属電極1からなる1対の電極と、下部金属電極層及び上部金属電極により狭持された抵抗変化層8とを有する。抵抗変化層は酸素欠損かつ導電性元素が添加されたアルミニウム酸化物層からなる電荷蓄積層2とそれをはさむように上下界面配置された酸素欠損型アルミニウム酸化物層7の組成の変調された2種類のアルミニウム酸化物層より構成される。電荷蓄積層の層数Nは1以上100以下の数値の範囲である。下部金属電極層、抵抗変化層、上部金属電極は、多層構造体として、互いに接するように、上記順に基板上に配置される。 Embodiments of the present invention will be described with reference to the drawings. FIG. 2 shows an example of a resistance change memory element. The basic structure of the element includes a substrate 6, a pair of electrodes including a lower metal electrode layer 3 and an upper metal electrode 1, and a resistance change layer 8 sandwiched between the lower metal electrode layer and the upper metal electrode. The variable resistance layer has a modulated composition 2 of a charge storage layer 2 composed of an aluminum oxide layer to which oxygen vacancies and a conductive element are added, and an oxygen vacancy type aluminum oxide layer 7 arranged on the upper and lower interfaces so as to sandwich it. It is composed of various types of aluminum oxide layers. The number N of charge storage layers is in the range of 1 to 100. The lower metal electrode layer, the resistance change layer, and the upper metal electrode are arranged on the substrate in the above order so as to be in contact with each other as a multilayer structure.

図1に示されるように素子には、下部金属電極層と上部金属電極の間の電気抵抗値が異なる2つ以上の状態が存在する。駆動電圧または電流をメモリ素子に、具体的には下部金属電極層と上部金属電極との間に印加することにより、素子は上記の2つ以上の状態から選ばれる1つの状態から他の状態へと変化する。具体的には素子に電気抵抗値が異なる2つの状態(高抵抗状態と低抵抗状態)が存在する場合、駆動電圧または電流の印加により、メモリ素子は高抵抗状態Aから低抵抗状態Bへ、あるいは低抵抗状態Bから高抵抗状態Aへと変化する。 As shown in FIG. 1, the element has two or more states having different electric resistance values between the lower metal electrode layer and the upper metal electrode. By applying a driving voltage or current to the memory element, specifically between the lower metal electrode layer and the upper metal electrode, the element changes from one state selected from the two or more states to another state. And change. Specifically, when there are two states (high resistance state and low resistance state) having different electrical resistance values in the element, the memory element is changed from the high resistance state A to the low resistance state B by applying a driving voltage or current. Alternatively, the low resistance state B changes to the high resistance state A.

基板は、例えばSi基板であればよく、この場合、基板における下部金属電極層に接している表面が酸化されていてもよい。基板がSiで有る場合、本発明の抵抗変化素子と半導体素子との組み合わせが容易となる。なお、基板にはトランジスタなどを形成した加工済みのウェハも、基板に含めることができる。したがって、基板はガラスやPETフィルムなどの樹脂、サファイア(Al)や酸化マグネシウム(MgO)など単結晶金属酸化物基板を用いてもよい。 The substrate may be, for example, a Si substrate. In this case, the surface of the substrate that is in contact with the lower metal electrode layer may be oxidized. When the substrate is made of Si, the combination of the variable resistance element and the semiconductor element of the present invention becomes easy. Note that a processed wafer in which a transistor or the like is formed on the substrate can also be included in the substrate. Therefore, the substrate may be a resin such as glass or PET film, or a single crystal metal oxide substrate such as sapphire (Al 2 O 3 ) or magnesium oxide (MgO).

下部金属電極層及び上部金属電極は基本的に導電性を有していればよく、例えば、金(Au)、白金(Pt)、ルテニウム(Ru)、イリジウム(Ir)、アルミニウム(Al)、スズ添加インジウム酸化物(ITO)、Si等、あるいはこれらの合金、酸化物、窒化物等が例示できる。 The lower metal electrode layer and the upper metal electrode may basically have conductivity, for example, gold (Au), platinum (Pt), ruthenium (Ru), iridium (Ir), aluminum (Al), tin Examples thereof include additive indium oxide (ITO), Si, and the like, alloys thereof, oxides, nitrides, and the like.

また下部金属電極層と基板との間にはその密着性の向上を目的として、密着層を挿入してもよい。特に基板表面が酸化されている場合はチタン(Ti)やクロム(Cr)などの3d遷移金属を用いることが望ましい。また基板と下部金属電極層との格子定数や結晶構造が近い合金、酸化物、窒化物、フッ化物、炭化物、ホウ化物等も使用できる。
密着層を生成させるのは、下部金属電極層をリソグラフィ法により形成する際、Alなどの電極材料によっては現像に用いるアルカリ溶液を用いたプロセスにより、あるいは抵抗変化層や上部金属電極を形成する際のプラズマ利用プロセスにより剥がれることを防止するためである。
Further, an adhesion layer may be inserted between the lower metal electrode layer and the substrate for the purpose of improving the adhesion. In particular, when the substrate surface is oxidized, it is desirable to use a 3d transition metal such as titanium (Ti) or chromium (Cr). In addition, alloys, oxides, nitrides, fluorides, carbides, borides, and the like having a lattice constant and crystal structure close to each other between the substrate and the lower metal electrode layer can be used.
The adhesion layer is formed when the lower metal electrode layer is formed by a lithography method, depending on an electrode material such as Al, by a process using an alkaline solution used for development, or when a variable resistance layer or an upper metal electrode is formed. This is to prevent peeling by the plasma utilization process.

またこのとき、抵抗変化層は酸素欠損や添加アルミニウムなどの金属がその効果を付与するため、酸素欠損部への異種元素の混入、添加金属の酸化などが素子特性に大きな影響を与える。そのため成膜においては真空度が高い環境(1×10―4Pa以上)で形成することが望ましい。 At this time, since the resistance change layer is provided with the effect of a metal such as oxygen deficiency or added aluminum, mixing of different elements into the oxygen deficient portion, oxidation of the added metal, and the like greatly affect the device characteristics. Therefore, it is desirable to form the film in an environment with a high degree of vacuum (1 × 10 −4 Pa or more).

更に電極層を形成する際にリフトオフ工程を用いる場合には、レジストの残渣物や基板表面に残った有機物質のコンタミネーションを蒸着前に流量100 cm3/分 の酸素雰囲気中で100 Wの酸素プラズマを用いて10秒から10分間、好ましくは30秒から1分間発生させてクリーニングすることが望ましい。この工程をアッシング処理といい、この工程を用いないと上部金属電極と抵抗変化層の間ないしは下部金属電極層と抵抗変化層の間に残渣物やコンタミネーションが残り、良好な接合が形成されず素子特性の劣化を招く。 Further, when a lift-off process is used when forming the electrode layer, oxygen residue of 100 W in an oxygen atmosphere with a flow rate of 100 cm 3 / min is deposited before the deposition of resist residue and organic substance contamination remaining on the substrate surface. It is desirable to perform cleaning by generating plasma for 10 seconds to 10 minutes, preferably 30 seconds to 1 minute. This process is called ashing treatment. If this process is not used, residues and contamination remain between the upper metal electrode and the resistance change layer or between the lower metal electrode layer and the resistance change layer, and a good bond is not formed. Deterioration of device characteristics is caused.

抵抗変化層は、酸素欠損を有し、導電性材料が添加されたアルミニウム酸化物層(AlOx:M、x<1.5、Mは導電性材料)からなる電荷蓄積層とこれを上下に挟んで配置された酸素欠損を有するアルミニウム酸化物層(AlOx、x<1.5)のアルミニウム酸化物層の2種類のアルミニウム酸化物層より構成される。またこのアルミニウム酸化物層はアモルファス又は多結晶体である。   The variable resistance layer has an oxygen deficiency and is sandwiched between a charge storage layer made of an aluminum oxide layer (AlOx: M, x <1.5, where M is a conductive material) to which a conductive material is added and above and below. The aluminum oxide layer (AlOx, x <1.5) having oxygen vacancies arranged in (2) is composed of two types of aluminum oxide layers. The aluminum oxide layer is amorphous or polycrystalline.

この添加材料Mは基本的に導電性を有していればよく、例えば、金(Au)、白金(Pt)、Ruルテニウム(Ru)、イリジウム(Ir)、アルミニウム(Al)、チタン(Ti)、コバルト(Co)、ニッケル(Ni)等金属あるいはこれらの合金、あるいは電気伝導性を示す物質であれば、窒化物等でも構わない。また、二酸化チタン(TiO)、スズ添加インジウム酸化物(ITO)、酸化亜鉛(ZnO)など導電性を有する酸化物、半導体の酸化物でもよい。更に同様のアルミナターゲットを用いた成膜時に窒素(N)ガスを導入し、膜中に窒素を添加することでも同様の効果を得ることができる。 The additive material M may basically have conductivity, for example, gold (Au), platinum (Pt), Ru ruthenium (Ru), iridium (Ir), aluminum (Al), titanium (Ti). Any metal such as cobalt (Co), nickel (Ni), or an alloy thereof, or a substance exhibiting electrical conductivity may be nitride. Alternatively, a conductive oxide such as titanium dioxide (TiO 2 ), tin-added indium oxide (ITO), or zinc oxide (ZnO), or a semiconductor oxide may be used. Further, the same effect can be obtained by introducing nitrogen (N 2 ) gas during film formation using the same alumina target and adding nitrogen into the film.

導電性材料が添加されたアルミニウム酸化物層からなる電荷蓄積層は、アルミナターゲット(RFスパッタ)とアルミニウムなど金属(DCスパッタ)ターゲット、またはアルミナターゲット(RFスパッタ)とTiOないしはZnOなど導電性酸化物(RFスパッタ)ターゲットを用いた同時スパッタ法、アルミナとアルミニウムを抵抗加熱ないしは電子ビームを用いて蒸着した同時蒸着法、パルスレーザ蒸着法によっても成膜することが可能である。 The charge storage layer made of an aluminum oxide layer to which a conductive material is added is composed of an alumina target (RF sputtering) and a metal (DC sputtering) target such as aluminum, or an alumina target (RF sputtering) and conductive oxidation such as TiO 2 or ZnO. It is also possible to form a film by a simultaneous sputtering method using an object (RF sputtering) target, a simultaneous deposition method in which alumina and aluminum are deposited by resistance heating or electron beam, and a pulsed laser deposition method.

同時蒸着法においてメモリ効果を示す抵抗変化層およびそれを形成する電荷蓄積層を形成するには、添加される材料は導電性を有し、膜中に取り込まれる必要がある。この構造を形成するには形成チャンバ内のガスを制御する必要がある。残留ガス特に酸素ガスが存在すると蒸着原子がこのガスによるプラズマにより酸化され、導電性を有しない状態で添加される可能性がある。さらに水素ガスによっては膜中に水素が混入することで膜の構造、組成が変化し、電流電圧特性が変わる。そこで抵抗変化層の形成には高真空雰囲気下での作製が必要となる。特に残留ガスの影響を考えると10−4Pa台より高い真空度で形成する必要があり、10−5Pa台より高真空下であると望ましい。このような作製方法で作製された膜においては、膜中に添加された導電性材料が電圧を印加した際の導電性パスの基点となることから、高電圧のフォーミングを行うことなくフィラメント(導電性パス)を形成することができるようになる。 In order to form a resistance change layer exhibiting a memory effect and a charge storage layer that forms the memory effect in the co-evaporation method, the added material has conductivity and needs to be incorporated into the film. In order to form this structure, it is necessary to control the gas in the forming chamber. In the presence of residual gas, particularly oxygen gas, vapor deposition atoms may be oxidized by the plasma of this gas and added in a non-conductive state. Further, depending on the hydrogen gas, when the hydrogen is mixed into the film, the structure and composition of the film change, and the current-voltage characteristics change. Therefore, it is necessary to produce the resistance change layer in a high vacuum atmosphere. Considering the influence of residual gas in particular, it is necessary to form it at a degree of vacuum higher than the 10 −4 Pa level, and it is desirable that the vacuum is higher than the 10 −5 Pa level. In a film manufactured by such a manufacturing method, the conductive material added in the film becomes the base point of the conductive path when a voltage is applied, so that the filament (conductive film) is not formed without forming a high voltage. Sex path) can be formed.

また本発明の素子においては、抵抗変化は上部金属電極に近い電荷蓄積層と電極間のアルミニウム酸化物層において動作することから、見かけ上の抵抗変化層の膜厚は減少することにより、動作電圧、電流を減少させることができる。これにより従来の同様の素子よりその消費電力を削減する効果がある。   In the element of the present invention, the resistance change operates in the charge storage layer close to the upper metal electrode and the aluminum oxide layer between the electrodes. , Can reduce the current. This has an effect of reducing the power consumption compared with the conventional similar element.

この動作機構により、本素子においてはフィラメントが抵抗変化層全体において完全に切れることはなく、最上層の電荷蓄積層までにはフィラメントの多くが存在している(電荷が注入蓄積された状態)。これによりOFF状態への遷移において電荷が必要以上に抽出された場合においても他の素子のようにフォーミングが必要ではなく、最上層部のフィラメントの一部で抵抗値が最も低いものが導通状態に復帰するだけで効果が再現するため、その安定性が大幅に増加する。   With this operation mechanism, in this element, the filament is not completely cut in the entire resistance change layer, and many of the filaments are present up to the uppermost charge storage layer (a state where charges are injected and stored). As a result, even when charges are extracted more than necessary in the transition to the OFF state, forming is not necessary unlike other elements, and the one with the lowest resistance value in a part of the filament in the uppermost layer is brought into a conducting state. Since the effect is reproduced just by returning, its stability is greatly increased.

本発明による素子では、その電気抵抗値を、駆動電圧または電流を印加するまで保持できるため、素子における上記各状態に対してビットを割り当てる(例えば、高抵抗状態(OFF状態)を「0」、低抵抗状態(ON状態)を「1」とする)ことにより、不揮発性の抵抗変化型メモリ(メモリ素子、あるいは2つ以上のメモリ素子が配列したメモリアレイ)を構築できる。また、素子ではこのような状態の変化を少なくても2回以上繰り返し行うことができ、不揮発性のランダムアクセスメモリを構築できる。その他、上記各状態に対してONまたはOFFを割り当てることにより素子をスイッチング素子として応用することも可能である。   In the element according to the present invention, since the electric resistance value can be held until a driving voltage or current is applied, a bit is assigned to each of the above states in the element (for example, a high resistance state (OFF state) is “0”, By setting the low resistance state (ON state) to “1”), a nonvolatile resistance change memory (memory element or a memory array in which two or more memory elements are arranged) can be constructed. Further, in the element, such a change in state can be repeated at least twice, and a nonvolatile random access memory can be constructed. In addition, it is also possible to apply the element as a switching element by assigning ON or OFF to each of the above states.

素子の電気抵抗値の検出は、例えば素子に当該素子における上記状態が変化しない程度の電圧(読み出し電圧)を印加、その際の素子に流れる電流値を検出することにより行えばよい。読み出し電圧としては、素子の消費電力をより低減化するため、パルス状の電圧を印加することが好ましい。   The electric resistance value of the element may be detected by applying a voltage (read voltage) that does not change the state of the element to the element and detecting the current value flowing through the element at that time. As the reading voltage, it is preferable to apply a pulsed voltage in order to further reduce the power consumption of the element.

本発明の抵抗変化素子を用いて抵抗変化型メモリを構築するためには、本発明の素子を半導体素子、例えば、ダイオード、あるいは金属/酸化物/シリコン(Metal/Oxide/Semiconductor : MOS)型トランジスタ等のトランジスタ等と組み合わせればよい。これによりメモリ素子の最小構成要素である1D1R(1ダイオード、1ReRAM)及び1T1R(1トランジスタ、1ReRAM)を構築することが可能となる。 In order to construct a resistance change type memory using the resistance change element of the present invention, the element of the present invention is a semiconductor element, for example, a diode or a metal / oxide / silicon (MOS) type transistor. What is necessary is just to combine with transistors, such as. This makes it possible to construct 1D1R (1 diode, 1 ReRAM) and 1T1R (1 transistor, 1 ReRAM), which are the minimum components of the memory element.

本発明の抵抗変化素子は、半導体製造プロセスを応用し、一般的な薄膜形成プロセス及び微細加工プロセスにより形成できる。抵抗変化層の形成には例えばRF及びDC、ECR(電子サイクロトロン共鳴)、ヘリコン、誘導結合プラズマ(ICP)、対向ターゲット等の各種スパッタリング法、PLD(パルスレーザデポジション)、IBD(イオンビームデポジション)、MBE(分子線エピタキシャル法)等の蒸着法、イオンプレーティング法等を用いればよい。これらPVD法のほかに、CVD(ケミカルヴェイパーデポジション)法、MOCVD(有機金属CVD)法、メッキ法、ゾルゲル法等を用いてもよい。しかしながらDC/RF同時スパッタ法を用いた抵抗変化層の形成が、膜中への導電性材料の導電性を保ったままの添加量、組成の制御の容易なため望ましい。   The resistance change element of the present invention can be formed by a general thin film forming process and a fine processing process by applying a semiconductor manufacturing process. For example, RF and DC, ECR (electron cyclotron resonance), helicon, inductively coupled plasma (ICP), various sputtering methods such as facing target, PLD (pulse laser deposition), IBD (ion beam deposition) ), MBE (molecular beam epitaxial method) or the like, an ion plating method, or the like may be used. In addition to these PVD methods, a CVD (chemical vapor deposition) method, a MOCVD (organic metal CVD) method, a plating method, a sol-gel method, or the like may be used. However, the formation of the variable resistance layer using the DC / RF co-sputtering method is desirable because it is easy to control the addition amount and the composition while maintaining the conductivity of the conductive material in the film.

各層の微細加工には、半導体プロセスに用いられるイオンミリング、RIE(反応性イオンエッチング)、FIB(集束イオンビーム)等の物理的、あるいは化学的エッチング法を用いることは可能である。特にアルミニウム酸化物とアルミニウムは半導体の配線、層間絶縁膜として使用されていることから塩素(Cl)系ガス(例えば塩素(Cl)、三塩化ホウ素(BCl)など)を用いることによるRIE法による半導体製造技術がすでに確立している。 For microfabrication of each layer, physical or chemical etching methods such as ion milling, RIE (reactive ion etching), and FIB (focused ion beam) used in semiconductor processes can be used. In particular, since aluminum oxide and aluminum are used as semiconductor wiring and interlayer insulating films, the RIE method using chlorine (Cl) -based gas (for example, chlorine (Cl 2 ), boron trichloride (BCl 3 ), etc.). Semiconductor manufacturing technology by has already been established.

また微細パターンの形成のためのフォトリソグラフィ法、ステッパー、コンタクトマスクアライナーなど紫外光を用いた方法、あるいは電子線(EB)リソグラフィ法など電子線を用いた方法、更にはレーザ加工技術を組み合わせて加工することは可能である。各層の表面の平坦化には、例えば、CMP(ケミカルメカニカルポリッシング)やクラスターイオンビームエッチング等を用いてもよい。 In addition, photolithographic methods for forming fine patterns, methods using ultraviolet light such as steppers and contact mask aligners, methods using electron beams such as electron beam (EB) lithography, and laser processing techniques are combined. It is possible to do. For planarization of the surface of each layer, for example, CMP (chemical mechanical polishing), cluster ion beam etching, or the like may be used.

一方、本発明の抵抗変化層中の電荷蓄積層においては成膜時に金属酸化物膜中に、金属及び合金、酸化物、窒化物等導電性材料が導入される。特に金属ターゲットを用いてDCスパッタ法によりアルゴンプラズマによって、また窒化物は窒素プラズマによって、酸化物はアルミナ中の酸素又は酸素プラズマにより導入することが可能となる。絶縁膜のアルミニウム酸化物膜に導電性材料が添加されることにより、全体の見かけの抵抗を下げることができる。また金属、金属窒化物が層中にあることにより電荷が注入、蓄積、保持されることから、元来絶縁体である金属酸化物中を電気伝導させることができる。このような金属及び導電性材料が添加された電荷蓄積層を変化層内に入れ込むことにより、フォーミング過程を有することなく、ON電圧と同様の低電圧においてフィラメント(導電性パス)を形成することが可能となる。これにより大幅な消費電力の低下に効果も期待できる。   On the other hand, in the charge storage layer in the variable resistance layer according to the present invention, a conductive material such as metal, alloy, oxide, or nitride is introduced into the metal oxide film at the time of film formation. In particular, it becomes possible to introduce a metal target by argon plasma by DC sputtering, nitride by nitrogen plasma, and oxide by oxygen in alumina or oxygen plasma. By adding a conductive material to the aluminum oxide film of the insulating film, the overall apparent resistance can be reduced. In addition, since the charge is injected, accumulated, and held by the presence of the metal and the metal nitride in the layer, the metal oxide which is originally an insulator can be electrically conducted. Forming a filament (conductive path) at a low voltage similar to the ON voltage without having a forming process by inserting the charge storage layer to which such a metal and a conductive material are added into the change layer. Is possible. This can also be expected to have a significant effect on power consumption.

メモリ素子を抵抗変化型メモリ(ReRAM)として使用するために、抵抗変化層を絶縁状態から導電性を有する状態へ遷移する高電圧のフォーミング工程が省かれることから、製品作成後すぐに使用可能であり、省電力かつ使用上での制限も省かれることで実用化への大きなメリットとなる。   In order to use the memory element as a resistance change type memory (ReRAM), a high voltage forming process for transitioning the resistance change layer from the insulating state to the conductive state is omitted. Yes, it is a great merit for practical use by saving power and eliminating restrictions on use.

また下部金属電極層には導電層を用いればよく、従来ReRAM素子のように上下電極材料を選ぶ、特に半導体を電極として使用する場合においてその抵抗値、または極性を選ぶ必要もないことから、既存の半導体素子、基板との接合形成、回路形成も容易であり、既存の半導体素子上へ直接作製が可能となるメリットがある。 In addition, a conductive layer may be used for the lower metal electrode layer, and it is not necessary to select the upper and lower electrode materials as in the conventional ReRAM element, particularly when the semiconductor is used as an electrode. It is easy to form a junction with a semiconductor element, a substrate, and a circuit, and there is an advantage that it can be directly manufactured on an existing semiconductor element.

アルミニウム酸化物ReRAM及び同時蒸着膜においては、これまでの実験結果から電極サイズへの依存性がないことが明らかとなっており、フィラメント型機構で動作するメモリ素子となる。
同時蒸着層(導電性材料が添加されたアルミニウム酸化物層)においてはアルミニウム酸化物を始めフィラメント型に見られるような高電圧のフォーミングプロセスを用いずとも同様の動作を行うという特徴を有する。これはフィラメントの元となるプレフィラメントを膜形成時点において既に形成していることによる。しかしながら、同時蒸着による導電性元素の添加量が低い(5%以下)抵抗状態においては、初期状態の抵抗値は明らかに動作状態の高抵抗状態よりはるかに高抵抗であり、ノンフォーミングには添加量を増す必要がある。そこでフォーミングレス化のため添加量を増すと、電極と添加材料との見かけ上の距離が短くなりすぎる場合があることから絶縁性が下がり、電流リークの発生原因となる。これにより素子の歩留まりを下げる要因となる。しかし、本素子においては電荷蓄積層と電極の間には必ずアルミニウム酸化物層が挿入してあることから、必ず一定以上の距離を有し電流リークの心配は少ない。
In the aluminum oxide ReRAM and the co-deposited film, it is clear from the experimental results so far that there is no dependency on the electrode size, and the memory element operates with a filament type mechanism.
The co-evaporated layer (aluminum oxide layer to which a conductive material is added) has a feature that the same operation is performed without using a high voltage forming process such as that of aluminum oxide and filament type. This is due to the fact that the prefilament that is the basis of the filament has already been formed at the time of film formation. However, in the resistance state where the amount of conductive element added by co-evaporation is low (5% or less), the resistance value in the initial state is clearly much higher than the high resistance state in the operating state, and is added for non-forming. The amount needs to be increased. Therefore, if the additive amount is increased to reduce forming, the apparent distance between the electrode and the additive material may become too short, resulting in a decrease in insulation and a cause of current leakage. This causes a decrease in the yield of the element. However, in this device, since an aluminum oxide layer is always inserted between the charge storage layer and the electrode, it always has a certain distance or more and there is little fear of current leakage.

従来他の材料においては一方をショットキー型電極材料にする必要性など、電極への制限もあったが、本素子においては明瞭な制限を有しないことから、他の半導体素子、回路との整合もとりやすいメリットがある。また本素子は抵抗変化層内に電荷蓄積層が形成されていることから、ON電圧(高抵抗状態から低抵抗状態へ遷移させる電圧)も膜厚によらず5.0V以下(ほとんどが2.0Vから3.0Vの間)、OFF電圧も1.0V以下(ほとんどが0.3Vから0.5Vの間)の低電圧での駆動が可能となる。これにより動作時の省電力化にも期待ができる。 Previously, other materials had limitations on the electrode, such as the need to use one of the Schottky-type electrode materials, but this device does not have a clear limitation, so it matches with other semiconductor devices and circuits. There is an advantage that it is easy to take. In addition, since the charge storage layer is formed in the resistance change layer of this element, the ON voltage (voltage for transition from the high resistance state to the low resistance state) is 5.0 V or less (mostly 2. 0V to 3.0V) and OFF voltage can be driven at a low voltage of 1.0V or less (mostly between 0.3V and 0.5V). This can be expected to save power during operation.

典型的な本発明抵抗変化型メモリ素子のI−V特性。4 shows IV characteristics of a typical resistance change type memory device according to the present invention. 本発明の抵抗変化型メモリ素子構造。1 shows a resistance variable memory element structure according to the present invention. 56μm角、3層構造型メモリ素子のI−V(メモリ)特性。The IV (memory) characteristics of a 56 μm square, three-layer structure type memory device. 56μm角、3層構造型メモリ素子の動作サイクル時の高抵抗(OFF)状態/低抵抗(ON)状態抵抗変化。Change in resistance between a high resistance (OFF) state and a low resistance (ON) state during an operation cycle of a 56 μm square three-layer structure type memory device. 56μm角、3層構造型メモリ素子のON/OFF動作電圧のヒストグラム。A histogram of the ON / OFF operating voltage of a 56 μm square three-layer structure type memory device. 56μm角、5層構造型メモリ素子のI−V(メモリ)特性。The IV (memory) characteristics of a 56 μm square, five-layer structure type memory device. 56μm角、5層構造型メモリ素子の動作サイクル時の高抵抗(OFF)状態/低抵抗(ON)状態抵抗変化。Change in resistance of high resistance (OFF) state / low resistance (ON) state during an operation cycle of a 56 μm square, five-layer structure type memory device. 56μm角、5層構造型ON/OFF動作電圧のヒストグラム。56 μm square, 5-layer structure type ON / OFF operating voltage histogram.

<実施例1>
Al/Al(20W):Al(Al DC 20W、Al RF 200W 同時蒸着膜)/Al3層構造型抵抗変化層
シリコン酸化物SiO層(200nm)付きシリコンSi(100)面基板上に、電子ビーム蒸着法でチタン(Ti)密着層20nm、1〜3nm/分の成長速度にて、アルミニウム(Al)下部配線層を500 nm、1〜3 nm/分の成長速度で成膜する。その後、下部金属電極層上にDC/RF同時スパッタ法を用いて抵抗変化層を成膜する。導電性元素が添加されたアルミニウム酸化物層からなる電荷蓄積層はAlをDCスパッタ法で、AlをRFスパッタ法で60nm同時成膜する。またアルミニウム酸化物層はRFスパッタ法でAlを前後に15nm成膜する。
<Example 1>
Al 2 O 3 / Al (20 W): Al 2 O 3 (Al DC 20 W, Al 2 O 3 RF 200 W co-deposited film) / Al 2 O 3 three-layer structure variable resistance layer silicon oxide SiO 2 layer (200 nm) An aluminum (Al) lower wiring layer is formed on an attached silicon Si (100) surface substrate by an electron beam evaporation method at a growth rate of 20 nm and 1 to 3 nm / min. The film is formed at a growth rate of / min. Thereafter, a variable resistance layer is formed on the lower metal electrode layer by using a DC / RF simultaneous sputtering method. A charge storage layer made of an aluminum oxide layer to which a conductive element is added is formed simultaneously by 60 nm of Al by DC sputtering and Al 2 O 3 by RF sputtering. The aluminum oxide layer is formed by depositing Al 2 O 3 with a thickness of 15 nm on the front and back sides by RF sputtering.

この条件においてAlは変化層内に6〜9%程度混入され電荷注入効果を示す。成膜後のサンプルはフォトレジストAZ5214(AZ Electronic Materials社製)をスピンコート法にて1.4μmコートし、90℃で2分フォトレジスト中の溶液(溶媒)を気化しレジストを固化する(ソフトベーク)。その後コンタクトマスクアライナー(波長350nmの水銀ランプ)を用いて1.5秒電極パターンを露光。露光後120℃で30秒の反転ベーク(ネガパターンからポジパターンへのパターン反転)を経て、もう一度マスクアライナーにて6秒Hgランプを照射することで上部金属電極パターンを露光形成する。露光されたパターンは現像液NMD−3(東京応化社製)レジスト用現像液によってリフトオフ工程用に電極形成部のレジストが現像され除去される。このレジストのパターンを用いて上部金属電極を形成する。上部金属電極の形成には電子線蒸着または真空蒸着装置を用い、200nmのAl膜を蒸着し、必要部分をリフトオフ工程で加工形成する。 Under this condition, Al is mixed in the change layer by about 6 to 9% and exhibits a charge injection effect. The sample after film formation was coated with a photoresist AZ5214 (manufactured by AZ Electronic Materials) by 1.4 μm by spin coating, and the solution (solvent) in the photoresist was vaporized at 90 ° C. for 2 minutes to solidify the resist (soft Bake). After that, the electrode pattern was exposed for 1.5 seconds using a contact mask aligner (mercury lamp with a wavelength of 350 nm). After exposure, the substrate is subjected to reversal baking (pattern reversal from a negative pattern to a positive pattern) for 30 seconds at 120 ° C., and then an upper metal electrode pattern is exposed and formed by irradiating a Hg lamp with a mask aligner once again. In the exposed pattern, the resist in the electrode forming portion is developed and removed by a developer NMD-3 (manufactured by Tokyo Ohka Co., Ltd.) resist for the lift-off process. An upper metal electrode is formed using this resist pattern. The upper metal electrode is formed by using an electron beam vapor deposition or vacuum vapor deposition apparatus, depositing a 200 nm Al film, and processing and forming necessary portions in a lift-off process.

図3にこの方法にて形成した抵抗変化素子のI−V(メモリ)特性を示す。56μm角の上部金属電極を持つ素子のI−V特性である。2.0〜3.0Vで高抵抗状態(OFF状態)から低抵抗状態(ON状態)へ遷移し、−0.5V以下で低抵抗状態(ON状態)から高抵抗状態(OFF状態)へ遷移起する様子が分かる。   FIG. 3 shows IV (memory) characteristics of the variable resistance element formed by this method. This is an IV characteristic of a device having a 56 μm square upper metal electrode. Transition from high resistance state (OFF state) to low resistance state (ON state) at 2.0 to 3.0 V, and transition from low resistance state (ON state) to high resistance state (OFF state) at −0.5 V or less. You can see how it happens.

続いて56μm角の上部金属電極をもつアルミ添加アルミニウム酸化物膜の素子にて100サイクル動作を行った際の高抵抗状態(OFF状態)及び低抵抗状態(ON状態)の抵抗値の変化をまとめたものを図4に示す。横軸に動作サイクル数と縦軸にそのときの高抵抗状態と低抵抗状態の抵抗値をプロットしたものである。100回の抵抗変化においてほぼ同一の10Ω台(低抵抗状態、ON状態)と10Ω台(高抵抗状態、OFF状態)を繰り返して動作することが分かる。したがって高抵抗状態と低抵抗状態の抵抗変化値も10倍以上あり、スイッチングも良好である。 Subsequently, changes in resistance values in the high resistance state (OFF state) and the low resistance state (ON state) when 100 cycles of operation are performed on the element of the aluminum-added aluminum oxide film having the upper metal electrode of 56 μm square are summarized. This is shown in FIG. The number of operation cycles is plotted on the horizontal axis, and the resistance values in the high resistance state and low resistance state at that time are plotted on the vertical axis. It can be seen that in the resistance change of 100 times, the same 10 1 Ω level (low resistance state, ON state) and 10 2 Ω level (high resistance state, OFF state) are repeatedly operated. Therefore, the resistance change value between the high resistance state and the low resistance state is 10 times or more, and the switching is also good.

3層構造型メモリ素子の動作電圧のバラつきを評価するために、動作サイクルを行った場合の各素子のON電圧、OFF電圧をまとめたヒストグラムを図5に示す。横軸が電圧、縦軸はその電圧で動作した素子数を示す。通常抵抗変化型メモリ素子は全く同一電圧で動作することはなく有る程度のバラつきを持って動作する。この素子間、動作間での電圧の変化、バラつきが少ないほど動作が安定し、信頼性が高いと言える。 FIG. 5 shows a histogram that summarizes the ON voltage and OFF voltage of each element when an operation cycle is performed in order to evaluate the variation in the operating voltage of the three-layer structure type memory element. The horizontal axis represents voltage, and the vertical axis represents the number of elements operating at that voltage. Normally, the resistance change memory element does not operate at the same voltage, but operates with a certain degree of variation. It can be said that the smaller the variation or variation in voltage between elements and between operations, the more stable the operation and the higher the reliability.

本素子において、ON電圧は2.0Vを中心として1.0Vから5.0Vで動作することがわかる。またOFF電圧は1.0V以下特に0.5V以下にて動作している様子が分かる。この動作は抵抗変化サイクルを連続して行った結果であり、ON/OFF電圧は重ならずに動作することからパルス状に電圧を印加することで素子を動作させることが可能となる。 In this element, it can be seen that the ON voltage operates from 1.0 V to 5.0 V centering on 2.0 V. Further, it can be seen that the OFF voltage is operating at 1.0 V or less, particularly 0.5 V or less. This operation is a result of continuous resistance change cycles. Since the ON / OFF voltages operate without overlapping, it is possible to operate the element by applying a voltage in pulses.

以上の全ての実験結果から、本素子はON/OFF電圧ともある一定領域内に集中して存在し、ONとOFFを動作電圧においても明瞭に区別することができる。更に電圧は最大5.0V以下と半導体素子の動作電圧内であることから、信頼性が高く、実用化に向く素子であるといえる。 From all the above experimental results, the present element is concentrated in a certain region for both the ON / OFF voltage, and ON and OFF can be clearly distinguished even in the operating voltage. Further, since the voltage is 5.0 V or less and within the operating voltage of the semiconductor element, it can be said that the element is highly reliable and suitable for practical use.

<実施例2>
Al/Al(20W):Al(Al DC 20W、Al RF 200W 同時蒸着膜)/Al/Al(20W):Al/Al5層構造型抵抗変化層
下部金属電極層を真空蒸着装置でリフトオフ工程を用いて、Ti20nm、Al200nmを1×10−4Pa台以下の高真空下において成膜する。アルミニウムはこの真空度以下では膜中にアルミナが混入、あるいは表面のラフネスが増大(Ra数nmから数十nmへ)し、Al表面が銀色から、銀色と白色の混合色に変化した。リフトオフ工程後、下部金属電極層上のレジスト残渣を除去するために酸素プラズマ雰囲気中(酸素流量100 cm/分、100W、3分)でアッシング処理を行う。
<Example 2>
Al 2 O 3 / Al (20 W): Al 2 O 3 (Al DC 20 W, Al 2 O 3 RF 200 W co-deposited film) / Al 2 O 3 / Al (20 W): Al 2 O 3 / Al 2 O 3 5 The lower metal electrode layer of the layer structure type resistance change layer is formed under a high vacuum of Ti 20 nm and Al 200 nm using a lift-off process with a vacuum deposition apparatus and below 1 × 10 −4 Pa level. Below this vacuum level, alumina mixed in the film or the surface roughness increased (Ra several nm to several tens of nm), and the Al surface changed from silver to a mixed color of silver and white. After the lift-off process, an ashing process is performed in an oxygen plasma atmosphere (oxygen flow rate 100 cm 3 / min, 100 W, 3 min) in order to remove the resist residue on the lower metal electrode layer.

抵抗変化層の形成にはリフトオフ工程を用いて形成した。フォトレジストOFPR800(東京応化製)とAZ5214(AZ Electronic Materials社製)の2種類を用いた2層レジスト法を用いて抵抗変化層を下部金属電極層上にのみ形成するようにしている。露光にはマスクアライナーを用いた。
抵抗変化層の成膜方法は実施例1のサンプル同様にDC/RF同時スパッタ法を用いた電荷蓄積層と層間絶縁膜層からなる。本素子においてはそれぞれ15nmを交互に成膜を行った。
リフトオフ工程後、抵抗変化層上のレジストの残渣を除去するために酸素プラズマ雰囲気中にて(酸素流量100cm/分、100W、3分)のアッシング処理を行う。
上部金属電極は実施例1と同様にフォトレジストをスピンコート法にて1.4μm塗布し、マスクアライナーを用いてフォトリソグラフィのリフトオフ工程にて200nmのAlを用いて形成する。
The resistance change layer was formed using a lift-off process. The resistance change layer is formed only on the lower metal electrode layer by using a two-layer resist method using two types of photoresists, OFPR800 (manufactured by Tokyo Ohka) and AZ5214 (manufactured by AZ Electronic Materials). A mask aligner was used for exposure.
The variable resistance layer is formed by a charge storage layer and an interlayer insulating film layer using a DC / RF simultaneous sputtering method as in the sample of the first embodiment. In this element, films were alternately formed with a thickness of 15 nm.
After the lift-off process, ashing is performed in an oxygen plasma atmosphere (oxygen flow rate 100 cm 3 / min, 100 W, 3 minutes) in order to remove the resist residue on the resistance change layer.
As in Example 1, the upper metal electrode is formed by applying a photoresist with a thickness of 1.4 μm by spin coating and using a mask aligner with 200 nm of Al in a photolithography lift-off process.

図6にこの抵抗変化素子のI−V特性を示す。素子は実施例1同様に1.0Vから3.0Vの範囲において高抵抗(OFF)状態から低抵抗(ON)状態に遷移し、−0.5V以下でOFF状態からON状態へ遷移するメモリ効果を示す。 FIG. 6 shows the IV characteristics of the variable resistance element. As in the first embodiment, the element transitions from a high resistance (OFF) state to a low resistance (ON) state in a range of 1.0 V to 3.0 V, and transitions from the OFF state to the ON state at −0.5 V or less. Indicates.

図7はこの素子のON/OFFサイクルでの抵抗の変化を図8はそのときの電圧のヒストグラムを示す。100サイクル中、ON状態は全て10Ω前後の値を、OFF状態はkΩ台の抵抗値を示す。抵抗変化値も10倍以上有り、スイッチング特性も良好である。またそのときの電圧の分布もON電圧が1.5Vから2.0Vを中心に正規分布をしており、最大値は4.0Vとなる。またOFF側は−0.5V以下に集中しており、電圧分布も均一であることから周辺回路形成が容易となる。   FIG. 7 shows a change in resistance in the ON / OFF cycle of this element, and FIG. 8 shows a histogram of voltage at that time. During 100 cycles, the ON state shows a value around 10Ω, and the OFF state shows a resistance value in the kΩ range. The resistance change value is 10 times or more, and the switching characteristics are also good. The voltage distribution at that time is also a normal distribution centering on the ON voltage from 1.5V to 2.0V, and the maximum value is 4.0V. Further, since the OFF side is concentrated to −0.5 V or less and the voltage distribution is uniform, it is easy to form a peripheral circuit.

またこの素子は一般的なフォトリソグラフィ法によりプロセスを開発しており、電子線リソグラフィ、レーザリソグラフィを含む、ごく一般的な半導体製造プロセスにおいて、既存の半導体素子上(MOSデバイス)に本素子を形成することが可能であることが推測できる。   In addition, this element has been developed by a general photolithography method, and this element is formed on an existing semiconductor element (MOS device) in a very general semiconductor manufacturing process including electron beam lithography and laser lithography. You can guess that it is possible.

本発明の抵抗変化型メモリ素子を使用すれば、構造が単純かつ微細化が可能なことから、パーソナルコンピュータ及び携帯電話など電子機器に搭載されているメモリの小型化が可能となる。またその駆動電圧、電流が小さいことから省エネルギーへの効果も期待ができる。またこのため充電池の容量を変更することなく端末の駆動時間を大幅に増加することが可能となる。また不揮発性の観点から、各種電子端末の動作の記憶、保持も可能となり、再起動時の駆動時間を減らすことが可能となり、ノーマリーオフコンピューティングなど省電力動作コンピュータ、モバイル端末の形成が可能となる。   If the resistance change type memory element of the present invention is used, the structure is simple and can be miniaturized. Therefore, it is possible to reduce the size of a memory mounted on an electronic device such as a personal computer or a mobile phone. In addition, since the driving voltage and current are small, it can be expected to save energy. For this reason, it becomes possible to greatly increase the driving time of the terminal without changing the capacity of the rechargeable battery. In addition, from the non-volatile point of view, it is possible to store and hold the operation of various electronic terminals, reduce the drive time at the time of restart, and form a power-saving operation computer such as normally-off computing and a mobile terminal It becomes.

更に使用元素は主にアルミ(Al)と酸素(O)であり、人体への影響は無害である。また地殻の含有量を示すクラーク数の観点からも、アルミ、酸素ともいずれもトップテンに入っており、地球上に比較的多く存在する元素である。現在開発中の新規メモリ素子、また現在使用されているメモリ素子で使用されているような白金(Pt)など貴金属やハフニウム(Hf)、ニッケル(Ni)、タンタル(Ta)やレアアース(rare earth)など希少金属を使用していないことからも、本メモリ素子は元素戦略的メモリ素子であるといえる。 Furthermore, the elements used are mainly aluminum (Al) and oxygen (O), and the influence on the human body is harmless. Also, from the viewpoint of the number of Clarke indicating the crust content, both aluminum and oxygen are in the top ten and are relatively abundant elements on the earth. New memory devices currently being developed, and precious metals such as platinum (Pt), hafnium (Hf), nickel (Ni), tantalum (Ta) and rare earth (rare earth) that are used in memory devices currently in use From the fact that no rare metals are used, it can be said that this memory element is an elemental strategic memory element.

1 上部金属電極
2 電荷蓄積層
3 下部金属電極層
4 密着層
5 シリコン酸化物SiO2層
6 基板
7 アルミニウム酸化物層
8 抵抗変化型メモリ素子
DESCRIPTION OF SYMBOLS 1 Upper metal electrode 2 Charge storage layer 3 Lower metal electrode layer 4 Adhesion layer 5 Silicon oxide SiO2 layer 6 Substrate 7 Aluminum oxide layer 8 Resistance change type memory element

Claims (4)

上部金属電極/アルミニウム酸化物層(抵抗変化層)/下部金属電極層からなる抵抗変化型メモリ素子であって、抵抗変化層は、酸素欠損を有し、かつ導電性物質が添加されたアルミニウム酸化物層からなる電荷蓄積層と、前記電荷蓄積層を上下に挟んで配置された酸素欠損型アルミニウム酸化物層の2種類のアルミニウム酸化物層により構成される構造を有することを特徴とする抵抗変化型メモリ素子。 A resistance change type memory device comprising an upper metal electrode / aluminum oxide layer (resistance change layer) / lower metal electrode layer, wherein the resistance change layer has an oxygen deficiency and is doped with aluminum oxide to which a conductive substance is added. A resistance change characterized by having a structure composed of two types of aluminum oxide layers, a charge storage layer made of a physical layer and an oxygen-deficient aluminum oxide layer disposed so as to sandwich the charge storage layer vertically Type memory device. 請求項1に記載の酸素欠損を有するアルミニウム酸化物層の酸素欠損AlOxの組成範囲がx<1.5であることを特徴とする抵抗変化型メモリ素子。 2. The resistance change type memory element according to claim 1, wherein the composition range of oxygen deficient AlOx in the aluminum oxide layer having oxygen deficiency is x <1.5. 請求項1に記載の抵抗変化層中の電荷蓄積層の層数Nが1以上100以下の数値の範囲であることを特徴とする抵抗変化型メモリ素子。 2. The resistance change type memory element according to claim 1, wherein the number N of charge storage layers in the resistance change layer is in the range of 1 to 100. 請求項1に記載の導電性物質が、金属及び半導体、又は、金属及び半導体の酸化物あるいは窒化物であることを特徴とする抵抗変化型メモリ素子。

The resistance change type memory device according to claim 1, wherein the conductive material is a metal and a semiconductor, or an oxide or a nitride of a metal and a semiconductor.

JP2012066523A 2012-03-23 2012-03-23 Resistance change type memory device and manufacturing method thereof Expired - Fee Related JP5939482B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012066523A JP5939482B2 (en) 2012-03-23 2012-03-23 Resistance change type memory device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012066523A JP5939482B2 (en) 2012-03-23 2012-03-23 Resistance change type memory device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2013197561A true JP2013197561A (en) 2013-09-30
JP5939482B2 JP5939482B2 (en) 2016-06-22

Family

ID=49396088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012066523A Expired - Fee Related JP5939482B2 (en) 2012-03-23 2012-03-23 Resistance change type memory device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5939482B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3654378A4 (en) * 2018-09-19 2020-05-20 Shenzhen Goodix Technology Co., Ltd. Memristor electrode and method for manufacturing same, memristor, and resistive random access memory
WO2020145253A1 (en) * 2019-01-08 2020-07-16 日本電気株式会社 Switching element and method for manufacturing same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135752A (en) * 2006-11-28 2008-06-12 Samsung Electronics Co Ltd Resistive memory element containing dopant, and method for manufacturing the same
JP2009141225A (en) * 2007-12-07 2009-06-25 Sharp Corp Variable resistive element, method for manufacturing variable resistive element, nonvolatile semiconductor storage device
JP2009218411A (en) * 2008-03-11 2009-09-24 Fujitsu Ltd Resistance storage element, and method for manufacturing the same
US20100243983A1 (en) * 2009-03-31 2010-09-30 Tony Chiang Controlled localized defect paths for resistive memories
JP2010534941A (en) * 2007-07-25 2010-11-11 インターモレキュラー, インコーポレイテッド Multi-state non-volatile memory device
JP2011066285A (en) * 2009-09-18 2011-03-31 Toshiba Corp Nonvolatile memory element and nonvolatile memory device
JP2011204785A (en) * 2010-03-24 2011-10-13 Toshiba Corp Nonvolatile memory device
WO2011161936A1 (en) * 2010-06-21 2011-12-29 パナソニック株式会社 Method for manufacturing variable resistance element

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135752A (en) * 2006-11-28 2008-06-12 Samsung Electronics Co Ltd Resistive memory element containing dopant, and method for manufacturing the same
JP2010534941A (en) * 2007-07-25 2010-11-11 インターモレキュラー, インコーポレイテッド Multi-state non-volatile memory device
JP2009141225A (en) * 2007-12-07 2009-06-25 Sharp Corp Variable resistive element, method for manufacturing variable resistive element, nonvolatile semiconductor storage device
JP2009218411A (en) * 2008-03-11 2009-09-24 Fujitsu Ltd Resistance storage element, and method for manufacturing the same
US20100243983A1 (en) * 2009-03-31 2010-09-30 Tony Chiang Controlled localized defect paths for resistive memories
JP2011066285A (en) * 2009-09-18 2011-03-31 Toshiba Corp Nonvolatile memory element and nonvolatile memory device
JP2011204785A (en) * 2010-03-24 2011-10-13 Toshiba Corp Nonvolatile memory device
WO2011161936A1 (en) * 2010-06-21 2011-12-29 パナソニック株式会社 Method for manufacturing variable resistance element

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3654378A4 (en) * 2018-09-19 2020-05-20 Shenzhen Goodix Technology Co., Ltd. Memristor electrode and method for manufacturing same, memristor, and resistive random access memory
CN111279499A (en) * 2018-09-19 2020-06-12 深圳市汇顶科技股份有限公司 Memristor electrode, preparation method thereof, memristor and resistive random access memory
WO2020145253A1 (en) * 2019-01-08 2020-07-16 日本電気株式会社 Switching element and method for manufacturing same

Also Published As

Publication number Publication date
JP5939482B2 (en) 2016-06-22

Similar Documents

Publication Publication Date Title
KR100672274B1 (en) Rram memory cell electrodes
KR101052875B1 (en) Method of manufacturing resistive RAM device
US9214628B2 (en) Nonvolatile memory element, nonvolatile memory device, and manufacturing method for the same
TWI402980B (en) Resistive memory structure with buffer layer
US10312439B2 (en) Manufacturing method for a nonvolatile resistive switching memory device
US7977153B2 (en) Methods for forming resistive-switching metal oxides for nonvolatile memory elements
US10134983B2 (en) Nonvolatile resistive switching memory device and manufacturing method thereof
US9525133B2 (en) Resistive random access memory with high uniformity and low power consumption and method for fabricating the same
US20110177666A1 (en) Method of manufacturing semiconductor memory
WO2014112365A1 (en) Switching element, and method for manufacturing semiconductor switching device
JP2012023374A (en) Two-terminal resistance switching device structure and manufacturing method thereof
US20130270510A1 (en) Nonvolatile semiconductor memory element, nonvolatile semiconductor memory device, and method for manufacturing nonvolatile semiconductor memory device
JP2017055082A (en) Manufacturing method for nonvolatile storage device
US20140264225A1 (en) Resistance-variable memory device
KR20130126325A (en) Resistance variable memory device and method for fabricating the same
WO2013009316A1 (en) Memristors having mixed oxide phases
KR101842759B1 (en) Resistive memory device having a multi-resistive switching layer and manufacturing method thereof
CN102708919B (en) Resistive random access memory and manufacturing method thereof
JP5939482B2 (en) Resistance change type memory device and manufacturing method thereof
JP5874905B2 (en) Method of manufacturing an alumina resistance change memory element
JPWO2016203751A1 (en) Rectifying element, switching element, and method of manufacturing rectifying element
CN103633243A (en) Preparation method of resistor type memory
JP2010040728A (en) Semiconductor device and its manufacturing method
CN115148902A (en) Memristor with laminated structure and preparation method thereof
US10615339B2 (en) Variable resistance element and method for fabricating the variable resistance element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160506

R150 Certificate of patent or registration of utility model

Ref document number: 5939482

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees