CN115148902A - 一种具有叠层结构忆阻器及其制备方法 - Google Patents

一种具有叠层结构忆阻器及其制备方法 Download PDF

Info

Publication number
CN115148902A
CN115148902A CN202210832007.4A CN202210832007A CN115148902A CN 115148902 A CN115148902 A CN 115148902A CN 202210832007 A CN202210832007 A CN 202210832007A CN 115148902 A CN115148902 A CN 115148902A
Authority
CN
China
Prior art keywords
oxide layer
layer
electrode
memristor
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210832007.4A
Other languages
English (en)
Inventor
李祎
任升广
缪向水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN202210832007.4A priority Critical patent/CN115148902A/zh
Publication of CN115148902A publication Critical patent/CN115148902A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)

Abstract

本发明公开了一种具有叠层结构忆阻器及其制备方法，属于微电子器件领域。包括：第一电极、阻变层和第二电极；阻变层设置在第一电极和第二电极之间，为第一氧化物层/第二氧化物层/第一氧化物层/…第二氧化物层/第一氧化物层，即A(BA)n型，且n为不小于2的正整数。本发明通过采用同一材料体系的A(BA)n型叠层结构忆阻器，减小了多层阻变层之间的界面势垒效应，明确和增强了氧空位内建势场的方向和场强，有效地促使外加电场的不均匀分布，更好地实现外部施加电场分布局域化，进而更精准地控制导电细丝形成和断裂的区域，有效地解决现有忆阻器一致性差、耐久度低、阻态保持能力差、大初始化电压等问题。

Description

一种具有叠层结构忆阻器及其制备方法
技术领域
本发明属于微电子器件领域，更具体地，涉及一种具有叠层结构忆阻器及其制备方法。
背景技术
阻变存储器，又称忆阻器，作为一种新兴的存储器件，以其结构和工艺简单、操作简便、高密度、低功耗、高速、与CMOS工艺兼容等优势，成为后摩尔时代新型存储器的有利竞争者之一。
忆阻器以阻变材料为基底，如常用的过渡金属氧化物等，可通过对其施加适用于CMOS集成电路的操作电压，来使位于上下电极间的阻变材料形成和熔断导电细丝。在过渡金属氧化物阻变材料中，氧空位导电细丝区域具有比非导电细丝区域更低的阻值。因此，器件可以在外加电压的条件下，在高电阻状态和低电阻状态之间来回切换。
通常情况下，具备单层过渡金属氧化物阻变材料的忆阻器，在进行操作前需要一个大电压进行电初始化，从而使得阻变材料软击穿形成较粗的氧空位导电细丝，接着在电极两端施加负向操作电压，熔断此较粗的氧空位导电细丝，随后施加正向操作电压会形成较细的氧空位导电细丝。上述过程中的大电压电初始化过程会导致外围驱动电路设计复杂化，并且很可能会造成器件失效及良率下降。另一方面，导电细丝的形成位置、数量、形状、粗细都是随机的、不可控的，这会严重影响器件性能的一致性。
现有的多层结构忆阻器中，多个金属氧化层的结构为AB、(AB)n、(ABC)n(参见专利CN105264682B)、ABA型(参见专利CN103311433A、US8749023B2)。
然而，现有的多层结构忆阻器存在以下缺陷和不足：1)AB、(AB)n、(ABC)n型忆阻器的各层阻变材料通常非同一种材料体系，首先这会增加阻变层内各层阻变材料之间的界面势垒效应，加大载流子迁移的随机性，对器件的阻变特性产生较大的影响；其次这几类结构内建势场的方向性不够明确，并不能很好的精准控制导电细丝的形成和断裂，仍然存在一定的随机性。2)ABA型忆阻器阻变层的层数较少，阻变层内部的内建势场不够强，很难实现氧空位导电细丝的精准局域化，不能很好地减弱导电细丝的随机演变。
因此，有必要提供一种具有同质材料的A(BA)n型复合叠层结构的忆阻器，来实现对阻变层内导电细丝形成和断裂的精准控制，大大减弱导电细丝的随机演变，有效地解决了现有忆阻器一致性差、耐久度低、阻态保持能力差、大初始化电压等问题。
发明内容
针对现有技术的缺陷，本发明的目的在于提供一种具有叠层结构忆阻器及其制备方法，旨在解决忆阻器一致性差、耐久度低、阻态保持能力差、大初始化电压等问题。
为实现上述目的，第一方面，本发明提供了一种具有叠层结构忆阻器，包括：
第一电极、阻变层和第二电极；
所述阻变层设置在第一电极和第二电极之间；
所述阻变层为第一氧化物层/第二氧化物层/第一氧化物层/…第二氧化物层/第一氧化物层，即A(BA)n型，且n为不小于2的正整数。
优选地，第一氧化物层和第二氧化物层材料体系相同，为一元金属氧化物或者二元金属氧化物中的一种或者多种。
需要说明的是，本发明采用同一材料体系的多层阻变材料，可以大大减小多层阻变层之间的界面势垒效应，减弱因界面势垒效应而导致的载流子的随机迁移现象，有利于忆阻器一致性、耐久度和阻态保持能力的提升。
优选地，第一氧化物层和第二氧化物层的阻变材料相同。
优选地，第一氧化物层的固定氧空位浓度值或最低氧空位浓度值大于第二氧化物层的固定氧空位浓度值或最高氧空位浓度值。
需要说明的是，不同氧空位浓度氧化物层的叠层结构，能够有效地促使外加电场的不均匀分布，使得器件的初始化电压大为降低，避免大初始化电压对器件造成的不可逆性损害。
优选地，第一氧化物层的厚度不超过50纳米，第二氧化物层的厚度不超过100纳米，阻变层的总厚度不超过500纳米。
优选地，忆阻器还包括：硅基衬底和隔离层；硅基衬底设置在第一电极下方；隔离层，用于对阻变层进行保护以及对相邻器件单元进行隔离。
为实现上述目的，第二方面，本发明提供了一种具有叠层结构忆阻器的制备方法，包括：
S1、衬底准备；
S2、在衬底上图形化第一电极；
S3、沉积第一电极；
S4、在第一电极上沉积隔离层；
S5、选择性刻蚀第一电极上预设区域的隔离层，直至完全暴露出第一电极图形；
S6、在第一电极上沉积第一氧化物层；
S7、在第一氧化物上沉积第二氧化物层；
S8、在第二氧化物层上沉积第一氧化物层；
S9、重复步骤S7和S8，在第一氧化物层上交替沉积第二氧化物层和第一氧化物层，直至形成A(BA)n型叠层结构，n为不小于2的正整数；
S10、图形化第二电极；
S11、沉积第二电极。
优选地，第一氧化物层和第二氧化物层的制备工艺一致或者不一致，且一致时采用不同的工艺参数，以得到不同的氧空位浓度。
需要说明的是，利用不同薄膜制备工艺沉积同种阻变材料，大大减小多层阻变层内部的界面效应，可以改善忆阻器一致性差、耐久度低、阻态保持能力差等问题。
优选地，第一氧化物层和第二氧化物层的制备工艺为以下任一种：溅射、原子层沉积、蒸发、脉冲激光沉积、热氧化法或者化学气相沉积。
优选地，隔离层采用化学气相沉积、原子层沉积、脉冲激光沉积或者热氧化法中的任一种方法沉积。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，具有以下有益效果：
本发明提出一种A(BA)n型叠层结构忆阻器，第一、每个最小的重复单元为ABA型，形成由相邻的两层A指向中间层B的氧空位内建势场，方向性明确，促进氧空位导电细丝的有序演变，有利于忆阻器一致性、耐久度和阻态保持能力的提升；第二、采用n≥2的多层叠层结构，可以有效增强阻变层内部的内建氧空位势场，更好地局域化氧空位导电细丝的形成和断裂，仍然有利于忆阻器一致性、耐久度和阻态保持能力的提升；第三、初始状态下，阻变层整体的氧空位分布区域较大，可以有效降低初始化电压，采用不同氧空位浓度氧化物层的叠层结构，能够有效地促使外加电场的不均匀分布，避免大初始化电压对器件造成的不可逆性损害。综上所述，在不增加叠层复杂度的情况下，本发明提出的叠层忆阻器可以更好地实现外部施加电场分布局域化，进而更精准地控制导电细丝形成和断裂的区域，有效地解决了现有忆阻器一致性差、耐久度低、阻态保持能力差、大初始化电压等问题。
附图说明
图1为本发明实施例提供的具有A(BA)n叠层结构的忆阻器的结构示意图。
图2为本发明实施例提供的具有A(BA)2叠层结构的忆阻器在初始状态下的结构原理图。
图3为本发明实施例提供的具有A(BA)2叠层结构的忆阻器在正向操作偏压下的结构原理图。
图4为本发明实施例提供的具有A(BA)2叠层结构的忆阻器在负向操作偏压下的结构原理图。
图5为本发明实施例提供的具有A(BA)n叠层结构的忆阻器的制备工艺流程示意图。
在所有附图中，相同的附图标记用来表示相同的元件或结构，其中：
101：硅基衬底；102：第一电极；103：隔离层；104：第一氧化物层；105：第二氧化物层；106：第二电极；小圆圈表示氧空位。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
图1为本发明实施例提供的具有A(BA)n叠层结构的忆阻器的结构示意图。如图1所示，具有叠层结构忆阻器包括：第一电极(102)、阻变层和第二电极(106)；所述阻变层设置在第一电极和第二电极之间；所述阻变层为第一氧化物层(104)/第二氧化物层(105)/第一氧化物层/(104)…第二氧化物层(105)/第一氧化物层(104)，即A(BA)n型，且n为不小于2的正整数。所有的第二氧化物层均位于两层第一氧化物层之间。
优选地，第一氧化物层和第二氧化物层材料体系相同，为一元金属氧化物或者二元金属氧化物中的一种或者多种。例如，氧化铪、氧化铝、氧化钽、氧化钛、氧化钨、氧化锌、氧化锆、氧化钼、氧化铜、氧化铁、氧化镁、锂钽氧、锂铁氧、锂硅氧等等。
优选地，第一氧化物层和第二氧化物层的阻变材料相同。
优选地，第一氧化物层的固定氧空位浓度值或最低氧空位浓度值大于第二氧化物层的固定氧空位浓度值或最高氧空位浓度值。
第一氧化物层和第二氧化物层的氧空位浓度均可以为固定值或者非固定值，第一氧化物层和第二氧化物层的氧空位浓度并不相同，并且第一氧化物层的最低氧空位浓度值(或固定氧空位浓度值)大于第二氧化物层的最高氧空位浓度值(或固定氧空位浓度值)。
在一个可选的示例中，所述第一氧化物层的化学式为HfOx，所述第二氧化物层的化学式为HfOy，其中，0＜x＜y≤2。
在一个可选的示例中，所述第一氧化物层的化学式为AlOx，所述第二氧化物层的化学式为AlOy，其中，0＜x＜y≤1.5。
优选地，第一氧化物层的厚度不超过50纳米，第二氧化物层的厚度不超过100纳米，阻变层的总厚度不超过500纳米。
所述第一电极为Pt、Au、TiN、TaN、Pd、Ru、Ir、W、Al、Hf、Ti、Ta、V、Cr、Fe、Co、Ni、Cu、Zn、Nb、Zr、TiW、Si单质以及其他金属化合物中的一种，厚度为10纳米至1000纳米。
所述第二电极为Pt、Au、TiN、TaN、Pd、Ru、Ir、W、Al、Hf、Ti、Ta、V、Cr、Fe、Co、Ni、Cu、Zn、Nb、Zr、TiW、Si单质以及其他金属化合物中的一种，厚度为10纳米至1000纳米。
第一电极和第二电极可以是同种材料，也可以是具有功函数差值的不同种材料。
优选地，忆阻器还包括：硅基衬底(101)和隔离层(103)；硅基衬底设置在第一电极下方；隔离层，用于对阻变层进行保护以及对相邻器件单元进行隔离，避免功能层直接暴露在空气中以及在操作过程中器件之间的相互影响。
所述硅基衬底，可以为Si单质、SiO2、Si3N4、Si和SiO2叠层、Si和Si3N4叠层、Si和SiO2和Si3N4叠层、ITO、柔性衬底材料中的一种。
所述隔离层材料为氧化硅、氮化硅、氮氧化硅、氧化铝、氧化铪、氮化铝或者其他高介电常数的材料中的一种，厚度为10纳米至1000纳米。
所述具有叠层结构忆阻器的工作原理如下：
(1)初始状态下，所述具有叠层结构的忆阻器处于高阻值状态。
(2)对第一或者第二电极施加正向偏压后，首先压降主要分配在初始阻值更高的第二氧化物层，与第二氧化物层相邻的上下两层第一氧化物层的氧空位进入第二氧化物层并在第二氧化物层形成第一导电细丝；此时第二氧化物层的阻值变低，压降重新分配，并诱导第一氧化物层形成第二导电细丝；所述第一导电细丝和第二导电细丝组成完整导电细丝连接第一和第二电极，使得所述忆阻器由高阻值状态转变为低阻值状态。
(3)向第一或者第二电极施加负向偏压后，尽管第一氧化物层和第二氧化物层中均形成了导电细丝，但是由于第一氧化物层中的初始氧空位浓度大于第二氧化物层中的初始氧空位浓度，在形成导电细丝后，第一氧化物层的阻值还是低于第二氧化物层。因此，此时的压降还是会首先落在第二氧化物层，导致第一导电细丝熔断，使得所述忆阻器由低阻值状态转变为高阻值状态。
本发明提供的具有叠层结构的忆阻器特征尺寸为10纳米至1000微米，可以很好地适应器件特征尺寸微缩工艺，如选择性刻蚀通孔结构、选择性刻蚀侧壁结构等。很好地适应高密度集成工艺，如传统的二维或者三维的交叉杆结构、二维或者三维的侧壁堆叠垂直结构等。
图2为本发明实施例提供的具有A(BA)2叠层结构的忆阻器在初始状态下的结构原理图。如图2所示，第一氧化物层具有较高氧空位浓度，第二氧化物层具有较低氧空位浓度，此时叠层阻变层中存在由第一氧化物层到第二氧化物层的内建氧空位势场，氧空位更容易从位于第二氧化物层上下两侧的第一氧化物层向中间的第二氧化物层迁移。
图3为本发明实施例提供的具有A(BA)2叠层结构的忆阻器在正向操作偏压下的结构原理图。如图3所示，在外加正向偏压的条件下，氧空位由具有较高氧空位浓度的第一氧化物层向具有较低氧空位浓度的第二氧化物层迁移；同时，由于第二氧化物层具有更少的空位缺陷，阻值更高，压降主要落在第二氧化物层，因此将率先在第二氧化物层内形成第一导电细丝；此时第二氧化物层的阻值变低，压降重新分配，并诱导第一氧化物层形成第二导电细丝；所有的第一导电细丝和第二导电细丝组成完整导电细丝连接第一和第二电极，使得所述忆阻器由高阻值状态转变为低阻值状态。
图4为本发明实施例提供的具有A(BA)2叠层结构的忆阻器在负向操作偏压下的结构原理图。如图4所示，在外加负向偏压条件下，尽管第一氧化物层和第二氧化物层中均形成了导电细丝，但是由于第一氧化物层中的初始氧空位浓度大于第二氧化物层中的初始氧空位浓度，在形成导电细丝后，第一氧化物层的阻值还是低于第二氧化物层。因此，此时的压降还是会首先落在第二氧化物层，导致第一导电细丝熔断，第二氧化物层阻值呈指数级增加，使得所述忆阻器由低阻值状态转变为高阻值状态，并且压降会持续落在第二氧化物层上，第一氧化物层内的第二导电细丝基本不受到负向偏压的影响。
更进一步地，通过本发明提供的这种叠层结构的设计，可以形成高方向性、大场强的内建氧空位势场，致使外加电场分布有序化，控制导电细丝形成和断裂区域的局域化，实现了对导电细丝形成和断裂区域的精准控制，抑制了循环擦写过程中导电细丝的随机生长，可以有效改善传统忆阻器具备的一致性差、耐久性低、阻态保持能力差、大初始化电压等问题。
更进一步地，本发明实施例提供的叠层阻变层为对称结构，因此外加偏压即可以施加在第一电极上也可以施加在第二电极上。
图5为本发明实施例提供的具有A(BA)n叠层结构的忆阻器的制备工艺流程示意图。如图5所示，该制备方法，包括：
S1、衬底准备；
S2、在衬底上图形化第一电极；
S3、沉积第一电极；
S4、在第一电极上沉积隔离层；
S5、选择性刻蚀第一电极上预设区域的隔离层，直至完全暴露出第一电极图形；
S6、在第一电极上沉积第一氧化物层；
S7、在第一氧化物上沉积第二氧化物层；
S8、在第二氧化物层上沉积第一氧化物层；
S9、重复步骤S7和S8，在第一氧化物层上交替沉积第二氧化物层和第一氧化物层，直至形成A(BA)n型叠层结构，n为不小于2的正整数；
S10、图形化第二电极；
S11、沉积第二电极。
优选地，第一氧化物层和第二氧化物层的制备工艺一致或者不一致，且一致时采用不同的工艺参数，例如，气体氛围、温度、功率、真空度等等，以得到不同的氧空位浓度，以得到不同的氧空位浓度。
优选地，第一氧化物层和第二氧化物层的制备工艺为以下任一种：溅射、原子层沉积、蒸发、脉冲激光沉积、热氧化法或者化学气相沉积。
优选地，隔离层采用化学气相沉积、原子层沉积、脉冲激光沉积或者热氧化法中的任一种方法沉积。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种具有叠层结构忆阻器，其特征在于，包括：
第一电极、阻变层和第二电极；
所述阻变层设置在第一电极和第二电极之间；
所述阻变层为第一氧化物层/第二氧化物层/第一氧化物层/…第二氧化物层/第一氧化物层，即A(BA)n型，且n为不小于2的正整数。
2.如权利要求1所述的忆阻器，其特征在于，第一氧化物层和第二氧化物层材料体系相同，为一元金属氧化物或者二元金属氧化物中的一种或者多种。
3.如权利要求2所述的忆阻器，其特征在于，第一氧化物层和第二氧化物层的阻变材料相同。
4.如权利要求3所述的忆阻器，其特征在于，第一氧化物层的固定氧空位浓度值或最低氧空位浓度值大于第二氧化物层的固定氧空位浓度值或最高氧空位浓度值。
5.如权利要求1所述的忆阻器，其特征在于，第一氧化物层的厚度不超过50纳米，第二氧化物层的厚度不超过100纳米，阻变层的总厚度不超过500纳米。
6.如权利要求1至5任一项所述的忆阻器，其特征在于，忆阻器还包括：硅基衬底和隔离层；硅基衬底设置在第一电极下方；隔离层，用于对阻变层进行保护以及对相邻器件单元进行隔离。
7.一种具有叠层结构忆阻器的制备方法，其特征在于，包括：
S1、衬底准备；
S2、在衬底上图形化第一电极；
S3、沉积第一电极；
S4、在第一电极上沉积隔离层；
S5、选择性刻蚀第一电极上预设区域的隔离层，直至完全暴露出第一电极图形；
S6、在第一电极上沉积第一氧化物层；
S7、在第一氧化物上沉积第二氧化物层；
S8、在第二氧化物层上沉积第一氧化物层；
S9、重复步骤S7和S8，在第一氧化物层上交替沉积第二氧化物层和第一氧化物层，直至形成A(BA)n型叠层结构，n为不小于2的正整数；
S10、图形化第二电极；
S11、沉积第二电极。
8.如权利要求7所述的方法，其特征在于，第一氧化物层和第二氧化物层的制备工艺一致或者不一致，且一致时采用不同的工艺参数，以得到不同的氧空位浓度。
9.权利要求7所述的方法，其特征在于，第一氧化物层和第二氧化物层的制备工艺为以下任一种：溅射、原子层沉积、蒸发、脉冲激光沉积、热氧化法或者化学气相沉积。
10.如权利要求7至9任一项所述的方法，其特征在于，隔离层采用化学气相沉积、原子层沉积、脉冲激光沉积或者热氧化法中的任一种方法沉积。
CN202210832007.4A 2022-07-15 2022-07-15 一种具有叠层结构忆阻器及其制备方法 Pending CN115148902A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210832007.4A CN115148902A (zh) 2022-07-15 2022-07-15 一种具有叠层结构忆阻器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210832007.4A CN115148902A (zh) 2022-07-15 2022-07-15 一种具有叠层结构忆阻器及其制备方法

Publications (1)

Publication Number Publication Date
CN115148902A true CN115148902A (zh) 2022-10-04

Family

ID=83413071

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210832007.4A Pending CN115148902A (zh) 2022-07-15 2022-07-15 一种具有叠层结构忆阻器及其制备方法

Country Status (1)

Country Link
CN (1) CN115148902A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117529222A (zh) * 2023-12-29 2024-02-06 华中科技大学 一种导电丝形成区域可控的拓扑相变忆阻器及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117529222A (zh) * 2023-12-29 2024-02-06 华中科技大学 一种导电丝形成区域可控的拓扑相变忆阻器及其制备方法
CN117529222B (zh) * 2023-12-29 2024-03-22 华中科技大学 一种导电丝形成区域可控的拓扑相变忆阻器及其制备方法

Similar Documents

Publication Publication Date Title
JP4688979B2 (ja) 抵抗変化型素子および抵抗変化型記憶装置
CN105990519B (zh) 非挥发性阻变存储器件及其制备方法
JP5783961B2 (ja) 不揮発性記憶装置
KR101052875B1 (ko) 저항성 램 소자의 제조방법
US8871561B2 (en) Variable resistance nonvolatile storage device and method for manufacturing the same
CN103907192A (zh) 具有合金化电极的电阻切换器件及其形成方法
US11659779B2 (en) Memory cell and method of forming the same
US20130168628A1 (en) Variable resistance memory device and method for fabricating the same
US8945949B2 (en) Method for fabricating variable resistance memory device
CN115207026A (zh) 一种含有纳米晶团簇的阻变存储器及其制备方法
CN115148902A (zh) 一种具有叠层结构忆阻器及其制备方法
KR20130126325A (ko) 가변 저항 메모리 장치 및 그 제조 방법
CN111584711A (zh) 一种rram器件及形成rram器件的方法
US20230422638A1 (en) Method of fabricating resistive random access memory cell
CN112467030B (zh) 一种半导体器件及其制造方法
CN112018234B (zh) 半导体器件和半导体器件的制造方法
US11145811B2 (en) Resistive memory with core and shell oxides and interface dipoles
US10505112B1 (en) CMOS compatible non-filamentary resistive memory stack
US11778932B2 (en) Resistive random access memory and manufacturing method thereof
US11127782B2 (en) Magnetic memory array incorporating selectors and method for manufacturing the same
CN111403599B (zh) 一种半导体结构及其制备方法
JP5939482B2 (ja) 抵抗変化型メモリ素子およびその製造方法
US9276205B2 (en) Storage device
CN115643787A (zh) 电阻式随机存取存储器装置及其制造方法
TW202228133A (zh) 電阻式隨機存取記憶體及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination