JP2013197258A5

JP2013197258A5 -

Info

Publication number: JP2013197258A5
Application number: JP2012061846A
Authority: JP
Filing date: 2012-03-19
Publication date: 2015-03-05

Description

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。回路基板であって、ビアおよびパターン配線が形成された配線基板と、前記配線基板の所定面上に積層して配置され、前記配線基板と半導体素子とを接合するとともに、無機系材料を主成分とする接合層と、前記半導体素子と前記配線基板とを導通する導電接合部と、を備え、前記接合層は、前記ビアに対応する位置に形成された少なくとも一つの貫通孔と、前記貫通孔と連通し、前記配線基板が積層される面とは異なる面側に形成され、前記半導体素子を配置するための開口部と、を有し、前記導電接合部は、前記貫通孔内に配置され、前記半導体素子が前記開口部内に配置されたときに、前記開口部の深さが、前記開口部の天面と前記半導体素子の底面との間の距離より大きいことを特徴とする、回路基板。そのほか、本発明は、以下の形態又は適用例として実現することが可能である。

Claims

回路基板であって、
ビアおよびパターン配線が形成された配線基板と、
前記配線基板の所定面上に積層して配置され、前記配線基板と半導体素子とを接合するとともに、無機系材料を主成分とする接合層と、
前記半導体素子と前記配線基板とを導通する導電接合部と、を備え、
前記接合層は、
前記ビアに対応する位置に形成された少なくとも一つの貫通孔と、
前記貫通孔と連通し、前記配線基板が積層される面とは異なる面側に形成され、前記半導体素子を配置するための開口部と、を有し、
前記導電接合部は、前記貫通孔内に配置され、
前記半導体素子が前記開口部内に配置されたときに、前記開口部の深さが、前記開口部の天面と前記半導体素子の底面との間の距離より大きいことを特徴とする、回路基板。
請求項１記載の回路基板であって、
前記貫通孔は、前記導電接合部の体積と、前記半導体素子の前記電極部の体積との積算体積以上の容積を有するように形成されており、
前記開口部の深さは、前記半導体素子の筐体の厚みより大きいことを特徴とする、
回路基板。
請求項１または請求項２記載の回路基板であって、
前記開口部の深さと、前記開口部の天面と前記半導体素子の底面との間の距離と、の差分に対応する前記接合層の余剰部分の体積は、前記半導体素子と前記開口部との間に形成される空隙の容積以上となるように形成されている、
回路基板。
請求項１または請求項２記載の回路基板であって、
前記開口部は、テーパ状に形成されている、
回路基板。
請求項１または請求項２記載の回路基板であって、
前記開口部の内壁は、前記積層の方向に沿った平面状に形成されている、
回路基板。
半導体モジュールの製造方法であって、
ビアとパターン配線が形成された第１の配線基板および第２の配線基板を製造する工程と、
無機系材料を主成分とする接合層を前記第１の配線基板の所定面上に積層して配置する工程と、
前記接合層に、
前記ビアに対応する位置に少なくとも一つの貫通孔を形成すること、および、
天面を有するとともに、前記貫通孔と連通し、半導体素子が配置されたときに、前記天面と前記半導体素子の底面との間の距離より大きな深さを有する開口部を前記第１の配線基板が配置されている第１の面とは異なる面側に形成すること、を含む工程と、
前記貫通孔内に、前記半導体素子の電極部と前記第１の配線基板とを導通するための導電接合部を形成する工程と、
前記導電接合部と、前記半導体素子の前記電極部とが導通可能となるように、前記開口部内に前記半導体素子を接合する工程と、
前記第２の配線基板を、前記接合層の前記第１の面とは反対側の第２の面上に配置する工程と、
前記第１の配線基板、前記第２の配線基板、前記接合層および前記半導体素子を、加熱圧着し、前記第１の配線基板と前記接合層、および、前記接合層と前記第２の配線基板を拡散接合する工程と、を備える半導体モジュールの製造方法。
請求項６記載の半導体モジュールの製造方法であって、
前記貫通孔は、前記導電接合部の体積と、前記半導体素子の前記電極部の体積との積算体積以上の容積を有するように形成され、
前記開口部は、前記半導体素子の筐体の厚みより大きい深さを有するように形成される、
半導体モジュールの製造方法。
請求項６または請求項７記載の半導体モジュールの製造方法であって、
前記開口部の深さと、前記開口部の天面と前記半導体素子の底面との間の距離と、の差分に対応する前記接合層の余剰部分の体積は、前記半導体素子と前記開口部との間に形成される空隙の容積以上となるように形成する、
半導体モジュールの製造方法。
請求項６ないし請求項８記載の半導体モジュールの製造方法であって、
前記開口部は、テーパ状に形成される、
半導体モジュールの製造方法。
請求項６ないし請求項８記載の半導体モジュールの製造方法であって、
前記開口部の内壁は、前記積層の方向に沿った平面状に形成される、
半導体モジュールの製造方法。