JP2013187779A - ルックアップテーブル回路 - Google Patents
ルックアップテーブル回路 Download PDFInfo
- Publication number
- JP2013187779A JP2013187779A JP2012052286A JP2012052286A JP2013187779A JP 2013187779 A JP2013187779 A JP 2013187779A JP 2012052286 A JP2012052286 A JP 2012052286A JP 2012052286 A JP2012052286 A JP 2012052286A JP 2013187779 A JP2013187779 A JP 2013187779A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- switch
- input
- power
- lut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】 本発明の実施形態に係るルックアップテーブル回路は、2i個のメモリを有し、i個の入力信号が入力されると、この入力信号に応じて2i個のメモリの内の1つに格納された情報を第1の出力端子に出力するルックアップテーブル回路であって、前記入力信号の1つに応じて、前記2i個のメモリの内の半分の第1のメモリ群への電源供給を遮断する第1の電源遮断スイッチと、前記2i個のメモリの内の残りの半分の第2のメモリ群への電源供給を遮断する第2の電源遮断スイッチを含む。
【選択図】 図1
Description
以下、本発明の実施形態について図面を参照して説明する。図1は本実施形態にかかるルックアップテーブル(以下、LUTと称する)の回路図である。本実施形態にかかるLUT回路は、例えばFPGAのLBに用いられる。
図5に示すように、LUTのスイッチS1〜S22は、n型MOSFETで構成しても良い。また、スイッチS1〜S22の一部がトランスファーゲートで、残りがn型MOSFETでも良い。入力信号によって出力を選択することが出来れば、どのような形態であっても良い。
図6に示すように、本実施形態のLUTは、3入力に限定されない。入力数は、2以上の任意の数であって良い。変形例1で説明したように、スイッチはどのような形態であっても良い。そのため図6では、スイッチ群SG1、SG2をマルチプレクサで表している。なお、スイッチ群SG1およびメモリM_1〜メモリM_jを含む回路を第1のLUT、SG2およびメモリM_(j+1)〜メモリM_iを含む回路を第2のLUTとみなすことができる。すると、LUT1bは、第1のLUTと第2のLUTと、これらの出力を入力iに基づいて選択するスイッチを有する回路とみなすことができる。
図7に示すように、複数の入力に基づいてメモリへの電源を遮断しても良い。この場合、回路の面積が大きくなるが、1つの入力に基づく場合と比較して、さらに多くのメモリへの電源を遮断することができるため、消費電力を下げることができる。なお、図7では2つの入力に基づいてメモリへの電源を遮断する回路を示しているが、3つ以上の入力に基づいてメモリへの電源を遮断しても良い。
図10に示すように、メモリへの電源供給の制御に用いられるスイッチトランジスタT1、T2は、n型MOSFETであっても良い。
メモリへの電源遮断は、電源供給側でなく接地側で行うことも可能である。すなわち、図11に示すように、メモリと接地との間にスイッチトランジスタを設けても良い。なお、電源供給側と接地側の両方にスイッチトランジスタを設けても良い。すなわち、電源電圧とメモリとの間だけでなく、メモリと接地との間にもスイッチトランジスタを設ける。これにより、スタティック電力とダイナミック電力を削減することができる。
メモリの出力を安定させるためにメモリに接続されるインバータは、複数個設けても良い。例えば図12に示すように、バッファー回路(すなわち偶数個のインバータ)を設けても良い。また、図13に示すように、メモリが十分に駆動力を有するならば、メモリの出力を安定化させるためのインバータやバッファー回路は設けなくても良い。
図14に示すように、メモリと、メモリの出力を安定させるためのインバータもしくはバッファー回路とへは、異なるスイッチトランジスタで電源の供給と遮断とを切り換えても良い。例えば、メモリの電源電圧とインバータの電源電圧が異なる場合に、インバータへの電源供給を制御するスイッチトランジスタT1a、T2aと、メモリへの電源供給を制御するスイッチトランジスタT1b、T2bとを設ける。
メモリの電源電圧とルックアップテーブルの動作電圧が大きく異なる場合には、図15に示すように、メモリの電源供給を制御するスイッチトランジスタT1b、T2bのゲートにバッファー回路B1、B2を接続する。もしくは、図16に示すように、メモリの出力を安定させるためのインバータもしくはバッファー回路への電源供給を制御するスイッチトランジスタT1a、T2aのゲートにバッファー回路B3、B4を接続する。これによって、インバータもしくはバッファー回路の電源電圧を変えて、メモリの電圧を調整することができる。
図17は、第2の実施形態に係るLUT2を示す回路図である。LUT2は、i入力のLUTを示している。LUT2は、出力端子に最も近い入力配線にマルチプレクサMUX1を設ける。マルチプレクサMUX1は、i番目の入力信号と固定電圧のいずれか一方を、メモリM100に格納された情報に応じて選択する。固定電圧は、電源電圧でも接地でも良い。図17では、一例として、電源電圧を固定電圧として用いている。このLUT2は、i入力のLUTとして使用することもできるし、(i−1)入力のLUTとして使用することもできる。
図18は、接地を固定電圧として用いる場合のLUT2aの回路図である。この場合、マルチプレクサMUX1は、i番目の入力と接地のいずれか一方を選択する。図17に示すLUT2では、スイッチトランジスタT2のゲートにインバータが接続される。それに対して、図18に示すLUT2aでは、スイッチトランジスタT1のゲートにインバータが接続される。これによって、MUX1が接地を選択した場合に、スイッチトランジスタT1のゲートに”0”が入力されてONとなり、スイッチトランジスタT2のゲートには”1”が入力されてOFFとなる。つまり、LUT2と同じ動作を実現することができる。
図19は、第3の実施形態に係るLUT3を示す回路図である。LUT3は、i入力のLUTを示している。LUT3は、出力端子に最も近い入力配線にマルチプレクサMUX1を設ける。マルチプレクサMUX1は、i番目の入力信号と固定電圧のいずれか一方を、メモリM100に格納された情報に応じて選択する。また、LUT3では、スイッチトランジスタT1のゲートにマルチプレクサMUX2が接続される。マルチプレクサMUX2は、メモリM100に格納された情報に応じて2つの信号のうちの1つを選択する。マルチプレクサMUX1とMUX2に接続されたメモリM100は、1つのメモリであっても良いし、異なるメモリであって同じ内容が格納されていても良い。マルチプレクサMUX1が図19の”A”と示した配線から入力される信号を選択するときには、マルチプレクサMUX2も図19の”A”と示した配線から入力される信号を選択する。また、マルチプレクサMUX1が図19の”B”と示した配線から入力される信号を選択するときには、マルチプレクサMUX2も図19の”B”と示した配線から入力される信号を選択する。固定電圧は、電源電圧でも接地でも良い。図19では、一例として、電源電圧を固定電圧として用いている。このような構成のLUT3は、スイッチトランジスタT1、T2に接続された全てのメモリへの電源供給を遮断することができる。
図20は、第4の実施形態に係るLUT4を示す回路図である。LUT4は、i入力のLUTを示している。LUT4は、出力端子に最も近い入力配線にマルチプレクサMUX1を設ける。マルチプレクサMUX1は、i番目の入力信号と固定電圧のいずれか一方を、メモリM100に格納された情報に応じて選択する。また、LUT4では、スイッチトランジスタT2のゲートにマルチプレクサMUX2が接続される。マルチプレクサMUX2は、メモリM100に格納された情報に応じて2つの信号のうちの1つを選択する。マルチプレクサMUX1とMUX2に接続されたメモリM100は、1つのメモリであっても良いし、異なるメモリであって同じ内容が格納されていても良い。マルチプレクサMUX1が図20の”A”と示した配線から入力される信号を選択するときには、マルチプレクサMUX2も図20の”A”と示した配線から入力される信号を選択する。また、マルチプレクサMUX1が図20の”B”と示した配線から入力される信号を選択するときには、マルチプレクサMUX2も図20の”B”と示した配線から入力される信号を選択する。固定電圧は、電源電圧でも接地でも良い。図20では、一例として、電源電圧を固定電圧として用いている。
Claims (11)
- 2i個のメモリを有し、i個の入力信号が入力されると、この入力信号に応じて2i個のメモリの内の1つに格納された情報を第1の出力端子に出力するルックアップテーブル回路であって、
前記入力信号の1つに応じて、前記2i個のメモリの内の半分の第1のメモリ群への電源供給を遮断する第1の電源遮断スイッチと、前記2i個のメモリの内の残りの半分の第2のメモリ群への電源供給を遮断する第2の電源遮断スイッチを含むことを特徴とするルックアップテーブル回路。 - (i−1)個の前記入力信号に応じて前記第2のメモリ群の1つのメモリに格納された情報を出力する第2の出力端子と、
前記入力信号の1つと固定電圧のいずれかを選択するマルチプレクサを更に有し、
前記マルチプレクサが前記入力信号の1つを選択すると、前記第1および第2の電源遮断スイッチは、前記入力信号の1つに応じてON/OFFが制御され、前記マルチプレクサが固定電圧を選択すると、前記第1および第2の電源遮断スイッチは前記第1および第2のメモリ群に電源を供給することを特徴とする請求項1に記載のルックアップテーブル回路。 - 前記入力信号の1つと固定電圧とを選択するマルチプレクサを更に有し、
前記マルチプレクサが前記入力信号の1つを選択すると、前記第1および第2の電源遮断スイッチは、前記入力信号の1つに応じてON/OFFが制御され、前記マルチプレクサが固定電圧を選択すると、前記第1の電源遮断スイッチは前記第1のメモリ群への電源を供給し、前記第2の電源遮断スイッチは前記第2のメモリ群への電源供給を遮断することを特徴とする請求項1に記載のルックアップテーブル回路。 - 前記入力信号の1つと固定電圧とを選択するマルチプレクサを更に有し、
前記マルチプレクサが前記入力信号の1つを選択すると、前記第1および第2の電源遮断スイッチは、前記入力信号の1つに応じてON/OFFが制御され、前記マルチプレクサが固定電圧を選択すると、前記第1および第2の電源遮断スイッチは前記第1および第2のメモリ群への電源供給を遮断することを特徴とする請求項1に記載のルックアップテーブル回路。 - 前記第1および第2の電源遮断スイッチに入力される前記入力信号の1つ以外の前記入力信号に応じて、メモリへの電源供給を遮断する第3の電源遮断スイッチおよび第3の電源遮断スイッチをさらに有することを特徴とする請求項1乃至4のいずれか一項に記載のルックアップテーブル回路。
- i個(2≦i)の入力信号が入力されるルックアップテーブル回路であって、
2i個のメモリと、
前記2i個のメモリに接続され、1番目の前記入力信号に応じて、前記2i個のメモリの内の半分からの出力回路を遮断する第1のスイッチ群と、
第(k−1)のスイッチ群(2≦k≦i)に接続され、k番目の前記入力信号に応じて、前記(k−1)のスイッチ群の半分のスイッチからの出力回路を遮断する第kのスイッチ群と、
前記入力信号の1つに応じて、前記2i個のメモリの内の半分の第1のメモリ群への電源供給を遮断する第1の電源遮断スイッチと、前記2i個のメモリの内の残りの半分の第2のメモリ群への電源供給を遮断する第2の電源遮断スイッチを含むことを特徴とするルックアップテーブル回路。 - (i−1)個の前記入力信号に応じて前記第2のメモリ群の1つのメモリに格納された情報を出力する第2の出力端子と、
i番目の前記入力信号と固定電圧とを選択するマルチプレクサを更に有し、
前記第i番目のスイッチ群は、前記マルチプレクサによって選択されたi番目の前記入力信号または前記固定電圧によって制御され、
前記マルチプレクサがi番目の前記入力信号を選択すると、前記第1および第2の電源遮断スイッチは、i番目の前記入力信号に応じて制御され、前記マルチプレクサが固定電圧を選択すると、前記第1および第2の電源遮断スイッチは前記第1および第2のメモリ群への電源を供給することを特徴とする請求項6に記載のルックアップテーブル回路。 - i番目の前記入力信号と固定電圧とを選択するマルチプレクサを更に有し、
前記第i番目のスイッチ群は、前記マルチプレクサによって選択されたi番目の前記入力信号または前記固定電圧によって制御され、
前記マルチプレクサがi番目の前記入力信号を選択すると、前記第1および第2の電源遮断スイッチは、i番目の前記入力信号に応じて制御され、前記マルチプレクサが固定電圧を選択すると、前記第1の電源遮断スイッチは前記第1のメモリ群への電源を供給し、前記第2の電源遮断スイッチは前記第2のメモリ群への電源供給を遮断することを特徴とする請求項6に記載のルックアップテーブル回路。 - i番目の前記入力信号と固定電圧とを選択するマルチプレクサを更に有し、
前記第i番目のスイッチ群は、前記マルチプレクサによって選択されたi番目の前記入力信号または前記固定電圧によって制御され、
前記マルチプレクサがi番目の前記入力信号を選択すると、前記第1および第2の電源遮断スイッチは、i番目の前記入力信号に応じて制御され、前記マルチプレクサが固定電圧を選択すると、前記第1および第2の電源遮断スイッチは前記第1および第2のメモリ群への電源供給を遮断することを特徴とする請求項6に記載のルックアップテーブル回路。 - (i−1)番目の前記入力信号に応じて、前記第1のメモリ群の半分と前記第2のメモリ群の半分への電源供給を遮断する第3の電源遮断スイッチと、前記第1のメモリ群の残りの半分と前記第2のメモリ群の残りの半分への電源供給を遮断する第4の電源遮断スイッチをさらに有することを特徴とする請求項6乃至9のいずれか一項に記載のルックアップテーブル回路。
- 請求項1乃至10のいずれかに記載のルックアップテーブル回路を複数個有し、この複数のルックアップテーブル回路から出力された信号を選択する選択スイッチを更に有することを特徴とするルックアップテーブル回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012052286A JP5607093B2 (ja) | 2012-03-08 | 2012-03-08 | ルックアップテーブル回路 |
US13/606,041 US8970249B2 (en) | 2012-03-08 | 2012-09-07 | Look-up table circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012052286A JP5607093B2 (ja) | 2012-03-08 | 2012-03-08 | ルックアップテーブル回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013187779A true JP2013187779A (ja) | 2013-09-19 |
JP5607093B2 JP5607093B2 (ja) | 2014-10-15 |
Family
ID=49114033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012052286A Active JP5607093B2 (ja) | 2012-03-08 | 2012-03-08 | ルックアップテーブル回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8970249B2 (ja) |
JP (1) | JP5607093B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101986206B1 (ko) * | 2018-01-03 | 2019-06-05 | 연세대학교 산학협력단 | 비휘발성 메모리 소자를 이용한 가변 입출력 구조의 룩업 테이블 회로 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102018107089A1 (de) * | 2017-05-12 | 2018-11-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multiplexierer-Schaltkreis, Halbleitervorrichtung zum Multiplexieren von Spannungen, und Verfahren für seinen Betrieb |
CN111934670A (zh) * | 2020-08-17 | 2020-11-13 | 电子科技大学 | 一种准n查找表的fpga架构 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0844622A (ja) * | 1994-07-29 | 1996-02-16 | Hitachi Ltd | 情報処理装置 |
JP2007053761A (ja) * | 2005-08-16 | 2007-03-01 | Altera Corp | プログラマブルロジックデバイスの性能最適化装置および方法 |
JP2009211153A (ja) * | 2008-02-29 | 2009-09-17 | Toshiba Corp | メモリ装置、情報処理装置及び電力制御方法 |
WO2010106876A1 (ja) * | 2009-03-19 | 2010-09-23 | 株式会社 東芝 | 不揮発性メモリおよび再構成可能な回路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6215327B1 (en) * | 1999-09-01 | 2001-04-10 | The United States Of America As Represented By The Secretary Of The Air Force | Molecular field programmable gate array |
AU2003289062A1 (en) | 2002-12-25 | 2004-07-22 | Matsushita Electric Industrial Co., Ltd. | Non-volatile latch circuit and method for driving same |
DE102004006769B3 (de) * | 2004-02-11 | 2005-08-11 | Infineon Technologies Ag | Auslesevorrichtung |
US7075332B1 (en) * | 2004-06-08 | 2006-07-11 | Xilinx, Inc. | Six-input look-up table and associated memory control circuitry for use in a field programmable gate array |
US7061271B1 (en) * | 2004-06-08 | 2006-06-13 | Xilinx, Inc. | Six-input look-up table for use in a field programmable gate array |
JP5238784B2 (ja) * | 2010-09-28 | 2013-07-17 | 株式会社東芝 | ルックアップテーブル回路およびフィールドプログラマブルゲートアレイ |
JP5639612B2 (ja) * | 2012-03-27 | 2014-12-10 | 株式会社東芝 | 半導体集積回路 |
-
2012
- 2012-03-08 JP JP2012052286A patent/JP5607093B2/ja active Active
- 2012-09-07 US US13/606,041 patent/US8970249B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0844622A (ja) * | 1994-07-29 | 1996-02-16 | Hitachi Ltd | 情報処理装置 |
JP2007053761A (ja) * | 2005-08-16 | 2007-03-01 | Altera Corp | プログラマブルロジックデバイスの性能最適化装置および方法 |
JP2009211153A (ja) * | 2008-02-29 | 2009-09-17 | Toshiba Corp | メモリ装置、情報処理装置及び電力制御方法 |
WO2010106876A1 (ja) * | 2009-03-19 | 2010-09-23 | 株式会社 東芝 | 不揮発性メモリおよび再構成可能な回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101986206B1 (ko) * | 2018-01-03 | 2019-06-05 | 연세대학교 산학협력단 | 비휘발성 메모리 소자를 이용한 가변 입출력 구조의 룩업 테이블 회로 |
Also Published As
Publication number | Publication date |
---|---|
JP5607093B2 (ja) | 2014-10-15 |
US20130235688A1 (en) | 2013-09-12 |
US8970249B2 (en) | 2015-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8912822B2 (en) | Semiconductor integrated circuit | |
US8085064B2 (en) | Logic module including versatile adder for FPGA | |
JPH06196981A (ja) | プログラマブル出力ドライバ回路とその実現方法 | |
US8299831B2 (en) | Semiconductor device | |
JP5607093B2 (ja) | ルックアップテーブル回路 | |
KR102268023B1 (ko) | 집적 회로 디바이스에서 전압 레벨 시프팅을 제공하는 회로들 및 방법들 | |
JP4536449B2 (ja) | ドライバ回路、半導体装置、及び電子機器 | |
WO2017084104A1 (zh) | 一种基于fpga的查找表工艺映射方法及查找表 | |
US9276563B2 (en) | Clock buffers with pulse drive capability for power efficiency | |
JP2006135560A (ja) | レベルシフト回路およびこれを含む半導体集積回路装置 | |
JP5290015B2 (ja) | バッファ回路 | |
JP2015076718A (ja) | レベルシフト回路および表示駆動回路 | |
JP6156151B2 (ja) | 双方向バッファ及びその制御方法 | |
US8638617B2 (en) | Voltage signals switching circuit | |
US8373437B2 (en) | Look-up table circuits and field programmable gate array | |
KR101986206B1 (ko) | 비휘발성 메모리 소자를 이용한 가변 입출력 구조의 룩업 테이블 회로 | |
WO2010087892A2 (en) | A circuit for and method of reducing power consumption in input ports of an intergrated circuit | |
US20120051148A1 (en) | Voltage signals multiplexer | |
US9667314B1 (en) | Programmable repeater circuits and methods | |
KR100642637B1 (ko) | 신호 구동 회로 | |
JPH09191239A (ja) | 可変遅延回路 | |
JP6318908B2 (ja) | インターフェース回路 | |
US9606150B1 (en) | Sensing arrangement for sensing a voltage from multiple voltage sources | |
US20080315690A1 (en) | Initial circuits, full bridge switching circuits and half bridge switching circuits | |
JP2018125626A (ja) | 半導体回路、半導体装置、及び制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140516 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140715 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140801 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140827 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5607093 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |