JP2013183616A - 動作制御回路、ｄｃ−ｄｃコンバータ制御回路及びｄｃ−ｄｃコンバータ - Google Patents

Abstract

【課題】誤動作及び面積の増加を抑制した上で、イネーブル端子の電流を削減する。
【解決手段】一実施形態によれば、動作制御回路は、基準電圧発生回路と、スタータ回路と、スイッチ素子と、を備える。前記基準電圧発生回路は、イネーブル信号が供給されるイネーブル端子に接続され、前記イネーブル信号が供給された後、起動して基準電圧を安定値まで上昇させ、前記基準電圧が上昇した後で停止信号を発生する。前記スタータ回路は、前記イネーブル信号が供給されるとスタート信号を発生して前記基準電圧発生回路に供給し、その後、前記イネーブル信号が供給されなくなるか又は前記停止信号が発生すると前記スタート信号を停止する。前記スイッチ素子は、一端が前記イネーブル端子に接続され、他端に予め定められた電圧が供給され、前記スタート信号が発生している期間にオンし、前記スタート信号が停止している期間にオフする。
【選択図】図１

Description

本発明の実施形態は、動作制御回路、ＤＣ−ＤＣコンバータ制御回路及びＤＣ−ＤＣコンバータに関する。

近年、ＤＣ−ＤＣコンバータにおいて軽負荷時の効率の向上が要求されている。そのため、軽負荷時においてＤＣ−ＤＣコンバータを低消費電流化する必要がある。ＤＣ−ＤＣコンバータを構成する各回路の電流削減はもちろんだが、動作の開始／停止を制御するためのイネーブル端子から流入する電流も削減しなければならない。イネーブル端子は、端子がオープンになったときに誤動作が起きないように、プルダウン抵抗で接地に接続されている。従って、イネーブル端子から流入する電流を削減するためには、プルダウン抵抗の抵抗値を大きくしなければならない。

しかしながら、プルダウン抵抗の抵抗値を大きくすると、集積回路として構成する場合にはチップ面積が増大してしまう。

特開２００９−１１０５５０号公報

本発明が解決しようとする課題は、誤動作及び面積の増加を抑制した上で、イネーブル端子の電流を削減できる動作制御回路、ＤＣ−ＤＣコンバータ制御回路及びＤＣ−ＤＣコンバータを提供することにある。

一実施形態によれば、動作制御回路は、基準電圧発生回路と、スタータ回路と、スイッチ素子と、を備える。前記基準電圧発生回路は、イネーブル信号が供給されるイネーブル端子に接続され、前記イネーブル信号が供給された後、起動して基準電圧を安定値まで上昇させ、前記基準電圧が上昇した後で停止信号を発生する。前記スタータ回路は、前記イネーブル信号が供給されるとスタート信号を発生して前記基準電圧発生回路に供給し、その後、前記イネーブル信号が供給されなくなるか又は前記停止信号が発生すると前記スタート信号を停止する。前記スイッチ素子は、一端が前記イネーブル端子に接続され、他端に予め定められた電圧が供給され、前記スタート信号が発生している期間にオンし、前記スタート信号が停止している期間にオフする。

一実施形態に係るＤＣ−ＤＣコンバータのブロック図である。 一実施形態に係るＤＣ−ＤＣコンバータの正常接続時の動作を示すタイミング図である。 一実施形態に係るＤＣ−ＤＣコンバータのイネーブル端子オープン時の動作を示すタイミング図である。 比較例に係るＤＣ−ＤＣコンバータのブロック図である。 比較例に係るＤＣ−ＤＣコンバータの正常接続時の動作を示すタイミング図である。

以下に、図面を参照して本発明の一実施形態について説明する。この実施形態は、本発明を限定するものではない。

図１は、一実施形態に係るＤＣ−ＤＣコンバータのブロック図である。図１に示すように、ＤＣ−ＤＣコンバータは、ＤＣ−ＤＣコンバータ制御回路１００と、インダクタＬと、出力容量Ｃｏｕｔと、分圧回路１０１と、を備える。

ＤＣ−ＤＣコンバータ制御回路１００は、後述するように、イネーブル信号Ｅｎａｂｌｅが供給されていない時に動作を停止し（シャットダウン状態）、イネーブル信号Ｅｎａｂｌｅが供給されている時に入力電圧Ｖｉｎを用いてパルス信号Ｖ１を出力する（アクティブ状態）。ＤＣ−ＤＣコンバータ制御回路１００は、例えば、集積回路として構成されている。

インダクタＬは、一端に出力端子ＳＷからパルス信号Ｖ１が供給され、他端から出力電圧Ｖｏｕｔを出力する。出力容量Ｃｏｕｔは、一端がインダクタＬの他端に接続され、他端に接地電圧が供給されている。

分圧回路１０１は、出力電圧Ｖｏｕｔを分圧して帰還電圧ＶＦＢを帰還端子ＦＢに出力する。分圧回路１０１は、第１の分圧抵抗Ｒ２と、第２の分圧抵抗Ｒ３と、を有する。第１の分圧抵抗Ｒ２は、一端がインダクタＬの他端に接続され、他端から帰還電圧ＶＦＢを出力する。第２の分圧抵抗Ｒ３は、一端が第１の分圧抵抗Ｒ２の他端に接続され、他端に接地電圧が供給されている。

出力電圧Ｖｏｕｔは、負荷抵抗Ｒｌｏａｄに供給される。負荷抵抗Ｒｌｏａｄは、負荷の等価的な抵抗成分である。負荷は、例えば、ＣＰＵ（中央演算処理装置）などである。

ＤＣ−ＤＣコンバータ制御回路１００は、イネーブル端子ＥＮと、電源端子ＶＩと、出力端子ＳＷと、帰還端子ＦＢと、動作制御回路１０と、パルス制御回路２０と、を備える。

イネーブル端子ＥＮは、外部回路（図示せず）からイネーブル信号Ｅｎａｂｌｅが供給される。外部回路は、例えばマイコンであり、イネーブル信号Ｅｎａｂｌｅを供給するか否かによってＤＣ−ＤＣコンバータをシャットダウン状態又はアクティブ状態に制御する。

動作制御回路１０は、イネーブル信号Ｅｎａｂｌｅに応じてパルス制御回路２０の動作を制御する。動作制御回路１０は、シュミットトリガ回路１１と、基準電圧発生回路１２と、スタータ回路１３と、Ｎ型ＭＯＳトランジスタ（スイッチ素子）Ｍ１と、抵抗Ｒ１と、を備える。

シュミットトリガ回路１１は、イネーブル端子ＥＮと、基準電圧発生回路１２及びスタータ回路１３と、の間に接続されている。シュミットトリガ回路１１は、イネーブル端子ＥＮの電圧に応じて、イネーブル信号Ｅｎａｂｌｅが供給されていない時に内部イネーブル信号Ｅｎａｂｌｅｘを停止し、イネーブル信号Ｅｎａｂｌｅが供給されている時に内部イネーブル信号Ｅｎａｂｌｅｘを発生する。イネーブル信号Ｅｎａｂｌｅが供給されていない時、イネーブル信号Ｅｎａｂｌｅはローレベルであり、イネーブル信号Ｅｎａｂｌｅが供給されている時、イネーブル信号Ｅｎａｂｌｅはハイレベルである。シュミットトリガ回路１１は、入出力特性にヒステリシスを有しており、イネーブル信号Ｅｎａｂｌｅが供給されていない状態から供給された状態になったことを判定する第１のしきい値は、イネーブル信号Ｅｎａｂｌｅが供給された状態から供給されていない状態になったことを判定する第２のしきい値と異なる。

基準電圧発生回路１２は、イネーブル端子ＥＮにシュミットトリガ回路１１を介して接続されている。基準電圧発生回路１２は、内部イネーブル信号Ｅｎａｂｌｅｘが発生した後、即ちイネーブル信号Ｅｎａｂｌｅが供給された後、起動して基準電圧Ｖｒｅｆを安定値まで上昇させ、基準電圧Ｖｒｅｆが予め定められた設定値以上に上昇した後で停止信号ＳＴＯＰを発生する。設定値は、基準電圧Ｖｒｅｆの安定値以下に設定されている。基準電圧発生回路１２は、イネーブル信号Ｅｎａｂｌｅが供給されていない時に動作を停止する。基準電圧発生回路１２は、例えば、バンドギャップリファレンス回路から構成されている。

基準電圧発生回路１２は、第１の動作点と第２の動作点を有しており、イネーブル信号Ｅｎａｂｌｅが供給されている期間にこれらの何れかで安定する。第１の動作点は、電流が流れず基準電圧Ｖｒｅｆを発生できない動作点である。第２の動作点は、電流が流れて安定値の基準電圧Ｖｒｅｆを発生できる動作点である。基準電圧発生回路１２は、起動時において第１の動作点に安定してしまい基準電圧Ｖｒｅｆを発生できない場合がある。そこで、スタータ回路１３が用いられる。

スタータ回路１３は、イネーブル端子ＥＮにシュミットトリガ回路１１を介して接続されている。スタータ回路１３は、内部イネーブル信号Ｅｎａｂｌｅｘが発生すると、即ちイネーブル信号Ｅｎａｂｌｅが供給されると、基準電圧Ｖｒｅｆの上昇を補助するためのスタート信号ＳＴＡＲＴを発生して基準電圧発生回路１２に供給する。スタータ回路１３は、その後、イネーブル信号Ｅｎａｂｌｅが供給されなくなるか又は停止信号ＳＴＯＰが発生するとスタート信号ＳＴＡＲＴを停止する。

スタート信号ＳＴＡＲＴが発生することにより、基準電圧発生回路１２は、第１の動作点で安定することを回避して、確実且つ高速に基準電圧Ｖｒｅｆを設定値以上に上昇させることができる。その後、スタート信号ＳＴＡＲＴが停止することにより、基準電圧発生回路１２は、スタート信号ＳＴＡＲＴの影響を受けずに、第２の動作点で動作する。つまり、スタート信号ＳＴＡＲＴは、基準電圧発生回路１２の動作点を第２の動作点に移行させるための信号であるとも言える。

Ｎ型ＭＯＳトランジスタＭ１は、ドレイン（一端）がイネーブル端子ＥＮに接続され、ソース（他端）に接地電圧が供給され、ゲートにスタート信号ＳＴＡＲＴが供給される。Ｎ型ＭＯＳトランジスタＭ１は、スタート信号ＳＴＡＲＴが発生している期間にオンし、スタート信号ＳＴＡＲＴが停止している期間にオフする。

抵抗Ｒ１は、イネーブル端子ＥＮとＮ型ＭＯＳトランジスタＭ１のドレインとの間に接続されている。イネーブル信号Ｅｎａｂｌｅが、Ｎ型ＭＯＳトランジスタＭ１がオンしている期間に外部回路から供給されなくならないように、抵抗Ｒ１の抵抗値は設定されている。

例えば、外部回路の出力インピーダンスは３０ｋΩであり、外部回路の電源電圧は入力電圧Ｖｉｎであり、抵抗Ｒ１の抵抗値は３００ｋΩである場合を考える。この条件で外部回路からイネーブル信号Ｅｎａｂｌｅが供給された時、Ｎ型ＭＯＳトランジスタＭ１がオンしている期間に、イネーブル端子ＥＮの電圧は入力電圧Ｖｉｎの約９０％を保てる。シュミットトリガ回路１１の第２のしきい値は入力電圧Ｖｉｎの９０％より十分低いため、シュミットトリガ回路１１は内部イネーブル信号Ｅｎａｂｌｅｘを発生し続ける。よって、イネーブル信号Ｅｎａｂｌｅは供給されなくならない。つまり、抵抗Ｒ１の抵抗値は、例えば、外部回路の出力インピーダンスの約１０倍に設定されていてもよい。但し、後述するように、イネーブル端子ＥＮオープン時に、ＤＣ−ＤＣコンバータから出力電圧Ｖｏｕｔが出力される前にイネーブル端子ＥＮの電圧が低下するよう、抵抗Ｒ１の抵抗値は高過ぎないことが好ましい。

パルス制御回路２０は、シュミットトリガ回路１１から内部イネーブル信号Ｅｎａｂｌｅｘが供給される。パルス制御回路２０は、内部イネーブル信号Ｅｎａｂｌｅｘが発生している期間、即ちイネーブル信号Ｅｎａｂｌｅが供給されている期間に動作し、パルス信号Ｖ１を出力端子ＳＷに出力する。前述のように、パルス信号Ｖ１は、外部のインダクタＬと出力容量Ｃｏｕｔ（平滑回路）で出力電圧Ｖｏｕｔに平滑される。また、パルス制御回路２０は、出力電圧Ｖｏｕｔに基づいた帰還電圧ＶＦＢが基準電圧Ｖｒｅｆに近づくようにパルス信号Ｖ１をＰＷＭ制御する。これにより、入力電圧Ｖｉｎは出力電圧Ｖｏｕｔに変換され、出力電圧Ｖｏｕｔは一定値に近づくように制御される。

パルス制御回路２０は、エラーアンプ２１と、容量Ｃ１と、三角波発振器２２と、ＰＷＭコンパレータ２３と、プリドライバ２４と、スイッチング部２５と、モード切り替えコンパレータ２６と、を有する。

エラーアンプ２１は、帰還端子ＦＢからの帰還電圧ＶＦＢが反転入力端子に供給され、基準電圧Ｖｒｅｆが非反転入力端子に供給され、帰還電圧ＶＦＢと基準電圧Ｖｒｅｆの差を増幅して誤差信号ＶＥを出力端子から出力する。

容量Ｃ１は、エラーアンプ２１の反転入力端子と出力端子の間に接続され、位相補償を行う。

三角波発振器２２は、予め定められた周波数の三角波信号を生成する。

ＰＷＭコンパレータ２３は、誤差信号ＶＥが非反転入力端子に供給され、三角波信号が反転入力端子に供給され、誤差信号ＶＥと三角波信号を比較して、比較結果をＰＷＭ信号として出力する。

プリドライバ２４は、ＰＷＭ信号に応じてスイッチング部２５を駆動するための駆動信号を出力する。

スイッチング部２５は、駆動信号に応じてスイッチングして、パルス信号Ｖ１を端子ＳＷに出力する。スイッチング部２５は、ハイサイドトランジスタＭ２と、ローサイドトランジスタＭ３と、を有する。ハイサイドトランジスタＭ２は、Ｐ型ＭＯＳトランジスタから構成され、ローサイドトランジスタＭ３は、Ｎ型ＭＯＳトランジスタから構成されている。

ハイサイドトランジスタＭ２は、一端（ソース）に電源端子ＶＩを介して入力電圧Ｖｉｎが供給され、他端（ドレイン）からパルス信号Ｖ１を端子ＳＷに出力し、制御端子（ゲート）に駆動信号が供給される。

ローサイドトランジスタＭ３は、一端（ドレイン）がハイサイドトランジスタＭ２の他端（ドレイン）に接続され、他端（ソース）に接地電圧が供給され、制御端子（ゲート）に駆動信号が供給される。

モード切り替えコンパレータ２６は、入出力特性にヒステリシスを有しているヒステリシスコンパレータであり、予め定められたモード切り替え電圧Ｖｍが非反転入力端子に供給され、誤差信号ＶＥが反転入力端子に供給される。モード切り替えコンパレータ２６は、誤差信号ＶＥが低電圧側しきい値（モード切り替え電圧Ｖｍ−所定電圧ΔＶ）以上から低電圧側しきい値未満になった場合、負荷の消費電流が小さい軽負荷状態になったと判定して、三角波発振器２２とＰＷＭコンパレータ２３とプリドライバ２４の動作を停止させる。これにより、三角波発振器２２とＰＷＭコンパレータ２３とプリドライバ２４の消費電流は、ほぼゼロになる。また、パルス信号Ｖ１は出力されない。つまり、ＤＣ−ＤＣコンバータの軽負荷状態の平均消費電流を低減させることができる。誤差信号ＶＥは、インダクタＬに流れる電流と相関があるため、このような制御が行える。

モード切り替えコンパレータ２６は、軽負荷状態の場合、三角波発振器２２とＰＷＭコンパレータ２３とプリドライバ２４の少なくとも何れかの動作を停止させてもよい。

モード切り替えコンパレータ２６は、誤差信号ＶＥが高電圧側しきい値（モード切り替え電圧Ｖｍ＋所定電圧ΔＶ）未満から高電圧側しきい値以上になった場合、三角波発振器２２とＰＷＭコンパレータ２３とプリドライバ２４を動作させる。これにより、軽負荷状態において出力電圧Ｖｏｕｔが低下した場合に、再度パルス信号Ｖ１のパルスを出力して、出力電圧Ｖｏｕｔを上昇させることができる。即ち、軽負荷状態では、三角波発振器２２とＰＷＭコンパレータ２３とプリドライバ２４は間欠的に動作して、パルス信号Ｖ１のパルスが間欠的に出力される。

また、このような制御により、負荷が重い通常動作状態においては、三角波発振器２２とＰＷＭコンパレータ２３とプリドライバ２４は連続的に動作して、パルス信号Ｖ１のパルスも連続的に出力される。

次に、図２，３を参照して、ＤＣ−ＤＣコンバータの動作について説明する。

（正常接続時）
まず、イネーブル端子ＥＮが外部回路に電気的に接続されている正常接続時について説明する。つまり、イネーブル端子ＥＮの電圧は外部回路によって制御される。

図２は、一実施形態に係るＤＣ−ＤＣコンバータの正常接続時の動作を示すタイミング図である。時刻ｔ１より前では、イネーブル信号Ｅｎａｂｌｅは外部回路から供給されておらず、ローレベルになっている。よって、ＤＣ−ＤＣコンバータ制御回路１００は動作しておらず、ＤＣ−ＤＣコンバータは出力電圧Ｖｏｕｔを出力していない。

時刻ｔ１において、イネーブル信号Ｅｎａｂｌｅは外部回路から供給され、ハイレベルになる（図２（ａ））。これにより、スタータ回路１３は、スタート信号ＳＴＡＲＴを発生する（ハイレベルにする）（図２（ｂ））。従って、Ｎ型ＭＯＳトランジスタＭ１はオンになり（図２（ｅ））、イネーブル端子ＥＮから電流Ｉｉｎ＿ＥＮが流入して抵抗Ｒ１及びＮ型ＭＯＳトランジスタＭ１に流れる（図２（ｆ））。

また、基準電圧発生回路１２は、イネーブル信号Ｅｎａｂｌｅが供給されると共にスタート信号ＳＴＡＲＴが発生したことで起動して、時刻ｔ１から遅れた時刻ｔ２以降、基準電圧Ｖｒｅｆを接地電圧ＧＮＤ（０Ｖ）から上昇させる（図２（ｄ））。

時刻ｔ３において、基準電圧発生回路１２は、基準電圧Ｖｒｅｆが設定値以上に上昇したことで、停止信号ＳＴＯＰを発生する（ハイレベルにする）（図２（ｃ））。これにより、スタータ回路１３は、スタート信号ＳＴＡＲＴを停止する（ローレベルにする）。従って、Ｎ型ＭＯＳトランジスタＭ１はオフになり、イネーブル端子ＥＮから電流Ｉｉｎ＿ＥＮが流入しないようになる。時刻ｔ３以降、例えば、基準電圧Ｖｒｅｆは安定値である約１．２０６Ｖで安定する。

なお、前述のように、時刻ｔ１からｔ３において、Ｎ型ＭＯＳトランジスタＭ１がオンしていることでイネーブル信号Ｅｎａｂｌｅは若干低下するが、図示を省略している。

時刻ｔ４において、イネーブル信号Ｅｎａｂｌｅが外部回路から供給されなくなると、基準電圧発生回路１２は基準電圧Ｖｒｅｆの発生を停止すると共に停止信号ＳＴＯＰを停止する（ローレベルにする）。そして、時刻ｔ５において、基準電圧Ｖｒｅｆは接地電圧ＧＮＤ（０Ｖ）に低下する。

このように、イネーブル信号Ｅｎａｂｌｅが供給されている時刻ｔ１からｔ４までの期間において、スタート信号ＳＴＡＲＴが発生している時刻ｔ１からｔ３の期間のみにイネーブル端子ＥＮから電流Ｉｉｎ＿ＥＮが流入する。つまり、イネーブル端子ＥＮから電流Ｉｉｎ＿ＥＮが流入する期間を、イネーブル信号Ｅｎａｂｌｅが供給されている期間とは無関係に大幅に短くできる。従って、本実施形態によれば、抵抗Ｒ１とＮ型ＭＯＳトランジスタＭ１の面積を増加させずに、イネーブル端子ＥＮから流入する電流Ｉｉｎ＿ＥＮを削減できる。

また、時刻ｔ３から時刻ｔ４まで、基準電圧Ｖｒｅｆが安定値である約１．２０６Ｖで安定するので、ＤＣ−ＤＣコンバータは正常に動作して出力電圧Ｖｏｕｔを出力する。前述のように、ＤＣ−ＤＣコンバータ制御回路１００は、軽負荷状態の場合、例えば、動作期間のうち約１％の期間、出力電圧Ｖｏｕｔを出力するためにＰＷＭ動作して消費電流は約５００μＡとなり、残りの約９９％の期間は三角波発振器２２等が動作を停止して消費電流が約２０μＡに低減される。従って、この場合、イネーブル端子ＥＮからの電流Ｉｉｎ＿ＥＮを除いた平均消費電流は、２５μＡ程度に低減される。

本実施形態によれば、イネーブル端子ＥＮから流入する電流Ｉｉｎ＿ＥＮを削減できるため、軽負荷状態でのＤＣ−ＤＣコンバータの上記平均消費電流を殆ど増加させないようにできる。従って、ＤＣ−ＤＣコンバータの軽負荷時の効率を向上できる。

（イネーブル端子ＥＮオープン時）
次に、イネーブル端子ＥＮが外部回路に電気的に接続されていない、イネーブル端子ＥＮオープン時について説明する。より詳細には、ＤＣ−ＤＣコンバータ制御回路１００のイネーブル端子ＥＮ以外の端子は正常に接続されて、イネーブル端子ＥＮの電圧次第でＤＣ−ＤＣコンバータが動作し得る状態である。この時、オープンであるイネーブル端子ＥＮの電圧は、外部回路からイネーブル信号Ｅｎａｂｌｅが供給されることがないにも拘らず、高周波ノイズなどの影響で上昇する可能性がある。イネーブル端子ＥＮの電圧の上昇によりＤＣ−ＤＣコンバータが動作すると、出力電圧Ｖｏｕｔが負荷（例えば、ＣＰＵ）に供給される。このような状態は、例えば、ＤＣ−ＤＣコンバータを用いた製品を試験している段階などで生じ得る。そして、供給すべきではないタイミングで出力電圧Ｖｏｕｔを負荷に供給すると、負荷が破壊される恐れがある。

図３は、一実施形態に係るＤＣ−ＤＣコンバータのイネーブル端子ＥＮオープン時の動作を示すタイミング図である。時刻ｔ１１以降、オープン状態のイネーブル端子ＥＮの電圧は、例えば、イネーブル端子ＥＮに飛び込む高周波ノイズなどの影響で徐々に上昇している（図３（ａ））。

そして、時刻ｔ１２において、シュミットトリガ回路１１は、イネーブル端子ＥＮの電圧が第１のしきい値を超えたことで内部イネーブル信号Ｅｎａｂｌｅｘを発生する。これにより、スタータ回路１３は、スタート信号ＳＴＡＲＴを発生する（図３（ｂ））。従って、Ｎ型ＭＯＳトランジスタＭ１はオンになり（図３（ｅ））、イネーブル端子ＥＮから電流Ｉｉｎ＿ＥＮが流入して抵抗Ｒ１及びＮ型ＭＯＳトランジスタＭ１に流れる（図３（ｆ））。

これにより、時刻ｔ１３において、イネーブル端子ＥＮに蓄積されていた正電荷が抵抗Ｒ１及びＮ型ＭＯＳトランジスタＭ１を介して放電されて、イネーブル端子ＥＮの電圧は低下する。よって、シュミットトリガ回路１１は、イネーブル端子ＥＮの電圧が第２のしきい値より低下することで内部イネーブル信号Ｅｎａｂｌｅｘを停止する。よって、スタータ回路１３は、スタート信号ＳＴＡＲＴを停止する（図３（ｂ））。従って、Ｎ型ＭＯＳトランジスタＭ１はオフになる（図３（ｅ））。

また、基準電圧発生回路１２は、時刻ｔ１２に内部イネーブル信号Ｅｎａｂｌｅｘが発生したことで起動するものの、基準電圧Ｖｒｅｆを上昇させる前に時刻ｔ１３で内部イネーブル信号Ｅｎａｂｌｅｘが停止するので、動作を停止する。従って、基準電圧Ｖｒｅｆは接地電圧ＧＮＤを保つ（図３（ｄ））。基準電圧発生回路１２は、停止信号ＳＴＯＰを停止している（図３（ｃ））。

その後、時刻ｔ１４において再びイネーブル端子ＥＮの電圧が上昇した場合も、時刻ｔ１６まで、以上と同様に動作する。

このように、イネーブル端子ＥＮオープン時において、イネーブル端子ＥＮの電圧が上昇して内部イネーブル信号Ｅｎａｂｌｅｘが発生するとＮ型ＭＯＳトランジスタＭ１がオンするため、イネーブル端子ＥＮの電圧は低下して内部イネーブル信号Ｅｎａｂｌｅｘが発生している期間は短くなる。従って、基準電圧Ｖｒｅｆも上昇せず、ＤＣ−ＤＣコンバータは誤動作しない。即ち、出力電圧Ｖｏｕｔは上昇しないので、負荷を破壊する恐れが無い。

以上で説明したように、本実施形態によれば、誤動作及び面積の増加を抑制した上で、イネーブル端子ＥＮから流入する電流Ｉｉｎ＿ＥＮを削減できる。

（比較例）
次に、発明者等が知得する比較例のＤＣ−ＤＣコンバータについて説明する。図４は、比較例に係るＤＣ−ＤＣコンバータのブロック図である。図４では、図１と共通する構成部分には同一の符号を付しており、以下では相違点を中心に説明する。

比較例のＤＣ−ＤＣコンバータにおいては、動作制御回路１０ＸがＮ型ＭＯＳトランジスタＭ１及び抵抗Ｒ１の代わりにプルダウン抵抗Ｒｐｄを有している点が、上記実施形態と異なる。イネーブル端子ＥＮオープン時、プルダウン抵抗Ｒｐｄによってイネーブル端子ＥＮの電圧は接地電圧となるので、ＤＣ−ＤＣコンバータ制御回路１００は動作しない。

図５は、比較例に係るＤＣ−ＤＣコンバータの正常接続時の動作を示すタイミング図である。イネーブル信号Ｅｎａｂｌｅが供給されている時刻ｔ１からｔ４までの期間中、常にイネーブル端子ＥＮから電流Ｉｉｎ＿ＥＮが流入してプルダウン抵抗Ｒｐｄに流れる（図５（ａ），（ｅ））。従って、軽負荷状態の時、電流Ｉｉｎ＿ＥＮを除いたＤＣ−ＤＣコンバータの平均消費電流が例えば２５μＡ程度である所、常に電流Ｉｉｎ＿ＥＮが流れるので、平均消費電流を増加させることになる。よって、上記実施形態と異なり、比較例では、ＤＣ−ＤＣコンバータの軽負荷時の効率は低下する。また、電流Ｉｉｎ＿ＥＮを削減するためには、プルダウン抵抗Ｒｐｄの抵抗値を大きくしなければならず、集積回路の面積が増加する。

（変形例）
以上の実施形態の説明では、動作制御回路１０をＤＣ−ＤＣコンバータに適用する一例について説明したが、これに限られない。例えば、イネーブル端子ＥＮから流入する電流Ｉｉｎ＿ＥＮを無視できない程度に消費電流が小さい回路に本実施形態の動作制御回路１０を適用すれば、前述のように誤動作を防止した上で効果的に消費電流を削減できる。

また、イネーブル信号Ｅｎａｂｌｅ等の論理を反転させてもよい。つまり、イネーブル信号Ｅｎａｂｌｅが供給されていない時、イネーブル信号Ｅｎａｂｌｅはハイレベルであり、イネーブル信号Ｅｎａｂｌｅが供給されている時、イネーブル信号Ｅｎａｂｌｅはローレベルであってもよい。この場合、Ｎ型ＭＯＳトランジスタＭ１に代えて、Ｐ型ＭＯＳトランジスタを用いればよい。このＰ型ＭＯＳトランジスタは、ドレインが抵抗Ｒ１を介してイネーブル端子ＥＮに接続され、ソースに入力電圧Ｖｉｎが供給され、ゲートにスタート信号ＳＴＡＲＴが供給されればよい。この場合も基本的な動作原理は同じである。

また、Ｎ型ＭＯＳトランジスタＭ１に代えて、バイポーラトランジスタ等の他の素子をスイッチ素子として用いてもよい。

以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１０ 動作制御回路
１１ シュミットトリガ回路
１２ 基準電圧発生回路
１３ スタータ回路
Ｍ１ Ｎ型ＭＯＳトランジスタ（スイッチ素子）
Ｒ１ 抵抗
２０ パルス制御回路
２１ エラーアンプ
２２ 三角波発振器
２３ ＰＷＭコンパレータ
２４ プリドライバ
２５ スイッチング部
２６ モード切り替えコンパレータ
Ｃ１ 容量
Ｍ２ ハイサイドトランジスタ
Ｍ３ ローサイドトランジスタ
１００ ＤＣ−ＤＣコンバータ制御回路
１０１ 分圧回路
Ｌ インダクタ
Ｃｏｕｔ 出力容量
Ｒ２ 第１の分圧抵抗
Ｒ３ 第２の分圧抵抗

Claims (8)

1. イネーブル信号が供給されるイネーブル端子に接続され、前記イネーブル信号が供給された後、起動して基準電圧を安定値まで上昇させ、前記基準電圧が上昇した後で停止信号を発生する基準電圧発生回路と、
   前記イネーブル信号が供給されるとスタート信号を発生して前記基準電圧発生回路に供給し、その後、前記イネーブル信号が供給されなくなるか又は前記停止信号が発生すると前記スタート信号を停止するスタータ回路と、
   一端が前記イネーブル端子に接続され、他端に予め定められた電圧が供給され、前記スタート信号が発生している期間にオンし、前記スタート信号が停止している期間にオフするスイッチ素子と、を備える
   ことを特徴とする動作制御回路。
2. 前記イネーブル信号が供給されている時、前記イネーブル信号はハイレベルであり、
   前記予め定められた電圧は接地電圧である
   ことを特徴とする請求項１に記載の動作制御回路。
3. 前記スイッチ素子は、ドレインが前記イネーブル端子に接続され、ソースに前記接地電圧が供給され、ゲートに前記スタート信号が供給されるＮ型ＭＯＳトランジスタから構成されている
   ことを特徴とする請求項２に記載の動作制御回路。
4. 前記イネーブル端子と前記Ｎ型ＭＯＳトランジスタのドレインとの間に接続された抵抗を備え、
   前記イネーブル信号が、前記Ｎ型ＭＯＳトランジスタがオンしている期間に供給されなくならないように、前記抵抗の抵抗値は設定されている
   ことを特徴とする請求項３に記載の動作制御回路。
5. 請求項１ないし４のいずれか１に記載の動作制御回路と、
   前記イネーブル信号が供給されている期間に動作して、外部の平滑回路で出力電圧に平滑されるパルス信号を出力すると共に、前記出力電圧に基づいた帰還電圧が前記基準電圧に近づくように前記パルス信号を制御するパルス制御回路と、を備える
   ことを特徴とするＤＣ−ＤＣコンバータ制御回路。
6. 前記パルス制御回路は、
   前記帰還電圧が反転入力端子に供給され、前記基準電圧が非反転入力端子に供給され、前記帰還電圧と前記基準電圧の差を増幅して誤差信号を出力端子から出力するエラーアンプと、
   前記エラーアンプの前記反転入力端子と前記出力端子の間に接続された容量と、
   三角波信号を生成する三角波発振器と、
   前記誤差信号と前記三角波信号を比較して、比較結果をＰＷＭ信号として出力するＰＷＭコンパレータと、
   前記ＰＷＭ信号に応じて駆動信号を出力するプリドライバと、
   前記駆動信号に応じてスイッチングして、前記パルス信号を出力するスイッチング部と、を有する
   ことを特徴とする請求項５に記載のＤＣ−ＤＣコンバータ制御回路。
7. 前記パルス制御回路は、前記誤差信号が低電圧側しきい値以上から前記低電圧側しきい値未満になった場合、前記三角波発振器と前記ＰＷＭコンパレータと前記プリドライバの少なくとも何れかの動作を停止させ、その後、前記誤差信号が高電圧側しきい値未満から前記高電圧側しきい値以上になった場合、前記三角波発振器と前記ＰＷＭコンパレータと前記プリドライバを動作させるモード切り替えコンパレータを有する
   ことを特徴とする請求項６に記載のＤＣ−ＤＣコンバータ制御回路。
8. 請求項５ないし７のいずれか１に記載のＤＣ−ＤＣコンバータ制御回路と、
   一端に前記ＤＣ−ＤＣコンバータ制御回路から前記パルス信号が供給され、他端から前記出力電圧を出力するインダクタと、
   一端が前記インダクタの他端に接続され、他端に前記接地電圧が供給された出力容量と、を備え、
   前記平滑回路は、前記インダクタと前記出力容量を有する
   ことを特徴とするＤＣ−ＤＣコンバータ。

Images