JP2013179296A5 - 半導体装置およびその作製方法 - Google Patents

Claims (8)

1. 絶縁表面上に設けられ、第１の不純物添加領域、前記第１の不純物添加領域を囲むチャネル形成領域、前記チャネル形成領域を囲む第２の不純物添加領域を有する酸化物半導体膜と、
   前記酸化物半導体膜上に設けられ、前記第１の不純物領域と電気的に接続された島状のソース電極またはドレイン電極の一方と、
   前記チャネル形成領域と重なり、前記ソース電極または前記ドレイン電極の一方を囲むゲート電極と、
   前記チャネル形成領域と前記ゲート電極間に介在するゲート絶縁膜と、
   前記ゲート電極の側面を少なくとも覆う保護絶縁膜と、
   前記酸化物半導体膜の側端部を覆い、前記ゲート電極を囲む前記ソース電極または前記ドレイン電極の他方と、
   前記ソース電極または前記ドレイン電極の一方と電気的に接続された第１の接続電極と、
   前記ソース電極または前記ドレイン電極の他方と電気的に接続された第２の接続電極と、を有することを特徴とする半導体装置。
2. 請求項１おいて、
   容量素子を有し、
   前記容量素子は、
   下部電極と、
   前記下部電極上の電極間絶縁膜と、
   前記電極間絶縁膜上の上部電極を備え、
   前記下部電極は、前記ソース電極と同一の組成であり、
   前記電極間絶縁膜は、前記ゲート絶縁膜と同一の組成であり、
   前記上部電極は、前記ゲート電極と同一の組成であることを特徴とする半導体装置。
3. 上面の少なくとも一部が表面に露出したソース電極またはドレイン電極の一方を膜中に有する絶縁膜と、
   前記絶縁膜上に設けられ、前記ソース電極または前記ドレイン電極の一方と電気的に接続された第１の不純物添加領域、前記第１の不純物添加領域を囲むチャネル形成領域および前記チャネル形成領域を囲む第２の不純物添加領域を有する酸化物半導体膜と、
   前記チャネル形成領域と重なり、前記ソース電極または前記ドレイン電極の一方を囲むゲート電極と、
   前記チャネル形成領域と前記ゲート電極間に介在するゲート絶縁膜と、
   前記ゲート電極の側面を少なくとも覆う保護絶縁膜と、
   前記酸化物半導体膜の側端部を覆い、前記ゲート電極を囲む前記ソース電極または前記ドレイン電極の他方と、
   前記ソース電極または前記ドレイン電極の他方と電気的に接続された接続電極と、を有することを特徴とする半導体装置。
4. 請求項３において、
   容量素子を有し、
   前記容量素子は、
   下部電極と、
   前記下部電極上の電極間絶縁膜と、
   前記電極間絶縁膜上の上部電極を備え、
   前記下部電極は、前記ソース電極または前記ドレイン電極の他方と同一の組成であり、
   前記電極間絶縁膜は、前記ゲート絶縁膜と同一の組成であり、
   前記上部電極は、前記ゲート電極と同一の組成であることを特徴とする半導体装置。
5. 絶縁表面上に酸化物半導体膜を形成し、
   前記酸化物半導体膜上に、島状のソース電極またはドレイン電極の一方および前記酸化物半導体膜の側端部を覆い、前記酸化物半導体膜を囲む前記ソース電極または前記ドレイン電極の他方を形成し、
   前記酸化物半導体膜上に絶縁膜を形成し、
   前記ソース電極または前記ドレイン電極の一方より外方かつ前記ソース電極または前記ドレイン電極の他方より内方の前記絶縁膜上に、前記ソース電極または前記ドレイン電極の一方を囲むゲート電極を形成し、
   前記ゲート電極の側面を少なくとも覆う保護絶縁膜を形成し、
   前記ゲート電極および前記保護絶縁膜をマスクとして前記酸化物半導体膜に対して不純物添加を行うことにより、前記酸化物半導体膜に、前記ゲート電極と重なるチャネル形成領域、前記チャネル形成領域より内方の第１の不純物添加領域および前記チャネル形成領域より外方の第２の不純物添加領域を形成し、
   前記ソース電極または前記ドレイン電極の一方と電気的に接続された第１の接続電極と、前記ソース電極または前記ドレイン電極の他方と電気的に接続された第２の接続電極を形成することを特徴とする半導体装置の作製方法。
6. 請求項５において、
   前記ソース電極またはドレイン電極の一方と同一材料および同一工程にて下部電極を形成し、
   前記絶縁膜と同一材料および同一工程にて前記下部電極上に電極間絶縁膜を形成し、
   前記ゲート電極と同一材料および同一工程にて前記電極間絶縁膜上に上部電極を形成することにより容量素子を形成する半導体装置の作製方法。
7. 上面の少なくとも一部が表面に露出したソース電極またはドレイン電極の一方を膜中に有する絶縁膜を形成し、
   前記絶縁膜上に、前記ソース電極または前記ドレイン電極の一方と重なる酸化物半導体膜を形成し、
   前記酸化物半導体膜上に、前記酸化物半導体膜の側端部を覆い、前記酸化物半導体膜を囲む前記ソース電極または前記ドレイン電極の他方を形成し、
   前記酸化物半導体膜上にゲート絶縁膜を形成し、
   前記ソース電極またはドレイン電極の一方より外方かつ前記ソース電極またはドレイン電極の他方より内方の前記ゲート絶縁膜上に、前記ソース電極またはドレイン電極の一方を囲むゲート電極を形成し、
   前記ゲート電極の側面を少なくとも覆う保護絶縁膜を形成し、
   前記ゲート電極および前記保護絶縁膜をマスクとして前記酸化物半導体膜に対して不純物添加を行うことにより、前記酸化物半導体膜に、前記ゲート電極と重なるチャネル形成領域、前記チャネル形成領域より内方の第１の不純物添加領域および前記チャネル形成領域より外方の第２の不純物添加領域を形成し、
   前記ソース電極または前記ドレイン電極の他方と電気的に接続された接続電極を形成することを特徴とする半導体装置の作製方法。
8. 請求項７において、
   前記ソース電極またはドレイン電極の他方と同一材料および同一工程にて下部電極を形成し、
   前記ゲート絶縁膜と同一材料および同一工程にて前記下部電極上に電極間絶縁膜を形成し、
   前記ゲート電極と同一材料および同一工程にて前記電極間絶縁膜上に上部電極を形成することにより容量素子を形成する半導体装置の作製方法。