JP2013162484A - 画像形成装置 - Google Patents

Abstract

【課題】ノイズによるＤＡ変換器の誤動作に適切に対応可能な画像形成装置を提供する。
【解決手段】制御部１２２は、アドレスビットとデータビットとを含むデジタルデータＤＩＮをＤＡ変換部１２４にシリアル伝送し、ＤＡ変換部１２４は、クロックＣＬＫに同期して、取込済みのデータを１ビットシフトした後にデジタルデータＤＩＮを取込むシフトレジスタを備え、シフトレジスタに取込まれたデータビットからアナログ信号を生成して、シフトレジスタに取込まれたアドレスビットにより特定される出力端子ＣＨ１〜ＣＨ１０から出力し、クロックＣＬＫに同期して、アドレスビットの特定ビットの値であるＤＯＵＴを制御部１２２に入力し、制御部１２２は、一連のデジタルデータのシリアル伝送を終えた後、ＤＯＵＴが変化したか否かを判定する。これにより、ノイズによるＤＡ変換器の誤動作に適切に対応することができる。
【選択図】図４

Description

本発明は、ノイズによるＤＡ変換器の誤動作に適切に対応可能な画像形成装置に関する。

電子機器である画像処理装置の１種として、多くの事業所（会社、事務所等）に、記録媒体（例えば、記録紙）の表面に画像を形成する画像形成装置（代表的にはコピー機）が導入されている。画像形成装置の１種である複合機（ＭＦＰ（ＭｕｌｔｉＦｕｎｃｔｉｏｎ Ｐｅｒｉｐｈｅｒａｌ））は、コピー機能、ファクシミリ（以下、ファクシミリをＦＡＸともいう）機能、ネットワーク対応のプリント機能、及びスキャナ機能等、複数の機能を備える。

画像形成装置は、各種機能を実行するために、外部電源（商用電源）から供給される電圧から高電圧（以下、高圧ともいう）を生成して、内部の画像形成部等に供給する。画像形成装置の機能に応じて、どの構成部に、どのようなタイミングで、どのような値の高圧を生成して供給するかは、制御部（制御基板）によって、内部の高電圧生成部に指示される。制御部の指示はデジタル信号であるので、画像形成装置は、デジタル信号をアナログ信号に変換するためにＤＡ変換器（以下、ＤＡコンバータともいう）を備えている。

近年では、画像形成装置においては、１つの半導体チップで複数のアナログ信号を出力できる多チャンネルＤＡ変換器が利用されている。即ち、画像形成装置の制御基板からは、１本のデータ線を用いて、デジタルデータをＤＡ変換器にシリアル伝送し、ＤＡ変換器がアナログ信号を生成し、このアナログ信号を基に高電圧が生成される。

例えば、下記特許文献１には、画像読取装置において、ＤＡコンバータを用いたシリアルデータ伝送におけるＤＡ変換を正常に行なうために、ＡＤコンバータから出力されるデジタル出力に基づいて、ＤＡコンバータのダイナミックレンジを制御する技術が開示されている。

画像形成装置において使用される、高圧を生成するためのＤＡ変換器に入力されるデジタル信号線にノイズが入ると、ＤＡ変換器は誤動作し、誤ったデータを出力してしまう。例えば、画像形成部に対して、現像出力用として−４２０Ｖを出力すべきところ、０Ｖを出力してしまうと、画像不良（正常な画像形成が出来ない）、キャリア上がり（感光体ドラム表面の電位は正常出力されているが、現像出力が０Ｖ）等が発生し、画像形成装置が損傷を受ける。

これに関して、下記特許文献２には、ノイズによるＤＡ変換装置の誤動作を防止するための技術が開示されている。特許文献２のカラーレーザプリンタの電力制御系は、図１に示すように、制御基板５０と高圧電源部２０とを備えている。高圧電源部２０は、ＤＡ変換装置１と、１２個の第１の高圧出力部２２Ａ〜第１２の高圧出力部２２Ｌとを備えている。ＤＡ変換装置１は、図２のように構成されている。制御基板５０は、ＤＡ変換装置１に、クロックＣＬＫ、データＤＩ及びロード信号ＬＤを出力し、ＤＡ変換装置１は、入力されるこれらの信号によって、１２個の高圧出力部のうち所定の高圧出力部に、高圧を生成するためのアナログ信号を出力する。

具体的には、ＤＡ変換装置１は、１２ビットシフトレジスタ２、４ビットのアドレスデコーダ３、８ビットラッチ４Ａ〜４Ｌ、及び、８ビットＤＡコンバータ５Ａ〜５Ｌを備えている。１２ビットシフトレジスタ２は、入力されるデータＤＩをクロックＣＬＫのタイミングで、１ビットずつ取込み、新たに１ビットを取込む毎に１ビットシフトする。制御基板５０は、１２ビットのデータＤＩを出力したタイミング（１２ビットのデータＤ００〜Ｄ１１が、シフトレジスタ２に取込まれたタイミング）で、ロード信号ＬＤをローレベルからハイレベルに立ち上げる。これによって、アドレスデコーダ３は、４ビットのデータＤ０８〜Ｄ１１から８ビットラッチ４Ａ〜４Ｌの何れかを示すアドレスを生成し、該当する８ビットラッチに８ビットのデータＤ００〜Ｄ０７をラッチさせる。ラッチされた８ビットのデータは、対応する８ビットＤＡコンバータに入力され、アナログの高圧が生成されて出力される。

なお、図１及び図２では、アドレスビットが４ビット（１６のアドレスを指定可能）であるにも拘わらず、高圧出力部１〜１２（２２Ａ〜２２Ｌ）、８ビットラッチ４Ａ〜４Ｌ、及び８ビットＤＡコンバータ５Ａ〜５Ｌがそれぞれ１２個であるので、４つの無効アドレス（ＤＯＮ’Ｔ ＣＡＲＥ）が存在する。具体的には、アドレスビットが“００００”、“１１０１”、“１１１０”、“１１１１”である４つのアドレスが無効アドレスである。

このような、構成において、制御基板５０からＤＡ変換装置１に入力されるクロック線（ＣＬＫ）、データ線（ＤＩ）及びロード線（ＬＤ）にノイズが入ると、シフトレジスタ１には１ビットシフトしたデータが確定されて、アドレスデコーダ３及び８ビットラッチ４Ａ〜４Ｌに意図しないデータが入力されてしまう。このノイズによる誤動作を回避するために、特許文献２の制御基板５０は、ロード信号ＬＤをハイレベルにして、所定の１２ビットデータを確定させた後、１２ビット全てが“０”又は“１”のデータを出力し、ロード信号ＬＤをハイレベルにしてデータを確定させる。これによって、クロック線（ＣＬＫ）、データ線（ＤＩ）及びロード線（ＬＤ）にノイズが入ってビットシフトが生じても、アドレスデコーダ３のアドレスは無効なアドレス（ＤＯＮ’Ｔ ＣＡＲＥ）に維持されるので、ＤＡ変換装置１の誤動作を防止することができる。

特開２０００−３１６０８７号公報 特開２００５−９４１８６号公報

上記したように、画像形成装置では、高圧生成部のＤＡ変換器で、シリアルデータをアナログ信号に変換し、そのアナログ信号を出力する端子を決定するので、正しくデータ変換し、正しく出力端子を決定するためには、デジタル信号線にノイズが入ることを可能な限り防止することが望ましい。特許文献２に開示された技術によって、クロック線（ＣＬＫ）、データ線（ＤＩ）及びロード線（ＬＤ）にノイズが入っても、ＤＡ変換装置１の誤動作を防止することができる。

しかし、特許文献２の技術では、所定のアナログ信号を生成した後に、制御基板５０から１２ビットの無効なデータを出力し、ロード信号ＬＤでデータを確定させるという、本来の高電圧を生成するための制御とは別に余分な制御が必要となる問題がある。また、ノイズの発生回数が多くなると、特許文献２の技術では、アドレスデコーダ３のアドレスが無効なアドレス（ＤＯＮ’Ｔ ＣＡＲＥ）に維持されなくなり、ＤＡ変換装置１が誤動作してしまう問題もある。

したがって、本発明は、本来の高電圧を生成するための制御とは別に、無効なアドレスを設定する処理等の余分な処理を行なうことなく、ノイズによるＤＡ変換器の誤動作に適切に対応可能な画像形成装置を提供することを目的とする。

上記の目的は、下記によって達成することができる。

即ち、本発明に係る画像形成装置は、制御部と、制御部からシリアル伝送されるデジタルデータからアナログ信号を生成するＤＡ変換部とを備える画像形成装置であって、ＤＡ変換部は、アナログ信号を出力する複数の出力端子を備え、出力端子から出力されるアナログ信号は、記録媒体の表面への画像形成のために使用され、デジタルデータは、複数のアドレスビットと複数のデータビットとを含み、ＤＡ変換部は、制御部からシリアル伝送により入力されるデジタルデータを、制御部から入力されるクロック信号に同期して取込むシフトレジスタを備え、シフトレジスタは、クロック信号に同期して、取込済みのデータを所定方向にシフトした後にデジタルデータを取込み、ＤＡ変換部は、シフトレジスタに取込まれた複数のデータビットからアナログ信号を生成し、当該アナログ信号を、複数の出力端子のうちの、シフトレジスタに取込まれた複数のアドレスビットにより特定される出力端子から出力し、ＤＡ変換部は、クロック信号に同期して、アドレスビットの特定のビットの値を制御部に入力し、制御部は、画像形成のために一連のデジタルデータをＤＡ変換部にシリアル伝送した後に、特定のビットの値が変化したか否かを判定する。

好ましくは、制御部は、特定のビットの値が変化したことを検出したことを受けて、画像形成のためにＤＡ変換部に伝送されたデジタルデータのうち、最後に出力端子から出力されたアナログ信号の生成に使用されたデジタルデータを、ＤＡ変換部にシリアル伝送する。

より好ましくは、出力端子から出力されるアナログ信号は、カラー画像の形成時における、各色のトナーを記録媒体の表面に形成するためのグリッドＧＢ電圧及び現像ＤＶ電圧として使用される。

さらに好ましくは、ＤＡ変換部は、複数の出力端子の各々に対応するラッチと、当該ラッチに対応する１チャンネル出力のＤＡコンバータとを、それぞれ複数備え、アドレスビットによって、複数のラッチのうちの１つのラッチが特定され、１チャンネル出力のＤＡコンバータは、対応するラッチから入力されるデジタルデータをアナログ信号に変換して、対応する出力端子から出力する。

好ましくは、アドレスビットの特定のビットと、特定のビットに隣接するアドレスビット内の隣接ビットとの組合せは、“０１”又は“１０”であり、隣接ビットのビット値は、シフトレジスタにおいて１ビットシフトされることにより、特定のビットにシフトされる。

より好ましくは、特定のビットは、シフトレジスタにおいて１ビットシフトすることにより破棄される値を記録するビットである。

本発明によれば、本来の高電圧を生成するための制御とは別に、無効なアドレスを設定する処理等の余分な処理を行なうことなく、ノイズによるＤＡ変換器（ＤＡ変換部）の誤動作に適切に対応することができる。したがって、ノイズによってＤＡ変換器が誤動作して異常な電圧が生成されることを防止することができるので、画像形成の失敗を防止し、画像形成装置の損傷を防止することができる。

ＤＡ変換器から制御部にフィードバックされる信号として、ＤＡ変換器をカスケード接続するための信号を用いることができるので、既存のＤＡ変換器を使用することができるので、製造費用の増加を抑制することができる。

従来の電力制御系の構成を示すブロック図である。 図１のＤＡ変換装置の内部構成を示すブロック図である。 本発明の実施の形態に係る画像形成装置の構成を示す断面図である。 図３の画像形成装置が備える高電圧生成部の構成を示すブロック図である。 図４のＤＡ変換器の内部構成を示すブロック図である。 図４の高電圧生成部において実行されるＤＡ変換器の制御プログラムの制御構造を示すフローチャートである。 コピー時における高電圧生成のシーケンスを示す図である。 図７に示したシーケンスにおいて使用されるデジタルデータとアナログ電圧値との対応関係を示す図である。 図７に示したシーケンスにおいて使用されるデータの例を示す図である。 図７に示したシーケンスにおいて正しくデータが確定された状態を示すタイミングチャートである。 図７に示したシーケンスにおいて間違ったデータが確定された状態を示すタイミングチャートである。

以下の実施の形態では、同一の部品には同一の参照番号を付してある。それらの名称及び機能も同一である。したがって、それらについての詳細な説明は繰返さない。

図３を参照して、本発明の実施の形態に係る画像形成装置１００は、原稿を読取って生成された画像データに応じて、所定の記録紙に多色又は単色の画像を形成する。画像形成装置１００は、本体装置１０２と自動原稿処理装置１０４とにより構成されている。

本体装置１０２の上部には操作部（図示せず）が配置されており、ユーザが操作部を操作することによって入力される指示に応じた処理を実行する。本体装置１０２は、画像読取装置９０、光走査装置８、現像器２２、感光体ドラム１３、クリーナユニット１４、帯電器１５、中間転写ベルトユニット６、定着ユニット７、給紙カセット８１、及び胴内排紙トレイ７０を備えて構成されている。

自動原稿処理装置１０４は、原稿載置台（プラテンガラス）の上に自動的に原稿を搬送する。自動原稿処理装置１０４は、回動自在に構成され、原稿載置台の上を開放することができる。

本画像形成装置１００において扱われる画像データは、ブラック（Ｋ）、シアン（Ｃ）、マゼンタ（Ｍ）及びイエロー（Ｙ）を用いたカラー画像データである。現像器２２、感光体ドラム１３、帯電器１５、及びクリーナユニット１４は、各色に応じた４種類の潜像を形成するように、それぞれ４個ずつ設けられている。

帯電器１５は、感光体ドラム１３の表面を帯電させる。光走査装置８は帯電された感光体ドラム１３を、入力された画像データに応じて露光し、その表面に静電潜像を形成する。現像器２２は、各感光体ドラム１３上の静電潜像を４色（ＹＭＣＫ）のトナーにより顕像化する。クリーナユニット１４は感光体ドラム１３上の残留トナーを除去及び回収する。

中間転写ベルトユニット６は、中間転写ベルト６１、中間転写ベルト駆動ローラ６２、中間転写ベルト従動ローラ６３、中間転写ローラ６４、及び中間転写ベルトクリーニングユニット６５を備えている。これらのローラは中間転写ベルト６１を回転駆動させる。感光体ドラム１３上に形成された各色のトナー像を、中間転写ローラ６４により中間転写ベルト６１に順次転写して、中間転写ベルト６１上にカラーのトナー像（多色トナー像）を形成する。中間転写ベルト６１上のトナー像は、転写ローラ１０によって記録紙上に転写される。中間転写ベルト６１上に残存したトナーは、中間転写ベルトクリーニングユニット６５によって除去及び回収される。

給紙カセット８１及び手差し給紙カセット８２は、画像形成に使用する記録紙を保持するためのトレイである。胴内排紙トレイ７０は、印刷済みの記録紙を集積するためのトレイである。

ピックアップローラ１１ａ，１１ｂ、複数の搬送ローラ１２ａ〜１２ｄ、レジストローラ１６、転写ローラ１０、及び定着ユニット７等によって、記録紙搬送路Ｓが形成されている。ピックアップローラ１１ａ，１１ｂはそれぞれ、給紙カセット８１又は手差し給紙カセット８２から記録紙を１枚ずつピックアップして記録紙搬送路Ｓに供給する。搬送ローラ１２ａ〜１２ｄは、記録紙搬送路Ｓに沿って記録紙を搬送する。レジストローラ１６は、記録紙を一旦保持し、所定のタイミングで記録紙を転写ローラ１０に搬送する。

定着ユニット７は、ヒートローラ７１及び加圧ローラ７２を備えている。ヒートローラ７１は、所定の定着温度に設定されており、加圧ローラ７２とともに、記録紙に転写された多色トナー像を熱定着させる。外部加熱ベルト７３は、ヒートローラ７１を外部から加熱する。

画像読取装置９０は、原稿載置台、第１走査ユニット、第２走査ユニット、結像レンズ、及びＣＣＤ等を備えている。第１走査ユニットは、副走査方向（図３の左右方向）へと移動しながら、原稿載置台上の原稿を照明装置によって露光する。原稿からの反射光は、第２走査ユニット及び結像レンズを介してＣＣＤに集光される。これにより原稿表面の画像を読取る。

画像読取装置９０は、原稿載置台上の静止原稿だけでなく、自動原稿処理装置１０４により搬送される原稿表面の画像を読取ることができる。自動原稿処理装置１０４では、ピックアップローラによって、原稿トレイ上の原稿を引き込み、搬送し、原稿読取ガラスの上を通過させ、原稿を排紙トレイへと排出する。このとき、第１走査ユニットは移動せずに、原稿読取ガラスを介して、搬送される原稿表面を照明し、上記と同様に原稿表面の画像を読取る。ＣＣＤにより読取られた原稿表面の画像は、種々の画像処理を施されてから画像形成装置１００の光走査装置（レーザ露光装置）８へと入力され、画像が記録紙に記録され、この記録紙が複写原稿として出力される。

上記したように、画像形成時には、感光体ドラム１３にトナーを付着させるために、帯電器１５は感光体ドラム１３の表面を帯電させる。そのために、高電圧生成部から帯電器１５に高電圧のグリッドＧＢ電圧が供給される。また、現像器２２の現像槽内のマグローラによりトナーを帯電させ、感光体ドラム１３に付着させる。そのために、高電圧生成部から、高電圧の現像ＤＶ電圧が供給され、現像槽内のマグローラに電位を発生させる。なお、本明細書においては、高電圧とは、絶対値が５０Ｖ以上の電圧（基準電位との差が５０Ｖ以上の電位）を意味する。

図４に、画像形成装置１００が備える、グリッドＧＢ電圧及び現像ＤＶ電圧等の高電圧を生成する高電圧生成部１２０の構成を示す。高電圧生成部１２０は、制御部１２２、ＤＡ変換器１２４、ＲＯＭ１２６、ＲＡＭ１２８、タイマ１３０、及びバス１３２を備えている。制御部１２２、ＲＯＭ１２６、ＲＡＭ１２８、及びタイマ１３０はバス１３２に接続されており、これらの間のデータ交換はバス１３２を介して行なわれる。

ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）１２６は、高電圧生成部１２０の動作を制御するのに必要なプログラム及びデータが記憶されている。ＲＯＭ１２６は、通電が遮断された場合にもデータを保持する不揮発性記憶装置である。ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１２８は、揮発性の記憶装置である。制御部１２２は、ＲＯＭ１２６に格納されているプログラムにしたがってＤＡ変換器１２４を制御して、高電圧を生成する。具体的には、制御部１２２は、ＲＯＭ１２６からプログラムをＲＡＭ１２８上に読出して、ＲＡＭ１２８の一部を作業領域としてプログラムを実行する。タイマ１３０は、制御部１２２からの要求を受けて、制御部１２２に現在時刻を表す情報（以下、単に現在時刻という）を提供する。

制御部１２２は、ＲＯＭ１２６に格納されているプログラムにしたがって高電圧を生成するための信号（クロックＣＬＫ、ロード信号ＬＤ、データＤＩＮ）をＤＡ変換器１２４に出力する。ＤＡ変換器１２４は、シリアル入力されるデータＤＩＮからアナログ信号を生成して、複数の端子（各端子をチャンネルＣＨ１〜ＣＨ１０で表す）から出力する。チャンネルＣＨ１〜ＣＨ１０からの出力は、画像形成装置１００内部の各部に、グリッドＧＢ電圧、現像ＤＶ電圧等として供給される。

ＤＡ変換器１２４は、公知のＤＡコンバータであり、例えば図５に示すように、１４ビットのシフトレジスタ１４０、アドレスデコーダ１４２、１０ビットのラッチ１５０〜１６６、及び、１チャンネル出力の１０ビットのＤＡコンバータ１７０〜１８６を備えている。

出力電圧値を決定するためのデータは、図２のＤＡ変換装置１では８ビットデータ（Ｄ００〜Ｄ０７）を処理するのに対して、図５のＤＡ変換器１２４は１０ビットデータを処理する。ＤＡ変換器１２４は、１４ビットのシフトレジスタ１４０を備えている。シリアル伝送されるデータＤＩＮは、１４ビットのデータを構成する。Ｄ０〜Ｄ３の４ビットは、出力端子を特定するためのアドレスとして使用される。Ｄ４〜Ｄ１３の１０ビットは、チャンネルＣＨ１〜ＣＨ１０から出力されるアナログの電圧値を決定するために使用される。クロックＣＬＫは、ＤＡ変換器１２４に入力されるデータＤＩＮを、シフトレジスタ１４０に１ビットずつ取込むために使用される。即ち、クロックＣＬＫの立ち上り毎に、データＤＩＮの値が、１ビットずつシフトレジスタ１４０に取込まれる。ここでは、データＤＩＮがＤ０、Ｄ１、・・・、Ｄ１３の順でＤＡ変換器１２４に入力されるとする。

ＤＡ変換器１２４の出力ＤＯＵＴは、制御部１２２に入力される。出力ＤＯＵＴは、クロックＣＬＫの立ち上り毎に、シフトレジスタ１４０中の１４ビットのうち、先頭のビット（シフト毎に破棄されるビットであり、例えばＬＳＢ（Ｌｅａｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ））の値が出力される。クロックＣＬＫの立ち上りで取込まれる１ビットデータは、シフトレジスタ１４０の末尾のビット（例えばＭＳＢ（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ））に入力される。シフトレジスタ１４０の各ビットの値は、クロックＣＬＫの立ち上り毎に１ビットずつ、シフトレジスタ１４０の先頭ビットの方向にシフトされる。したがって、データＤＩＮの最初に入力されるデータＤ０は、後続のデータＤ１〜Ｄ１３以降が取込まれるときに、１ビットずつシフトされ、Ｄ１３が取込まれたときに、シフトレジスタ１４０の先頭ビットに位置することになる。この段階で、シフトレジスタ１４０に１４ビットのデータＤＩＮ（Ｄ０〜Ｄ１３）が取込まれたことになる。クロックＣＬＫの立ち上りタイミングで、シフトレジスタ１４０の先頭ビットに、データＤ０がシフトされたときには、先頭ビットの値（Ｄ０）が、ＤＯＵＴとして出力される。したがって、制御部１２２は、このタイミングで出力されたＤＯＵＴ（＝Ｄ０）がその後変化するか否かを判定することによって、制御部１２２からＤＡ変換器１２４への信号線にノイズが入ったか否かを判定することができる。なお、出力ＤＯＵＴは、公知のＤＡコンバータにおける、複数のＤＡコンバータをカスケード接続するために使用される信号であるので、これ以上の説明は繰返さない。

上記したように、カラー画像を形成可能な画像形成装置１００では、ブラック（Ｋ）、シアン（Ｃ）、マゼンタ（Ｍ）及びイエロー（Ｙ）の４色それぞれに対して、現像器２２、感光体ドラム１３、及び帯電器１５等を備えている（合計４組）。したがって、これらに関してグリッドＧＢ電圧及び現像ＤＶ電圧を、１つのＤＡ変換器で生成するためには８（＝４（色）×２（グリッドＧＢ電圧及び現像ＤＶ電圧））以上のアナログ出力が可能なＤＡ変換器が使用される。

図６を参照して、図４の高電圧生成部１２０において、制御部１２２が実行するＤＡ変換器１２４の制御プログラムの制御構造について説明する。以下においては、初期状態では、ＤＡ変換器１２４の全端子（チャンネルＣＨ１〜ＣＨ１０）の出力は０Ｖに設定されているとする。

ステップ４００において、制御部１２２は、画像形成装置１００に対して何らかの指示がなされたか否かを判定する。画像形成装置１００に対する指示には、ユーザが操作部のキー（例えば、タッチパネルディスプレイに表示されたソフトウェアキー、又はハードウェアキー）を操作して行なう指示、ネットワークを介して外部の端末装置からのプリントジョブの実行指示、又は、電話回線を介して受信したＦＡＸデータのプリントの実行指示等がある。指示されたと判定された場合、制御はステップ４０２に移行する。そうでなければ、ステップ４００が繰返される。

ステップ４０２において、制御部１２２は、指示内容が、高電圧の生成が必要な指示であるか否かを判定する。高電圧の生成が必要な指示であると判定された場合、制御はステップ４０６に移行する。そうでなければ、制御はステップ４０４に移行し、該当する処理が実行された後、制御はステップ４１８に移行する。

高電圧の生成が必要な指示とは、例えば、コピー又はプリントの実行指示である。これらの指示がなされた場合、制御部１２２は、上記したように記録紙に画像を形成するために、高電圧のグリットＧＢ電圧、及び現像ＤＶ電圧等を生成し、該当する構成部に供給する。以下においては、ユーザによってモノクロコピーが指示されたとする。即ち、ブラック（Ｋ）に関する現像器２２、感光体ドラム１３、帯電器１５等に対して、高電圧のグリットＧＢ電圧、及び現像ＤＶ電圧等の高電圧が供給されるとする。

ステップ４０６において、制御部１２２は、ＲＯＭ１２６から所定のデータを読出し、読出したデータにしたがって、所定のタイミングで、クロックＣＬＫ、ロード信号ＬＤ、及びデータＤＩＮを出力する。これによって、ＤＡ変換器１２４は、１４回のクロックＣＬＫの立ち上りで１４ビットデータをシフトレジスタ１４０に取込んで、ロード信号ＬＤがハイレベルになったタイミングで、チャンネルＣＨ１〜ＣＨ１０のうちの所定のチャンネルからアナログ電圧を出力し、その状態を維持する。このとき、制御部１２２は、ロード信号ＬＤをハイレベルにすると同時に、現在時刻をタイマ１３０から取得して、開始時刻としてＲＡＭ１２８に記憶する。

ステップ４０８において、制御部１２２は、ステップ４０６でアナログ電圧の出力を開始してから、所定時間が経過したか否かを判定する。具体的には、制御部１２２は、現在時刻をタイマ１３０から取得し、取得した現在時刻とステップ４０６でＲＡＭ１２８に記憶した開始時刻との時間差が、所定時間以上であるか否かを判定する。所定時間が経過したと判定された場合、制御はステップ４１０に移行する。そうでなければ、ステップ４０８が繰返される。

ステップ４１０において、制御部１２２は、指示された処理に必要な電圧を設定するためのデータの出力が完了したか否かを判定する。完了したと判定された場合、制御はステップ４１２に移行する。そうでなければ、制御はステップ４０６に戻り、ステップ４０６〜４１０が繰返される。データ出力の完了は、例えば、指定された処理に必要な電圧を生成するための次のデータがＲＯＭ１２６に記憶されているか否かによって行なう。

図７〜図９を参照して、ステップ４０６〜４１０の処理を具体的に説明する。コピー時には、グリットＧＢ電圧及び現像ＤＶ電圧は、例えば、図７に示すように段階的に変化するように制御される。時刻Ｔ１において、グリッド電圧が−１８０Ｖに設定され、その直後の時刻Ｔ２において、現像ＤＶ電圧が−７０Ｖに設定され、それぞれの値が、時刻Ｔ３及び時刻Ｔ４まで維持される。時刻Ｔ３において、グリッド電圧が−１８０Ｖから−４５０Ｖに変更され、その直後の時刻Ｔ４において、現像ＤＶ電圧が−７０Ｖから−２８０Ｖに変更され、それぞれの値が、時刻Ｔ５及び時刻Ｔ６まで維持される。時刻Ｔ５において、グリッドＧＢ電圧が−４５０Ｖから−６３０Ｖに変更され、その直後の時刻Ｔ６において、現像ＤＶ電圧が−２８０Ｖから−４２０Ｖに変更され、それぞれの値が維持され、コピーが実行される。

制御部１２２は、上記した各電圧値をＤＡ変換器１２４に生成させるために、時刻Ｔ１〜Ｔ６において、例えば図８に示すデジタルデータＤＩＮをＤＡ変換器１２４に出力する。ＤＡＴＡは、デジタル１０ビットに対応する十進数である（０〜１０２３）。グリッドＧＢ電圧及び現像ＤＶ電圧の欄は、ＤＡＴＡに対応するアナログ値を示す。出力順は、制御部１２２がデータＤＩＮを出力する順序を表し、図７の時刻Ｔ１〜Ｔ６に対応する。図８の対応テーブルにしたがって、制御部１２２は、時刻Ｔ１〜Ｔ６においてそれぞれ、“２０５”、“１０２”、“５１２”、“４０９”、“７１６”、及び“６１４”に対応する１０ビットの２進データを生成する。制御部１２２は、それぞれの１０ビットデータ（Ｄ４〜Ｄ１３）を所定のアドレス４ビット（Ｄ０〜Ｄ３）に続けて、データＤＩＮを生成してシリアル出力する。なお、制御部１２２から同じＤＡＴＡ値（１０ビットデータＤ４〜Ｄ１３）がＤＡ変換器１２４に入力されても、出力チャンネル（ＣＨ１〜ＣＨ１０）に応じたアナログ値の電圧が生成される。これは、図５に示した、１チャンネルのＤＡコンバータ１７０〜１８６の設定が異なることによる。即ち、１チャンネルのＤＡコンバータ１７０〜１８６は、供給先に応じてＤＡ変換のパラメータが設定される。

図９は、アドレスを含めて、制御部１２２が時刻Ｔ１〜Ｔ６（出力順１〜６に対応）でシリアル出力する１４ビットデータを示す。ここでは、アドレスを表す４ビットがアドレスデコーダ１４２によってコードされて、ラッチ１５０〜１６６のうち、グリッドＧＢ電圧又は現像ＤＶ電圧を出力するためのラッチが特定される。

上記のことから、制御部１２２は、最初にステップ４０６を実行する場合、ＲＯＭ１２６から、図９の出力順が“１”の行の１４ビットデータＤ０〜Ｄ１３と維持時間ΔＴ１（＝Ｔ２−Ｔ１）とを読出し、クロックＣＬＫの立ち上りでデータＤ０〜Ｄ１３が確定するように、データＤＩＮを変化させる。制御部１２２は、１４個のクロックＣＬＫを出力した後、ロード信号ＬＤをローレベルからハイレベルに立ち上げる。同時に、現在時刻をＲＡＭ１２８に記憶する。これによって、ＤＡ変換器１２４では、シフトレジスタ１４０へのデータ取込、アナログ出力チャンネル（グリッドＧＢ電圧を出力するチャンネル）の決定、及び、アナログ電圧（グリッドＧＢ電圧）の出力が実行される。

その後、制御部１２２は、ステップ４０８において、維持時間ΔＴ１が経過したと判定した場合、ステップ４１０の判定（出力すべき次のデータがＲＯＭ１２６に在るとの判定）に続き、ステップ４０６を再度実行する。

制御部１２２は、２回目にステップ４０６を実行する場合、ＲＯＭ１２６から、図９の出力順が“２”の行の１４ビットデータＤ０〜Ｄ１３と維持時間ΔＴ２（＝Ｔ３−Ｔ２）とを読出す。制御部１２２は、上記と同様に、クロックＣＬＫの立ち上りでデータＤ０〜Ｄ１３が確定するように、データＤＩＮを変化させ後、ロード信号ＬＤをローレベルからハイレベルに立ち上げる。同時に、現在時刻をＲＡＭ１２８に記憶する。これによって、ＤＡ変換器１２４では、シフトレジスタ１４０へのデータ取込、アナログ出力チャンネル（現像ＤＶ電圧を出力するチャンネル）の決定、及び、アナログ電圧（現像ＤＶ電圧）の出力が実行される。現像ＤＶ電圧を出力するチャンネルは、グリッドＧＢ電圧を出力したチャンネルと異なる。したがって、図９の出力順が“１”の行の１４ビットデータＤ０〜Ｄ１３にしたがって、所定のチャンネルから出力されたグリッドＧＢ電圧に関しては、既に設定された値が維持されている。また、それら以外のチャンネルの出力は初期値（０Ｖ）に維持されている。

その後、制御部１２２は、ステップ４０８において、維持時間ΔＴ２が経過したと判定した場合、ステップ４１０の判定（出力すべき次のデータがＲＯＭ１２６に在るとの判定）に続き、ステップ４０６を再度実行する。

以下同様にして、制御部１２２は、ステップ４０６〜４１０を繰返し、図９の出力順が“３”〜“６”の行の１４ビットデータＤ０〜Ｄ１３と維持時間ΔＴｉ（ｉ＝３〜５）とを読出し、これにしたがって、クロックＣＬＫ、データＤＩＮ、及びロード信号ＬＤをＤＡ変換器１２４に出力する。これによって、ＤＡ変換器１２４の所定のチャンネルから、所定のアナログ電圧値（グリッドＧＢ電圧又は現像ＤＶ電圧）が出力される。なお、図９の出力順が“６”の行の１４ビットデータＤ０〜Ｄ１３を読出すときには、維持時間は読出されない（ＲＯＭ１２６に記憶されていない）。これは、出力順が“６”の行の１４ビットデータＤ０〜Ｄ１３にしたがって、現像ＤＶ電圧が生成されたときのアナログ値（グリッドＧＢ電圧及び現像ＤＶ電圧）が、コピーが完了するまで維持されるからである。

図１０に、図９の出力順が“６”の行の１４ビットデータＤ０〜Ｄ１３が読出され、これにしたがって生成される各信号を示す。クロックＣＬＫの１４回の立ち上りタイミングｔ０〜ｔ１３において、１４ビットのデータ“０１００１００１１００１１０”が順に確定されるように、データＤＩＮが出力され、その後、シフトレジスタ１４０に取込まれたデータを、アナログ出力に反映するためにロード信号ＬＤが立ち上げられている。

以上のように、ステップ４００で指示された処理（コピー）に必要な電圧を生成した後、ステップ４１２において、制御部１２２は、ＤＡ変換器１２４の出力ＤＯＵＴが、ステップ４０６〜４１０の繰返しにおいてＤＡ変換器１２４に最後に出力したデータＤ０と同じである否かを判定する。同じであると判定された場合、制御はステップ４１６に移行する。そうでなければ、制御はステップ４１４に移行する。

上記したように、クロックＣＬＫの立ち上り毎に、シフトレジスタ１４０の先頭ビットの値が、出力ＤＯＵＴとして出力される。したがって、図１０に示すように、クロックＣＬＫの立ち上りタイミングｔ１３において、出力ＤＯＵＴは、矢印で示すように、シフトレジスタ１４０の先頭ビットの値（最初にシフトレジスタ１４０に入力されたＤ０）と同じ“０”になる。なお、その後、ロード信号ＬＤが立ち上がっても、出力ＤＯＵＴは変化しない。

この状態で、図１１に示すように、クロック線（ＣＬＫ）、データ線（ＤＩＮ）、ロード線（ＬＤ）にノイズが発生した場合、クロック線のノイズによってシフトレジスタ１４０が１ビットシフトしてしまう。その結果、シフトレジスタ１４０の先頭ビットがデータＤ１になり、出力ＤＯＵＴはデータＤ１と同じ“１”になる。したがって、制御部１２２は、出力ＤＯＵＴが変化したか否かを判定することによってノイズ発生の有無を判定することができる。

このように、ステップ４１０において、出力ＤＯＵTが変化したと判定されたことは、ノイズが発生したことを意味するので、ステップ４１４において、制御部１２２は、ＲＯＭ１２６から、各チャンネルに関して最後に設定した電圧に対応する１４ビットデータＤ０〜Ｄ１３を再度読出し、読出した１４ビットデータＤ０〜Ｄ１３を、ステップ４０６と同様にＤＡ変換器１２４に出力する。ここでは、グリッドＧＢ電圧及び現像ＤＶ電圧を設定するために、それぞれ最後に読出したデータをＲＯＭ１２６から読出して、ステップ４０６と同様に順次ＤＡ変換器１２４に出力する。さらに、ノイズによってアドレスデータＤ０〜Ｄ３及び電圧を決定するデータＤ４〜Ｄ１３が変化するので、意図しないチャンネルから意図しない値のアナログ電圧が出力される可能性があるので、グリッドＧＢ電圧及び現像ＤＶ電圧を出力するチャンネル以外のチャンネルは、初期値（０Ｖ）になるように、ＤＡ変換器１２４に所定の１４ビットデータを出力する。これによって、ＤＡ変換器１２４は、最後にステップ４６が実行されたときと同じアナログ信号を出力する。

なお、アドレスデータが４ビットの場合、“００００”〜“１１１１”の合計１６個のアドレスを指定できるが、“００＊＊”又は“１１＊＊”（＊は１又は０）を使用した場合、Ｄ０＝Ｄ１なので、ノイズが発生して、シフトレジスタで１ビットシフトが発生しても、ＤＡ変換器の出力ＤＯＵＴは変化しない。したがって、ノイズの発生を必ず検出できるようにするためには、“０１＊＊”又は“１０＊＊”のアドレスを使用することが好ましい。“０１＊＊”及び“１０＊＊”（＊は１又は０）によって、合計８個のアドレスを指定できるので、１個のＤＡ変換器で、カラー（ＣＭＹＫ）用のグリッドＧＢ電圧及び現像ＤＶ電圧を生成することができる。

ステップ４１６において、制御部１２２は、出力ＤＯＵＴの監視が必要か否かを判定する。監視が必要であると判定された場合、制御はステップ４１２に戻る。そうでなければ、制御はステップ４１８に移行する。出力ＤＯＵＴの監視が必要か否かは、例えば、割込信号を用いて判定することができる。指示された処理が完了した場合に割込信号を発生させ、この割込信号が制御部１２２に入力されると、制御部１２２は出力ＤＯＵＴの監視が不要であると判定し、それまでは出力ＤＯＵＴの監視が必要であると判定する。また、制御部１２２が、指示された処理の完了を検知してもよい。例えば、コピーが指示された場合、制御部１２２が、画像が形成されて排出される記録紙の枚数を、排紙ローラ（搬送ローラ１２ｂ）の近傍に配置されたセンサによってカウントし、指示された枚数を完了した場合に、出力ＤＯＵＴの監視が不要と判定し、それまでは出力ＤＯＵＴの監視が必要であると判定してもよい。

出力ＤＯＵＴの監視が不要と判定された場合、ステップ４１８において、制御部１２２は、終了の指示を受けたか否かを判定する。終了の指示は、例えば、画像形成装置１００の電源がＯＦＦされることである。終了の指示を受けたと判定された場合、本プログラムは終了する。そうでなければ、制御はステップ４００に戻る。

以上によって、画像形成装置１００が何らかの指示を受けた場合、その指示を実行するために高電圧を生成することが必要であれば、制御部１２２は、必要な電圧を生成して、該当する構成部に供給することできる。そのときに、制御部１２２からの制御線（クロック線、データ線、ロード線）にノイズが発生した場合、ＤＡ変換器１２４の誤動作を直ちに修復して、ＤＡ変換器１２４に正常な電圧を出力させることができる。所定の出力電圧を維持すべき期間に、ノイズが繰返し発生したとしても、ＤＡ変換器１２４の誤動作を直ちに修復して、ＤＡ変換器１２４に正常な電圧を出力させることができる。

上記では、ユーザによってモノクロコピーが指示された場合を説明したが、カラーコピーが指示された場合も同様である。カラーコピーが指示された場合、ステップ４０６において制御部１２２は、図９の出力順“１”に対応する１０ビットデータに、４色（ブラック（Ｋ）、シアン（Ｃ）、マゼンタ（Ｍ）及びイエロー（Ｙ））に対応するアドレスをそれぞれ付加して１４ビットデータを生成し、それらを、順次ＤＡ変換器１２４に出力する。例えば、ブラック（Ｋ）に関するグリッド電圧を生成する場合、制御部１２２は、上記したように、図９の出力順“１”に対応する１４ビットデータをＤＡ変換器１２４に出力する。それに続いて、例えば、シアン（Ｃ）に関するグリッドＧＢ電圧を生成する場合、制御部１２２は、図９の出力順“１”に対応する１０ビットデータ（Ｄ４〜Ｄ１３）と、シアン（Ｃ）用のグリッドＧＢ電圧を出力するチャンネルのラッチ（ラッチ１５０〜１６６の何れか）を特定するための４ビットデータ（Ｄ０〜Ｄ３）とを含む１４ビットデータをＲＯＭ１２６から読出して、ＤＡ変換器１２４に出力する。マゼンタ（Ｍ）又はイエロー（Ｙ）に関するグリッドＧＢ電圧を生成する場合も、同様である。また、４色（ブラック（Ｋ）、シアン（Ｃ）、マゼンタ（Ｍ）及びイエロー（Ｙ））に関して、図９の出力順“２”〜“６”の１０ビットデータに対応する１４ビットデータを、ＤＡ変換器１２４に出力する処理も同様である。色及び高電圧の可能な組合せである８組のそれぞれに対して、異なるアドレスが指定され、異なるチャンネルが使用される。

なお、ＤＡ変換器１２４の制御線にノイズが発生し、これによってＤＡ変換器１２４が誤動作することは、コピー時の時刻Ｔ６以前においても起こり得る。しかし、時刻Ｔ１〜Ｔ６の間は、比較的短い時間間隔で、アナログ電圧を設定するための１４ビットデータがＤＡ変換器１２４に出力されるので、ノイズによってＤＡ変換器１２４が誤動作したとしても、その直後に、所定の１４ビットデータが制御部１２２からＤＡ変換器１２４に入力され、正しいアナログ値が出力される。したがって、時刻Ｔ１〜Ｔ６において出力ＤＯＵＴの変化を検知して、ステップ４１４と同様の処理を実行する必要性はない。

上記では、ステップ４０６においてＲＯＭ１２６からデータを読出す毎に、ＤＡ変換器１２４にデータを出力する場合を説明したが、これに限定されない。例えば、指示された処理を実行するために必要となるＤＡ変換器の制御に必要な全データを予めＲＡＭに読出してもよい。

上記では、ステップ４１２において、出力ＤＯＵＴが、最後に出力したデータＤ０と同じである否かが判定される場合を説明したが、出力ＤＯＵＴが１ビットであるので、この処理は、出力ＤＯＵＴが、電圧の設定が完了した時点から変化したか否かを判定する処理と等価である。したがって、制御部１２２は、電圧の設定が完了した時点の出力ＤＯＵＴの値をＲＡＭに記憶し、その後、出力ＤＯＵＴが変化したか否かを判定してもよい。

上記では、ＤＡ変換器のアナログ出力を直接、グリッドＧＢ電圧及び現像ＤＶ電圧として供給する場合を説明したが、これに限定されない。ＤＡ変換器のチャンネルＣＨ１〜ＣＨ１０の後段に、チャンネル毎に増幅回路を設けて、ＤＡ変換器からアナログ出力を所定の値に増幅して、グリッドＧＢ電圧及び現像ＤＶ電圧等として供給してもよい。その場合、各増幅回路の特性（増幅率）を適宜設定することができる。そのようにする場合、ＤＡ変換器１２４のチャンネルＣＨ１〜ＣＨ１０から出力されるアナログ電圧は、デジタルデータが同じであれば同じアナログ値になるようにできる。即ち、上記したように、同じ１０ビットのデジタルデータから生成されるアナログ値がグリッドＧＢ電圧と現像ＤＶ電圧とで異なるようにするには、各増幅回路の特性（増幅率）を異なるように設定することで実現できる。

上記では、コピー時にＤＡ変換器１２４から出力されるグリッドＧＢ電圧及び現像ＤＶ電圧に関して説明したが、これに限定されない。画像形成装置１００内部で任意のアナログ電圧を生成する場合に適用され得る。

上記では、クロックＣＬＫの立ち上りでシフトレジスタにデータが取込まれ、ロード信号ＬＤの立ち上りで、ＤＡ変換器の出力データが確定される場合を説明したが、これに限定されない。クロック信号に同期してシフトレジスタにデータが取込まれればよく、クロックＣＬＫの立ち下りでシフトレジスタにデータが取込まれてもよい。また、ロード信号ＬＤの立ち下りで、ＤＡ変換器の出力データが確定されてもよい。

上記では、アドレスが４ビット、電圧用データが１０ビットである場合を説明したが、これに限定されない。但し、ノイズを必ず検出するためには、１個のＤＡ変換器で使用されるアドレス（これにより出力チャンネルが決まる）は、上記したように“０１＊＊”又は“１０＊＊”であることが好ましい。

上記では、ＤＡ変換器が、シフトレジスタの先頭ビットの値を出力ＤＯＵＴとして出力する場合を説明したが、これに限定されない。複数のアドレスビットのうちの１ビットが、クロックＣＬＫに同期して出力ＤＯＵＴとして出力されればよい。なお、ノイズを必ず検出できるようにするためには、ＤＡ変換器から出力ＤＯＵＴとして出力されるビット（ビットＡとする）と、それに隣接し、１ビットシフトされた結果、ビットＡにシフトされるビット値を保持するビットとが、“０１”又は“１０”となるアドレスを使用することが好ましい。なお、制御部は、出力ＤＯＵＴが変化したか否かを判定することによって、ノイズの発生を検出することができる。

上記では、制御部１２２が、ＤＡ変換器１２４の制御を含めて画像形成装置１００全体の制御を行なう場合を説明したが、これに限定されない。別途画像形成装置１００全体を制御するＣＰＵ等を備え、制御部１２２はＤＡ変換器１２４を制御して高電圧を生成する機能のみを行なう構成であってもよい。

上記では画像形成装置１００に関して、ノイズによるＤＡ変換器１２４の誤動作対策を説明したが、これに限定されない。上記のノイズによるＤＡ変換器１２４の誤動作の対策は、ＤＡ変換器を備えた一般的な装置に適用することができる。

以上、実施の形態を説明することにより本発明を説明したが、上記した実施の形態は例示であって、本発明は上記した実施の形態に限定されるものではなく、種々変更して実施することができる。

１００ 画像形成装置
１０２ 本体装置
１０４ 自動原稿処理装置
１２０ 高電圧生成部
１２２ 制御部
１２４ ＤＡ変換器
１２６ ＲＯＭ
１２８ ＲＡＭ
１３０ タイマ
１３２ バス
１４０ シフトレジスタ
１４２ アドレスデコーダ
１５０〜１６６ ラッチ
１７０〜１８６ ＤＡコンバータ

Claims (6)

1. 制御手段と、前記制御手段からシリアル伝送されるデジタルデータからアナログ信号を生成するＤＡ変換手段とを備える画像形成装置であって、
   前記ＤＡ変換手段は、前記アナログ信号を出力する複数の出力端子を備え、
   前記出力端子から出力される前記アナログ信号は、記録媒体の表面への画像形成のために使用され、
   前記デジタルデータは、複数のアドレスビットと複数のデータビットとを含み、
   前記ＤＡ変換手段は、前記制御手段からシリアル伝送により入力される前記デジタルデータを、前記制御手段から入力されるクロック信号に同期して取込むシフトレジスタを備え、
   前記シフトレジスタは、前記クロック信号に同期して、取込済みのデータを所定方向にシフトした後に前記デジタルデータを取込み、
   前記ＤＡ変換手段は、前記シフトレジスタに取込まれた複数の前記データビットからアナログ信号を生成し、当該アナログ信号を、複数の前記出力端子のうちの、前記シフトレジスタに取込まれた複数の前記アドレスビットにより特定される出力端子から出力し、
   前記ＤＡ変換手段は、前記クロック信号に同期して、前記アドレスビットの特定のビットの値を前記制御手段に入力し、
   前記制御手段は、画像形成のために一連の前記デジタルデータを前記ＤＡ変換手段にシリアル伝送した後に、前記特定のビットの値が変化したか否かを判定することを特徴とする画像形成装置。
2. 前記制御手段は、前記特定のビットの値が変化したことを検出したことを受けて、画像形成のために前記ＤＡ変換手段に伝送された前記デジタルデータのうち、最後に前記出力端子から出力されたアナログ信号の生成に使用されたデジタルデータを、前記ＤＡ変換手段にシリアル伝送することを特徴とする請求項１に記載の画像形成装置。
3. 前記出力端子から出力される前記アナログ信号は、カラー画像の形成時における、各色のトナーを前記記録媒体の表面に形成するためのグリッドＧＢ電圧及び現像ＤＶ電圧として使用されることを特徴とする請求項１又は２に記載の画像形成装置。
4. 前記ＤＡ変換手段は、複数の前記出力端子の各々に対応するラッチと、当該ラッチに対応する１チャンネル出力のＤＡコンバータとを、それぞれ複数備え、
   前記アドレスビットによって、複数の前記ラッチのうちの１つのラッチが特定され、
   前記１チャンネル出力のＤＡコンバータは、対応する前記ラッチから入力されるデジタルデータを前記アナログ信号に変換して、対応する前記出力端子から出力することを特徴とする請求項１から３の何れか１項に記載の画像形成装置。
5. 前記アドレスビットの前記特定のビットと、前記特定のビットに隣接する前記アドレスビット内の隣接ビットとの組合せは、“０１”又は“１０”であり、
   前記隣接ビットのビット値は、前記シフトレジスタにおいて１ビットシフトされることにより、前記特定のビットにシフトされることを特徴とする請求項１から４の何れか１項に記載の画像形成装置。
6. 前記特定のビットは、前記シフトレジスタにおいて１ビットシフトすることにより破棄される値を記録するビットであることを特徴とする請求項１から５の何れか１項に記載の画像形成装置。
   

Images