JP2013157569A - 複合基板及びその製造方法 - Google Patents

複合基板及びその製造方法 Download PDF

Info

Publication number
JP2013157569A
JP2013157569A JP2012019207A JP2012019207A JP2013157569A JP 2013157569 A JP2013157569 A JP 2013157569A JP 2012019207 A JP2012019207 A JP 2012019207A JP 2012019207 A JP2012019207 A JP 2012019207A JP 2013157569 A JP2013157569 A JP 2013157569A
Authority
JP
Japan
Prior art keywords
substrate
mark
main surface
composite
transparent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012019207A
Other languages
English (en)
Inventor
Tatsunori Suga
達典 菅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2012019207A priority Critical patent/JP2013157569A/ja
Publication of JP2013157569A publication Critical patent/JP2013157569A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

【課題】第1の基板を余分に大きくする必要がなく、第2の基板を精度よく第1の基板に実装できる複合基板及びその製造方法を提供する。
【解決手段】複合基板10は、第1の基板20と、第1の基板20の主面20sに実装された第2の基板30と、第1の基板20のうち第2の基板30に覆われる部分に形成された第1のマーク28とを備える。第2の基板30は、透明又は半透明である。第1のマーク28は、第2の基板30を介して光学的に認識される。
【選択図】図2

Description

本発明は、複合基板及びその製造方法に関し、詳しくは、第1の基板に第2の基板が実装された複合基板及びその製造方法に関する。
従来、基板に部品が搭載された電子部品の組立体が製造されている。
例えば図10の平面図に示すように、組立体が多層回路基板110の場合、基板101にマーク105を形成しておく。そして、マーク105を認識して、マーク105を基準に配線導体102を印刷する。また、自動実装装置と画像認識装置を用いて、マーク105を読み取りながら電子部品106の位置合わせを行い、電子部品106を所定位置に実装する(例えば、特許文献1参照)。
特開平9−18148号公報号公報
モジュール製品等の組立体では、組立体の基板(第1の基板)に、電子部品が形成された基板(第2の基板)が実装される。このように第1の基板に第2の基板が実装された複合基板は、上記のような方法で製造すると、以下の問題が生じる。
(1) 第1の基板のうち第2の基板が実装される部分以外の部分に位置決め用のマークを形成する場合には、第1の基板を余分に大きくする必要がある。
(2) 複合基板は、複数個分の複合基板になる部分を含む集合基板状態で一括加工した後、複合基板の個片に分割することによって、効率よく量産できる。図4(b)の側面図に模式的に示すように、集合基板状態の第1の基板82に、第2の基板90が実装されて複合基板になる部分ごとにマーク88を形成すると、第1の基板82の有効利用面積が減少する。
そこで、図4(a)の側面図に模式的に示すように、例えば集合基板状態の第1の基板82の四隅に、マーク88を集約して形成することが考えられる。この場合、第2の基板90は、マーク88からの所定距離Lの位置に実装する。
しかし、集合基板状態の第1の基板82にソリやウネリが発生すると、第2の基板90を実装すべき位置が移動する。そのため、第2の基板90を予め決められた所定距離Lの位置に実装すると、第2の基板90の実装位置がずれてしまい、第2の基板90の実装不良が発生することがある。
本発明は、かかる実情に鑑み、第1の基板を余分に大きくする必要がなく、第2の基板を精度よく第1の基板に実装できる複合基板及びその製造方法を提供しようとするものである。
本発明は、上記課題を解決するために、以下のように構成した第1の態様の複合基板を提供する。
第1の態様の複合基板は、(a)第1の基板と、(b)前記第1の基板の主面に実装された第2の基板と、(c)前記第1の基板のうち前記第2の基板に覆われる部分に形成された第1のマークとを備える。前記第2の基板は、透明又は半透明である。前記第1のマークは、前記第2の基板を介して光学的に認識される。
上記構成において、第2の基板は、第2の基板を介して第1のマークを光学的に認識できる程度に、透明又は半透明である。
上記構成において、第1の基板が不透明である場合には、第1のマークは第1の基板の主面に形成される。第1の基板が透明又は半透明である場合には、第1のマークは、第2の基板が実装される第1の基板の主面に形成されても、第1の基板の内部又は第1の基板の他の主面に形成されてもよい。
上記構成によれば、第1のマークは第1の基板のうち第2の基板に覆われる部分に形成されるので、第1のマークを形成するために第1の基板を余分に大きくする必要がない。
上記構成によれば、第2の基板は、第2の基板を実装すべき所定位置に対応して形成された第1のマークに対して位置合わせして、第1の基板の主面に実装することができる。また、第2の基板が第1の基板に実装される工程が完了するまで、透明又は半透明の第2の基板を介して第1のマークを認識しながら、第1のマークに対して第2の基板の位置合わせを行うことができる。そのため、第2の基板を精度よく第1の基板に実装できる。
また、本発明は、上記課題を解決するために、以下のように構成した第2の態様の複合基板を提供する。
第2の態様の複合基板は、(a)第1の基板と、(b)前記第1の基板の主面に実装された第2の基板と、(c)前記第1の基板のうち前記第2の基板に覆われる部分に形成された第1のマークとを備える。前記第1の基板は、透明又は半透明である。前記第1のマーク及び前記第2の基板は、前記第1の基板を介して光学的に認識される。
上記構成において、第1の基板は、第1の基板を介して第1のマーク及び第2の基板を光学的に認識できる程度に、透明又は半透明である。
上記構成によれば、第1のマークは第1の基板のうち第2の基板に覆われる部分に形成されるので、第1のマークを形成するために第1の基板を余分に大きくする必要がない。
上記構成によれば、第2の基板は、第2の基板を実装すべき所定位置に対応して形成された第1のマークに対して位置合わせして、第1の基板の主面に実装することができる。また、第2の基板が第1の基板に実装される工程が完了するまで、透明又は半透明の第1の基板を介して第1のマークを認識しながら、第1のマークに対して第2の基板の位置合わせを行うことができる。そのため、第2の基板を精度よく第1の基板に実装できる。
本発明の第1の態様の複合基板において、好ましくは、前記第1のマークは、前記第2の基板のうち、前記第1のマークを含む部分に対向する対向部分を介して光学的に認識される。前記第2の基板のうち前記対向部分以外の部分に、部品が搭載されている。
この場合、第2の基板に部品が搭載されても、第2の基板の対向部分を介して第1のマークを光学的に認識できるので、部品が搭載された状態の第2の基板を、精度よく第1の基板の主面に実装することができる。
好ましくは、前記第1のマークは、前記第2の基板のうち、前記第1のマークを含む部分に対向する対向部分を介して光学的に認識される。前記第2の基板の前記対向部分に、第2のマークが形成されている。前記第2のマークは、前記第2の基板を介して前記第1のマークが光学的に認識されるときに、同時に光学的に認識される。
この場合、第1のマークと第2のマークとを光学的に認識しながら、第1のマークと第2のマークとが所定の位置関係になるように、第2の基板の位置を調整することにより、第2の基板をより精度よく第1の基板に実装できる。
好ましくは、前記部品は、前記第2のマークを基準に位置合わせして、前記第2の基板に搭載されている。
この場合、第2のマークを、第2の基板に部品を搭載するときの位置合わせに用いることにより、第2の基板に部品を搭載するときの位置合わせ用のマークを別に設ける必要がない。そのため、第2の基板を小型化できる。
また、本発明は、上記課題を解決するために、以下のように構成した複合基板の製造方法を提供する。
複合基板の製造方法は、(i)マークが形成された第1の基板と、透明又は半透明の第2の基板とを用意する第1の工程と、(ii)前記第2の基板を介して前記マークを光学的に認識しながら、前記第2の基板が前記マークを覆うように、前記第1の基板に前記第2の基板を実装する第2の工程とを備える。
上記方法において、第2の基板は、第2の基板を介してマークを光学的に認識できる程度に、透明又は半透明である。
上記方法において、第1の基板が不透明である場合には、マークは第1の基板の主面に形成される。第1の基板が透明又は半透明である場合には、第1のマークは、基板の主面に形成されても、第1の基板の内部に形成されてもかまわない。
上記方法によれば、マークは第1の基板のうち第2の基板に覆われる部分に形成されるので、マークを形成するために第1の基板を余分に大きくする必要がない。
上記方法によれば、第2の基板を第1の基板に実装する第2の工程が完了するまで、透明又は半透明の第2の基板を介してマークを認識しながら、マークに対して第2の基板の位置合わせを行うことができる。そのため、第2の基板を精度よく第1の基板に実装できる。
本発明によれば、第1の基板を余分に大きくする必要がなく、第2の基板を精度よく第1の基板に実装できる。
複合基板の側面図である。(実施例1) 複合基板の平面図である。(実施例1) 複合基板の要部拡大平面図である。(実施例1) 複合基板の側面図である。(説明例) 複合基板の製造工程を示す要部断面図である。(実施例1) 複合基板の製造工程を示す要部断面図である。(実施例1) 複合基板の(a)組立斜視図、(b)分解斜視図、(c)説明図である。(実施例2) (a)複合基板の要部平面図、(b)第1の基板の要部平面図である。(実施例3) (a)複合基板の要部平面図、(b)第1の基板の要部平面図、(c)マークの説明図である。(実施例4) 多層回路基板の平面図である。(従来例)
以下、本発明の実施の形態について、図1〜図9を参照しながら説明する。
<実施例1> 実施例1の複合基板10について、図1〜図6を参照しながら説明する。
図1は、複合基板10の構成を模式に示す側面図である。図2は、複合基板10の構成を模式的に示す平面図である。図1及び図2に示すように、複合基板10は、第1の基板20の一方主面20sに、透明又は半透明の複数の第2の基板30が実装されている。第1の基板20の一方主面20sのうち第2の基板30に覆われる部分には、それぞれ第1のマーク28が形成されている。
なお、第1の基板20の一方主面20sには、1個の第2の基板30のみが実装されても、寸法や形状の異なる複数の第2の基板が実装されても、第2の基板とともに第2の基板以外の部品が実装されてもよい。また、第1の基板20の一方主面20sのみならず、他方主面20tにも、第2の基板が実装されてもよい。
第2の基板30を第1の基板20の一方主面20sに実装するとき、自動実装装置及び画像認識装置を用い、第1のマーク28を光学的に認識し、第1のマーク28に対する第2の基板30の位置を調整し、第1のマーク28に対して第2の基板30を位置合わせしながら、第2の基板30を第1の基板20の一方主面20sに実装する。
第2の基板30が不透明であれば、第2の基板30が第1のマーク28を覆うと、第1のマーク28は認識できなくなる。そのため、第2の基板30が第1のマーク28を覆った後、第2の基板30の実装が完了するまで、第2の基板30の位置ずれを補正できない。
これに対し、実施例1の複合基板10では、第2の基板30が透明又は半透明であるため、第2の基板30が第1のマーク28を覆っても、透明又は半透明の第2の基板30を介して第1のマーク28を認識できる。そのため、第2の基板30の実装が完了するまで第2の基板30の位置ずれを補正できるので、第2の基板30を精度よく第1の基板20に実装できる。
第1のマーク28は、第1の基板20の一方主面20sのうち第2の基板30に覆われる部分に、当該第2の基板30を実装すべき所定位置に対応して形成されている。第1の基板20の一方主面20sにソリやウネリが発生し、第2の基板30を実装すべき所定位置が移動すると、それに対応して第1のマーク28の位置も移動する。そのため、第1のマーク28に対して第2の基板30の位置合わせすることによって、第2の基板30を実装すべき所定位置に、第2の基板30を精度よく実装することができる。
第1のマーク28は、第1の基板20のうち第2の基板30に覆われる部分に形成されるので、第1のマーク28を形成するために第1の基板20を余分に大きくする必要がない。
複合基板を、複数個分の複合基板になる部分を含む集合基板状態で一括加工した後、複合基板の個片に分割することによって製造する場合には、図1及び図2に示すように、第1のマーク28は、集合基板状態の第1の基板20のうち第2の基板30で覆われる部分、すなわち複合基板の個片になる部分にのみ形成すればよい。そのため、図4(a)及び(b)の側面図に模式的に示したように、集合基板状態の第1の基板82のうち第2の基板90で覆われる部分以外に、第2の基板90を位置合わせするためのマーク88を形成する場合よりも、集合基板状態の第1の基板20を小型化できる。
図3(a)及び(b)の平面図に示すように、透明又は半透明の第2の基板30に、第1の基板20に形成され第2の基板30を介して光学的に認識できる第1のマーク28a,28bに対応して、第2のマーク38a,38bを形成してもよい。第2のマーク38a,38bは、第2の基板30の主面に形成されても、第2の基板30の内部に形成されてもよい。
この場合、第1のマーク28a,28bと第2のマーク38a,38bとを光学的に認識しながら、第1のマーク28a,28bと第2のマーク38a,38bとが所定の位置関係になるように第2の基板30の位置を調整することにより、第2の基板30をより精度よく第1の基板20に実装できる。
図3(a)に示した例では、第2の基板30を垂直方向から見たときに、矩形枠形状の第2のマーク38aによって囲まれた矩形部分39aが形成される。この矩形部分39aの中心に第1のマーク28aが来るように、第2の基板30の位置合わせを行う。第1のマーク28aと第2のマーク38aとが矩形図形であれば、各マーク28a,38aの辺が互いに平行になるように調整することによって、第1の基板20に対する第2の基板30の角度ずれを小さくし、あるいは無くすことができる。
図3(a)では第2のマーク38aの各辺38s〜38vが互いに接続されている場合を例示したが、互いに接続されていない別々の要素によって第2のマーク38aを形成することも可能である。例えば、第2のマーク38aの一対の辺38s,38uを構成する要素と、他の一対の辺38t,38vを構成する要素とを、第2の基板30の異なる部分、例えば第2の基板30の異なる主面又は絶縁層間に形成し、第2の基板30を垂直方向から見たときに、各要素で囲まれた矩形部分39aが形成されるようにする。
図3(b)に示した例では、第2の基板30を垂直方向から見たときに、リング状の第1マーク28bで囲まれた円形部分29bの中心に、第2のマーク38bが来るように、第2の基板30の位置合わせを行う。
一つの第2の基板30に第1のマーク28bと第2のマーク38bとを2組設けて第2の基板30の位置合わせを行うと、第1の基板20に対する第2の基板30の角度ずれを小さくし、あるいは無くすことができる。
第2の基板30を位置合わせするとき、第2の基板30の位置は、自動実装装置によって保持されたり、画像認識装置で認識されたりする第2の基板30の特定位置(例えば、外周や四隅の角)が基準となる。しかし、第2の基板30の特定位置と、第2の基板30に形成された第1の基板20に実装するための端子電極との位置関係にばらつきが生じると、第2の基板30の実装精度が低下する。このような場合に、第2の基板30に形成された第1の基板20に実装するための端子電極との位置関係にずれが生じないように第2のマーク38a,38bを形成すると、第2の基板30の実装精度が向上する。
第1の基板20は、例えばガラスエポキシ基板である。この場合、ガラスエポキシ基板の第1の基板20の一方主面20sに、Cu電極で配線や端子電極を形成するときに、同時に、第1のマーク28を形成する。第2の基板30は、導電性あるいは絶縁性の接着剤を用いて、第1の基板20の一方主面20sに接着することにより、実装する。
第2の基板30は、例えばセラミック多層基板である。この場合、第2のマーク38a,38bは、面内導体や貫通導体を形成するときに、同時に形成することができる。
次に、第2のマーク38a,38bを形成する工程の一例を、図5及び図6の要部断面図を参照しながら説明する。
まず、図5(a)に示すように、一方主面32sがキャリアフィルム31で支持された第1のセラミックグリーンシート32aを用意する。
次いで、図5(b)に示すように、キャリアフィルム31で支持された第1のセラミックグリーンシート32aに、パンチ加工やレーザー加工により貫通孔33a,33bを形成する。
次いで、図5(c)に示すように、スクリーン印刷等により、貫通孔33a,33bに導電性ペーストを充填して、貫通導体34a,34bを形成する。
次いで、図5(d)に示すように、導電性ペーストを用いて印刷したり、金属箔を貼り付けたりして、第1のセラミックグリーンシート32aの他方主面32tに面内導体36aを形成する。
次いで、図5(e)に示すように、第1のセラミックグリーンシート32aと、第1のセラミックグリーンシート32aと同様に貫通導体34b,34c及び面内導体36b,36cが形成された第2及び第3のセラミックグリーンシート32b,32cを積層し、仮圧着した積層体32xを形成する。積層体32xの一方主面を形成する第1のセラミックグリーンシート32aの一方主面32sには、導電性ペーストを用いて印刷したり、金属箔を貼り付けたりして、面内導体35a,35bを形成する。さらに、積層体32xの積層方向両側に、拘束用シート39を積層し、仮圧着する。拘束用シート39は、第1乃至第3のセラミックグリーンシート32a〜32cが焼結する温度では焼結しない特別なセラミックグリーンシートである。なお、各シート32a〜32c,39は、適宜な順序で積層し、仮圧着することができる。
次いで、図6(f)に示すように、静水圧プレス等の方法によって、積層体32x及び拘束用シート39を本圧着する。
次いで、図6(g)に示すように、第1乃至第3のセラミックグリーンシート32a〜32cは焼結するが、拘束用シート39は焼結しない温度条件下で、積層体32x及び拘束用シート39を焼成する。第1乃至第3のセラミックグリーンシート32a〜32cは焼結にともなって収縮するが、拘束用シート39は焼結せず、面方向に伸縮しない。そのため、第1乃至第3のセラミックグリーンシート32a〜32cは拘束用シート39によって面方向の変形が阻止され、積層方向にのみ収縮する。
次いで、図6(h)に示すように、焼成済みの積層体32xから、サンドブラストなどの方法により拘束用シート39を除去する。
次いで、図6(i)に示すように、焼成済みの積層体32xの表面に露出する面内導体35a,35b,36cにメッキ膜37a〜37cを形成する。
以上の工程によって作製された第2の基板30は、メッキ膜37a,37c及び面内導体35a,36cによって、第2の基板30を第1の基板20に実装するための端子電極や、第2の基板30に部品を実装するための端子電極が形成される。また、面内導体35b及びメッキ膜37bによって、第2のマーク38a,38bが形成される。
なお、第2のマーク38a,38bは、第2の基板30の内部に形成してもよい。
第2の基板30の作製例として、基板厚が0.2mm、0.15mm、0.1mmのセラミック多層基板を作製した。作製したセラミック多層基板の材料自体は特に透過度が高くはないが、基板厚みが薄くなるほど透過度が上がり、基板厚が薄い0.1mm基板厚に近づくほど、セラミック多層基板の垂直方向下部に近接して配置した第1の基板20の第1のマーク28の目視による認識が容易になった。光源を用いて照明することにより、第1のマークをより明確に認識できるようになった。
<実施例2> 実施例2の複合基板10aについて、図7を参照しながら説明する。
図7(a)は、複合基板10aの構成を示す斜視図である。複合基板10aは、透明な第1の基板40の一方主面40sに、表面実装部品2〜7や、第2の基板50が実装されている。第1の基板40と第2の基板50とは、例えば、セラミック多層基板である。
図7(b)の分解斜視図に示すように、第1の基板40の一方主面40sのうち、第2の基板50に覆われる部分42に、第2の基板50を実装すべき所定位置に対応する位置に、第1のマーク48が形成されている。また、第2の基板50は、第1の基板40側の主面50tに第2のマーク58が形成されている。第2の基板50の第2のマーク58は、矢印43で示すように、第1の基板40の他方主面40t側から、第1の基板40を介して光学的に認識することができる。
第2のマーク58は、第2の基板50の主面50tに形成された不図示の端子電極から延長された部分や、端子電極とは接続されていない浮き電極によって形成すると、第2のマーク58を形成するために特別な工程を追加する必要がないので好ましい。もっとも、第2のマーク58は、第2の基板50の主面50tに、印刷やレーザーマーキングなどの方法によって形成してもよい。あるいは、第2のマーク58として、第2の基板50に凹部や貫通孔を形成してもよい。
第2の基板50を第1の基板40の一方主面40sに実装するとき、自動実装装置及び画像認識装置を用い、第1の基板40の他方主面40t側から、第1のマーク48と第2のマーク58とを光学的に同時に認識し、第1のマーク48に対して第2のマーク58を位置合わせしながら、第2の基板60を第1の基板40の一方主面40sに実装する。
例えば、図7(c)の説明図に示すように、第1のマーク48で囲まれた矩形の透明部分49の中心に、第2のマーク58が配置されるように位置合わせする。第1のマーク48と第2のマーク58とが矩形図形であれば、各マーク48,58の辺が互いに平行になるように調整することによって、第1の基板40に対する第2の基板50の角度ずれを小さくし、あるいは無くすことができる。
第1のマーク48と第2のマーク58とを光学的に認識しながら、第1のマーク48と第2のマーク58とが所定の位置関係になるように調整しながら、第2の基板50を第1の基板40に実装することにより、第2の基板50を精度よく第1の基板40に実装できる。
<実施例3> 実施例3の複合基板10sについて、図8を参照しながら説明する。
図8(a)は、複合基板10sの構成を示す要部平面図である。複合基板10sは、第1の基板60の主面60sに、透明又は半透明の第2の基板41が実装されている。
図8(b)の要部平面図に示すように、第1の基板60の主面60sのうち、第2の基板41で覆われる部分62には、第2の基板41を実装するための端子電極63,64と、グランド用の面積が大きい端子電極64から延長された延長部64a〜64dとが形成さている。延長部64a〜64dの一つ64cは、第1のマーク64cである。第1のマーク64cは、第2の基板41を実装すべき所定位置に対応する位置に形成される。他の延長部64a,64b,64dは、第2の基板41を実装するための端子電極として用いる。なお、第1のマークは、端子電極に接続されていない浮き電極等によって形成してもかまわない。
図8(a)に示すように、第2の基板41の主面41sに、部品1〜6が搭載されている。部品1〜6は、無線(RF)ICや増幅器などのICや、チップコンデンサ、L(インダクタ)チップやチップ抵抗などである。部品1〜6が搭載された第2の基板41によって、Bluetooth(登録商標)や無線LANなどの無線通信用モジュールや、携帯電話のアンテナと入出力信号端子の切り替えに使用されるスイッチモジュールなどの複合モジュール10bが形成される。
例えば、第1の基板60はガラスエポキシ基板であり、第2の基板41はセラミック多層基板である。第1の基板60が、携帯電話器等の電子機器に搭載される回路基板である場合には、第1の基板60には、第2の基板41を含む複合モジュール10b以外の部品が実装される。
図8(a)及び(b)に示すように、部品1〜6は、第2の基板41のうち、第1の基板60において第1のマーク64cを含む部分65に対向する対向部分44以外の部分に、搭載されている。
第2の基板41の対向部分44に部品1〜6が搭載されていないので、部品1〜6が搭載された状態の第2の基板41は、第2の基板41の対向部分44を介して第1のマーク64cを光学的に認識しながら、第1のマーク64cに対して位置合わせすることができる。そのため、部品1〜6が搭載された状態の第2の基板41を、精度よく第1の基板60の主面60sに実装できる。
<実施例4> 実施例4の複合基板10tについて、図9を参照しながら説明する。
図9(a)は、複合基板10tの構成を示す要部平面図である。複合基板10tは、第1の基板60の主面60sに、透明又は半透明の第2の基板41が実装されている。
図9(b)の要部平面図に示すように、第1の基板60の主面60sのうち、第2の基板41で覆われる部分62には、第2の基板41を実装すべき所定位置に対応する位置に、第1のマーク66が形成されている。なお、図9(b)では、第2の基板41を実装するために第1の基板60の主面60sに形成された端子電極については、図示を省略している。
図9(a)に示すように、第2の基板41の主面41sに、部品1〜6が搭載されている。部品1〜6は、第2の基板41のうち第1のマーク66を含む部分に対向する対向部分45以外の部分に搭載されている。
第2の基板41の対向部分45には、第2のマーク46が形成されている。第2のマーク46は、第2の基板41の主面41s又は他の主面に形成されても、第2の基板41の内部に形成されてもよい。第2のマーク46は、第2の基板41の対向部分45を介して第1のマーク66が光学的に認識されるときに、同時に光学的に認識される。
第2の基板41を実装するとき、第1のマーク66と第2のマーク46とを光学的に同時に認識しながら、図9(c)の説明図に示すように第2のマーク66で囲まれた矩形の部分69の中心に第1のマーク66が配置されるように、第1のマーク66に対して第2のマーク46を位置合わせする。これにより、第2の基板41を精度よく第1の基板60に位置決めして実装することができる。
第2の基板41に形成された第2のマーク46は、部品1〜6を第2の基板41の主面41sに実装するときの位置合わせに用いることができる。この場合、第2の基板41には、部品1〜6を搭載するときの位置合わせ用のマークを別に設ける必要がないため、第2の基板41を小型化することが可能となる。
<まとめ> 以上に説明したように、第1の基板に第2の基板が実装された複合基板において、第1の基板のうち第2の基板に覆われる部分に第1のマークが形成され、第1の基板と第2の基板の少なくとも一方が透明又は半透明であり、第1のマークが透明又は半透明の第1又は第2の基板を介して光学的に認識される構成とすることによって、第1の基板を余分に大きくする必要がなく、第2の基板を精度よく第1の基板に実装できる。
なお、本発明は、上記実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。
1〜7 部品
10,10a,10s,10t 複合基板
20 第1の基板
20s,20t 主面
28,28a,28b 第1のマーク
30 第2の基板
38a,38b マーク
40 第1の基板
40s,40t 主面
41 第2の基板
41s 主面
42 第2の基板に覆われる部分
44,45 対向部分
46 第2のマーク
48 第1のマーク
50 第2の基板
58 第2のマーク
60 第1の基板
60s 主面
62 第2の基板で覆われる部分
64c 第1のマーク
65 第1のマークを含む部分
66 第1のマーク
82 第1の基板
88 マーク
90 第2の基板

Claims (6)

  1. 第1の基板と、
    前記第1の基板の主面に実装された第2の基板と、
    前記第1の基板のうち前記第2の基板に覆われる部分に形成された第1のマークと、
    を備え、
    前記第2の基板は、透明又は半透明であり、
    前記第1のマークは、前記第2の基板を介して光学的に認識されることを特徴とする、複合基板。
  2. 第1の基板と、
    前記第1の基板の主面に実装された第2の基板と、
    前記第1の基板のうち前記第2の基板に覆われる部分に形成された第1のマークと、
    を備え、
    前記第1の基板は、透明又は半透明であり、
    前記第1のマーク及び前記第2の基板は、前記第1の基板を介して光学的に認識されることを特徴とする、複合基板。
  3. 前記第1のマークは、前記第2の基板のうち、前記第1のマークを含む部分に対向する対向部分を介して光学的に認識され、
    前記第2の基板のうち前記対向部分以外の部分に、部品が搭載されていることを特徴とする、請求項1に記載の複合基板。
  4. 前記第1のマークは、前記第2の基板のうち、前記第1のマークを含む部分に対向する対向部分を介して光学的に認識され、
    前記第2の基板の前記対向部分に、第2のマークが形成され、
    前記第2のマークは、前記第2の基板を介して前記第1のマークが光学的に認識されるときに、同時に光学的に認識されることを特徴とする、請求項1又は3に記載の複合基板。
  5. 前記部品は、前記第2のマークを基準に位置合わせして、前記第2の基板に搭載されていることを特徴とする、請求項4に記載の複合基板。
  6. マークが形成された第1の基板と、透明又は半透明の第2の基板とを用意する第1の工程と、
    前記第2の基板を介して前記マークを光学的に認識しながら、前記第2の基板が前記マークを覆うように、前記第1の基板に前記第2の基板を実装する第2の工程とを備えたことを特徴とする、複合基板の製造方法。
JP2012019207A 2012-01-31 2012-01-31 複合基板及びその製造方法 Pending JP2013157569A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012019207A JP2013157569A (ja) 2012-01-31 2012-01-31 複合基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012019207A JP2013157569A (ja) 2012-01-31 2012-01-31 複合基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2013157569A true JP2013157569A (ja) 2013-08-15

Family

ID=49052445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012019207A Pending JP2013157569A (ja) 2012-01-31 2012-01-31 複合基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2013157569A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020009862A (ja) * 2018-07-05 2020-01-16 日本電産サンキョー株式会社 積層基板、通信端末、及びカードリーダ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020009862A (ja) * 2018-07-05 2020-01-16 日本電産サンキョー株式会社 積層基板、通信端末、及びカードリーダ
JP7149120B2 (ja) 2018-07-05 2022-10-06 日本電産サンキョー株式会社 積層基板、通信端末、及びカードリーダ

Similar Documents

Publication Publication Date Title
US9894758B2 (en) Three-dimensional laminated wiring substrate
US11258155B2 (en) Multilayer electronic component
JPWO2005076202A1 (ja) 電子装置
US8847371B2 (en) Electronic component module including a lead frame and an insulating resin having a thickness less than or equal to a thickness of the lead frame and method for producing same
JP2000299611A (ja) 表面実装用水晶発振器及びその製造方法
JP6367661B2 (ja) Icモジュール
JP6154154B2 (ja) 積層基板
EP3448133B1 (en) Multipiece wiring board, wiring board, and method for manufacturing multipiece wiring board
JP2013157569A (ja) 複合基板及びその製造方法
US20140110152A1 (en) Printed circuit board and method for manufacturing same
JP6304376B2 (ja) 部品内蔵多層基板
JP2009290553A (ja) 高周波モジュール及びその製造方法
JP4609466B2 (ja) 積層型電子部品の製造方法
JP2015211072A (ja) 配線基板および電子装置
WO2011043382A1 (ja) 回路基板及びその製造方法
JP2003110314A (ja) 積層チップバラン素子及びその製造方法
JP2006202870A (ja) 立体的電子回路モジュールとその製造方法およびそれらを用いた電子装置
JP3988250B2 (ja) 多層回路基板の製造方法
US20180114633A1 (en) Composite electronic component and manufacturing method for same
JP4558004B2 (ja) 電子部品、シールドカバー、多数個取り用母基板、配線基板及び電子機器
JP3796582B2 (ja) 複式icカードの製造方法
KR101297904B1 (ko) 배선판
JP5493535B2 (ja) 複合部品
KR20120054432A (ko) 적층형 인덕터용 내부 전극 인쇄 시트 및 적층형 인덕터 제조방법
JP4276284B2 (ja) 電子部品の製造方法および電子部品用母基板