JP2013145928A - ＧａＮ系ＬＥＤチップおよび発光装置 - Google Patents

ＧａＮ系ＬＥＤチップおよび発光装置 Download PDF

Info

Publication number
JP2013145928A
JP2013145928A JP2013094301A JP2013094301A JP2013145928A JP 2013145928 A JP2013145928 A JP 2013145928A JP 2013094301 A JP2013094301 A JP 2013094301A JP 2013094301 A JP2013094301 A JP 2013094301A JP 2013145928 A JP2013145928 A JP 2013145928A
Authority
JP
Japan
Prior art keywords
gan
light
electrode
translucent
led chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013094301A
Other languages
English (en)
Inventor
Takahide Shiroichi
隆秀 城市
Hiroaki Okagawa
広明 岡川
Susumu Hiraoka
晋 平岡
Toshihiko Shima
敏彦 嶋
Koichi Taniguchi
浩一 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Chemical Corp
Original Assignee
Mitsubishi Chemical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Chemical Corp filed Critical Mitsubishi Chemical Corp
Priority to JP2013094301A priority Critical patent/JP2013145928A/ja
Publication of JP2013145928A publication Critical patent/JP2013145928A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】ＧａＮ系ＬＥＤチップをフリップチップ実装した発光装置の出力を改善し、照明用の白色発光装置の励起光源として好適に用い得る、発光出力に優れた発光装置を提供する。
【解決手段】下記（Ａ）のＧａＮ系ＬＥＤチップをフリップチップ実装して発光装置を構成する。
（Ａ）ＧａＮ系ＬＥＤチップ１００は、透光性基板１０１と、透光性基板１０１上に形成されたＧａＮ系半導体層Ｌとを有し、ＧａＮ系半導体層Ｌは、透光性基板１０１側からｎ型層１０２と、発光層１０３と、ｐ型層１０４とをこの順に含む積層構造を有している。ｐ型層１０４上には、酸化物半導体からなる透光性電極Ｅ１０１ａと、透光性電極と電気的に接続した正の接点電極Ｅ１０１ｂと、からなる正電極Ｅ１０１が形成されており、正の接点電極Ｅ１０１ｂの面積は、ｐ型層１０４の上面の面積の２分の１未満である。
【選択図】図２

Description

本発明は、透光性基板上にＧａＮ系半導体からなる発光素子構造を形成したＧａＮ系ＬＥＤチップ、および、かかるＧａＮ系ＬＥＤチップをフリップチップ実装した発光装置に関する。
ＧａＮ系半導体は、化学式ＡｌａＩｎｂＧａ１−ａ−ｂＮ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）で表される化合物半導体であり、３族窒化物半導体、窒化物系半導体などとも呼ばれる。上記化学式において、３族元素の一部をＢ（ホウ素）、Ｔｌ（タリウム）などで置換したもの、また、Ｎ（窒素）の一部をＰ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）などで置換したものも、ＧａＮ系半導体に含まれる。ｐｎ接合構造、ダブルヘテロ構造、量子井戸構造などの発光素子構造をＧａＮ系半導体で構成したＧａＮ系ＬＥＤは、緑色〜近紫外の光を発生することが可能であり、これまで、信号機やディスプレイ装置等の用途で実用化されている。
透光性基板上に発光素子構造を備えたＧａＮ系半導体層を形成してなるＧａＮ系ＬＥＤチップは、ＳＭＤ（表面実装）型ＬＥＤパッケージにおける基板や、リードフレームなどの基体上に、直接またはサブマウントを介して、ＧａＮ系半導体層側の面を該基体に向けて固定することができる。換言すれば、基体上に、ＬＥＤチップの透光性基板側の面を上方に向けて、固定することができる。このようなチップボンディング形式は、フリップチップ実装と呼ばれる。フリップチップ実装は、フェイスダウン実装、アップサイドダウン実装、ジャンクションダウン実装などと呼ばれることもある。従来のフリップチップ実装用のＧａＮ系ＬＥＤチップは、ＧａＮ系半導体層内部で生じる光を透光性基板側に反射させるために、ＧａＮ系半導体層などの表面に電極を兼用する金属製の反射膜を有しており、実装時の発光出力を向上させるには、Ａｇ（銀）、Ａｌ（アルミニウム）、Ｒｈ（ロジウム）などの、光反射率の高い金属を素材として、この反射膜を形成することが望ましいと考えられていた（特許文献１、特許文献２）。
特開２０００−１８３４００号公報 特開２００４−１７９３４７号公報 特開２００２−２８０６１１号公報 特開２００３−３１８４４１号公報
しかしながら、本発明者等が検討したところ、フリップチップ実装するＧａＮ系ＬＥＤチップの反射構造を金属製の反射膜を主体として構成したのでは、発光装置の出力向上に限界があることが分かった。特に、ＧａＮ系半導体層の表面に直に形成された金属製の反射膜を主体とする反射構造を備えたＧａＮ系ＬＥＤチップを励起光源として、蛍光体を発光させる白色発光装置を構成したとき、照明用途として十分な出力を有するものを得るのは困難であった。
本発明は上記従来技術の問題点に鑑みなされたものであり、その目的とするところは、ＧａＮ系ＬＥＤチップをフリップチップ実装した発光装置の出力を改善し、照明用の白色発光装置の励起光源として好適に用い得る、発光出力に優れた発光装置を提供することにある。本発明は、また、かかる発光装置に好適に適用し得る、ＧａＮ系ＬＥＤチップを提供することを目的とする。
本発明者等は、フリップチップ実装して用いるＧａＮ系ＬＥＤチップの反射構造を、金属製の反射膜を主体として構成するという発想から脱却することにより、本発明を完成させるに至った。
すなわち、本発明の一実施形態によれば、上記課題を解決するために、次の（Ａ）のＧａＮ系ＬＥＤチップをフリップチップ実装した発光装置が提供される：（Ａ）透光性基板と、該透光性基板上に形成されたＧａＮ系半導体層とを有し、前記ＧａＮ系半導体層は、前記透光性基板側からｎ型層と、発光層と、ｐ型層とをこの順に含む積層構造を備え、前記ｐ型層上には、酸化物半導体からなる透光性電極と、該透光性電極と電気的に接続した正の接点電極と、からなる正電極が形成されており、該正の接点電極の面積が該ｐ型層の上面の面積の２分の１未満である、ＧａＮ系ＬＥＤチップ。この発光装置において、フリップチップ実装されるＧａＮ系ＬＥＤチップは、垂直型の素子構造を有するものであってもよい。
本発明により提供される上記の発光装置が発光出力に優れる理由を説明する。
この発光装置の主要な特徴は、透光性物質間の屈折率差により生じる反射を積極的に利用したＧａＮ系ＬＥＤチップを、フリップチップ実装しているところにある。フリップチップ実装することを目的としたＬＥＤチップにおいて、このような屈折率差による反射を重視する発想は、従来にはなかったものである。この反射に関与する透光性物質は、ＧａＮ系半導体層、酸化物半導体からなる透光性電極、および、ＬＥＤチップの周囲を取り囲む媒体である透光性封止材もしくは気体（気密封止の場合）である。一実施形態では、透光性の絶縁保護膜も、この反射に関与することになる。透光性基板上に、ｎ型層、発光層、ｐ型層をこの順に積層することにより形成したＧａＮ系半導体層を有するＧａＮ系ＬＥＤチップの、ＧａＮ系半導体層側の面には、金属膜として、少なくとも、正の接点電極（ボンディングパッド）を形成する必要があるが、上記発光装置を構成する（Ａ）のＧａＮ系ＬＥＤチップでは、この正の接点電極の面積を大きくし過ぎないようにしている。発光層で生じる光は、ＬＥＤチップの外に出るまでに、チップ内部で繰り返し反射を受けることが知られており、従って、１回の反射に伴う損失の僅かな違いが、チップ外に取り出される光の出力に大きく影響する。透光性物質間の屈折率差による反射に伴う損失は、金属の表面での反射に伴う損失よりも小さく、そのために、上記の発光装置は発光出力に優れたものとなる。
本発明の発光装置は発光出力に優れるので、照明用途をはじめとする、高出力が要求される用途において、好適に用いることができる。また、本発明のＧａＮ系ＬＥＤチップは、本発明の発光装置に好適に用いることができる。
本発明の実施形態に係る発光装置の構造を示す断面図である。 図１に示す発光装置に含まれるＧａＮ系ＬＥＤチップの構造を示す図であり、図２（ａ）は上面図、図２（ｂ）は図２（ａ）のＸ１−Ｙ１線の位置における断面図である。 本発明の実施形態に係る発光装置の構造を示す断面図である。 図３に示す発光装置に含まれるＧａＮ系ＬＥＤチップの構造を示す図であり、図４（ａ）は上面図、図４（ｂ）は図４（ａ）のＸ２−Ｙ２線の位置における断面図である。 本発明の実施形態に係るＧａＮ系ＬＥＤチップにおいて、ＧａＮ系半導体層内への光の閉じ込めが弱くなるメカニズムを説明するための図である。 本発明の実施形態に係る発光装置に用いられるＧａＮ系ＬＥＤチップの断面図である。 本発明の実施形態に係る発光装置に用いられるＧａＮ系ＬＥＤチップの上面図である。 本発明の実施形態に係る発光装置に用いられるＧａＮ系ＬＥＤチップの上面図である。 実験例で用いたサブマウントの構造を示す図であり、図９（ａ）は上面図、図９（ｂ）は図９（ａ）のＰ−Ｑ線の位置における断面図である。 実験例における、実装完了後の、サブマウントと、その上に実装されたＧａＮ系ＬＥＤチップの断面を示す図である。 実験例で作製したＧａＮ系ＬＥＤチップサンプルにおける、ｐ型層の上面の面積に対する正の接点電極の面積の比率と、出力との関係を示す図である。
（実施形態１）
図１は本発明の一実施形態に係る発光装置の断面図である。この図に示す発光装置１は、ＳＭＤ（表面実装）型ＬＥＤパッケージで、ＧａＮ系ＬＥＤチップ１００は、セラミック、樹脂等で形成される基板１１１の上にフリップチップ実装されている。ＧａＮ系ＬＥＤチップ１００の固定は、基板１１１に設けられた電極１１２および１１３に、ＬＥＤチップ１００の同一面側に形成された正負の電極のそれぞれを接着することにより行われている。接着剤（図示せず）には導電性を有するものが用いられ、例えば、Ａｕ−Ｓｎハンダ等のハンダや、銀ペースト等の導電性ペーストである。１１４はリフレクタであり、この例では、基板１１１と別個の部材となっているが、基板と一体的に形成することもできる。基板１１１とリフレクタ１１４とで構成されるキャビティ（カップ状部分）には、エポキシ樹脂、シリコーン樹脂等の透光性封止材１２０が封入されている。白色発光装置とする場合には、透光性封止材１２０中に蛍光体が分散される。キャビティ内に樹脂等を封入しないで、ガラス等からなる透光性の蓋をすることにより、気密封止することも可能である。
発光装置１に含まれるＧａＮ系ＬＥＤチップ１００の構造を図２に示す。図２（ａ）は上面図であり、図２（ｂ）は図２（ａ）のＸ１−Ｙ１線の位置における断面図である。ＧａＮ系ＬＥＤチップ１００は、透光性基板１０１上に、ＧａＮ系半導体層Ｌが積層された構造を有している。ＧａＮ系半導体層Ｌは、透光性基板１０１側から順に、ｎ型層１０２と、発光層１０３と、ｐ型層１０４とを含む積層構造を有している。
透光性基板１０１には、サファイア、スピネル、炭化ケイ素、酸化亜鉛、酸化マグネシウム、ＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＮＧＯ（ＮｄＧａＯ３）、ＬＧＯ（ＬｉＧａＯ２）、ＬＡＯ（ＬａＡｌＯ３）などからなる単結晶基板が好適に用いられる。本実施形態では、透光性基板１０１とＧａＮ系半導体層Ｌとの間に屈曲した界面が形成されるよう、透光性基板１０１の表面が加工されて凹凸面となっている。透光性基板１０１とＧａＮ系半導体層Ｌとの間に屈曲した界面が存在すると、透光性基板１０１の屈折率がＧａＮ系半導体層Ｌの屈折率よりも低い場合であっても、該界面の光散乱作用によって、発光層１０３で生じる光のＧａＮ系半導体層Ｌ内への閉じ込めが弱くなる。この閉じ込めが弱いほど、発光層１０３で生じる光がＧａＮ系半導体層Ｌの外に出るまでに受ける内部反射の回数が少なくなり、ひいては、この光を強く吸収する発光層１０３を通過する頻度も低くなるので、ＬＥＤチップ外部に取り出される光の出力が大きくなる。
透光性基板１０１の表面の凹凸のパターンは任意であるが、好ましくは、ＧａＮ系半導体結晶が凹凸面上に均一に成長するように、周期性を有するパターンとする。周期的パターンとしては、例えば、ストライプ状の凹部（溝）とストライプ状の凸部（リッジ）とが交互に並んだパターンや、底面形状が円形または正多角形状であるドット状の凹部（窪み）または上面形状が円形または正多角形状であるドット状の凸部（突起）が、規則的に配置されたパターンが挙げられる。凹凸の形成は、透光性基板１０１の表面に開口部をパターニングしたエッチングマスクを形成し、その上からエッチングを行って該開口部の位置に凹部を形成することにより、行うことができる。凸部の最上部から見た凹部の深さは、例えば、０．２μｍ〜５μｍとすることができる。この深さは、０．５μｍ〜３μｍとすることが好ましく、１μｍ〜２μｍとすることがより好ましい。凹部および凸部をストライプ状とする場合のストライプ幅や、ドット状とする場合のドットの幅（幅が最大となる部分における幅）は、例えば、０．２μｍ〜１０μｍとすることができる。この幅は、０．５μｍ〜５μｍとすることが好ましく、１μｍ〜３μｍとすることがより好ましい。凹凸のパターン、断面形状、サイズなどについては、特許文献３や特許文献４を参照することもできる。
ＧａＮ系半導体層Ｌは、ＭＯＶＰＥ法（有機金属化合物気相成長法）、分子ビームエピタキシー法（ＭＢＥ法）、ハイドライド気相成長法（ＨＶＰＥ法）などの、気相エピタキシャル成長法を用いて、透光性基板１０１上に形成される。透光性基板１０１がＧａＮ系半導体と格子整合しない材料からなる場合には、透光性基板１０１とＧａＮ系半導体層Ｌとの間にバッファ層（図示せず）が介在される。好ましいバッファ層は、ＧａＮ、ＡｌＧａＮなどで形成される低温バッファ層である。
ｎ型層１０２には、ｎ型不純物として、Ｓｉ（ケイ素）、Ｇｅ（ゲルマニウム）、Ｓｅ（セレン）、Ｔｅ（テルル）、Ｃ（炭素）などがドープされる。ｎ型層１０２の中でも、負電極Ｅ１０２が接することになる部分には、キャリア濃度が高くなるように、ｎ型不純物を特に高濃度にドープすることが好ましい。また、透光性基板１０１と直接またはバッファ層を介して接する部分は、ｎ型不純物濃度を低くするか、またはアンドープとすることが、その上に成長されるＧａＮ系半導体層の結晶性を高くするうえで好ましい。透光性基板１０１の表面を凹凸面とする場合に、該凹凸面の凹部を埋めるようにＧａＮ系半導体結晶を成長させる方法については、特許文献３などを参照することができる。
発光層１０３への不純物のドーピングは任意に行うことができる。ｐ型層１０４には、ｐ型不純物として、Ｍｇ（マグネシウム）、Ｚｎ（亜鉛）などがドープされる。ドープしたｐ型不純物を活性化させるためのアニーリング処理や電子線照射処理は、ｐ型層１０４の形成後、必要に応じて行うことができる。ｐ型層１０４の中でも、透光性電極Ｅ１０１ａと接することになる部分には、ｐ型不純物を５×１０１９ｃｍ−３以上の高濃度にドープすることが好ましい。
ＧａＮ系半導体層Ｌを構成する各層は、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮなど、任意の結晶組成を有するＧａＮ系半導体で形成することができ、また、それぞれの層を、結晶組成や不純物濃度の異なる層を積層した多層構造とすることができる。発光効率を向上させるためには、発光層１０３が、発光層１０３よりも大きなバンドギャップを有するクラッド層に挟まれたダブルヘテロ構造が構成されるようにすることが好ましく、また、発光層１０３を量子井戸構造（単一量子井戸構造または多重量子井戸構造）とすることが好ましい。ＧａＮ系半導体層Ｌは、ｎ型層１０２、発光層１０３、ｐ型層１０４の他に、追加的な層を有していてもよい。
ｐ型層１０４を形成した後に、ｐ型層１０４と発光層１０３の一部をエッチング除去することにより露出するｎ型層１０２の表面に、オーミック電極と接点電極（ボンディングパッド）を兼用する負電極Ｅ１０２が形成される。負電極Ｅ１０２は、少なくともｎ型層１０４に接する部分が、ｎ型ＧａＮ系半導体とオーミック接触する材料で形成される。そのような材料は公知であり、例えば、Ａｌ（アルミニウム）、Ｔｉ（チタン）、Ｗ（タングステン）、Ｎｉ（ニッケル）、Ｃｒ（クロム）もしくはＶ（バナジウム）の単体または、これらから選ばれる１種以上の金属を含む合金が挙げられる。ＩＴＯ（インジウム錫酸化物）、酸化インジウム、酸化錫、ＩＺＯ（インジウム亜鉛酸化物）、ＡＺＯ（アルミニウム亜鉛酸化物）、酸化亜鉛などの導電性酸化物も、ｎ型ＧａＮ系半導体と良好なオーミック接触を形成することが知られている。負電極Ｅ１０２の表層部分は金属材料で形成する。負電極Ｅ１０２と電極１１３との接着にハンダを用いる場合には、負電極Ｅ１０２の表面層を、使用するハンダの種類にあわせて、Ａｕ（金）、Ｓｎ（錫）、その他、ハンダにより濡れ易い金属材料で形成することが好ましい。
本実施形態では、負電極形成面を露出させるためのエッチングの際に、ウェハ上で隣接する素子間の領域、つまり、後の工程でウェハを切断してチップにする際にダイシングラインまたはスクライブラインが通る領域からも、ｐ型層１０４と発光層１０３を除去して、該領域にｎ型層１０２を露出させている。このようにすると、ウェハ切断時に発光部に伝わる振動や衝撃を小さくすることができる。
ｐ型層１０４上には、正電極Ｅ１０１が形成されている。正電極Ｅ１０１は、酸化物半導体からなる透光性電極Ｅ１０１ａと、該透光性電極Ｅ１０１ａと電気的に接続されるように、その上に重ねて形成された正の接点電極Ｅ１０１ｂとから構成されている。本実施形態では、正の接点電極Ｅ１０１ｂの全体を、透光性電極Ｅ１０１ａ上に重ねて形成しているが、必須ではなく、正の接点電極の一部分のみが透光性電極の上に重なるようにしてもよい。
透光性電極Ｅ１０１ａに用い得る酸化物半導体としては、ＩＴＯ（インジウム錫酸化物）、酸化インジウム、酸化錫、ＩＺＯ（インジウム亜鉛酸化物）、ＡＺＯ（アルミニウム亜鉛酸化物）、酸化亜鉛、ＦＴＯ（フッ素ドープ酸化錫）などが例示される。透光性電極Ｅ１０１ａは異なる酸化物半導体膜を積層した多層構造とすることもできる。透光性電極Ｅ１０１ａの形成方法に限定はなく、スパッタ法、反応性スパッタ法、真空蒸着法、イオンビームアシスト蒸着法、イオンプレーティング法、レーザアブレーション法、ＣＶＤ法、スプレー法、スピンコート法、ディップ法など、酸化物半導体の種類に応じて、従来公知の方法を適宜用いることができる。酸化物半導体で形成される透光性電極Ｅ１０１ａのパターニングは、リフトオフ法により行うことができる。他の方法として、負電極形成のためのエッチングを施す前のｐ型層１０４上の全面に酸化物半導体膜を成膜した後、不要部分をエッチング（湿式または乾式）により除去するパターニング法が挙げられる。
透光性電極Ｅ１０１ａは、表面の平坦性をできるだけ高くすることが望ましい。例えば、ＩＴＯの薄膜は多結晶質となり易く、通常の方法で成膜したＩＴＯ薄膜の表面には３０ｎｍ〜５０ｎｍ程度の微細な凹凸が存在する。透光性電極Ｅ１０１ａの表面にこの程度の凹凸が存在すると、発光層１０３で発生する光が、透光性電極Ｅ１０１ａの表面からチップ外に脱出し易くなり、透光性電極Ｅ１０１ａと透光性封止材１２０（気密封止の場合は気体）との界面で反射されて透光性基板１０１側に向かう光の量が減少するために、発光装置１の出力が低くなる。そこで、好ましくは、透光性電極Ｅ１０１ａを、アズグロンで平坦な表面が得られる、非晶質の酸化物半導体で形成する。酸化物半導体を非晶質とするには、成膜温度を低温とすればよく、ＩＴＯの場合であれば室温以下とすればよい。非晶質状態が安定で、室温から３５０℃までという幅広い成膜温度範囲にわたって非晶成膜が可能な酸化物半導体として、ＩＺＯが知られている。ＩＺＯを用いれば、表面の平坦度の高い非晶質膜からなる透光性電極を容易に形成することができる。透光性電極Ｅ１０１ａの表面平坦度を高くする他の方法として、酸化物半導体膜を形成後、膜表面を研磨（ポリッシング）する方法もある。この方法は、ＩＴＯのような、多結晶質となりやすい酸化物半導体を用いる場合に好適である。この方法を用いる場合には、ｐ型層１０４の上面全面に酸化物半導体膜を形成し、その表面の研磨を行った後、エッチングによって所定の電極形状へのパターニングを行う。透光性電極Ｅ１０１ａの表面の平坦度は、その表面粗さを触針式表面形状測定装置で測定したときに、算術平均粗さ（Ｒａ）、最大高さ（Ｒｍａｘ）、十点平均高さ（Ｒｚ）などの、いずれの粗さ指標を用いても、凹凸が２０ｎｍ未満となるようにすることが好ましく、１０ｎｍ未満となるようにすることがより好ましい。透光性電極Ｅ１０１ａの表面の平坦性を高くすることによって、その上に形成される正の接点電極Ｅ１０１ｂの裏面（透光性電極Ｅ１０１ａの表面に接する面）が滑らかになることは自明であるが、それによって、この正の接点電極の裏面の光反射性が向上するという効果が得られる。この効果もまた、発光装置１の高出力化に寄与する。
透光性電極Ｅ１０１ａがｐ型層１０４上の略全面に形成されるのに対し、正の接点電極Ｅ１０１ｂは、ｐ型層１０４上に占める面積が大きくなり過ぎないように形成される。正の接点電極Ｅ１０１ｂの面積は、ｐ型層１０４の上面の面積の２分の１未満とすることが好ましく、３分の１未満とすることがより好ましく、４分の１未満とすることが特に好ましい。最も好ましい実施形態では、この面積比（［正の接点電極の面積］／［ｐ型層の上面の面積］）は１０分の１未満である。ただし、小さくし過ぎると、こんどはＬＥＤチップ１００内で発生する熱が、正の接点電極Ｅ１０１ｂを通して基板１１１側に逃げなくなるので、正の接点電極Ｅ１０１ｂの面積はｐ型層１０４の上面の面積の３％を下回らないようにすることが望ましい。ここで、正の接点電極の面積とは、正の接点電極を複数個形成する場合には、複数個の電極の面積を合計した総面積のことをいう。本実施形態では、正の接点電極Ｅ１０１ｂの上面形状を円形としているが、限定されるものではなく、正方形、正五角形、正六角形などの正多角形や、長方形などとしてもよい。正の接点電極Ｅ１０１ｂは、小さくし過ぎると、実装時に作業性が悪くなったり、接着剤のはみ出しが起こり易くなるので、適度な大きさが必要である。限定されるものではないが、円形とする場合には、直径を６０μｍ〜９０μｍとすることができ、方形とする場合には、１辺の長さを６０μｍ〜９０μｍとすることができる。
正の接点電極Ｅ１０１ｂの材料に限定はなく、酸化物半導体用の電極として通常用いられる金属材料を用いることができる。具体的には、Ｚｎ（亜鉛）、Ｎｉ（ニッケル）、Ｐｔ（白金）、Ｐｄ（パラジウム）、Ｒｈ（ロジウム）、Ｒｕ（ルテニウム）、Ｉｒ（イリジウム）、Ｔｉ（チタン）、Ｚｒ（ジルコニウム）、Ｍｏ（モリブデン）、Ｖ、Ｎｂ（ニオブ）、Ｔａ（タンタル）、Ｃｏ（コバルト）、Ｗ（タングステン）、Ｃｕ（銅）、Ａｇ（銀）、Ａｌ（アルミニウム）等の単体または、これらから選ばれる１種以上の金属を含む合金が例示される。正の接点電極Ｅ１０１ｂは積層構造としてもよい。正の接点電極Ｅ１０１ｂは、反射性を良好なものとするために、少なくとも透光性電極Ｅ１０１ａと接する側に、Ａｌ、Ａｇ、ＲｈもしくはＰｔの単体、または、これらを主体とする合金からなる層を有する、単層膜または多層膜とすることが好ましい。特に好ましくは、少なくとも透光性電極Ｅ１０１ａと接する側に、Ａｌ層またはＡｌ合金層を有する構造にする。好ましいＡｌ合金は、Ａｌを主体として、Ｔｉ、Ｎｄ（ネオジム）、Ｃｕなどが添加された合金である。
（実施形態２）
図３は本発明の他の一実施形態に係る発光装置の断面図である。この図に示す発光装置２は、砲弾型ＬＥＤパッケージで、ＧａＮ系ＬＥＤチップ２００は、リードフレーム２１１に設けられたカップ状の部分にフリップチップ実装され、その周りは砲弾型に成形された透光性封止材２２０でモールドされている。透光性封止材２２０は、例えば、エポキシ樹脂である。ＧａＮ系ＬＥＤチップ２００の固定は、リードフレーム２１１に、ＬＥＤチップ２００の一方の面側に形成された正電極を接着することにより行われている。本実施形態では、ＧａＮ系ＬＥＤチップ２００が垂直型の素子構造を有しており、負電極が正電極とは反対側のチップ面に形成されている。この負電極はリードフレーム２１２とボンディングワイヤ２１３により接続されている。白色発光装置とする場合には、透光性封止材２２０中に蛍光体が分散される。なお、この例を本発明の実施形態に含めていることからも理解されるであろうが、本発明では「フリップチップ実装」をワイヤレス実装に限定していない。
発光装置２に含まれるＧａＮ系ＬＥＤチップ２００の構造を図４に示す。図４（ａ）は上面図であり、図４（ｂ）は図４（ａ）のＸ２−Ｙ２線の位置における断面図である。前記実施形態１のＧａＮ系ＬＥＤチップ１００が水平型の素子構造を有しているのに対し、ＧａＮ系ＬＥＤチップ２００は垂直型の素子構造を有しているが、この素子構造の違いに係る部分を除けば、ＧａＮ系ＬＥＤチップ２００の各部の好ましい実施形態は、ＧａＮ系ＬＥＤチップ１００の場合と同様である。
ＧａＮ系ＬＥＤチップ２００では、素子構造を垂直型とするために、透光性基板２０１として導電性を有する基板が用いられている。好適には、ｎ型導電性が付与された、炭化ケイ素、酸化亜鉛、ＧａＮ、ＡｌＧａＮなどからなる半導体単結晶基板が用いられる。透光性基板２０１上にはＧａＮ系半導体層Ｌが形成されており、該ＧａＮ系半導体層Ｌは、透光性基板２０１側から、ｎ型層２０２と、発光層２０３と、ｐ型層２０４とをこの順に含む積層構造を有している。ｎ型層２０２は、透光性基板２０１と電気的に接続されるように、透光性基板２０１上に直接形成されるか、または、薄いバッファ層（図示せず）を介して形成される。ドーピングによりバッファ層に導電性を付与することもできる。
透光性基板２０１の裏面には負電極Ｅ２０２が形成されている。この例では、負電極Ｅ２０２がオーミック電極と接点電極を兼用しているが、限定されるものではなく、負電極を、透光性のオーミック電極と、その表面に部分的に形成される金属製の接点電極とから構成することもできる。
ｐ型層２０４上には正電極Ｅ２０１が形成されている。正電極Ｅ２０１は、酸化物半導体からなる透光性電極Ｅ２０１ａと、該透光性電極Ｅ２０１ａと電気的に接続されるように、その上に重ねて形成された正の接点電極Ｅ２０１ｂとから構成されている。正の接点電極Ｅ２０１ｂは、ｐ型層２０４上に占める面積が大きくなり過ぎないように形成される。フリップチップ実装したときのＬＥＤチップの姿勢が安定するように、正の接点電極Ｅ２０１ｂの個数は３個とされており、かつ三角形状に配置されている。この個数は４個以上としてもよいが、３個が最も好ましい。なぜなら、チップ実装時の作業性等を考慮して正の接点電極の１個あたりの面積を確保しつつ、その総面積を小さくすることができるとともに、三点支持となるために、実装されたＬＥＤチップの姿勢が最も安定となるからである。
（その他の好適な実施形態）
上記では、実施形態１として、水平型の素子構造を有するＧａＮ系ＬＥＤチップをＳＭＤ型ＬＥＤパッケージに適用した例を、また、実施形態２として、垂直型の素子構造を有するＧａＮ系ＬＥＤチップを砲弾型ＬＥＤパッケージに適用した例を、それぞれ示したが、ＬＥＤチップの素子構造とパッケージのタイプとの組み合わせは、これに限定されない。すなわち、水平型の素子構造を有するＧａＮ系ＬＥＤチップを、砲弾型ＬＥＤパッケージに適用してもよいし、垂直型の素子構造を有するＧａＮ系ＬＥＤを、ＳＭＤ型ＬＥＤパッケージに適用してもよい。また、上記の実施形態例では、ＳＭＤ型パッケージの基板やリードフレームの上にＧａＮ系ＬＥＤチップを直接固定しているが、ＧａＮ系ＬＥＤチップをサブマウントを介してこれらの基体上に固定してもよい。
本発明の発光装置に用いるＧａＮ系ＬＥＤチップにおいて、透光性基板の表面を凹凸面とする場合の、好適な凹凸パターンとして、ストライプ状の凹部（溝）と凸部（リッジ）が交互に並んだパターンが挙げられるが、このような凹凸パターンを採用すると、透光性基板とＧａＮ系半導体層との間に形成される屈曲界面の光散乱作用に異方性が生じる。すなわち、ＧａＮ系半導体層内を層方向（層の膜厚方向に直交する方向）に伝播する光の成分のうち、基板表面のストライプ状の凹部および凸部の長手方向と直交する方向に伝播する成分は強い散乱を受けるが、該長手方向に平行な方向に伝播する成分は殆ど散乱されない。そこで、ＧａＮ系半導体層の上面形状が方形（正方形または長方形）であるＬＥＤチップにおいて、このような凹凸パターンを採用する場合には、ストライプ状の凹部および凸部の長手方向が、該方形を構成する４つの辺のそれぞれと約４５度（４０度〜５０度）の角度をなすように、凹凸パターンの方向を定めることが好ましい。凹凸パターンの方向をこのように定めると、ストライプ状の凹部および凸部の長手方向に平行に伝播する光成分が、ＧａＮ系半導体層の端面で反射されることによって、その伝播方向を、該長手方向に直交する方向に変えることになる（図５）。つまり、殆ど散乱を受けない方向に伝播する光成分の伝播方向が、反射によって、強い散乱を受ける方向に変化することになる。よって、光のＧａＮ系半導体層内への閉じ込めを弱くすることができる。
本発明の発光装置に用いるＧａＮ系ＬＥＤチップは、フリップチップ実装する際に導電性接着剤による短絡が発生しないよう、ＬＥＤチップの少なくともＧａＮ系半導体層側の表面（透光性電極の表面を含む。ただし、接点電極の表面を除く。）を、透光性の絶縁保護膜で被覆することが好ましい。透光性の絶縁保護膜と透光性封止材（気密封止の場合は気体）との界面での光反射を促進するために、この絶縁保護膜は表面の平坦性をできるだけ高くする。特に、透光性電極の表面に微細な凹凸がある場合には、光が透光性電極と絶縁保護膜との界面を通過して絶縁保護膜内に進入し易いので、この光が絶縁保護膜の表面からＬＥＤチップ外に出るのを抑えるために、絶縁保護膜の表面を透光性電極の表面よりも平坦にすべきである。そのためには、絶縁保護膜を非晶質膜とすることが好ましい。具体的には、プラズマＣＶＤ法で形成される酸化ケイ素膜や窒化ケイ素膜、ＣＶＤ法で形成されるＰＳＧ（Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ−Ｇｌａｓｓ）膜やＢＰＳＧ（Ｂｏｒｏ−Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ−Ｇｌａｓｓ）膜、塗布法で形成されるポリイミド膜などが例示される。表面に微細な凹凸を有するＩＴＯ膜の上に、プラズマＣＶＤ法で酸化ケイ素膜や窒化ケイ素膜を形成する場合、膜厚を０．３μｍ以上とすれば、その表面の平坦性をＩＴＯ膜の表面よりも十分に高くすることができる。ＰＳＧ膜やＢＰＳＧ膜は、成膜後のリフローによって表面平坦性を更に高めることができる。スピンオングラスで形成される絶縁保護膜も、表面の平坦性の高いものとなる。なお、一実施形態では、研磨によって透光性電極の表面平坦性を高くしてもよいと述べたが、その場合には、透光性電極上に形成する絶縁保護膜の表面平坦性も自ずと高くなるので、結果として、絶縁保護膜と透光性封止材（気密封止の場合は気体）との界面での光反射も促進されることになる。
また、透光性電極をＩＴＯで形成する場合に、絶縁保護膜の屈折率をＩＴＯと同程度以上（１．７以上）とすることにより、絶縁保護膜と透光性封止材（気密封止の場合は気体）との界面における光反射を促進することができる。その場合、絶縁保護膜内への光の強い閉じ込めが生じないように、絶縁保護膜の屈折率はＧａＮ系半導体よりも小さくする（２．５以下とする）ことが好ましい。このような屈折率を有する絶縁保護膜の材料としては、酸化アルミニウム、スピネル、窒化ケイ素、酸化ジルコニウム、酸化タンタル、酸化ニオブなどが好ましく例示される。複数の酸化物の混成膜も使用可能である。
透光性電極を非晶質の導電性酸化物で形成したり、表面を研磨するなどして、透光性電極の表面の平坦性を高くする実施形態においては、透光性電極と絶縁保護膜との界面での反射が促進されるよう、絶縁保護膜を屈折率の低い材料で形成することもできる。その場合の、特に好ましい絶縁保護膜の材料として、フッ化マグネシウム、フッ化リチウムなどの金属フッ化物や、フッ素樹脂などの、１．４以下の屈折率を有する低屈折率材料が挙げられる。
ＧａＮ系ＬＥＤチップにおいては、ＩｎＧａＮ発光層を、ＧａＮまたはＡｌＧａＮからなるクラッド層で挟んだダブルヘテロ構造がしばしば採用されるが、このとき、屈折率の高いＩｎＧａＮ発光層に光が強く閉じ込められる傾向が生じる。そこで、本発明の発光装置に用いるＧａＮ系ＬＥＤチップは、ＧａＮ系半導体層のうち発光層と該発光層上に形成されたｐ型層とを含む部分をその膜厚方向に直交する平面で切断したときにできる断面の面積が透光性基板から離れるにつれて減少するように、ＧａＮ系半導体層の端面の一部を傾斜させることが好ましい。そうすることによって、ＩｎＧａＮ発光層内を層方向に伝播する光を、ＧａＮ系半導体層の傾斜した端面で反射させて、透光性基板側に向かわせることができるからである。図６に、このように構成したＧａＮ系ＬＥＤチップの断面図を示す。図６（ａ）に示すＧａＮ系ＬＥＤチップ３００は水平型の素子構造を有しており、図６（ｂ）に示すＧａＮ系ＬＥＤチップ４００は、垂直型の素子構造を有している。いずれのチップにおいても、ＧａＮ系半導体層Ｌのうち、発光層３０３、４０３からｐ型層３０４、４０４にかけての部分では、膜厚方向に直交する平面で切断したときにできる断面の面積が、透光性基板３０１、３０２から離れるにつれて減少している。ＧａＮ系半導体層Ｌの傾斜した端面と、ＧａＮ系半導体層Ｌの膜厚方向に平行な直線とがなす角θは、２０度〜６０度とすることが好ましく、３０度〜５０度とすることがより好ましく、４０度〜４５度とすることが特に好ましい。
本発明の発光装置に用いるＧａＮ系ＬＥＤチップは、正の接点電極を、実装時に基体との接着に主として用いられる主部と、該主部から透光性電極上に伸びる細長い電流拡散部とから構成してもよい。正の接点電極をこのように構成したＧａＮ系ＬＥＤチップの上面図を図７に示す。この図に示すＧａＮ系ＬＥＤチップ５００では、正の接点電極Ｅ５０１ｂが、円形状の主部Ｅ５０１ｂ−１と、そこから曲線状に細長く伸びる２つの電流拡散部Ｅ５０１ｂ−２とから構成されている。電流拡散部を設けることにより、酸化物半導体からなる透光性電極の層内方向の電流拡散性を補うことができる。また、正電極全体の熱伝導性が向上し、ＬＥＤチップの放熱性が改善されるので、ＬＥＤチップへの通電電流の許容値を大きくできるといった効果が期待できる。
本発明の発光装置に用いるＧａＮ系ＬＥＤチップは、素子構造を水平型とする場合に、ｐ型層の上に形成する正の接点電極の個数を２個以上としてもよい。図８に、負の接点電極（接点電極とオーミック電極を兼ねる負電極）の個数を１個とし、正の接点電極の個数を２個とした、水平型の素子構造を有するＧａＮ系ＬＥＤチップの上面図を示す。この図に示すＧａＮ系ＬＥＤチップ６００は、フリップチップ実装の際、１個の負電極Ｅ６０２と、２個の正の接点電極Ｅ６０１ｂの、合わせて３個の接点電極で基体に接着されるが、この３個の接点電極が三角形状に配置されているので、実装されたときの姿勢の安定性が極めて高くなる。なお、ここでいう正の接点電極の個数とは、基体との接着に主として用いられる主部の個数のことを指している。ＧａＮ系ＬＥＤ６００の例において、２個の正の接点電極Ｅ６０１ｂの間を、細長い電流拡散部によってつなぐことができるが、そうした場合も、正の接点電極の個数は２個と数える。ＬＥＤチップを実装したときの姿勢を安定させるためには、２個の負の接点電極と、１個の正の接点電極を、三角形状に配置してもよい。
本発明では、発光装置に搭載されたＧａＮ系ＬＥＤチップ中に、発光素子構造を構成するＧａＮ系半導体結晶のエピタキシャル成長に用いられた基板（「成長用基板」）が残っていることは、必須ではない。すなわち、一実施形態では、発光装置に搭載されたＧａＮ系ＬＥＤチップが、ＧａＮ系半導体層の形成後に成長用基板と置換された透光性の支持基板を有するものであってもよい。また、他の一実施形態では、発光装置に搭載されたＧａＮ系ＬＥＤチップが、次の２つの工程、すなわち、成長用基板上に形成されたＧａＮ系半導体層の表面に、ウェハボンディング技法を用いて透光性の支持基板を接合する工程と、レーザリフトオフ技法を用いてＧａＮ系半導体層から成長用基板を分離する工程と、を含む製造方法により、製造されたものであってもよい。
更に、本発明は、透光性基板を備えた垂直型素子構造のＧａＮ系ＬＥＤチップをフリップチップ実装した発光装置のみならず、かかるＬＥＤチップを、その透光性基板側の面が実装用基体の方向（光取出方向とは反対の方向）を向くように固定した発光装置にも適用可能である。すなわち、このような発光装置において、透光性基板の裏面上に、直接または透光性のオーミック電極を介して形成する接点電極の面積（接点電極を複数個形成する場合には、複数個の電極の面積を合計した総面積）を大きくし過ぎないようにすることで、発光出力を向上させることができる。この接点電極の面積の、透光性基板の裏面の面積に対する比率は、好ましくは１／２未満であり、より好ましく１／４未満であり、更に好ましくは１／１０未満である。ただし、ＬＥＤチップと基体との間の接着強度を確保するとともに、ＬＥＤチップで発生する熱が接点電極を通して基体側に逃げられるように、この接点電極の面積は、透光性基板の裏面の面積の３％を下回らないようにすることが望ましい。
この発光装置においても、接点電極を形成する前に、透光性基板の裏面を研磨して、その平坦性を高くすることが好ましい。また、透光性基板の裏面と接点電極との間に、酸化物半導体からなる透光性のオーミック電極を介在させる場合であれば、この酸化物半導体の表面を研磨し、平坦性を高くしたうえで、接点電極を形成することが好ましい。透光性基板の裏面や、透光性のオーミック電極の表面を、研磨して平坦化する場合、研磨後の表面の表面粗さは、触針式表面形状測定装置で測定したときに、算術平均粗さ（Ｒａ）、最大高さ（Ｒｍａｘ）、十点平均高さ（Ｒｚ）などの、いずれの粗さ指標を用いても、凹凸が２０ｎｍ未満となるようにすることが好ましく、１０ｎｍ未満となるようにすることがより好ましい。
（実験例）
次に、本発明者等が行なった実験について記す。
ＧａＮ系ＬＥＤチップの作製
結晶成長用基板として、表面にストライプ状の凹凸パターン（溝幅およびリッジ幅：約３μｍ、溝深さ：約１μｍ）を加工した直径２インチのＣ面サファイア基板を準備した。通常のＭＯＶＰＥ装置を用いて、このサファイア基板の上記凹凸パターンを形成した表面上に、ＡｌＧａＮ低温バッファ層、不純物無添加のＧａＮ層、Ｓｉ添加のＧａＮコンタクト層、ＩｎＧａＮ／ＧａＮ多重量子井戸活性層（発光層）、Ｍｇ添加のＡｌＧａＮクラッド層、Ｍｇ添加のＡｌＧａＮコンタクト層を順次形成して積層し、ＬＥＤウェハを作製した。ここで、活性層に含まれるＩｎＧａＮ量子井戸層の結晶組成は、発光波長が約４０５ｎｍとなるように調整した。また、ＡｌＧａＮクラッド層およびＡｌＧａＮコンタクト層にｐ型不純物として添加したＭｇの活性化は、ＡｌＧａＮコンタクト層の形成後、ＭＯＣＶＤ装置の成長炉内に設置された基板の温度をこの層の成長温度から室温まで下げる過程で、当該成長炉内に流すガスを、最初は少量のアンモニアと窒素ガスとし、途中で窒素ガスのみに切り替える方法を用いて行なった。
こうして得たＬＥＤウェハの表面（ＡｌＧａＮコンタクト層の上面）に、電子ビーム蒸着法を用いて、ＩＴＯ（インジウム錫酸化物）からなる膜厚約２１０ｎｍ、シート抵抗約１０Ω／□の透光性電極を形成した。この透光性電極を所定形状にパターニングした後、反応性イオンエッチング（ＲＩＥ）によってｐ型層（ＡｌＧａＮコンタクト層およびＡｌＧａＮクラッド層）および活性層を部分的に除去し、ＧａＮコンタクト層の一部を露出させた。このＲＩＥ工程では、ウェハ上で隣接する素子間の領域においてもＧａＮコンタクト層が露出するようにｐ型層および発光層を除去し、それによって、各素子のＡｌＧａＮコンタクト層の上面の面積を一定の値（６５３００μｍ２）に揃えた。このＲＩＥ工程後のＡｌＧａＮコンタクト層の上面は、略全体が透光性電極により覆われた状態となった。
次に、上記ＲＩＥ工程で露出させたＧａＮコンタクト層の表面上への負電極の形成と、透光性電極の表面上への正の接点電極の形成とを、スパッタリング法を用いて同時に行った。負電極および正の接点電極は、まず膜厚１００ｎｍのＴｉＷ層を形成し、その上に膜厚５００ｎｍのＡｕ層を積層することにより、二層構造に形成した。ＴｉＷ層を形成するときには、Ｔｉの含有量が１０ｗｔ％のＴｉ−Ｗターゲットを用いた。負電極および正の接点電極のパターニングは、フォトリソグラフィ技法を用いたリフトオフ法により行った。このパターニングに用いるフォトマスクに、面積の異なる７通りの正の接点電極のパターンを設けることにより、１枚のウェハ上に正の接点電極の面積が異なる７種類のＬＥＤ素子を作製した。
最後に、通常のスクライビング法を用いてウェハ上に形成された素子を切り離し、１辺の長さが約３５０μｍの、正方形のＧａＮ系ＬＥＤチップを得た。
上記手順により作製した、正の接点電極の面積の異なる７種類のＧａＮ系ＬＥＤチップ（サンプル１〜サンプル７）における、正の接点電極の面積と、ｐ型層の上面の面積（６５３００μｍ２）に対する正の接点電極の面積の比率を、表１に示す。
Figure 2013145928
サブマウントの準備
図９に示すサブマウントを準備した。図９（ａ）はサブマウントをＬＥＤチップ載置面側から見た平面図であり、図９（ｂ）は図９（ａ）のＰ−Ｑ線の位置における断面図である。このサブマウントは、厚さ０．２ｍｍ、幅０．４ｍｍ、長さ０．６ｍｍのＡｌＮ基板と、正側リード電極と、負側リード電極とを有している。正側リード電極および負側リード電極は、いずれも、ＡｌＮ基板に接する側から表面側に向かってＴｉ層、Ｐｔ層、Ａｕ層をこの順に有する多層構造を備えている。正側リード電極上および負側リード電極上には、それぞれ、Ａｕを７０ｗｔ％の割合で含むＡｕ−Ｓｎ合金ハンダからなるハンダ層が部分的に形成されている。
このサブマウントを、ＬＥＤチップ載置面が上を向くように、銀ペーストを用いてＴＯ−１８ステム上に接着して用いた。
フリップチップ実装
前記作製したＧａＮ系ＬＥＤチップを、ＴＯ−１８ステム上に接着した前記サブマウント上に、サファイア基板側が上を向くように、実装した。具体的には、まず、サブマウントのＬＥＤチップ載置面に予めフラックスを塗布したうえで、その上にＧａＮ系ＬＥＤチップを置いた。そして、ＴＯ−１８ステムを加熱したヒータに接触させることによって、間接的にサブマウントを加熱して、フラックスの一部を気化させるとともに、ハンダ層を溶融させることにより、ＬＥＤチップ側の接点電極とサブマウント側のリード電極とを接続した。つまり、ＬＥＤチップの正の接点電極とサブマウントの正側リード電極とを、また、ＬＥＤチップの負電極とサブマウントの負側リード電極とを、それぞれ、Ａｕ−Ｓｎ合金ハンダにより接着した。その後、サブマウントの負側リード電極とＴＯ−１８ステムの一方の電極とをボンディングワイヤで接続するとともに、残留したフラックスを洗浄除去して、実装を完了した。図１０に、実装完了後の、サブマウントと、その上に実装されたＧａＮ系ＬＥＤチップの断面を示す。この図に示すように、ＧａＮ系ＬＥＤチップのＧａＮ系半導体層側の表面と、サブマウントとの間には、ハンダ層を介して接着した部分を除いて、隙間が形成された。
出力の測定
上記手順にて実装したＧａＮ系ＬＥＤチップに、順方向に２０ｍＡの電流を流したときの出力を、積分球を用いて測定した。その結果を表１に示す。また、図１１には、本実験例で作製したＧａＮ系ＬＥＤチップサンプルにおける、ｐ型層の上面の面積に対する正の接点電極の面積の比率と、出力との関係を示す。この図から分かるように、正の接点電極の面積の小さなサンプルほど、高い出力を示す傾向が見られた。
比較用サンプルの作製および評価
正電極を、膜厚５０ｎｍのＲｈ層でＡｌＧａＮコンタクト層に接する金属膜（Ｒｈ膜の上にＡｕ／Ｐｔ交互積層膜を積層したもの）としたことを除き、上記サンプル１〜７と同様にして、比較用ＧａＮ系ＬＥＤチップサンプルを作製した。この比較用サンプルにおいて、ＡｌＧａＮコンタクト層の上面の面積は上記サンプル１〜７と同じであり、正電極の面積（Ｒｈ反射層の面積）は、上記サンプル１〜７における透光性電極の面積と同じである。上記サンプル１〜７と同様の方法により、この比較用サンプルをフリップチップ実装し、２０ｍＡのときの出力を測定したところ、１２ｍＷであった。
本発明は上記に明示的に記載した実施形態に限定されるものではなく、発明の趣旨を損なわない範囲内で、種々の変形が可能である。
１、２ 発光装置
１００、２００、３００、４００、５００、６００ ＧａＮ系ＬＥＤチップ
１０１、２０１、３０１、４０１ 透光性基板
１０２、２０２、３０２、４０２、５０２、６０２ ｎ型層
１０３、２０３、３０３、４０３ 発光層
１０４、２０４、３０４、４０４、５０４、６０４ ｐ型層
Ｌ ＧａＮ系半導体層
Ｅ１０１、Ｅ２０１、Ｅ３０１、Ｅ４０１、Ｅ５０１、Ｅ６０１ 正電極
Ｅ１０１ａ、Ｅ２０１ａ、Ｅ３０１ａ、Ｅ４０１ａ、Ｅ５０１ａ、Ｅ６０１ａ 透光性電極
Ｅ１０１ｂ、Ｅ２０１ｂ、Ｅ３０１ｂ、Ｅ４０１ｂ、Ｅ５０１ｂ、Ｅ６０１ｂ 正の接点電極
Ｅ１０２、Ｅ２０２、Ｅ３０２、Ｅ４０２、Ｅ５０２、Ｅ６０２ 負電極

Claims (6)

  1. 導電性を有する透光性基板と、該透光性基板上に形成されｎ型層とｐ型層とを少なくとも含む積層構造を備えたＧａＮ系半導体層と、該透光性基板の裏面上に形成された電極とを有するＧａＮ系ＬＥＤチップを、その透光性基板側の面が実装用基体の方向を向くように固定した発光装置であって、
    前記電極が、酸化物半導体からなる透光性電極と、該透光性電極と電気的に接続し該透光性電極よりも小さい面積を有する接点電極と、からなる電極であることを特徴とする、発光装置。
  2. 導電性を有する透光性基板と、該透光性基板上に形成されｎ型層とｐ型層とを少なくとも含む積層構造を備えたＧａＮ系半導体層と、該透光性基板の裏面上に形成された電極とを有するＧａＮ系ＬＥＤチップを、その透光性基板側の面が実装用基体の方向を向くように固定した発光装置であって、
    前記電極が、前記透光性基板の裏面上に直接または透光性のオーミック電極を介して形成された接点電極を有しており、
    前記接点電極の面積が前記透光性基板の裏面の面積の１／２未満であることを特徴とする、発光装置。
  3. 導電性を有する透光性基板と、該透光性基板上に形成されｎ型層とｐ型層とを少なくとも含む積層構造を備えたＧａＮ系半導体層と、該透光性基板の裏面上に酸化物半導体からなる透光性のオーミック電極を介して形成された接点電極とを有するＧａＮ系ＬＥＤチップを、
    その透光性基板側の面が実装用基体の方向を向くように固定した発光装置。
  4. 触針式表面形状測定装置で測定した前記オーミック電極の表面粗さが１０ｎｍ未満である、請求項３に記載の発光装置。
  5. 前記接点電極が前記オーミック電極よりも小さい面積を有する、請求項４に記載の発光装置。
  6. 前記接点電極の面積が、前記透光性基板の裏面の面積の１／２未満である、請求項４または５に記載の発光装置。
JP2013094301A 2006-10-05 2013-04-26 ＧａＮ系ＬＥＤチップおよび発光装置 Pending JP2013145928A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013094301A JP2013145928A (ja) 2006-10-05 2013-04-26 ＧａＮ系ＬＥＤチップおよび発光装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006274510 2006-10-05
JP2006274510 2006-10-05
JP2013094301A JP2013145928A (ja) 2006-10-05 2013-04-26 ＧａＮ系ＬＥＤチップおよび発光装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007242172A Division JP2008112979A (ja) 2006-10-05 2007-09-19 ＧａＮ系ＬＥＤチップおよび発光装置

Publications (1)

Publication Number Publication Date
JP2013145928A true JP2013145928A (ja) 2013-07-25

Family

ID=49041528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013094301A Pending JP2013145928A (ja) 2006-10-05 2013-04-26 ＧａＮ系ＬＥＤチップおよび発光装置

Country Status (1)

Country Link
JP (1) JP2013145928A (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193275A (ja) * 1993-06-30 1995-07-28 Hitachi Cable Ltd 発光ダイオード及びその製造方法
JPH09237916A (ja) * 1996-02-29 1997-09-09 Sharp Corp 発光ダイオード及びその製造方法
JP2001144321A (ja) * 1999-11-04 2001-05-25 Shurai Kagi Kofun Yugenkoshi 発光素子及びその製造方法
JP2004521494A (ja) * 2001-02-01 2004-07-15 クリー　インコーポレイテッド 光抽出用の改良を含む発光ダイオード及びその製造方法
JP2005217437A (ja) * 2002-05-31 2005-08-11 Koha Co Ltd 発光素子およびその製造方法
JP2006245058A (ja) * 2005-02-28 2006-09-14 Mitsubishi Cable Ind Ltd ＧａＮ系発光ダイオードおよび発光装置
JP2006253240A (ja) * 2005-03-08 2006-09-21 Mitsubishi Cable Ind Ltd ＧａＮ系発光ダイオードおよび発光装置
JP2006261609A (ja) * 2005-03-18 2006-09-28 Mitsubishi Cable Ind Ltd ＧａＮ系発光ダイオードおよびそれを用いた発光装置
JP2007103917A (ja) * 2005-09-07 2007-04-19 Toyoda Gosei Co Ltd 固体素子デバイス

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193275A (ja) * 1993-06-30 1995-07-28 Hitachi Cable Ltd 発光ダイオード及びその製造方法
JPH09237916A (ja) * 1996-02-29 1997-09-09 Sharp Corp 発光ダイオード及びその製造方法
JP2001144321A (ja) * 1999-11-04 2001-05-25 Shurai Kagi Kofun Yugenkoshi 発光素子及びその製造方法
JP2004521494A (ja) * 2001-02-01 2004-07-15 クリー　インコーポレイテッド 光抽出用の改良を含む発光ダイオード及びその製造方法
JP2005217437A (ja) * 2002-05-31 2005-08-11 Koha Co Ltd 発光素子およびその製造方法
JP2006245058A (ja) * 2005-02-28 2006-09-14 Mitsubishi Cable Ind Ltd ＧａＮ系発光ダイオードおよび発光装置
JP2006253240A (ja) * 2005-03-08 2006-09-21 Mitsubishi Cable Ind Ltd ＧａＮ系発光ダイオードおよび発光装置
JP2006261609A (ja) * 2005-03-18 2006-09-28 Mitsubishi Cable Ind Ltd ＧａＮ系発光ダイオードおよびそれを用いた発光装置
JP2007103917A (ja) * 2005-09-07 2007-04-19 Toyoda Gosei Co Ltd 固体素子デバイス

Similar Documents

Publication Publication Date Title
US8158990B2 (en) Light emitting device using GaN LED chip
JP5251050B2 (ja) ＧａＮ系ＬＥＤチップおよび発光装置
US10573785B2 (en) Light emitting diode, method of fabricating the same and LED module having the same
KR102135624B1 (ko) 발광 다이오드 및 그것을 갖는 발광 다이오드 모듈
JP5315070B2 (ja) 化合物半導体発光ダイオード
JP2008112957A (ja) ＧａＮ系ＬＥＤチップ
JP2002368263A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
WO2006082687A1 (ja) GaN系発光ダイオードおよび発光装置
KR20080091249A (ko) 광전자 반도체 칩
JP2006128227A (ja) 窒化物半導体発光素子
JP2007103690A (ja) 半導体発光装置及びその製造方法
JP2008218878A (ja) ＧａＮ系ＬＥＤ素子および発光装置
JP2016513882A (ja) 多孔質の反射性コンタクトを作製する方法及び装置
TW201351730A (zh) 元件模組
JP4862386B2 (ja) 半導体発光ダイオード
JP4803302B2 (ja) 窒化物半導体発光素子
JP2008112978A (ja) ＧａＮ系ＬＥＤチップおよび発光装置
JP2012069545A (ja) 発光素子の搭載方法
JP2011086916A (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
JP2012178453A (ja) ＧａＮ系ＬＥＤ素子
JP2012064759A (ja) 半導体発光装置、半導体発光装置の製造方法
JP2011517084A (ja) 半導体発光装置に関する反射的コンタクト部
WO2018235413A1 (ja) 面発光半導体レーザおよびその製造方法
JP2010027919A (ja) 発光素子及び発光素子の製造方法
KR20090111889A (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130426

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140624