JP2013137845A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2013137845A5 JP2013137845A5 JP2011287935A JP2011287935A JP2013137845A5 JP 2013137845 A5 JP2013137845 A5 JP 2013137845A5 JP 2011287935 A JP2011287935 A JP 2011287935A JP 2011287935 A JP2011287935 A JP 2011287935A JP 2013137845 A5 JP2013137845 A5 JP 2013137845A5
- Authority
- JP
- Japan
- Prior art keywords
- group
- memory cell
- maxpc
- pulse
- erase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Description
図７は、消去ベリファイの一例を示す図である。
消去ベリファイの際には、図３に示したメモリセルアレイ１１１に含まれる消去ベリファイ対象のセル４０と、リファレンスセルアレイ１１２に含まれる消去ベリファイ用のリファレンスセル５０とがセンスアンプ６０に接続され、電流の比較が行われる。センスアンプ６０は、たとえば、図３に示したメモリコア１１のリード・ライトアンプ１１５に含まれる。リファレンスセル５０と、セル４０のセンスアンプ６０への接続は、たとえば、Ｙ制御回路１１４にて制御される。
消去ベリファイの際には、図３に示したメモリセルアレイ１１１に含まれる消去ベリファイ対象のセル４０と、リファレンスセルアレイ１１２に含まれる消去ベリファイ用のリファレンスセル５０とがセンスアンプ６０に接続され、電流の比較が行われる。センスアンプ６０は、たとえば、図３に示したメモリコア１１のリード・ライトアンプ１１５に含まれる。リファレンスセル５０と、セル４０のセンスアンプ６０への接続は、たとえば、Ｙ制御回路１１４にて制御される。
（ステップＳ４５）ＢＩＳＴ制御回路１３は、カウンタ１３ａのカウンタ値ＰＣがＭＡＸＰＣ以下であるか否かを判定する。ＭＡＸＰＣは、ＳＰＴＣＮＴ［ｓｅｃｔｏｒ］×ｎ（所定の係数）で表されるＭＡＸパルス数である。なお、ＭＡＸＰＣが、消去パルス数の上限値ＭＡＸ以上の場合には、ＭＡＸＰＣ＝ＭＡＸとする。ＰＣ≦ＭＡＸＰＣであればステップＳ４６の処理が行われ、ＰＣ＞ＭＡＸの場合には、ステップＳ４８の処理が行われる。また、ＭＡＸＰＣは、（ＳＰＴＣＮＴ［ｓｅｃｔｏｒ］＋Ｖ（所定の固定値））×ｎとしてもよい（後述の変形例参照）。
（付記８） 前記第１の消去試験は、
前記複数のグループに含まれる第１グループ及び第２グループに対して、第１パルス数の消去パルスを用いて、前記メモリセル群の消去が完了したか否かを検証する工程と、
前記第１グループに含まれる第１メモリセルの消去が完了していないことが検出された場合、前記第１メモリセルのロウアドレス及びコラムアドレスをレジスタに格納する工程と、
前記メモリセルアレイの前記ロウアドレス及び前記コラムアドレスをインクリメントまたはデクリメントして、前記第２グループに対して、前記第１パルス数の消去パルスを用いて前記検証を行う工程と、
前記第２グループに含まれる第２メモリセルの消去が完了していないことが検出された場合、前記レジスタに格納された前記第１メモリセルの前記ロウアドレス及び前記コラムアドレスを読み出す工程と、
前記第１グループ及び前記第２グループに対して、読み出された前記ロウアドレス及び前記コラムアドレスに基づき、前記第１パルス数より大きい第２パルス数の消去パルスを用いて前記検証を行う工程と、
を含む付記１記載の半導体記憶装置の試験方法。
前記複数のグループに含まれる第１グループ及び第２グループに対して、第１パルス数の消去パルスを用いて、前記メモリセル群の消去が完了したか否かを検証する工程と、
前記第１グループに含まれる第１メモリセルの消去が完了していないことが検出された場合、前記第１メモリセルのロウアドレス及びコラムアドレスをレジスタに格納する工程と、
前記メモリセルアレイの前記ロウアドレス及び前記コラムアドレスをインクリメントまたはデクリメントして、前記第２グループに対して、前記第１パルス数の消去パルスを用いて前記検証を行う工程と、
前記第２グループに含まれる第２メモリセルの消去が完了していないことが検出された場合、前記レジスタに格納された前記第１メモリセルの前記ロウアドレス及び前記コラムアドレスを読み出す工程と、
前記第１グループ及び前記第２グループに対して、読み出された前記ロウアドレス及び前記コラムアドレスに基づき、前記第１パルス数より大きい第２パルス数の消去パルスを用いて前記検証を行う工程と、
を含む付記１記載の半導体記憶装置の試験方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011287935A JP5741427B2 (ja) | 2011-12-28 | 2011-12-28 | 半導体記憶装置の試験方法及び半導体記憶装置 |
| US13/680,913 US9269456B2 (en) | 2011-12-28 | 2012-11-19 | Semiconductor memory test method and semiconductor memory |
| CN201210530440.9A CN103187102B (zh) | 2011-12-28 | 2012-12-10 | 半导体存储器测试方法和半导体存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011287935A JP5741427B2 (ja) | 2011-12-28 | 2011-12-28 | 半導体記憶装置の試験方法及び半導体記憶装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2013137845A JP2013137845A (ja) | 2013-07-11 |
| JP2013137845A5 true JP2013137845A5 (ja) | 2014-10-16 |
| JP5741427B2 JP5741427B2 (ja) | 2015-07-01 |
Family
ID=48678230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011287935A Expired - Fee Related JP5741427B2 (ja) | 2011-12-28 | 2011-12-28 | 半導体記憶装置の試験方法及び半導体記憶装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9269456B2 (ja) |
| JP (1) | JP5741427B2 (ja) |
| CN (1) | CN103187102B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6067469B2 (ja) * | 2013-04-22 | 2017-01-25 | サイプレス セミコンダクター コーポレーション | 試験方法、試験装置、および半導体記憶装置 |
| CN106601306B (zh) * | 2016-12-15 | 2019-12-31 | 武汉新芯集成电路制造有限公司 | 一种提升闪存芯片性能的方法 |
| CN107145412B (zh) * | 2017-04-18 | 2020-12-22 | 曙光信息产业(北京)有限公司 | 一种硬盘状态的检测方法及检测装置 |
| JP6868466B2 (ja) * | 2017-05-25 | 2021-05-12 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| TWI642060B (zh) * | 2017-11-07 | 2018-11-21 | 旺宏電子股份有限公司 | 用於三維記憶體的抹除驗證方法以及記憶體系統 |
| CN110767258B (zh) * | 2019-10-22 | 2022-03-22 | 江苏芯盛智能科技有限公司 | 数据擦除命令测试方法和相关装置 |
| US11309044B2 (en) * | 2020-04-13 | 2022-04-19 | Vanguard International Semiconductor Corporation | Test circuit for testing a storage circuit |
| KR102293967B1 (ko) | 2020-11-13 | 2021-08-27 | 전북대학교산학협력단 | 산소방출화합물과 황철석을 이용한 수산화라디칼의 생성 및 이를 이용한 산화처리방법 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0778499A (ja) * | 1993-09-10 | 1995-03-20 | Advantest Corp | フラッシュメモリ試験装置 |
| JP3521960B2 (ja) * | 1994-06-27 | 2004-04-26 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置及びそのテスト方法 |
| JPH0831189A (ja) * | 1994-07-14 | 1996-02-02 | Mitsubishi Electric Corp | 不揮発性半導体メモリのテスト方法 |
| US5627784A (en) * | 1995-07-28 | 1997-05-06 | Micron Quantum Devices, Inc. | Memory system having non-volatile data storage structure for memory control parameters and method |
| JP2000207897A (ja) * | 1999-01-12 | 2000-07-28 | Nec Corp | 電気的書換可能な不揮発性メモリのテスト方法および電気的書換可能な不揮発性メモリのテストプログラムを記録した情報記録媒体 |
| US6301159B1 (en) * | 2000-03-06 | 2001-10-09 | Advanced Micro Devices, Inc. | 50% EXE tracking circuit |
| JP2001273792A (ja) * | 2000-03-27 | 2001-10-05 | Nec Microsystems Ltd | フラッシュメモリの書き込み・消去制御方法 |
| US6549467B2 (en) * | 2001-03-09 | 2003-04-15 | Micron Technology, Inc. | Non-volatile memory device with erase address register |
| US6643181B2 (en) | 2001-10-24 | 2003-11-04 | Saifun Semiconductors Ltd. | Method for erasing a memory cell |
| US6665214B1 (en) * | 2002-07-22 | 2003-12-16 | Advanced Micro Devices, Inc. | On-chip erase pulse counter for efficient erase verify BIST (built-in-self-test) mode |
| JP4073330B2 (ja) * | 2003-02-18 | 2008-04-09 | スパンション エルエルシー | 不揮発性半導体記憶装置 |
| US7009889B2 (en) * | 2004-05-28 | 2006-03-07 | Sandisk Corporation | Comprehensive erase verification for non-volatile memory |
| US7415646B1 (en) * | 2004-09-22 | 2008-08-19 | Spansion Llc | Page—EXE erase algorithm for flash memory |
| JP4983096B2 (ja) * | 2006-05-24 | 2012-07-25 | 富士通セミコンダクター株式会社 | 不揮発性半導体記憶装置、不揮発性半導体記憶装置の消去方法および不揮発性半導体記憶装置の試験方法 |
| CN101916593B (zh) | 2010-07-15 | 2012-11-21 | 凌阳科技股份有限公司 | 一种内存测试系统 |
-
2011
- 2011-12-28 JP JP2011287935A patent/JP5741427B2/ja not_active Expired - Fee Related
-
2012
- 2012-11-19 US US13/680,913 patent/US9269456B2/en not_active Expired - Fee Related
- 2012-12-10 CN CN201210530440.9A patent/CN103187102B/zh not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2013137845A5 (ja) | ||
| KR101412418B1 (ko) | 아날로그 메모리 셀들을 위한 개선된 프로그래밍 및 소거 스킴들 | |
| JP5250117B2 (ja) | メモリのための適応消去及びソフトプログラミング | |
| US20140173239A1 (en) | Refreshing of memory blocks using adaptive read disturb threshold | |
| US20190279713A1 (en) | Memory Programming Methods and Memory Systems | |
| US7969786B2 (en) | Method of programming nonvolatile memory device | |
| US8441861B2 (en) | Self-check calibration of program or erase and verify process using memory cell distribution | |
| JP2009283117A (ja) | 不揮発性メモリ装置のプログラム方法 | |
| KR20110040472A (ko) | 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템 | |
| US8300449B2 (en) | Resistive random access memory and verifying method thereof | |
| CN105659329B (zh) | 用于固态存储器中经改善电压分布的编程方案 | |
| US9437311B1 (en) | Flash memory apparatus and initialization method for programming operation thereof | |
| TW200834591A (en) | Non-volatile memory and method for reduced erase/write cycling during trimming of initial programming voltage | |
| WO2013147811A1 (en) | Method and system to obtain state confidence data using multistrobe read of a non-volatile memory | |
| JP5741427B2 (ja) | 半導体記憶装置の試験方法及び半導体記憶装置 | |
| US7881115B2 (en) | Method of programming nonvolatile memory device | |
| US20130159798A1 (en) | Non-volatile memory device and operating method thereof | |
| TWI505273B (zh) | 類比記憶體單元的稀疏程式化 | |
| US9478288B1 (en) | Method for programming memory device and associated memory device | |
| JP6001093B2 (ja) | アナログメモリセルのプログラミング及び消去の方式 | |
| CN106328202B (zh) | 闪存装置及数据擦除方法 | |
| JP2006190488A (ja) | 半導体記憶装置の書き込み方法 | |
| TW202324421A (zh) | 記憶體設備、記憶體系統及其程式化操作方法 | |
| WO2018081410A1 (en) | Optimal write method for a ferroelectric memory | |
| TW200937417A (en) | Multi-level memory cell programming methods |