JP2000207897A

JP2000207897A - 電気的書換可能な不揮発性メモリのテスト方法および電気的書換可能な不揮発性メモリのテストプログラムを記録した情報記録媒体

Info

Publication number: JP2000207897A
Application number: JP11005189A
Authority: JP
Inventors: Yutaka Uzawa; 裕鵜澤
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1999-01-12
Filing date: 1999-01-12
Publication date: 2000-07-28

Abstract

(57)【要約】【課題】ＥＥＰＲＯＭのテストに要する時間を大幅に
短縮する。【解決手段】演算処理部２３は、まずＥＥＰＲＯＭ３
１の小領域３１１でメモリテストを行うべく、書き込み
パルスまたは消去パルスのパルス幅を初期値に設定して
波形整形部２１に書き込みパルスまたは消去パルスをＥ
ＥＰＲＯＭ３１に供給させ、つづいて一致判定部２４は
小領域３１１から読み出されたデータをチェックする。
このメモリテストの結果が異常の場合、演算処理部２３
および一致判定部２４はメモリテストの結果が正常とな
るまでメモリテストを繰り返す。次に、演算処理部２３
は、上記メモリテストを繰り返した回数にもとづき書き
込みパルスまたは消去パルスのパルス幅を設定し、ＥＥ
ＰＲＯＭの残りの他領域３１２においてメモリテストを
行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電気的書換可能な
不揮発性メモリのテスト方法に関するものである。

【０００２】

【従来の技術】電気的書換可能な不揮発性半導体メモリ
（ここではＥＥＰＲＯＭとも記す）をテストする場合、
従来、ＥＥＰＲＯＭの規格値を保証する為に、ＥＥＰＲ
ＯＭに対する書き込みまたは消去を行い、結果を確認、
すなわちベリファイするというメモリテストを複数回く
り返すという方法が採られている。

【０００３】たとえば、ＥＥＰＲＯＭの全アドレスにパ
ルス幅が５０μＳのパルスでテスト用のデータを書き込
み、その後、全アドレスからデータを読み出し、もとの
データと比較して正しくデータが書き込まれたか否かを
判定する。このメモリテストの結果が異常（以下、ＮＧ
とも記す）であった場合には、再度、パルス幅が５０μ
Ｓのパルスで全アドレスを対象に上記メモリテストを行
い、メモリテストの結果が正常（以下、ＯＫとも記す）
となるまで繰り返す。そして、テストしたＥＥＰＲＯＭ
では、データの書き込みを確実に行うためには、少なく
とも上記メモリテストの繰り返し回数だけデータの書き
込みをくり返す必要があることになる。ＥＥＰＲＯＭに
記録されているデータを正しく消去するために必要な繰
り返し回数を調べる場合にも、同様の方法が採られてい
る。

【０００４】また、ＥＥＰＲＯＭの記憶単位であり１ビ
ットに対応するメモリセルはＭＯＳトランジスタによっ
て形成され、ＥＥＰＲＯＭからデータを読み出す場合に
は上記ＭＯＳトランジスタのゲートに所定の電圧を印加
して各メモリセルが記憶している値を取得する。上記ゲ
ート電圧には閾値が存在し、閾値電圧を越えるゲート電
圧を印加するとＭＯＳトランジスタのソースとドレイン
間に電流が流れ、閾値電圧以下では電流は流れない。そ
して、１つのメモリセルによる１つのビットが書き込み
ビットである場合には閾値電圧は高く、一方、上記ビッ
トが消去ビットである場合には閾値電圧は低くなる。

【０００５】したがって、ＥＥＰＲＯＭから記憶情報を
読み出す場合、書き込みビットの閾値電圧と消去ビット
の閾値電圧との中間の値のゲート電圧を印加してＭＯＳ
トランジスタに電流が流れなければ対応するビットは書
き込みビットであってたとえば論理”１”が記憶されて
いることになり、一方、電流が流れれば消去ビットであ
ってたとえば論理”０”が記憶されていることになる。

【０００６】このようなゲート閾値電圧には、製造条件
の差などからバラツキがあり、したがってデータを読み
出すために印加するゲート電圧が許容範囲内に収まって
いるか否かをテストした上でＥＥＰＲＯＭを出荷する必
要がある。このゲート閾値電圧の測定テストは従来、次
のようにして行われていた。すなわち、まず、ＥＥＰＲ
ＯＭの全アドレスにあらかじめデータを書き込んでお
く。その上で、あるゲート電圧を印加して各アドレスか
らデータを読み出し、データが正しく読み出されたか否
かをチェックする。その結果、正しく読み出せないアド
レスがあった場合には、印加するゲート電圧をたとえば
少し低くして、再度全アドレスにおいてベリファイを行
う。そして、すべてのアドレスから正しくデータを読み
出せるまでこのような手順を繰り返し、最終的に印加し
たゲート電圧が、許容範囲内に収まっていれば、テスト
したＥＥＰＲＯＭは合格となる。

【０００７】

【発明が解決しようとする課題】しかし、上述したデー
タの書き込みまたは消去のテスト方法では、メモリテス
トの結果がＯＫになるまで、毎回全アドレスに対して同
一条件のパルスで書き込みまたは消去を行い、さらに全
アドレスに対してベリファイを行うので、テストにきわ
めて長時間を要するという問題があった。また、上述し
たゲート電圧の測定テスト方法でも、ベリファイ結果が
ＯＫとなるまで、ゲート電圧を変えながら毎回全アドレ
スでベリファイを行うため、テストに非常に時間がかか
るという問題があった。本発明はこのような問題を解決
するためになされたもので、その目的は、ＥＥＰＲＯＭ
のテストに要する時間を大幅に短縮できる電気的書換可
能な不揮発性メモリのテスト方法および電気的書換可能
な不揮発性メモリのテストプログラムを記録した情報記
録媒体を提供することにある。

【０００８】

【課題を解決するための手段】本発明は、上記目的を達
成するため、ＥＥＰＲＯＭに対し書き込みまたは消去の
ためのパルスを供給してデータの書き込みまたは消去を
行い結果を前記ＥＥＰＲＯＭから読み出してデータの書
き込みまたは消去が正しく行われたか否かを判定するメ
モリテストを実行し、前記メモリテストの結果にもとづ
いて書き込みまたは消去を適切に行う条件を特定する電
気的書換可能な不揮発性メモリのテスト方法であって、
書き込みパルスまたは消去パルスの特性を第１の特性に
設定して前記ＥＥＰＲＯＭの一部の記憶領域で前記メモ
リテストを行い、前記メモリテストの結果が異常の場合
には、テスト結果が正常となるまで前記メモリテストを
繰り返し、前記メモリテストを繰り返した回数にもとづ
き前記書き込みパルスまたは前記消去パルスの前記特性
を初期特定として第２の特性に設定して、前記ＥＥＰＲ
ＯＭの残りの記憶領域に対して前記メモリテストを行
い、前記メモリテストの結果が異常の場合には、前記メ
モリテストの結果が正常となるまで前記メモリテストを
繰り返し、前記ＥＥＰＲＯＭの前記一部の記憶領域にお
いて結果が正常となるまで繰り返した前記メモリテスト
の回数に、前記残りの記憶領域において結果が正常とな
るまで繰り返した前記メモリテストの回数を加算した値
を、書き込みまたは消去を適切に行う前記条件として記
録することを特徴とする。

【０００９】また、本発明は、ＥＥＰＲＯＭに対し書き
込みまたは消去のためのパルスを供給してデータの書き
込みまたは消去を行い結果を前記ＥＥＰＲＯＭから読み
出してデータの書き込みまたは消去が正しく行われたか
否かを判定するメモリテストを実行し、前記メモリテス
トの結果にもとづいて書き込みまたは消去を適切に行う
条件を特定する電気的書換可能な不揮発性メモリのテス
トプログラムを記録した情報記録媒体であって、書き込
みパルスまたは消去パルスの特性を第１の特性に設定し
て前記ＥＥＰＲＯＭの一部の記憶領域で前記メモリテス
トを行い、前記メモリテストの結果が異常の場合には、
テスト結果が正常となるまで前記メモリテストを繰り返
し、前記メモリテストを繰り返した回数にもとづき前記
書き込みパルスまたは前記消去パルスの前記特性を初期
特定として第２の特性に設定して、前記ＥＥＰＲＯＭの
残りの記憶領域に対して前記メモリテストを行い、前記
メモリテストの結果が異常の場合には、前記メモリテス
トの結果が正常となるまで前記メモリテストを繰り返
し、前記ＥＥＰＲＯＭの前記一部の記憶領域において結
果が正常となるまで繰り返した前記メモリテストの回数
に、前記残りの記憶領域において結果が正常となるまで
繰り返した前記メモリテストの回数を加算した値を、書
き込みまたは消去を適切に行う前記条件として記録する
ことを特徴とする電気的書換可能な不揮発性メモリのテ
ストプログラムを記録している。

【００１０】本発明では、まず、書き込みパルスまたは
消去パルスの特性を第１の特性に設定してＥＥＰＲＯＭ
の一部の記憶領域でメモリテストを行い、メモリテスト
の結果が異常の場合には、メモリテストの結果が正常と
なるまでメモリテストを繰り返す。その上で、メモリテ
ストを繰り返した回数にもとづき書き込みパルスまたは
消去パルスの特性を第２の特性に設定して、ＥＥＰＲＯ
Ｍの残りの記憶領域に対してメモリテストを行う。すな
わち、一部の記憶領域であらかじめ正常な結果が得られ
る条件を求めておき、記憶領域の他の大部分の記憶領域
では、その条件でメモリテストを行う。したがって、記
憶領域の他の大部分の記憶領域では何度もメモリテスト
を繰り返さなくとも、すぐに結果が正常となり、どのよ
うな条件で書き込みまたは消去を行えばよいかを短時間
で把握でき、ＥＥＰＲＯＭのテストに要する時間を大幅
に短縮することが可能となる。

【００１１】また、上記他の記憶領域におけるメモリテ
ストで結果が異常となった場合には、メモリテストの結
果が正常となるまでメモリテストを繰り返し、そして、
上記一部の記憶領域および上記他の記憶領域におけるメ
モリテストの繰り返し回数を加算した値を記録する。し
たがって、信頼性を高めるべく同一のＥＥＰＲＯＭに対
して何度かテストを行う場合、たとえば初期条件として
書き込みパルス幅を、記録した前回のテストでのメモリ
テスト繰り返し回数に一定値を乗じた値に設定してテス
トを行うことができ、２回目以降のテストにおいて、い
っそうテスト時間の短縮を図ることができる。

【００１２】また、本発明は、ＥＥＰＲＯＭのメモリセ
ルを構成するＭＯＳトランジスタにゲート電圧を印加し
てデータの読み出しテストを行いゲート電圧の正否を判
定する電気的書換可能な不揮発性メモリのテスト方法で
あって、前記ＥＥＰＲＯＭの一部の記憶領域で前記読み
出しテストを行い、前記読み出しテストの結果が異常の
場合には、前回と異なるゲート電圧を印加して再度前記
読み出しテストを行い、テスト結果が正常となるまでゲ
ート電圧の変更および前記読み出しテストの再実行を繰
り返し、前記ＥＥＰＲＯＭの前記残りの記憶領域では、
まず、前記読み出しテストの結果が正常となったゲート
電圧を印加して前記読み出しテストを行い、前記読み出
しテストの結果が異常の場合には、前回と異なるゲート
電圧を印加して再度前記読み出しテストを行い、テスト
結果が正常となるまでゲート電圧の変更および前記読み
出しテストの再実行を繰り返し、前記ＥＥＰＲＯＭの前
記一部の記憶領域または前記残りの記憶領域で行った前
記読み出しテストにおいて結果が正常となったゲート電
圧を記録することを特徴とする。

【００１３】また、本発明は、ＥＥＰＲＯＭのメモリセ
ルを構成するＭＯＳトランジスタにゲート電圧を印加し
てデータの読み出しテストを行いゲート電圧の正否を判
定する電気的書換可能な不揮発性メモリのテストプログ
ラムを記録した情報記録媒体であって、前記ＥＥＰＲＯ
Ｍの一部の記憶領域で前記読み出しテストを行い、前記
読み出しテストの結果が異常の場合には、前回と異なる
ゲート電圧を印加して再度前記読み出しテストを行い、
テスト結果が正常となるまでゲート電圧の変更および前
記読み出しテストの再実行を繰り返し、前記ＥＥＰＲＯ
Ｍの前記残りの記憶領域では、まず、前記読み出しテス
トの結果が正常となったゲート電圧を印加して前記読み
出しテストを行い、前記読み出しテストの結果が異常の
場合には、前回と異なるゲート電圧を印加して再度前記
読み出しテストを行い、テスト結果が正常となるまでゲ
ート電圧の変更および前記読み出しテストの再実行を繰
り返し、前記ＥＥＰＲＯＭの前記一部の記憶領域または
前記残りの記憶領域で行った前記読み出しテストにおい
て結果が正常となったゲート電圧を記録することを特徴
とする電気的書換可能な不揮発性メモリのテストプログ
ラムを記録している。

【００１４】本発明では、ＥＥＰＲＯＭの一部の記憶領
域で読み出しテストを行い、読み出しテストの結果が異
常の場合には、前回と異なるゲート電圧を印加して再度
読み出しテストを行い、テスト結果が正常となるまでゲ
ート電圧の変更および読み出しテストの再実行を繰り返
す。その後、ＥＥＰＲＯＭの残りの記憶領域では、ま
ず、前記読み出しテストの結果が正常となったゲート電
圧を印加して読み出しテストを行い、読み出しテストの
結果が異常の場合には、前回と異なるゲート電圧を印加
して再度読み出しテストを行い、テスト結果が正常とな
るまでゲート電圧の変更および読み出しテストの再実行
を繰り返す。そして、ＥＥＰＲＯＭの前記一部の記憶領
域または前記残りの記憶領域で行った前記読み出しテス
トにおいて結果が正常となったゲート電圧を記録する。

【００１５】すなわち、一部の記憶領域であらかじめ正
常な結果が得られる条件を求めておき、記憶領域の他の
大部分の記憶領域では、その条件でテストを行う。した
がって、記憶領域の他の大部分の記憶領域では何度もテ
ストを繰り返さなくとも、すぐに結果が正常となり、デ
ータの読み出しを正しく行えるゲート電圧を短時間で把
握でき、ＥＥＰＲＯＭのテストに要する時間を大幅に短
縮することが可能となる。また、同一のＥＥＰＲＯＭに
対して何度かテストを行う場合、たとえば初期条件とし
てのゲート電圧を、記録した前回のテストで取得したゲ
ート電圧に設定してテストを行うことができ、２回目以
降のテストにおいて、いっそうテスト時間の短縮を図る
ことができる。

【００１６】

【発明の実施の形態】次に本発明の実施の形態例につい
て図面を参照して説明する。図１は本発明による電気的
書換可能な不揮発性メモリのテスト方法を行うために用
いるテストシステムの一例を示すブロック図である。図
１に示した測定装置２は具体的にはＬＳＩテスタなどで
あり、スタートスイッチ１が操作されることで動作を開
始する。測定装置２にはまた、ディスプレイ装置や印刷
装置などの出力装置４が接続されている。測定装置２
は、ＣＰＵ、メモリ、ＣＤＲＯＭ装置などの外部記憶装
置を含む不図示のコンピュータを備えており、以下に詳
しく説明する変数記憶部２２はこのコンピュータの上記
メモリにより形成され、また、演算処理部２３および一
致判定部２４などはメモリにロードされたプログラムに
もとづいて上記ＣＰＵが動作することで実現されてい
る。さらに、測定装置２全体は上記コンピュータによる
制御のもとで動作する。

【００１７】そして、本発明による情報記録媒体の一例
としてのＣＤＲＯＭ５は上記ＣＤＲＯＭ装置に装着する
ことで、ＣＤＲＯＭに記録されたプログラムがコンピュ
ータのメモリにロードされ、このプログラムにもとづい
てＣＰＵが動作し、上述のように演算処理部２３および
一致判定部２４などの機能を果たす。なお、情報記録媒
体としてはＣＤＲＯＭに限らず、磁気ディスクや半導体
メモリなどであってもよい。

【００１８】測定装置２はまた波形整形部２１を備え、
波形整形部２１はＥＥＰＲＯＭ３１に供給する書き込み
または消去パルスの波形を、変数記憶部２２に保持され
た情報にもとづいて整形し、波形整形後の書き込みまた
は消去パルスをＥＥＰＲＯＭ３１に供給する。変数記憶
部２２は、書き込み消去パルス変数２２１と、書き込み
消去アドレス変数２２２と、ベリファイアドレス変数２
２３と、書き込み消去アドレス加算変数２２４と、ベリ
ファイアドレス加算変数２２５と、繰り返し回数変数２
２６と、その他の変数２２７とを保持している。

【００１９】演算処理部２３はこれらの変数にもとづい
て演算を行い、結果を変数記憶部２２に記憶させる。演
算処理部２３はたとえばＥＥＰＲＯＭ３１のアドレスを
インクリメント（加算）したり、初期パルスのパルス幅
とメモリテストの繰り返し回数との乗算などを行う。ま
た、演算処理部２３はデバイス３を構成するＥＥＰＲＯ
Ｍに対するデータの書き込み、消去、ＥＥＰＲＯＭから
のデータの読み出しなどを含め測定装置２全体を制御す
る。一致判定部２４は、デバイス３の出力信号（読み出
しデータ）と予め用意されている期待値とが一致するか
否かを判定する。

【００２０】デバイス３はテスト対象であるユーザＥＥ
ＰＲＯＭ３１と、ＥＥＰＲＯＭから成る回数記録部３２
とを含んでいる。ＥＥＰＲＯＭ３１は、小領域３１１
（本発明に関わる一部の記憶領域）と他領域３１２（本
発明に関わる残りの記憶領域）とから成る。

【００２１】小領域３１１は、書き込みまたは消去とベ
リファイとを判定がＯＫになるまで繰り返すために使用
する。この時の繰り返し回数と書き込みまたは消去パル
スのパルス幅との積を、最適な書き込みまたは消去パル
スのパルス幅とする。他領域３１２は、ＥＥＰＲＯＭ３
１の主要な記憶領域であり、小領域３１１で得られた最
適パルスを使用して、書き込みや消去が行われる。他領
域３１２および小領域３１１は単一の半導体チップ上に
形成されていてほぼ同じ書き込み消去特性を有している
ため、他領域３１２ではほとんどの場合、１回のメモリ
テストで結果はＯＫとなる。

【００２２】他領域３１２でのメモリテストで結果がＮ
Ｇとなった場合は、１回目の書き込みまたは消去パルス
を用いて、再書き込みまたは再消去と再ベリファイ、す
なわち再メモリテストを結果がＯＫになるまで繰り返
す。合計で変数Ｗｅｍａｘ回繰り返しても判定結果がＮ
Ｇの場合は、一致判定部２４から出力装置４に書き込み
または消去が正しく行えないことを表す信号などを出力
する。回数記憶部３２にはＥＥＰＲＯＭ３１のテストが
完了した後に、繰り返し回数をデータとして書き込む。
ここまでの動作が正常に終了した場合は、一致判定部２
４は出力装置４にテストが正常に終了したことを表す信
号などを出力する。出力装置２４は、一致判定部２４か
らの信号にもとづき、ＥＥＰＲＯＭ３１のテストが正常
に終了したか否かを表すメッセージなどを画面に表示し
たり、印刷したりして作業者に通知する。

【００２３】図２、図３は実施の形態例のテスト方法を
示すフローチャートである。以下では、図１とともにこ
れらの図面を参照して、測定装置２を用いた実施の形態
例の不揮発性メモリのテスト方法について詳しく説明
し、同時に本発明の情報記録媒体に記録された不揮発性
メモリのテストプログラムについて説明する。

【００２４】まず１回目のＥＥＰＲＯＭ３１のテストに
ついて説明する。スタートスイッチ１が押されるとテス
トを開始し、演算処理部２３は、最初に変数記憶部２２
に保持された変数を初期化する（図２のステップＡ１お
よびＡ２）。変数である初期パルス幅Ｔｍｓ（本発明に
関わる一定値）は書き込みパルスや消去パルスのパルス
幅の初期値として使用する。変数Ｃｏｕｎｔ（図１の繰
り返し回数２２６）は繰り返し回数を数えるために使用
する。変数Ｂａｉにより、初期パルス幅Ｔｍｓと乗算し
て最適な書き込みパルスや消去パルスの幅を決定する。
変数Ｗｅｍａｘは仕様から割り出される最大繰り返し数
である。書き込みアドレスや消去アドレスには変数Ａｄ
ｗｅ（書込消去アドレス２２２）を使用し、ベリファイ
アドレスには変数Ａｄｖｒ（ベリファイアドレス２２
３）、書き込みまたは消去アドレスのインクリメント
（加算）には変数Ａｄｉｎｃ（書込消去加算変数２２
４）、ベリファイアドレスのインクリメントには変数Ｖ
ｒｉｎｃ（ベリファイ加算変数２２５）をそれぞれ使用
する。

【００２５】次に、演算処理部２３は、初期パルス幅Ｔ
ｍｓと変数Ｂａｉとを乗算して変数Ｗｅｔｍに代入する
（ステップＡ３）。変数Ｗｅｔｍは書き込みパルスまた
は消去パルスのパルス幅を表し、ベリファイ結果がＮＧ
となるごとに、メモリテストの結果がＯＫになるように
大きい値に設定される。

【００２６】波形整形部２１は変数Ｗｅｔｍにもとづい
てパルス幅を設定し、書き込みパルスまたは消去パルス
をデバイス３に供給する。これにより、演算処理部２３
よりＥＥＰＲＯＭ３１に供給された指定アドレス毎にデ
ータの書き込みまたは消去が行われ（ステップＡ４）、
まず、ＥＥＰＲＯＭ３１の小領域３３１においてメモリ
テストを行う。小領域３３１でデータの書き込みまたは
消去行った後は、指定アドレス毎にデータをベリファイ
する。すなわち一致判定部２４は指定アドレスからデー
タを読み出し、書き込みや消去が正常に行われたか否か
を判定する（ステップＡ５）。ここで判定結果がＯＫな
らば演算処理部２３は、小領域３１１でのメモリテスト
を終了し、ベリファイアドレス変数Ａｄｖｒを変数Ｖｒ
ｉｎｃ分だけインクリメント（加算）して、書き込み領
域や消去領域を越えるまで（Ａｄｖｒ＞Ａｄｗｅ＋
Ａｄｉｎｃ−１）、あるいはベリファイ判定がＮＧにな
るまで他領域３１２でメモリテストを繰り返す（ステッ
プＡ６およびＡ７）。

【００２７】そしてメモリテストの結果がＮＧの場合は
（ステップＡ５でＮＧ）、演算処理部２３は繰り返し回
数Ｃｏｕｎｔを１インクリメントし（ステップＡ８）、
Ｃｏｕｎｔ値がＷｅｍａｘ回（たとえば８回）以内なら
ば（ステップＡ９でＯＫ）Ｂａｉに１を代入して（ステ
ップＡ１０）、初期パルス幅Ｔｍｓで再書き込みまたは
再消去し、その後、一致判定部２４はＮＧアドレスから
ベリファイする（ステップＡ６、Ａ７）。演算処理部２
３および一致判定部２４は、このループをベリファイ判
定がＯＫになるまで繰り返す。

【００２８】ここで、もしＣｏｕｎｔがＷｅｍａｘ回を
越えた場合は（ステップＡ９でＮＧ）、一致判定部２４
は書き込みまたは消去ＮＧと判定してテストを終了する
（ステップＡ１１）。指定アドレスのベリファイが全て
ＯＫの場合は、演算処理部２３は変数Ａｄｗｅを変数Ａ
ｄｉｎｃ分だけインクリメントし、これら一連の動作を
最終アドレスまで繰り返す（ステップＡ１２、Ａ１
３）。途中のアドレスでベリファイがＮＧになった場合
は、Ｃｏｕｎｔ値をＢａｉに代入してから書き込みや消
去を行う（ステップＡ１４）。ここで繰り返し回数Ｃｏ
ｕｎｔを変数Ｂａｉに代入するのは、ベリファイがＮＧ
の時はＣｏｕｎｔに１を加算するので、次アドレスの書
き込みや消去のときに、新しいＣｏｕｎｔ値をもとに設
定したパルス幅の書き込みパルスまたは消去パルスでテ
ストを行うためである。

【００２９】最終アドレスまでメモリテストが正常終了
した場合は、演算処理部２３は波形整形部２１から書き
込みパルスを回数記憶３２に出力させ、メモリテストの
繰り返し回数を表す変数Ｃｏｕｎｔを回数記憶部３２に
書き込み、テストを終了する（ステップＡ１５、Ａ１
６）。回数記憶部３２は電気的書換可能な不揮発性メモ
リであるから、次に説明するように、後にＥＥＰＲＯＭ
３１に対して再テストを行い、Ｃｏｕｎｔ値が加算され
た場合は新しいＣｏｕｎｔ値に書き換えることができ
る。

【００３０】次に、２回目以降、すなわちｎ（ｎ≧２）
回目のテストについて説明する。スタートスイッチ１が
押されると、演算処理部２３はまず回数記憶部３２か
ら、格納されているＣｏｕｎｔ値を読み出す（図３のス
テップＢ１）。つづいて、そのＣｏｕｎｔ値を変数Ｂａ
ｉと変数Ｃｎｔに代入し（ステップＢ２）、また、変数
記憶部２２が保持している変数（Ｃｏｕｎｔ、Ｂａｉ、
Ｃｎｔ以外）を初期化する（ステップＢ３）。

【００３１】次に測定装置２は１回目と同じテストを実
行する（ステップＢ４）。そして、ベリファイが１回以
上ＮＧになってメモリテストの繰り返し回数が増加した
場合は（Ｃｎｔ＜Ｃｏｕｎｔ）ステップＢ５でＯＫ
となり、演算処理部２３は回数記憶部３２の記憶内容を
消去し新しいＣｏｕｎｔ値を書き込み、テストを終了す
る（ステップＢ６、Ｂ７、Ｂ８）。ステップＢ５で、Ｃ
ｎｔ値とＣｏｕｎｔ値が等しい場合は、演算処理部２３
は回数記憶部３２が記憶するメモリテストの繰り返し回
数Ｃｏｕｎｔは更新せず、テストを終了する。このテス
トにつづいて、ＥＥＰＲＯＭ３１に対し、さらにテスト
を行い、メモリテストの繰り返し回数Ｃｏｕｔが増加し
た場合には、上述の場合と同様に、回数記憶部３２の記
憶内容が更新される。

【００３２】次に、具体例を用いて本実施の形態例につ
いて説明する。ここではＥＥＰＲＯＭ３１の容量はたと
えば２５６バイトであるとする。また小領域３１１とし
てアドレス００ｈ（ｈは１６進数であることを表す）の
みを用いる。まず、演算処理部２３は、各変数に初期値
として具体的に、Ｃｏｕｎｔ＝１、Ｂａｉ＝１、Ｔｍｓ
＝５０μＳ、Ａｄｉｎｃ＝１、Ｖｒｉｎｃ＝１、Ａｄｗ
ｅ＝００ｈ、Ａｄｖｒ＝００ｈ、Ｗｅｍａｘ＝８を設定
する（図２のステップＡ１、Ａ２）。この初期設定をも
とに書き込みパルスのパルス幅Ｗｅｔｍを、Ｗｅｔｍ
＝Ｔｍｓ×Ｂａｉ＝５０μＳ×１＝５０μＳ
と設定する（ステップＡ３）。

【００３３】次に、演算処理部２３は波形整形部２１を
通じてＡｄｗｅの初期値であるアドレス００ｈ（ｈは１
６進数であることを表す）にメモリテスト用のデータを
書き込み（ステップＡ４）、一致判定部２４はアドレス
００ｈのデータをベリファイする（ステップＡ５）。こ
のベリファイの結果がＮＧ、したがってメモリテストの
結果がＮＧならば演算処理部２３はステップＡ８でＣｏ
ｕｎｔ値を１インクリメントし（Ｃｏｕｎｔ＝Ｃｏｕ
ｎｔ＋１とする）、ステップＡ９でＣｏｕｎｔ値が
Ｗｅｍａｘ値以下の場合は（Ｃｏｕｎｔ ≦ Ｗｅｍａ
ｘ＝８）、Ｂａｉに１を代入し（ステップＡ１０）、
値が１のＢａｉとＴｍｓとの積としてＷｅｔｍを求め
（ステップＡ３）、パルス幅がＷｅｔｍ（５０μＳ）の
書き込みパルスで再書き込みを行う（ステップＡ４）。
演算処理部２３は、この動作をベリファイがＯＫになる
かＣｏｕｎｔ値がＷｅｍａｘ値を越すまで続ける。たと
えば、３回目のベリファイで判定がＯＫになったとする
と、Ｃｏｕｎｔ値は３に増加している。

【００３４】ベリファイがＯＫになると（ステップＡ５
でＯＫ）、次に演算処理部２３はアドレスをインクリメ
ントし（ステップＡ１２）、その結果、Ａｄｗｅおよび
Ａｄｖｒの値はともに０１ｈになる。Ａｄｉｎｃ値とＶ
ｒｉｎｃ値とも１であるから常にＡｄｗｅ値とＡｄｖｒ
値は等しくなり、ベリファイだけのループ（ステップＡ
５、Ａ６、Ａ７）は実行しない（Ａｄｖｒ（＝１）＞
Ａｄｗｅ（＝０）＋Ａｄｉｎｃ（＝１） −１が
満たされるため）。

【００３５】書き込み最終アドレス（ｆｆｈ）＞Ａ
ｄｗｅ（＝０１ｈ）であるから（ステップＡ１３）、演
算処理部２３は次アドレスの書き込みを実行する。この
時、ＢａｉにＣｏｕｎｔ値（＝３）を代入して書き込み
パルスを長くし（ステップＡ１４）、その結果、パルス
幅Ｗｅｔｍは１５０μＳになる（Ｗｅｔｍ＝５０μ
Ｓ×３）。

【００３６】Ｗｅｔｍ＝１５０μＳでアドレス０１ｈの
書き込みを行った後、一致判定部２４によるベリファイ
がＮＧになった場合、演算処理部２３はＣｏｕｎｔ値を
インクリメントして４にし（ステップＡ８）、Ｃｏｕｎ
ｔ値がＷｅｍａｘ値以下なので（ステップＡ９）Ｂａｉ
に１を代入して（ステップＡ１０）再書き込みを行う
（ステップＡ４）。すなわち、再書き込みする時は必ず
初期パルス幅（５０μＳ）で書き込みが行われる。

【００３７】そして、メモリテストの結果がＯＫとなる
まで演算処理部２３はメモリテストを繰り返し、再書き
込み後の一致判定部２４によるベリファイで判定がＯＫ
になったら（ステップＡ５でＯＫ）、アドレスをインク
リメントし（ステップＡ１２）、ステップＡ１４に進ん
で最終アドレスｆｆｈになるまで演算処理部２３および
一致判定部２４はデータの書き込みとベリファイを繰り
返す。

【００３８】なお、上述のようにパルス幅を初期パルス
幅に設定してメモリテストを繰り返したとき、通常、メ
モリテストは上記Ｃｏｕｎｔ値３より１多い４回繰り返
すことになるので、以降のアドレスでは、書き込みパル
ス幅Ｗｅｔｍを２００μＳ（５０μＳ×４）としてメモ
リテストを開始することになる。

【００３９】途中で再度ベリファイがＮＧになった場合
は（ステップＡ５でＮＧ）、演算処理部２４はＣｏｕｎ
ｔ＜＝Ｗｅｍａｘを満たす間はＮＧアドレスで再書
き込みを行う。最終アドレスまでメモリテストがＯＫと
なった場合は、演算処理部２４は、波形整形部２１より
書き込みパルスを出力させ、回数記憶部３２に新たなＣ
ｏｕｎｔ値を格納する（ステップＡ１５）。消去テスト
も同様の手順で行うことができる。

【００４０】図３に示したように、ｎ回目（ｎ＞＝２）
の書き込みテストの場合、演算処理部２３は、まず回数
記憶部３２から格納されているＣｏｕｎｔ値を読み出す
（ステップＢ１）。次にＣｏｕｎｔ値を変数ＢａｉとＣ
ｎｔに代入する（ステップＢ２）。また、Ｃｏｕｎｔと
ＢａｉとＣｎｔ以外の変数に初期値を設定する（ステッ
プＢ３）。次に、図２に示した手順で書き込みテストを
実行する（ステップＢ４）。なお、回数記憶部３２に記
憶されているメモリテスト繰り返し回数Ｃｏｕｎｔの値
がたとえば４であった場合、書き込みパルス幅の初期値
は２００μＳ（５０μＳ×４）となる。

【００４１】そして、最終アドレスまで書き込みが終了
した後で演算処理部２４はＣｏｕｎｔ値とＣｎｔ値を比
較する（ステップＢ５）。その結果、Ｃｎｔ＜Ｃｏ
ｕｎｔの場合は（ステップＢ５でＯＫ）、途中でメモリ
テストＮＧが発生していたことになるので、回数記憶部
３２のデータを新しいＣｏｕｎｔ値に書き換えて（ステ
ップＢ６、Ｂ７）、テストを終了する（ステップＢ
８）。Ｃｎｔ＝Ｃｏｕｎｔの場合は（ステップＢ５
でＮＧ）Ｃｏｕｔ値の更新は行わず、テストを終了す
る。消去テストも同様の手順で行うことができる。

【００４２】このように、本実施の形態例のＥＥＰＲＯ
Ｍのテスト方法では、小領域３１１（たとえば単一のア
ドレス）の書き込みまたは消去とベリファイの繰り返し
回数（メモリテストの繰り返し回数）から、デバイス毎
の最適な書き込みパルスや消去パルスのパルス幅を算出
し、最適パルス幅で次アドレス以降のメモリテストを一
気に行うので、他領域３１２では多くの場合、１、２回
のメモリテストでテストが完了する。したがって、ＥＥ
ＰＲＯＭのテストに要する時間を大幅に短縮することが
できる。パルス幅を長くすることはテスト時間の延長に
つながるものの、メモリテストの繰り返し回数を削減で
きることの効果の方が遙かに大きく、そのため、テスト
時間の大幅な短縮を実現できる。

【００４３】また、本実施の形態例では、上述のよう
に、ベリファイがＮＧになっても初期アドレスに戻ら
ず、再書き込み／再消去後ＮＧアドレスからベリファイ
を始める。したがって、ベリファイを行うべき領域が狭
くなり、その結果、テスト時間のいっそうの短縮が可能
となっている。さらに、本実施の形態例では、上述のよ
うに、ベリファイがＮＧになっても初期アドレスに戻ら
ず、ＮＧアドレスから再書き込みや再消去を開始する。
したがって、再書き込み／再消去を行うべき領域が狭く
なり、その結果、テスト時間のいっそうの短縮が可能と
なっている。

【００４４】そして、上述のように同一のＥＥＰＲＯＭ
に対して複数回テストを行う場合、２回目以降のテスト
では、回数記憶部３２に記録された前回のＣｏｕｎｔ値
を用いてパルス幅を設定し、メモリテストを行うので、
最初から最適なパルス幅でメモリテストを行え、２回目
以降のテストではさらにテスト時間を短縮できる。ま
た、ＥＥＰＲＯＭを含むデバイス３には単に回数記憶部
３２だけを設ければよく、したがってデバイス３が複雑
な構成になるといったことがない。

【００４５】さらに、このテスト方法はＲＯＭコードの
書き換え時にも応用することが可能である。すなわち、
ＲＯＭコードを書き換える場合には、書き込みまたは消
去やベリファイに必要な電源値やパルス幅、最大繰り返
し回数、最終アドレス値などが格納されているシリコン
シグネチャーＲＯＭを回数記憶部３２として用い、ＲＯ
Ｍライターを測定装置２として用いることができ、シリ
コンシグネチャーＲＯＭに記録されているパルス幅を書
き換えることで、上記テスト方法をそのまま実施するこ
とができる。

【００４６】次に、本発明の他の実施の形態例について
説明する。上記実施の形態例では、１アドレスずつ書き
込みまたは消去とベリファイを行うとしたが、数アドレ
ス同時に書き込みやベリファイする場合や、記憶領域の
１ブロックを一括消去する場合にも本発明は有効であ
る。たとえば書き込みの時に、指定アドレスとして００
００ｈを指定したとき、００００ｈ、０００１ｈ、００
０２ｈ、０００３ｈ、．．．．、０００ｆｈの１６アド
レス同時に書き込みが可能なＥＥＰＲＯＭの場合には、
上記書き込みアドレス加算変数Ａｄｉｎｃに１６を設定
して、図２、図３に示した手順を行えばよい。また、こ
の時、００００ｈ、０００１ｈ、０００２ｈ、０００３
ｈの４アドレス同時にベリファイが可能な場合は、ベリ
ファイ加算変数Ｖｒｉｎｃに４を設定して図２、図３の
手順を実行すればよい。

【００４７】その結果、同時に複数のアドレスで書き込
みおよびベリファイを行えることからテスト時間をさら
に短縮でき、しかも、上記実施の形態例の場合と同様、
ＮＧベリファイアドレスが保持されているので、そのア
ドレス以降でメモリテストを行えばよく、その点でもテ
スト時間を短縮することができる。

【００４８】また消去のときに、アドレスとしてたとえ
ば００００ｈを指定して１ブロックを一括消去できるＥ
ＥＰＲＯＭの場合には、消去アドレスインクリメント変
数Ａｄｉｎｃに１ブロック内のアドレス数（たとえば４
０９６（＝１０００ｈ））を設定して、図２、図３に
示した手順を行えばよい。また、このときたとえば００
００ｈ、０００１ｈ、０００２ｈ、０００３ｈの４アド
レス同時にベリファイが可能な場合は、上述の場合と同
様、ベリファイ加算変数Ｖｒｉｎｃに４を設定すればよ
い。その結果、同時に複数のアドレスで消去およびベリ
ファイを行えることからテスト時間をさらに短縮でき、
しかも、上記実施の形態例の場合と同様、ＮＧベリファ
イアドレスが保持されているので、そのアドレス以降で
メモリテストを行えばよく、その点でもテスト時間を短
縮することができる。

【００４９】次に、具体例を用いてこの実施の形態例に
ついて説明する。たとえばＲＯＭ容量６４ＫバイトのＥ
ＥＰＲＯＭのデータを消去する場合、演算処理部２３
は、まず各変数に初期値として、Ｃｏｕｎｔ＝１、Ｂａ
ｉ＝１、Ｔｍｓ＝１Ｓ、Ａｄｉｎｃ＝１、Ｖｒｉｎｃ＝
１、Ａｄｗｅ＝００ｈ、Ａｄｖｒ＝００ｈ、Ｗｅｍａｘ
＝１１を設定する（図２のステップＡ１、Ａ２）。この
値をもとに、消去パルスのパルス幅をＷｅｔｍをＷｅｔ
ｍ＝Ｔｍｓ×Ｂａｉ＝１Ｓ×１に設定する（ステ
ップＡ３）。

【００５０】次に、演算処理部２３はブロックアドレス
００００ｈ（Ａｄｗｅの初期値）のデータを消去し、一
致判定部２４はブロック初期アドレス００００ｈ（Ａｄ
ｖｒの初期値）から、ブロック最終アドレス０ｆｆｆｈ
（Ａｄｗｅ＋Ａｄｉｎｃ−１）までのデータをベリ
ファイする（ステップＡ５）。ベリファイが４アドレス
同時に行われるとすると、演算処理部２３はＡｄｖｒを
４インクリメントし（Ｖｒｉｎｃ＝４）（ステップＡ
６）、（Ａｄｖｒ（＝１０００ｈ＝４０９６）＞
Ａｄｗｅ（＝０）＋Ａｄｉｎｃ（＝１０００ｈ＝
４０９６） −１）が満たされるまで（ステップＡ
７）、ベリファイだけのループが演算処理部２３および
一致判定部２４により実行される（ステップＡ５、Ａ
６、Ａ７）。

【００５１】ベリファイがＮＧならば演算処理部２３は
Ｃｏｕｎｔ値を１インクリメントし（ステップＡ８）、
ステップＡ９でＣｏｕｎｔ値がＷｅｍａｘ値以下の場合
は（Ｃｏｕｎｔ ≦ Ｗｅｍａｘ＝１１）、Ｂａｉ
に１を代入し（ステップＡ１０）、ステップＡ３で、そ
のＢａｉとＴｍｓとの積をＷｅｔｍとして再消去を行う
（ステップＡ４）。再ベリファイはＮＧベリファイアド
レスから開始される。この手順は、ステップＡ５でベリ
ファイがＯＫになるかステップ９でＣｏｕｎｔ値がＷｅ
ｍａｘ値を越えるまで続ける。

【００５２】ここで、たとえば、３回目のベリファイで
判定がＯＫになったとすると、Ｃｏｕｎｔ値は３に増加
している。ベリファイがＯＫになると、演算処理部２３
は次に消去アドレスＡｄｗｅをＡｄｉｎｃ分インクリメ
ントし（ステップＡ１２）、その結果、Ａｄｗｅ値は１
０００ｈになる（Ａｄｉｎｃ＝１０００ｈ）。ステ
ップＡ１３で消去最終アドレス（ｆ０００ｈ）とＡｄｗ
ｅとを比較すると、ｆ０００ｈ＞Ａｄｗｅ（＝１０
００ｈ）であるから次アドレスの消去を実行する。

【００５３】このとき、演算処理部２３はＢａｉにＣｏ
ｕｎｔ値（＝３）を代入して消去パルスを長くし（ステ
ップＡ１４）、Ｗｅｔｍ値は３Ｓになる（Ｗｅｔｍ＝
１Ｓ×３）。Ｗｅｔｍ＝３Ｓで１０００ｈブロックの
消去後、一致判定部２４によるベリファイがＮＧになっ
た場合（ステップＡ５）、演算処理部２３はステップＡ
８でＣｏｕｎｔ値をインクリメントし（Ｃｏｕｎｔ＝
４）、Ｃｏｕｎｔ値がＷｅｍａｘ値以下なのでステッ
プＡ１０でＢａｉに１を代入して再消去を行う。したが
って、再消去する時は必ず初期パルスで消去が行われ
る。またＡｄｖｒ値が保持されているので、再消去後の
ベリファイは必ずＮＧアドレスから開始され、テスト時
間を短縮できる。

【００５４】再消去後のベリファイがＯＫになったら、
演算処理部２３はステップＡ１２で消去アドレスをＡｄ
ｉｎｃ分インクリメント（Ａｄｉｎｃ＝１０００
ｈ）し、演算処理部２３および一致判定部２４は最終ア
ドレスｆ０００ｈまで消去とベリファイのメモリテスト
を繰り返す。この時の消去パルスＷｅｔｍは４Ｓである
（Ｗｅｔｍ＝１Ｓ×４）。

【００５５】途中で再度ベリファイがＮＧになった場合
は、Ｃｏｕｎｔ ≦ Ｗｅｍａｘを満たす間は再消去と
再ベリファイを行う。そして、最終アドレスまで消去が
正常終了した場合は、演算処理部２３は回数記憶部にＣ
ｏｕｎｔ値を格納し、テストを完了する（ステップＡ１
５、Ａ１６）。２回目以降のテストについても、テスト
手順は図３に示したものと基本的に同一であるため、そ
の説明はここでは省略する。

【００５６】次に、本発明のさらに他の実施の形態例に
ついて説明する。図４は本発明のさらに他の実施の形態
例のテスト方法を行うために用いるテストシステムの一
例を示すブロック図である。図中、図１と同一の要素に
は同一の符号が付されている。この実施の形態例が、図
１などを用いて説明した実施の形態例と異なるのは、デ
バイス３０が、ＥＥＰＲＯＭ３１とは別に、調査用ＥＥ
ＰＲＯＭ３３を備え、上記小領域３１１の代わりにこの
ＥＥＰＲＯＭ３３において最適な書き込みまたは消去の
ためのパルス幅を求める点と、それに伴って後述する新
しい変数Ｄｖｄを用いる点である。

【００５７】図５は本発明のさらに他の実施の形態例の
テスト方法を示すフローチャートである。以下、図４お
よび図５を参照して本実施の形態例について説明する。
まず、スタートスイッチ１を入れてテストを開始し、演
算処理部２３は各変数の初期化を行う（ステップＥ１、
Ｅ２）。本実施の形態例では上述のように新しい変数Ｄ
ｖｄが追加されており、この変数Ｄｖｄは調査用ＥＥＰ
ＲＯＭ３３とＥＥＰＲＯＭ３１とのＲＯＭ容量比を表
し、調査用ＥＥＰＲＯＭ３３で得られたメモリテストの
繰り返し回数（Ｃｏｕｎｔ）、初期パルス幅Ｔｍｓ、な
らびに容量比Ｄｖｄを乗算することで、最適な書き込み
または消去パルス幅を設定するために用いる。

【００５８】各変数は、ちなみに、Ｃｏｕｎｔ＝１、Ｂ
ａｉ＝１、Ｔｍｓ＝１Ｓ、Ａｄｉｎｃ＝４０９６、Ｖｒ
ｉｎｃ＝４、Ａｄｗｅ＝００ｈ、Ａｄｖｒ＝００ｈ、Ｗ
ｅｍａｘ＝１１、Ｄｖｄ＝１６のように設定する。演算
処理部２３はステップＥ３で消去パルスＷｅｔｍを設定
し（Ｗｅｔｍ＝Ｔｍｓ×Ｂａｉ＝１Ｓ×１）、次
に調査用ＥＥＰＲＯＭ３３のアドレスを指定してデータ
の書き込みまたは消去を行う（ステップＥ４）。つづい
て一致判定部２４は調査用ＥＥＰＲＯＭ３３のデータを
ベリファイする（ステップＥ５）。この時、判定がＮＧ
ならば演算処理部２３はＣｏｕｎｔを１インクリメント
し（ステップＥ６）、ステップＥ７でＣｏｕｎｔ値がＷ
ｅｍａｘ値以下の場合は（Ｃｏｕｎｔ ≦ Ｗｅｍａｘ
＝１１）、変数Ｂａｉを１に設定して（ステップＥ
８）、調査用ＥＥＰＲＯＭの消去とベリファイを繰り返
す。ステップＥ７でＣｏｕｎｔ値がＷｅｍａｘを越えた
場合は書き込みまたは消去はＮＧとしてテストを終了す
る（ステップＥ９）。

【００５９】ステップＥ５でベリファイがＯＫになる
時、調査用ＥＥＰＲＯＭ３３のＲＯＭ容量での繰り返し
回数（Ｃｏｕｎｔ）が得られるので、演算処理部２３は
ステップＥ１２で、そのＣｏｕｎｔ値とＲＯＭ容量比Ｄ
ｖｄと初期パルスＴｍｓとを乗算して（Ｗｅｔｍ＝
Ｔｍｓ×Ｂａｉ×Ｄｖｄ）、最適パルスでＥＥＰＲＯＭ
３１の書き込みまたは消去を行う。具体的にはステップ
Ｅ１０で変数ＢａｉにＣｏｕｎｔを代入し、ステップＥ
１１で書き込みまたは消去の初期アドレスを設定した上
で、ステップＥ１２でＴｍｓ、Ｂａｉ、ならびにＤｖｄ
を乗算してパルス幅Ｗｅｔｍを求める。

【００６０】そして、このパルス幅Ｗｅｔｍで、演算処
理部２３および一致判定部２４はＥＥＰＲＯＭ３１にお
いてメモリテストを各アドレスごとに繰り返す。以下の
手順は図２と同じであるため、ここではその説明は省略
する。なお、図５において、図２と同一のステップには
同一の符号が付されている。また、デバイス３０に対し
てさらにテストを繰り返す場合は、図３に示した手順を
行うことになる。図３についてはすでに説明したので、
ここでは説明を省略する。

【００６１】このように、本発明は、テスト対象のＥＥ
ＰＲＯＭ３１とは別に、適切なパルス幅を調査するため
のＥＥＰＲＯＭ３３を設け、そのＥＥＰＲＯＭ３３での
調査結果にもとづいて、テスト対象のＥＥＰＲＯＭ３１
のメモリテストを行うという形式でも実施することがで
きる。

【００６２】次に、本発明のさらに他の実施の形態例に
ついて説明する。本実施の形態例では、あらかじめ既知
のデータが書き込まれたＥＥＰＲＯＭにおいて、一部の
記憶領域でＥＥＰＲＯＭのメモリセルに印加するゲート
電圧を制御しながらデータの読み出しテスト、すなわち
ベリファイを行い、適切なＥＥＰＲＯＭのゲート電圧を
特定した上で、残りの記憶領域において一気にベリファ
イを行う。

【００６３】本実施の形態例のＥＥＰＲＯＭのテスト方
法は図２に示したテストシステムにおいて行う。図６は
本実施の形態例のＥＥＰＲＯＭのテスト方法を示すフロ
ーチャートである。まず、演算処理部２３は、テスト開
始時に変数記憶部２２が保持する各変数を初期化する
（図６のステップＣ１、Ｃ２、およびＣ３）。変数Ｖｔ
ｍはＥＥＰＲＯＭの各メモリセルを構成するＭＯＳトラ
ンジスタのゲートに印加する電圧であり、最初は初期値
Ｖｔｍｓに設定する。このゲート電圧をゲートに印加し
た状態でベリファイを行う。ゲート電圧の閾値の理論的
な最小値をここではＭｎｖｔｍとする。

【００６４】ベリファイアドレスには変数Ａｄｖｒ、ベ
リファイアドレスのインクリメントには変数Ｖｒｉｎｃ
を使用する。演算処理部２３は波形整形部２１を制御し
て、振幅が上記Ｖｔｍｓであるパルス状のゲート電圧を
ＥＥＰＲＯＭ３１に供給させる。一致判定部２４は、ベ
リファイ動作として、このときアドレスの初期値（小領
域３１１のアドレス）から読み出されたデータと、この
アドレスに書き込まれている既知のデータとを比較し、
それらが一致するか否かを判定する（ステップＣ４）。

【００６５】ここで判定結果がＯＫなら、他領域３１２
におけるベリファイ動作に移り、演算処理部２３は、ベ
リファイアドレス変数Ａｄｖｒを変数Ｖｒｉｎｃ分だけ
インクリメントし（ステップＣ７）、ステップＣ８で最
終アドレスを越えるまで（Ａｄｖｒ＞最終アドレ
ス）、あるいはステップＣ４で判定がＮＧになるまでベ
リファイを繰り返す。ステップＣ４において判定結果が
ＮＧの場合は、演算処理部２３は変数Ｖｔｍ（たとえば
７．０Ｖ）を変数Ｄｖｇ（たとえば０．０１Ｖ）だけ減
算し、ステップＣ６でＶｔｍ値がＭｎｖｔｍ値（たとえ
ば２．０Ｖ）以上ならば、再度ＮＧアドレスでベリファ
イする。

【００６６】演算処理部２３は、このループをベリファ
イ判定がＯＫになるまで繰り返す。もしステップＣ６で
Ｖｔｍ値がＭｎｖｔｍ値以下になった場合は、Ｖｔｍ測
定テストＮＧと判定してテストを終了する（ステップＣ
９）。一方、最終アドレスまでＶｔｍ測定テストが正常
終了した場合は（ステップＣ８でＯＫ）、演算処理部２
３は、最後にベリファイがＯＫとなった時のゲート電圧
Ｖｔｍ（たとえば５．２Ｖ）を回数記憶部３２に書き込
む（ステップＣ１０）。

【００６７】次に、ｎ（ｎ≧２）回目、すなわち２回目
以降のゲート電圧測定テストについて説明する。図７は
本実施の形態例の２回目以降のゲート電圧測定テストを
示すフローチャートである。この場合、演算処理部２３
はまず回数記憶部３２から、格納されているゲート電圧
Ｖｔｍを読み出す（図７のステップＤ１）。次に、読み
出したＶｔｍ値を変数Ｖｔｍｏｌ（前回のテストでベリ
ファイ結果が正常となったゲート電圧を表す変数）に代
入し、変数記憶部２２が保持する変数（Ｖｔｍ、Ｖｔｍ
ｏｌ以外）を初期化する（ステップＤ２およびＤ３）。

【００６８】その後、測定装置２は、１回目と同じテス
トを実行する（ステップＤ４）。このテストが終了する
と、演算処理部２３は、テストで得られたゲート電圧Ｖ
ｔｍとＶｔｍｏｌとを比較し、Ｖｔｍｏｌ＜Ｖｔｍ
の場合は（ステップＤ５でＯＫ）、回数記憶部３２の内
容を消去し新しいＶｔｍ値を書き込んで（ステップＤ
５、Ｄ６）テストを終了する（ステップＤ８）。一方、
ステップＤ５でＶｔｍｏｌ値とＶｔｍ値とが等しく、判
定結果がＮＧとなった場合は、回数記憶部３２の書き換
えは行わず、テストを終了する。

【００６９】したがって、本実施の形態例では、一部の
記憶領域（小領域３１１）で、ＥＥＰＲＯＭのメモリセ
ルに印加するゲート電圧を制御しながらベリファイを行
って適切なＥＥＰＲＯＭのゲート電圧を特定し、その上
で残りの記憶領域（他領域３１２）において一気にベリ
ファイを行うので、他領域３１２におけるテストは多く
の場合１回か２回でパスさせることができ、テスト時間
を大幅に短縮することができる。さらに、２回目以降の
テストでは、前回のテストで得られたゲート電圧を用い
てテストを開始するので、小領域３１１でもベリファイ
はすぐにパスする可能性が高く、テスト時間はいっそう
短くなる。

【００７０】なお、上記実施の形態例では演算処理部２
３や一致判定部２４はコンピュータにより構成されてい
るとしたが、測定装置２全体を専用のハードウェアによ
って構成することも無論可能である。

【００７１】

【発明の効果】以上説明したように本発明では、まず、
書き込みパルスまたは消去パルスの特性を第１の特性に
設定してＥＥＰＲＯＭの一部の記憶領域でメモリテスト
を行い、メモリテストの結果が異常の場合には、メモリ
テストの結果が正常となるまでメモリテストを繰り返
す。その上で、メモリテストを繰り返した回数にもとづ
き書き込みパルスまたは消去パルスの特性を第２の特性
に設定して、ＥＥＰＲＯＭの残りの記憶領域に対してメ
モリテストを行う。すなわち、一部の記憶領域であらか
じめ正常な結果が得られる条件を求めておき、記憶領域
の他の大部分の記憶領域では、その条件でメモリテスト
を行う。したがって、記憶領域の他の大部分の記憶領域
では何度もメモリテストを繰り返さなくとも、すぐに結
果が正常となり、どのような条件で書き込みまたは消去
を行えばよいかを短時間で把握でき、ＥＥＰＲＯＭのテ
ストに要する時間を大幅に短縮することが可能となる。

【００７２】また、上記他の記憶領域におけるメモリテ
ストで結果が異常となった場合には、メモリテストの結
果が正常となるまでメモリテストを繰り返し、そして、
上記一部の記憶領域および上記他の記憶領域におけるメ
モリテストの繰り返し回数を加算した値を記録する。し
たがって、信頼性を高めるべく同一のＥＥＰＲＯＭに対
して何度かテストを行う場合、たとえば初期条件として
書き込みパルス幅を、記録した前回のテストでのメモリ
テスト繰り返し回数に一定値を乗じた値に設定してテス
トを行うことができ、２回目以降のテストにおいて、い
っそうテスト時間の短縮を図ることができる。

【００７３】また、本発明では、ＥＥＰＲＯＭの一部の
記憶領域で読み出しテストを行い、読み出しテストの結
果が異常の場合には、前回と異なるゲート電圧を印加し
て再度読み出しテストを行い、テスト結果が正常となる
までゲート電圧の変更および読み出しテストの再実行を
繰り返す。その後、ＥＥＰＲＯＭの残りの記憶領域で
は、まず、前記読み出しテストの結果が正常となったゲ
ート電圧を印加して読み出しテストを行い、読み出しテ
ストの結果が異常の場合には、前回と異なるゲート電圧
を印加して再度読み出しテストを行い、テスト結果が正
常となるまでゲート電圧の変更および読み出しテストの
再実行を繰り返す。そして、ＥＥＰＲＯＭの前記一部の
記憶領域または前記残りの記憶領域で行った前記読み出
しテストにおいて結果が正常となったゲート電圧を記録
する。

【００７４】すなわち、一部の記憶領域であらかじめ正
常な結果が得られる条件を求めておき、記憶領域の他の
大部分の記憶領域では、その条件でテストを行う。した
がって、記憶領域の他の大部分の記憶領域では何度もテ
ストを繰り返さなくとも、すぐに結果が正常となり、デ
ータの読み出しを正しく行えるゲート電圧を短時間で把
握でき、ＥＥＰＲＯＭのテストに要する時間を大幅に短
縮することが可能となる。また、同一のＥＥＰＲＯＭに
対して何度かテストを行う場合、たとえば初期条件とし
てのゲート電圧を、記録した前回のテストで取得したゲ
ート電圧に設定してテストを行うことができ、２回目以
降のテストにおいて、いっそうテスト時間の短縮を図る
ことができる。

【図面の簡単な説明】

【図１】本発明による電気的書換可能な不揮発性メモリ
のテスト方法を行うために用いるテストシステムの一例
を示すブロック図である。

【図２】実施の形態例のテスト方法を示すフローチャー
トである。

【図３】実施の形態例のテスト方法を示すフローチャー
トである。

【図４】本発明の他の実施の形態例のテスト方法を行う
ために用いるテストシステムの一例を示すブロック図で
ある。

【図５】本発明の他の実施の形態例のテスト方法を示す
フローチャートである。

【図６】さらに他の実施の形態例のＥＥＰＲＯＭのテス
ト方法を示すフローチャートである。

【図７】さらに他の実施の形態例の２回目以降のゲート
電圧測定テストを示すフローチャートである。

【符号の説明】

１……スタートスイッチ、２……測定装置、３……デバ
イス、４……出力装置、５……ＣＤＲＯＭ、２１……波
形整形部、２２……変数記憶部、２３……演算処理部、
２４……一致判定部、３１……ＥＥＰＲＯＭ、３２……
回数記録部、３１１……小領域、３１２……他領域。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ１１Ｃ 17/00 Ｇ０１Ｒ 31/28 ＢＤＰＶＦターム(参考） 2G032 AA08 AB01 AC03 AD07 AE10 AG02 AH07 AK01 AK11 5B003 AA05 AB05 AC00 AD03 AE04 5B018 GA03 HA01 JA22 NA06 5B048 AA19 CC02 DD01 5L106 AA10 DD22 DD24 DD25 DD31 EE04 GG07

Claims

【特許請求の範囲】

【請求項１】ＥＥＰＲＯＭに対し書き込みまたは消去
のためのパルスを供給してデータの書き込みまたは消去
を行い結果を前記ＥＥＰＲＯＭから読み出してデータの
書き込みまたは消去が正しく行われたか否かを判定する
メモリテストを実行し、前記メモリテストの結果にもと
づいて書き込みまたは消去を適切に行う条件を特定する
電気的書換可能な不揮発性メモリのテスト方法であっ
て、書き込みパルスまたは消去パルスの特性を第１の特性に
設定して前記ＥＥＰＲＯＭの一部の記憶領域で前記メモ
リテストを行い、前記メモリテストの結果が異常の場合
には、テスト結果が正常となるまで前記メモリテストを
繰り返し、前記メモリテストを繰り返した回数にもとづき前記書き
込みパルスまたは前記消去パルスの前記特性を初期特定
として第２の特性に設定して、前記ＥＥＰＲＯＭの残り
の記憶領域に対して前記メモリテストを行い、前記メモ
リテストの結果が異常の場合には、前記メモリテストの
結果が正常となるまで前記メモリテストを繰り返し、前記ＥＥＰＲＯＭの前記一部の記憶領域において結果が
正常となるまで繰り返した前記メモリテストの回数に、
前記残りの記憶領域において結果が正常となるまで繰り
返した前記メモリテストの回数を加算した値を、書き込
みまたは消去を適切に行う前記条件として記録すること
を特徴とする電気的書換可能な不揮発性メモリのテスト
方法。
【請求項２】前記ＥＥＰＲＯＭの前記残りの記憶領域
に対して前記メモリテストを行い、前記メモリテストの
結果が異常となった場合には、前記書き込みパルスまた
は前記消去パルスの前記特性を前記第１の特性に設定し
て、前記メモリテストの結果が正常となるまで前記メモ
リテストを繰り返すことを特徴とする請求項１記載の電
気的書換可能な不揮発性メモリのテスト方法。
【請求項３】前記特性は前記ＥＥＰＲＯＭに供給する
前記書き込みパルスまたは前記消去パルスのパルス幅で
あることを特徴とする請求項１記載の電気的書換可能な
不揮発性メモリのテスト方法。
【請求項４】前記ＥＥＰＲＯＭの前記一部の記憶領域
における前記メモリテストの繰り返し回数に一定値を乗
じた値にもとづき前記パルス幅を設定して、前記残りの
記憶領域における前記メモリテストを開始することを特
徴とする請求項３記載の電気的書換可能な不揮発性メモ
リのテスト方法。
【請求項５】前記残りの記憶領域において前記メモリ
テストの結果が異常となった場合、データの書き込みま
たは消去を正しく行えなかったアドレスと、同アドレス
で前記メモリテストを行った際の条件でまだ前記メモリ
テストを行っていない記憶領域とにおいて、前記メモリ
テストのためのデータの書き込みまたは消去を行うこと
を特徴とする請求項１記載の電気的書換可能な不揮発性
メモリのテスト方法。
【請求項６】前記残りの記憶領域において前記メモリ
テストの結果が異常となった場合、データの書き込みま
たは消去を正しく行えなかったアドレスと、同アドレス
で前記メモリテストを行った際の条件でまだ前記メモリ
テストを行っていない記憶領域とにおいて、前記メモリ
テストでの読み出しデータの判定を行うことを特徴とす
る請求項１記載の電気的書換可能な不揮発性メモリのテ
スト方法。
【請求項７】前記ＥＥＰＲＯＭの前記一部の記憶領域
において結果が正常となるまで繰り返した前記メモリテ
ストの回数に、前記残りの記憶領域において結果が正常
となるまで繰り返した前記メモリテストの回数を加算し
た値を他のＥＥＰＲＯＭに記録することを特徴とする請
求項１記載の電気的書換可能な不揮発性メモリのテスト
方法。
【請求項８】前記ＥＥＰＲＯＭに対して再度テストを
行う場合、前記他の前記ＥＥＰＲＯＭから、記録されて
いる前記メモリテストの繰り返し回数を読み出し、その
回数にもとづき前記書き込みパルスまたは前記消去パル
スの前記特性を設定して、前記ＥＥＰＲＯＭの前記メモ
リテストを行うことを特徴とする請求項７記載の電気的
書換可能な不揮発性メモリのテスト方法。
【請求項９】前記ＥＥＰＲＯＭに対して再度テストを
行い、前記メモリテストの結果が異常となった場合に
は、前記書き込みパルスまたは前記消去パルスの前記特
性を前記第１の特性に設定して、前記メモリテストの結
果が正常となるまで前記メモリテストを繰り返し、前記
メモリテストを繰り返した回数を前記他の前記ＥＥＰＲ
ＯＭに記録することを特徴とする請求項８記載の電気的
書換可能な不揮発性メモリのテスト方法。
【請求項１０】前記一部の記憶領域はユーザが使用す
る領域またはメモリテスト用に確保した領域であること
を特徴とする請求項１記載の電気的書換可能な不揮発性
メモリのテスト方法。
【請求項１１】前記ＥＥＰＲＯＭは第１および第２の
ＥＥＰＲＯＭから成り、前記第１のＥＥＰＲＯＭは前記
一部の記憶領域を構成し、前記第２のＥＥＰＲＯＭは前
記残りの記憶領域を構成することを特徴とする請求項１
記載の電気的書換可能な不揮発性メモリのテスト方法。
【請求項１２】ＥＥＰＲＯＭのメモリセルを構成する
ＭＯＳトランジスタにゲート電圧を印加してデータの読
み出しテストを行いゲート電圧の正否を判定する電気的
書換可能な不揮発性メモリのテスト方法であって、前記ＥＥＰＲＯＭの一部の記憶領域で前記読み出しテス
トを行い、前記読み出しテストの結果が異常の場合に
は、前回と異なるゲート電圧を印加して再度前記読み出
しテストを行い、テスト結果が正常となるまでゲート電
圧の変更および前記読み出しテストの再実行を繰り返
し、前記ＥＥＰＲＯＭの前記残りの記憶領域では、まず、前
記読み出しテストの結果が正常となったゲート電圧を印
加して前記読み出しテストを行い、前記読み出しテスト
の結果が異常の場合には、前回と異なるゲート電圧を印
加して再度前記読み出しテストを行い、テスト結果が正
常となるまでゲート電圧の変更および前記読み出しテス
トの再実行を繰り返し、前記ＥＥＰＲＯＭの前記一部の記憶領域または前記残り
の記憶領域で行った前記読み出しテストにおいて結果が
正常となったゲート電圧を記録することを特徴とする電
気的書換可能な不揮発性メモリのテスト方法。
【請求項１３】前記読み出しテストの結果が異常とな
ったとき、前回よりやや低いゲート電圧を印加すること
を特徴とする請求項１２記載の電気的書換可能な不揮発
性メモリのテスト方法。
【請求項１４】ＥＥＰＲＯＭに対し書き込みまたは消
去のためのパルスを供給してデータの書き込みまたは消
去を行い結果を前記ＥＥＰＲＯＭから読み出してデータ
の書き込みまたは消去が正しく行われたか否かを判定す
るメモリテストを実行し、前記メモリテストの結果にも
とづいて書き込みまたは消去を適切に行う条件を特定す
る電気的書換可能な不揮発性メモリのテストプログラム
を記録した情報記録媒体であって、書き込みパルスまたは消去パルスの特性を第１の特性に
設定して前記ＥＥＰＲＯＭの一部の記憶領域で前記メモ
リテストを行い、前記メモリテストの結果が異常の場合
には、テスト結果が正常となるまで前記メモリテストを
繰り返し、前記メモリテストを繰り返した回数にもとづき前記書き
込みパルスまたは前記消去パルスの前記特性を初期特定
として第２の特性に設定して、前記ＥＥＰＲＯＭの残り
の記憶領域に対して前記メモリテストを行い、前記メモ
リテストの結果が異常の場合には、前記メモリテストの
結果が正常となるまで前記メモリテストを繰り返し、前記ＥＥＰＲＯＭの前記一部の記憶領域において結果が
正常となるまで繰り返した前記メモリテストの回数に、
前記残りの記憶領域において結果が正常となるまで繰り
返した前記メモリテストの回数を加算した値を、書き込
みまたは消去を適切に行う前記条件として記録すること
を特徴とする電気的書換可能な不揮発性メモリのテスト
プログラムを記録した情報記録媒体。
【請求項１５】前記ＥＥＰＲＯＭの前記残りの記憶領
域に対して前記メモリテストを行い、前記メモリテスト
の結果が異常となった場合には、前記書き込みパルスま
たは前記消去パルスの前記特性を前記第１の特性に設定
して、前記メモリテストの結果が正常となるまで前記メ
モリテストを繰り返すことを特徴とする請求項１４記載
の電気的書換可能な不揮発性メモリのテストプログラム
を記録した情報記録媒体。
【請求項１６】前記特性は前記ＥＥＰＲＯＭに供給す
る前記書き込みパルスまたは前記消去パルスのパルス幅
であることを特徴とする請求項１４記載の電気的書換可
能な不揮発性メモリのテストプログラムを記録した情報
記録媒体。
【請求項１７】前記ＥＥＰＲＯＭの前記一部の記憶領
域における前記メモリテストの繰り返し回数に一定値を
乗じた値にもとづき前記パルス幅を設定して、前記残り
の記憶領域における前記メモリテストを開始することを
特徴とする請求項１６記載の電気的書換可能な不揮発性
メモリのテストプログラムを記録した情報記録媒体。
【請求項１８】前記残りの記憶領域において前記メモ
リテストの結果が異常となった場合、データの書き込み
または消去を正しく行えなかったアドレスと、同アドレ
スで前記メモリテストを行った際の条件でまだ前記メモ
リテストを行っていない記憶領域とにおいて、前記メモ
リテストのためのデータの書き込みまたは消去を行うこ
とを特徴とする請求項１４記載の電気的書換可能な不揮
発性メモリのテストプログラムを記録した情報記録媒
体。
【請求項１９】前記残りの記憶領域において前記メモ
リテストの結果が異常となった場合、データの書き込み
または消去を正しく行えなかったアドレスと、同アドレ
スで前記メモリテストを行った際の条件でまだ前記メモ
リテストを行っていない記憶領域とにおいて、前記メモ
リテストでの読み出しデータの判定を行うことを特徴と
する請求項１４記載の電気的書換可能な不揮発性メモリ
のテストプログラムを記録した情報記録媒体。
【請求項２０】前記ＥＥＰＲＯＭの前記一部の記憶領
域において結果が正常となるまで繰り返した前記メモリ
テストの回数に、前記残りの記憶領域において結果が正
常となるまで繰り返した前記メモリテストの回数を加算
した値を他のＥＥＰＲＯＭに記録することを特徴とする
請求項１４記載の電気的書換可能な不揮発性メモリのテ
ストプログラムを記録した情報記録媒体。
【請求項２１】前記ＥＥＰＲＯＭに対して再度テスト
を行う場合、前記他の前記ＥＥＰＲＯＭから、記録され
ている前記メモリテストの繰り返し回数を読み出し、そ
の回数にもとづき前記書き込みパルスまたは前記消去パ
ルスの前記特性を設定して、前記ＥＥＰＲＯＭの前記メ
モリテストを行うことを特徴とする請求項２０記載の電
気的書換可能な不揮発性メモリのテストプログラムを記
録した情報記録媒体。
【請求項２２】前記ＥＥＰＲＯＭに対して再度テスト
を行い、前記メモリテストの結果が異常となった場合に
は、前記書き込みパルスまたは前記消去パルスの前記特
性を前記第１の特性に設定して、前記メモリテストの結
果が正常となるまで前記メモリテストを繰り返し、前記
メモリテストを繰り返した回数を前記他の前記ＥＥＰＲ
ＯＭに記録することを特徴とする請求項２１記載の電気
的書換可能な不揮発性メモリのテストプログラムを記録
した情報記録媒体。
【請求項２３】前記一部の記憶領域はユーザが使用す
る領域またはメモリテスト用に確保した領域であること
を特徴とする請求項１４記載の電気的書換可能な不揮発
性メモリのテストプログラムを記録した情報記録媒体。
【請求項２４】前記ＥＥＰＲＯＭは第１および第２の
ＥＥＰＲＯＭから成り、前記第１のＥＥＰＲＯＭは前記
一部の記憶領域を構成し、前記第２のＥＥＰＲＯＭは前
記残りの記憶領域を構成することを特徴とする請求項１
４記載の電気的書換可能な不揮発性メモリのテストプロ
グラムを記録した情報記録媒体。
【請求項２５】ＥＥＰＲＯＭのメモリセルを構成する
ＭＯＳトランジスタにゲート電圧を印加してデータの読
み出しテストを行いゲート電圧の正否を判定する電気的
書換可能な不揮発性メモリのテストプログラムを記録し
た情報記録媒体であって、前記ＥＥＰＲＯＭの一部の記憶領域で前記読み出しテス
トを行い、前記読み出しテストの結果が異常の場合に
は、前回と異なるゲート電圧を印加して再度前記読み出
しテストを行い、テスト結果が正常となるまでゲート電
圧の変更および前記読み出しテストの再実行を繰り返
し、前記ＥＥＰＲＯＭの前記残りの記憶領域では、まず、前
記読み出しテストの結果が正常となったゲート電圧を印
加して前記読み出しテストを行い、前記読み出しテスト
の結果が異常の場合には、前回と異なるゲート電圧を印
加して再度前記読み出しテストを行い、テスト結果が正
常となるまでゲート電圧の変更および前記読み出しテス
トの再実行を繰り返し、前記ＥＥＰＲＯＭの前記一部の記憶領域または前記残り
の記憶領域で行った前記読み出しテストにおいて結果が
正常となったゲート電圧を記録することを特徴とする電
気的書換可能な不揮発性メモリのテストプログラムを記
録した情報記録媒体。
【請求項２６】前記読み出しテストの結果が異常とな
ったとき、前回よりやや低いゲート電圧を印加すること
を特徴とする請求項２５記載の電気的書換可能な不揮発
性メモリのテストプログラムを記録した情報記録媒体。