JP2013126335A

JP2013126335A - マルチフェーズ型ｄｃ−ｄｃコンバータ

Info

Publication number: JP2013126335A
Application number: JP2011274905A
Authority: JP
Inventors: Toshio Goto; 敏夫後藤
Original assignee: Toyota Motor Corp
Current assignee: Toyota Motor Corp
Priority date: 2011-12-15
Filing date: 2011-12-15
Publication date: 2013-06-24

Abstract

【課題】本発明は、マルチフェーズ型ＤＣ−ＤＣコンバータに係り、過電圧発生時に安全に昇圧を停止することにある。
【解決手段】マルチフェーズ型ＤＣ−ＤＣコンバータ１０は、それぞれ所定周期でオン／オフされる昇圧トランジスタ（ＭＯＳ−ＦＥＴ２２）を有し、互いに並列に接続された複数の昇圧回路１６と、システム停止時（すなわち、出力電圧Ｖｏｕｔの過電圧発生時）、昇圧トランジスタ（ＭＯＳ−ＦＥＴ２２）をオフするタイミングを複数の昇圧回路１６間でずらす制御手段と、を備える。
【選択図】図１

Description

本発明は、ＤＣ−ＤＣコンバータに係り、特に、それぞれ所定周期でオン／オフされる昇圧トランジスタを有し、互いに並列に接続された複数の昇圧回路を備えるマルチフェーズ型ＤＣ−ＤＣコンバータに関する。

従来、互いに並列に接続された複数の昇圧回路を備えるマルチフェーズ型ＤＣ−ＤＣコンバータが知られている（例えば、特許文献１参照）。このマルチフェーズ型ＤＣ−ＤＣコンバータにおいて、各昇圧回路はそれぞれ、所定周期でオン／オフされる昇圧トランジスタと、電力を蓄えることが可能なインダクタ及びコンデンサと、を有している。

このマルチフェーズ型ＤＣ−ＤＣコンバータにおいては、昇圧回路により生成される出力電圧の過電圧の有無が判定され、その過電圧が検出されたときに昇圧回路の昇圧トランジスタがオフされる。昇圧トランジスタのオフが継続すると、昇圧スイッチング動作が停止される。このため、かかるＤＣ−ＤＣコンバータによれば、出力電圧の過電圧が検出された後、昇圧スイッチング動作の停止によりその出力電圧を低下させることができる。

特開２０１０−１１４９９６号公報（段落［００３９］など）

ところで、上記した特許文献１記載のマルチフェーズ型ＤＣ−ＤＣコンバータでは、出力電圧の過電圧の発生が検出されると、互いに並列に接続されたすべての昇圧回路の昇圧トランジスタが同時にオフされる。しかし、このようにすべての昇圧回路の昇圧トランジスタが同時にオフされると、各昇圧回路のインダクタに蓄えられた電力が同時かつ一気に出力側の負荷に放出されるので、その昇圧トランジスタのオフ前後で出力電圧が急激に上昇する。このため、かかる過電圧発生時における昇圧トランジスタのオフ制御では、負荷に定格電圧以上の電圧が印加される事態が生じ得、負荷が破壊される可能性が高くなってしまう。

本発明は、上述の点に鑑みてなされたものであり、過電圧発生時に安全に昇圧を停止することが可能なマルチフェーズ型ＤＣ−ＤＣコンバータを提供することを目的とする。

上記の目的は、それぞれ所定周期でオン／オフされる昇圧トランジスタを有し、互いに並列に接続された複数の昇圧回路と、システム停止時、前記昇圧トランジスタをオフするタイミングを前記複数の昇圧回路間でずらす制御手段と、を備えるマルチフェーズ型ＤＣ−ＤＣコンバータにより達成される。

本発明によれば、過電圧発生時に安全に昇圧を停止することができる。

本発明の第１実施例であるマルチフェーズ型ＤＣ−ＤＣコンバータの構成図である。本発明の第１実施例であるマルチフェーズ型ＤＣ−ＤＣコンバータにおいて過電圧発生時に実現される一例のタイムチャートである。本発明の第２実施例であるマルチフェーズ型ＤＣ−ＤＣコンバータの構成図である。本発明の第２実施例であるマルチフェーズ型ＤＣ−ＤＣコンバータにおいて過電圧発生時に実現される一例のタイムチャートである。

以下、図面を用いて、本発明に係るマルチフェーズ型ＤＣ−ＤＣコンバータの具体的な実施の形態について説明する。

図１は、本発明の第１実施例であるマルチフェーズ型ＤＣ−ＤＣコンバータ１０の構成図を示す。本実施例のマルチフェーズ型ＤＣ−ＤＣコンバータ（以下、単にＤＣ−ＤＣコンバータと称す）１０は、例えば、車両に搭載されており、車載バッテリの電圧を昇圧して車載電気負荷に電力供給を行うシステムであり、更には例えば、アイドリングストップシステム搭載車両においてエンジン再始動時にバックアップ電源確保等のために昇圧を行うシステムである。

本実施例において、ＤＣ−ＤＣコンバータ１０は、バッテリ１２と電気負荷１４との間に介在されている。バッテリ１２は、蓄えている電力を所定電圧（例えば１２ボルト）Ｖｂａｔｔで外部出力することが可能である。また、電気負荷１４は、バッテリ１２の電圧Ｖｂａｔｔよりも高い電圧で作動することが可能な電気負荷であって、例えば、車両に搭載されるブレーキユニットなどである。尚、電気負荷１４は、複数設けられていてもよい。

ＤＣ−ＤＣコンバータ１０は、複数の昇圧回路１６を備えている。これら複数の昇圧回路１６は、バッテリ１２と電気負荷１４とを繋ぐ配線１８上で互いに並列に接続されている。尚、本実施例では、４つの昇圧回路１６が設けられるものとし、それぞれ昇圧回路１６ａ，１６ｂ，１６ｃ，１６ｄとする。また、昇圧回路１６ａ，１６ｂ，１６ｃ，１６ｄを総称する場合は昇圧回路１６とする。

各昇圧回路１６はそれぞれ、インダクタ２０と、ＭＯＳ−ＦＥＴ２２と、ダイオード２４と、コンデンサ２６と、を有している。インダクタ２０の一端は、ＤＣ−ＤＣコンバータ１０すなわち昇圧回路１６の入力端として、バッテリ１２に接続されている。インダクタ２０の一端には、バッテリ１２の電圧Ｖｂａｔｔが入力電圧Ｖｉｎとして入力される。また、ＭＯＳ−ＦＥＴ２２は、インダクタ２０の他端と接地端との間に設けられており、具体的には、そのドレイン端がインダクタ２０の他端に、かつ、そのソース端が接地端に、それぞれ接続されている。

インダクタ２０の他端及びＭＯＳ−ＦＥＴ２２のドレイン端には、ダイオード２４のアノード端が接続されている。コンデンサ２６は、ダイオード２４のカソード端と接地端との間に設けられている。また、ダイオード２４のカソード端及びコンデンサ２６の一端は、ＤＣ−ＤＣコンバータ１０すなわち昇圧回路１６の出力端として、電気負荷１４に接続されている。

ＤＣ−ＤＣコンバータ１０は、電圧監視回路３０を備えている。電圧監視回路３０は、昇圧回路１６の出力端に生ずる電圧（出力電圧Ｖｏｕｔ）を監視する回路である。電圧監視回路３０は、かかる出力電圧Ｖｏｕｔを基準電圧Ｖｒｅｆと比較する通常監視機能と、かかる出力電圧Ｖｏｕｔを過電圧閾値電圧Ｖｔｈと比較する過電圧監視機能と、を有している。尚、基準電圧Ｖｒｅｆは、ＤＣ−ＤＣコンバータ１０がバッテリ１２の電圧Ｖｂａｔｔを昇圧する際に目標とする電圧であって、予め定められている。また、過電圧閾値電圧Ｖｔｈは、ＤＣ−ＤＣコンバータ１０により昇圧される出力電圧Ｖｏｕｔとしてこれ以上の昇圧を希望しない電圧であって、少なくとも上記の基準電圧Ｖｒｅｆよりも高くかつ電気負荷１４の定格電圧よりも低い値に設定されている。

電圧監視回路３０は、通常監視機能として、昇圧回路１６の出力端に生じずる出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆよりも低いときには駆動信号として昇圧回路１６での昇圧スイッチング動作を指示する信号（オン信号）を出力し、一方、その出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆよりも高いときには駆動信号として昇圧回路１６での昇圧スイッチング動作の停止を指示する信号（オフ信号）を出力する。

電圧監視回路３０は、また、過電圧監視機能として、上記の出力電圧Ｖｏｕｔが過電圧閾値電圧Ｖｔｈよりも低いときには過電圧信号として出力電圧Ｖｏｕｔに過電圧が生じていないことを示す信号（正常信号）を出力し、一方、その出力電圧Ｖｏｕｔが過電圧閾値電圧Ｖｔｈよりも高いときには過電圧信号として出力電圧Ｖｏｕｔに過電圧が生じていることを示す信号（異常信号）を出力する。

また、ＤＣ−ＤＣコンバータ１０は、昇圧制御回路３２を備えている。昇圧制御回路３２は、各昇圧回路１６それぞれの昇圧スイッチング動作を制御する回路である。昇圧制御回路３２には、上記の電圧監視回路３０が接続されており、その電圧監視回路３０の出力する駆動信号及び過電圧信号が入力される。昇圧制御回路３２には、また、上記の各昇圧回路１６それぞれのＭＯＳ−ＦＥＴ２２のゲート端が接続されている。

昇圧制御回路３２は、電圧監視回路３０から供給される駆動信号に基づいて、各昇圧回路１６それぞれのＭＯＳ−ＦＥＴ２２のゲート端に入力させるゲート信号を生成する。具体的には、電圧監視回路３０からの駆動信号がオン信号であるときは、ＭＯＳ−ＦＥＴ２２をオン／オフが所定周期で繰り返されるようにパルス状のゲート信号を生成することで、ＭＯＳ−ＦＥＴ２２に昇圧スイッチング動作を実施させる。

コンデンサ２６に蓄えられている電力がゼロ或いは少ない場合は、ＤＣ−ＤＣコンバータ１０の出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆよりも低い。この場合は、電圧監視回路３０からの駆動信号がオン信号となるので、ＭＯＳ−ＦＥＴ２２が所定周期でオン／オフを繰り返す。ＭＯＳ−ＦＥＴ２２がオフであると、バッテリ１２から流れた電流がインダクタ２０及びダイオード２４を介してコンデンサ２６に流入するので、コンデンサ２６が充電され、出力電圧Ｖｏｕｔが上昇する。一方、ＭＯＳ−ＦＥＴ２２がオンであると、インダクタ２０の両端に電位差が発生するので、バッテリ１２から流れた電流がインダクタ２０に流れることによりインダクタ２０に電力が蓄えられる。この際、インダクタ２０側からダイオード２４を介してコンデンサ２６側へ電流が流れないので、コンデンサ２６の充電は停止される。その後再び、ＭＯＳ−ＦＥＴ２２がオフすると、インダクタ２０の他端の電圧が高電位となるので、出力電圧Ｖｏｕｔがコンデンサ２６の充電電位にそのインダクタ２０の電位を加算したものへ更に上昇する。

一方、昇圧制御回路３２は、電圧監視回路３０からの駆動信号がオフ信号であるときは、ＭＯＳ−ＦＥＴ２２をオフするようにゲート信号を生成することで、ＭＯＳ−ＦＥＴ２２の昇圧スイッチング動作を停止させる。コンデンサ２６に蓄える電力が多くなると、ＤＣ−ＤＣコンバータ１０の出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆよりも高くなる。この場合は、電圧監視回路３０からの駆動信号がオフ信号となるので、ＭＯＳ−ＦＥＴ２２がオフされる。このＭＯＳ−ＦＥＴ２２のオフは、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆよりも高い限り継続される。ＭＯＳ−ＦＥＴ２２のオフが継続されると、コンデンサ２６に蓄えている電力が電気負荷１４へ供給されるので、出力電圧Ｖｏｕｔが徐々に低下する。

この点、ＤＣ−ＤＣコンバータ１０の出力端に現れる出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆよりも低い場合は、ＭＯＳ−ＦＥＴ２２の昇圧スイッチング動作が繰り返し行われることで、そのＤＣ−ＤＣコンバータ１０の出力電圧Ｖｏｕｔが所望の電圧（基準電圧Ｖｒｅｆ）にまで昇圧される。一方、ＤＣ−ＤＣコンバータ１０の出力端に現れる出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆよりも高い場合は、ＭＯＳ−ＦＥＴ２２の昇圧スイッチング動作が停止されてＭＯＳ−ＦＥＴ２２のオフが継続されることで、そのＤＣ−ＤＣコンバータ１０の出力電圧Ｖｏｕｔが所望の電圧（基準電圧Ｖｒｅｆ）にまで低下される。

従って、本実施例のＤＣ−ＤＣコンバータ１０によれば、入力電圧Ｖｉｎとしてのバッテリ１２の電圧Ｖｂａｔｔを所望の電圧近傍にまで昇圧し、その昇圧した電圧を出力電圧Ｖｏｕｔとして安定して電気負荷１４側へ出力することができる。そして、コンデンサ２６やインダクタ２０に蓄えられた電力を昇圧後の出力電圧Ｖｏｕｔで電気負荷１４へ供給することができるので、電気負荷１４を適切に作動させることができる。

尚、昇圧制御回路３２は、各昇圧回路１６での昇圧スイッチング動作を、複数の昇圧回路１６間でタイミング（位相）をずらして行う。ＤＣ−ＤＣコンバータ１０は、互いに並列に接続された複数の昇圧回路１６の出力（すなわち、位相のずれた出力）を合成して出力電圧Ｖｏｕｔとして電気負荷１４側へ供給する。かかるマルチフェーズ処理によれば、ＤＣ−ＤＣコンバータ１０の出力を更に安定させることができる。

また、昇圧制御回路３２は、電圧監視回路３０から供給される過電圧信号に基づいて、各昇圧回路１６それぞれのＭＯＳ−ＦＥＴ２２のゲート端に入力させるゲート信号を生成する。具体的には、電圧監視回路３０からの過電圧信号が異常信号であるときは、ＭＯＳ−ＦＥＴ２２をオフするようにゲート信号を生成することで、電気負荷１４やＭＯＳ−ＦＥＴ２２を保護する動作を実施させる。一方、電圧監視回路３０からの過電圧信号が正常信号であるときは、上記の保護動作を実施させることなく、通常どおり上記の昇圧スイッチング動作などを実施させる。

ＭＯＳ−ＦＥＴ２２がオフされると、その昇圧スイッチング動作が停止されるので、以後、出力電圧Ｖｏｕｔが過電圧閾値電圧Ｖｔｈを超えて大きく上昇することはない。このため、本実施例のＤＣ−ＤＣコンバータ１０によれば、過電圧発生時に電気負荷１４やＭＯＳ−ＦＥＴ２２を過電圧から保護することができる。

ところで、出力電圧Ｖｏｕｔに過電圧が発生した際にすべての昇圧回路１６のＭＯＳ−ＦＥＴ２２が同時にオフされると、それらの各昇圧回路１６のインダクタ２０に蓄えられた電力が同時かつ一気に電気負荷１４側に放出されるので、その出力電圧Ｖｏｕｔが更に急激に上昇するおそれがある。

図２は、本実施例のＤＣ−ＤＣコンバータ１０において過電圧発生時に実現される一例のタイムチャートを示す。これに対して、本実施例の昇圧制御回路３２は、電圧監視回路３０からの過電圧信号が異常信号であるとき、配線１８上で互いに並列に接続されている４つの昇圧回路１６間で、ＭＯＳ−ＦＥＴ２２をオフするタイミング（位相）をずらす処理を実行する。

例えば図２に示す如く、電圧監視回路３０からの過電圧信号が正常信号から異常信号へ切り替わった後、昇圧制御回路３２は、まず、昇圧回路１６ａの昇圧スイッチング動作を停止させる昇圧停止信号ａをオンすることでそのＭＯＳ−ＦＥＴ２２をオフさせるゲート信号を出力し、その所定時間Ｔ後、昇圧回路１６ｂの昇圧スイッチング動作を停止させる昇圧停止信号ｂをオンすることでそのＭＯＳ−ＦＥＴ２２をオフさせるゲート信号を出力し、その所定時間Ｔ後、昇圧回路１６ｃの昇圧スイッチング動作を停止させる昇圧停止信号ｃをオンすることでそのＭＯＳ−ＦＥＴ２２をオフさせるゲート信号を出力し、その所定時間後、昇圧回路１６ｄの昇圧スイッチング動作を停止させる昇圧停止信号ｄをオンすることでそのＭＯＳ−ＦＥＴ２２をオフさせるゲート信号を出力する。

尚、上記した４つの昇圧回路１６間でＭＯＳ−ＦＥＴ２２をオフするタイミングの時間間隔Ｔは、少なくとも、ＭＯＳ−ＦＥＴ２２がオンからオフへ切り替わってからそのオフに起因した昇圧スイッチング動作の停止後に出力電圧Ｖｏｕｔが低下し始めるまでの時間に設定されていればよく、予め定められたものであればよい。

このように過電圧発生時に各昇圧回路１６のＭＯＳ−ＦＥＴ２２が互いにタイミングをずらしてオフされれば、各昇圧回路１６のインダクタ２０に蓄えられている電力が、対応のＭＯＳ−ＦＥＴ２２がオフされた際に電気負荷１４側に放出されること、すなわち、タイミング的に分散して電気負荷１４に供給されることとなるので、すべての昇圧回路１６のインダクタ２０に蓄えられている電力が同時かつ一気に電気負荷１４側に供給されることは回避される。このため、かかる過電圧発生時の処理によれば、過電圧保護のためのＭＯＳ−ＦＥＴ２２のオフに伴う出力電圧Ｖｏｕｔの上昇を抑制することができる。

従って、本実施例のＤＣ−ＤＣコンバータ１０によれば、出力電圧Ｖｏｕｔの過電圧発生に伴って各昇圧回路１６での昇圧スイッチング動作が停止される際のその出力電圧Ｖｏｕｔの更なる上昇を抑制することができるので、電気負荷１４やＭＯＳ−ＦＥＴ２２に定格電圧以上の電圧が印加されるのを抑止することができ、電気負荷１４やＭＯＳ−ＦＥＴ２２の破壊を防止することができる。これにより、出力電圧Ｖｏｕｔの過電圧発生に伴う昇圧スイッチング動作の停止を安全かつ適切に行うことができる。

尚、図２に示す如く、電圧監視回路３０からの過電圧信号が異常信号から正常信号へ切り替わった場合は、昇圧制御回路３２は、すべての昇圧回路１６の昇圧スイッチング動作を停止させる昇圧停止信号を同時にオフすることで、ＭＯＳ−ＦＥＴ２２へ出力するゲート信号を通常どおりのものに戻すこととすればよい。この処理によれば、Ｖｏｕｔが過電圧閾値電圧Ｖｔｈを下回ることで過電圧が解消された場合に、各昇圧回路１６での昇圧スイッチング動作を速やかに再開することができる。

ところで、上記の第１実施例においては、ＭＯＳ−ＦＥＴ２２が特許請求の範囲に記載した「昇圧トランジスタ」に相当していると共に、昇圧制御回路３２が過電圧発生時にＭＯＳ−ＦＥＴ２２をオフするタイミングを、互いに並列に接続される４つの昇圧回路１６間でずらすことにより特許請求の範囲に記載した「制御手段」が実現されている。

図３は、本発明の第２実施例であるマルチフェーズ型ＤＣ−ＤＣコンバータ１００の構成図を示す。尚、図３において、上記図２に示す構成と同一の構成部分については、同一の符号を付してその説明を省略又は簡略する。また、図４は、本実施例のＤＣ−ＤＣコンバータ１００において過電圧発生時に実現される一例のタイムチャートを示す。

本実施例において、マルチフェーズ型ＤＣ−ＤＣコンバータ（以下、単にＤＣ−ＤＣコンバータと称す）１００は、複数（本実施例では４つ）の昇圧回路１６と、電圧監視回路３０と、昇圧制御回路３２と、を備えている。各昇圧回路１６はそれぞれ、インダクタ２０と、ＭＯＳ−ＦＥＴ２２と、ダイオード２４と、コンデンサ２６と、を有している。また、昇圧制御回路３２は、各昇圧回路１６それぞれの昇圧スイッチング動作を制御する。この昇圧制御回路３２による制御は、上記した第１実施例と同様の制御である。

また、本実施例において、ＤＣ−ＤＣコンバータ１００には、電気負荷１４が接続されていると共に、その電気負荷１４以外に電気負荷１０２が接続されている。電気負荷１０２は、電気負荷１４と同様にバッテリ１２の電圧Ｖｂａｔｔよりも高い電圧で作動することが可能であって、電気負荷１４とは異なる電気負荷である。尚、電気負荷１０２は、バッテリ１２の電圧Ｖｂａｔｔよりも高い電圧で作動することが可能なすべての電気負荷１４のうちの一つであって、過電圧発生時点で作動していないものであってもよい。また、電気負荷１０２は、通常は用いられない過電圧発生時にのみ作動されるものであってもよい。また、電気負荷１０２は、一つに限らず、２つ以上設けられていてもよい。

ＤＣ−ＤＣコンバータ１００は、また、オン／オフ切替スイッチ１０４を備えている。オン／オフ切替スイッチ１０４は、ＤＣ−ＤＣコンバータ１００の出力と電気負荷１０２とを繋ぐ配線１０６上に設けられており、その導通／遮断を切り替えるスイッチであって、例えば半導体により構成されている。オン／オフ切替スイッチ１０４には、上記した電圧監視回路３０が接続されている。電圧監視回路３０は、過電圧監視機能において生成する過電圧信号を、昇圧制御回路３２に供給すると共に、オン／オフ切替スイッチ１０４に供給する。

オン／オフ切替スイッチ１０４は、電圧監視回路３０から供給される過電圧信号に基づいてＤＣ−ＤＣコンバータ１００と電気負荷１０２との導通／遮断を切り替える。具体的には、図４に示す如く、電圧監視回路３０からの過電圧信号が正常信号であるときは、ＤＣ−ＤＣコンバータ１００と電気負荷１０２とを遮断し、一方、電圧監視回路３０からの過電圧信号が異常信号であるときは、ＤＣ−ＤＣコンバータ１００と電気負荷１０２とを導通する。

かかる構成においては、過電圧発生時に、各昇圧回路１６のＭＯＳ−ＦＥＴ２２を互いにタイミングをずらしてオフすると共に、ＤＣ−ＤＣコンバータ１００の出力に接続する電気負荷の数を電気負荷１４だけでなく電気負荷１０２を加えて増やすことができる。上述の如く、過電圧発生時に各昇圧回路１６のＭＯＳ−ＦＥＴ２２が互いにタイミングをずらしてオフされれば、各昇圧回路１６のインダクタ２０に蓄えられている電力が、対応のＭＯＳ−ＦＥＴ２２がオフされた際に電気負荷１４側に放出されるので、すべての昇圧回路１６のインダクタ２０に蓄えられている電力が同時かつ一気に電気負荷１４側に供給されることは回避される。また、過電圧発生時にＤＣ−ＤＣコンバータ１００の出力に接続して作動する電気負荷の数が増えれば、ＤＣ−ＤＣコンバータ１００の出力から電気負荷に流れる負荷電流が増加するので、同じ量の電力が昇圧回路１６側から電気負荷側に供給される際にも、そのＤＣ−ＤＣコンバータ１００の出力電圧Ｖｏｕｔは低く抑えられる。

従って、本実施例のＤＣ−ＤＣコンバータ１００によれば、出力電圧Ｖｏｕｔの過電圧発生時に、各昇圧回路１６のＭＯＳ−ＦＥＴ２２のオフをタイミングをずらして行うことにより、更に、電気負荷に流れる負荷電流を増やすことにより、過電圧発生に伴って各昇圧回路１６での昇圧スイッチング動作が停止される際のその出力電圧Ｖｏｕｔの更なる上昇を抑制することができる。このため、本実施例によれば、上記第１実施例と比べても、更に顕著な効果を得ることができる。

尚、図４に示す如く、電圧監視回路３０からの過電圧信号が異常信号から正常信号へ切り替わった場合は、オン／オフ切替スイッチ１０４は、ＤＣ−ＤＣコンバータ１００と電気負荷１０２とを遮断することで、ＤＣ−ＤＣコンバータ１００の出力に接続する電気負荷から電気負荷１０２を除外し、電気負荷１４のみとすればよい。この処理によれば、Ｖｏｕｔが過電圧閾値電圧Ｖｔｈを下回ることで過電圧が解消された場合に、各昇圧回路１６での昇圧スイッチング動作により生成された昇圧電圧を電気負荷１４にのみ供給することが可能となる。

また、本実施例の如く、出力電圧Ｖｏｕｔの過電圧発生時に、各昇圧回路１６のＭＯＳ−ＦＥＴ２２のオフを互いにタイミングをずらして行いつつ、電気負荷に流れる負荷電流を増やす構成によれば、各昇圧回路１６のＭＯＳ−ＦＥＴ２２のオフをすべて同時に行ったうえで、電気負荷に流れる負荷電流を増やす構成（対比構成）に比べても、過電圧保護のためのＭＯＳ−ＦＥＴ２２のオフに伴う出力電圧Ｖｏｕｔの上昇を同じように抑制するのに、追加する電気負荷１０２の数や電気負荷に向けて増やすべき負荷電流の量を減らすことができる。このため、本実施例のＤＣ−ＤＣコンバータ１００によれば、かかる対比構成に比べて簡易な構成で、出力電圧Ｖｏｕｔの過電圧発生に伴って各昇圧回路１６での昇圧スイッチング動作が停止される際のその出力電圧Ｖｏｕｔの更なる上昇を抑制することができる。

ところで、上記の第２実施例においては、それぞれ所定周期でオン／オフされる昇圧トランジスタを有し、互いに並列に接続された複数の昇圧回路と、システム停止時、前記複数の昇圧回路の前記昇圧トランジスタをすべてオフすると共に、出力に接続する電気負荷に流れる負荷電流を増加させる制御手段と、を備えることを特徴とするマルチフェーズ型ＤＣ−ＤＣコンバータの発明を導き出すことができると共に、それぞれ所定周期でオン／オフされる昇圧トランジスタを有し、互いに並列に接続された複数の昇圧回路と、システム停止時、前記複数の昇圧回路の前記昇圧トランジスタをすべてオフするタイミングを前記複数の昇圧回路間でずらすと共に、出力に接続する電気負荷に流れる負荷電流を増加させる制御手段と、を備えることを特徴とするマルチフェーズ型ＤＣ−ＤＣコンバータの発明を導き出すことができる。

また、上記の第２実施例においては、ＤＣ−ＤＣコンバータ１００の出力電圧Ｖｏｕｔの過電圧発生時、ＤＣ−ＤＣコンバータ１００の出力から電気負荷に流れる負荷電流を増加させるのに、ＤＣ−ＤＣコンバータ１００の出力に接続する電気負荷の数を増やすこととしているが、ＤＣ−ＤＣコンバータ１００の出力に元々接続する電気負荷１４での負荷電気量を増やすこととしてもよい。

また、上記の第２実施例においては、ＤＣ−ＤＣコンバータ１００の出力電圧Ｖｏｕｔの過電圧発生時に、各昇圧回路１６のＭＯＳ−ＦＥＴ２２のオフを互いにタイミングをずらして行い、かつ、電気負荷に流れる負荷電流を増やすこととしているが、その過電圧発生時に、各昇圧回路１６のＭＯＳ−ＦＥＴ２２のオフをすべて同時に行いつつ、電気負荷に流れる負荷電流を増やすこととしてもよい。かかる変形例においても、出力電圧Ｖｏｕｔの過電圧発生に伴って各昇圧回路１６での昇圧スイッチング動作が停止される際のその出力電圧Ｖｏｕｔの更なる上昇を抑制することができる。

尚、上記の第１及び第２実施例においては、ＤＣ−ＤＣコンバータ１０，１００が、互いに並列に接続された４つの昇圧回路１６を備えるものとしたが、本発明はこれに限定されるものではなく、２つや３つ或いは５つ以上の昇圧回路１６を備えるものとしてもよい。

また、上記の第１及び第２実施例においては、各昇圧回路１６が備える所定周期でオン／オフされる昇圧トランジスタとして、ＭＯＳ−ＦＥＴ２２を用いることとしたが、本発明はこれに限定されるものではなく、他のトランジスタを用いることとしてもよい。

また、上記の第１及び第２実施例においては、ＤＣ−ＤＣコンバータ１０，１００の出力電圧Ｖｏｕｔの過電圧発生時に、各昇圧回路１６のＭＯＳ−ＦＥＴ２２のオフを互いにタイミングをずらして行い、或いは、電気負荷に流れる負荷電流を増やすこととしているが、過電圧発生時に限らず、ＤＣ−ＤＣコンバータ１０，１００の起動停止を行う際に、各昇圧回路１６のＭＯＳ−ＦＥＴ２２のオフを互いにタイミングをずらして行い、或いは、電気負荷に流れる負荷電流を増やすこととしてもよい。

１０，１００マルチフェーズ型ＤＣ−ＤＣコンバータ
１４，１０２電気負荷
１６昇圧回路
２０インダクタ
２２ＭＯＳ−ＦＥＴ
２４ダイオード
２６コンデンサ
３０電圧監視回路
３２昇圧制御回路
１０４オン／オフ切替スイッチ

Claims

それぞれ所定周期でオン／オフされる昇圧トランジスタを有し、互いに並列に接続された複数の昇圧回路と、
システム停止時、前記昇圧トランジスタをオフするタイミングを前記複数の昇圧回路間でずらす制御手段と、
を備えることを特徴とするマルチフェーズ型ＤＣ−ＤＣコンバータ。