JP2021002925A - 電力変換装置 - Google Patents

Abstract

【課題】複数のスイッチング素子のターンオフまたはターンオンが同時に発生することに起因する大きなサージ電圧の発生を回避しながら、出力電圧が指令値に追従することができる、電力変換装置を提供する。【解決手段】電力変換装置１００の制御信号生成器９は、キャリア波Ｃを生成する搬送波生成部９１と、デューティ比を生成する変調波生成部９２と、デューティ比を補正する変調波補正部９３と、制御信号を生成する制御信号生成部９４とを備えている。変調波補正部９３は、予め決定された周期で平均したスイッチング素子のオン／オフ比率が維持されるようにしながら、スイッチング素子のターンオンに起因するサージ電圧の発生タイミングと、スイッチング素子のターンオフに起因するサージ電圧の発生タイミングとがずれるように、デューティ比を補正する。【選択図】図６

Description

本発明は、電力変換装置に係り、特に複数のスイッチング素子を含む複数相のスイッチング回路を備えた電力変換装置に関する。

電力変換装置は、複数のスイッチング素子を含むスイッチング回路を備えている。スイッチング素子のターンオフ時およびターンオン時には、サージ電圧が発生する。また、複数のスイッチング素子が同時にターンオフまたはターンオンする場合には、複数のサージ電圧が加算されることによって、より大きなサージ電圧が発生する。

このような大きなサージ電圧から、各スイッチング素子を保護するためには、複数のサージ電圧が同時に発生することを考慮して、各スイッチング素子の耐圧を決定する必要がある。しかしながら、耐圧の高いスイッチング素子は、一般的に高価である。

上記の問題に対処するために、各スイッチング素子のターンオフのタイミングを予測して、複数のターンオフが同時に発生することが予測される場合には、スイッチング素子のターンオフのタイミングを早くする、または遅くする技術が提案されている（例えば、特許文献１参照）。

特開２０１５−２０８２０３号公報

しかしながら、特許文献１に記載の電力変換装置では、複数のターンオフが同時に発生することに起因する大きなサージ電圧の発生を回避することはできるが、スイッチング素子のターンオフのタイミングを早くする、または遅くすることによって、スイッチング素子のオン時間が変化してしまう。その結果、電力変換装置の出力電圧が指令値に追従できない可能性がある。

本発明は、上記のような課題を解決するためのものであり、複数のスイッチング素子のターンオフまたはターンオンが同時に発生することに起因する大きなサージ電圧の発生を回避しながら、出力電圧が指令値に追従することができる、電力変換装置を提供することを目的とする。

上記の課題を解決するために、本発明に係る電力変換装置は、複数のスイッチング素子を含む複数相のスイッチング回路と、予め決定された周波数を有するキャリア波を生成して、生成されたキャリア波並びにキャリア波の周波数または周期を出力する、搬送波生成部と、スイッチング回路の出力電圧が出力電圧指令値と等しくなるように、デューティ比を生成して出力する、変調波生成部と、キャリア波およびキャリア波の周波数または周期に基づいて、予め決定された周期で平均したスイッチング素子のオン／オフ比率が維持されるようにしながら、スイッチング素子のターンオンに起因するサージ電圧の発生タイミングと、スイッチング素子のターンオフに起因するサージ電圧の発生タイミングとがずれるように、デューティ比を補正して、補正されたデューティ比を出力する、変調波補正部と、キャリア波および補正されたデューティ比に基づいて、スイッチング回路の各スイッチング素子のスイッチング動作を制御する制御信号を生成して出力する、制御信号生成部とを備える。

本発明に係る別の電力変換装置は、複数のスイッチング素子を含む複数相のスイッチング回路と、予め決定された周波数を有するキャリア波を生成して、生成されたキャリア波並びにキャリア波の周波数または周期を出力する、搬送波生成部と、スイッチング回路の出力電圧が出力電圧指令値と等しくなるように、デューティ比を生成して出力する、変調波生成部と、キャリア波およびキャリア波の周波数または周期に基づいて、予め決定された周期で平均したスイッチング素子のオン／オフ比率が維持されるようにしながら、スイッチング素子のターンオンに起因するサージ電圧の発生タイミングと、スイッチング素子のターンオフに起因するサージ電圧の発生タイミングとがずれるように、キャリア波を補正して、補正されたキャリア波を出力する、搬送波補正部と、補正されたキャリア波およびデューティ比に基づいて、スイッチング回路の各スイッチング素子のスイッチング動作を制御する制御信号を生成して出力する、制御信号生成部とを備える。

本発明に係る電力変換装置によれば、複数のスイッチング素子のターンオフまたはターンオンが同時に発生することに起因する大きなサージ電圧の発生を回避しながら、出力電圧が指令値に追従することができる。

本発明の実施の形態１に係る電力変換装置の構成を示す図である。 図１の電力変換装置におけるモード１の動作を説明する図である。 図１の電力変換装置におけるモード２の動作を説明する図である。 図１の電力変換装置におけるモード３の動作を説明する図である。 図１の電力変換装置におけるモード４の動作を説明する図である。 図１の電力変換装置における制御信号生成器の内部構成を示す図である。 図１の電力変換装置におけるゲート信号の生成動作を説明する図である。 図１の電力変換装置における補正されたデューティ比が０．５より大きい場合の例を示す図である。 図１の電力変換装置における補正されたデューティ比が０．５より小さい場合の例を示す図である。 図１の電力変換装置における補正されたデューティ比が０．５の場合の例を示す図である。 図１の電力変換装置におけるスイッチング素子のターンオフに起因するサージ電圧を説明する図である。 図１の電力変換装置におけるスイッチング素子のターンオンに起因するサージ電圧を説明する図である。 図１の電力変換装置における２つのサージ電圧が同時に発生した場合の例を示す図である。 図１の電力変換装置におけるデューティ比の補正方法を説明する図である。 本発明の実施の形態２に係る電力変換装置におけるデューティ比の補正方法を説明する図である。 本発明の実施の形態３に係る電力変換装置における制御信号生成器の内部構成を示す図である。 図１６の電力変換装置における補正されたキャリアの谷から山の傾きの算出方法を示す図である。 図１６の電力変換装置における補正されたキャリアの山から谷の傾きの算出方法を示す図である。 図１６の電力変換装置におけるキャリア波の補正方法を説明する図である。 本発明の実施の形態４に係る電力変換装置におけるキャリア波の補正方法を説明する図である。 本発明の実施の形態４に係る電力変換装置におけるキャリア波の別の補正方法を説明する図である。 本発明の実施の形態１〜４に係る電力変換装置の制御信号生成器の各機能を専用のハードウェアである処理回路で実現する場合を示した構成図である。 本発明の実施の形態１〜４に係る電力変換装置の制御信号生成器の各機能をプロセッサおよびメモリを備えた処理回路より実現する場合を示した構成図である。

以下、添付図面を参照して、本願が開示する電力変換装置の実施の形態について、詳細に説明する。ただし、以下に示す実施の形態は一例であり、これらの実施の形態によって、本願発明が限定されるものではない。また、各図において、同一または同様の構成要素については、同一の参照符号を付して詳細な説明は省略する。

実施の形態１．
図１は、本発明の実施の形態１に係る電力変換装置１００の構成を示す図である。

電力変換装置１００は、多相ＤＣ／ＤＣコンバータであり、複数のスイッチング素子を含む複数相のスイッチング回路５０を備えている。なお、図１では、相数が２の場合の例が示されているが、相数は２に限定されるものではなく、２以上であればよい。

電力変換装置１００の入力端子Ａ１−Ａ２には、直流電圧を出力する蓄電部１が接続されている。蓄電部１は、例えばバッテリによって構成されている。電力変換装置１００が電気自動車またはハイブリッド自動車に適用される場合、蓄電部１は、ニッケル水素電池、リチウムイオン電池等の二次電池によって構成される。

［電力変換装置１００の回路構成］
図１に示されるように、電力変換装置１００は、入力電圧検出回路２０と、入力用キャパシタ２と、磁気結合リアクトル３と、第１の電流検出回路２２と、第２の電流検出回路２３と、スイッチング回路５０と、平滑用キャパシタ８と、出力電圧検出回路２１とを備えている。

（入力電圧検出回路２０）
入力電圧検出回路２０は、電力変換装置１００の入力電圧Ｖ１、すなわち蓄電部１の出力電圧の値を検出する。

（入力用キャパシタ２）
入力用キャパシタ２は、電力変換装置１００の入力電流、すなわち蓄電部１の出力直流から、リプル電流を除去する。入力用キャパシタ２は、蓄電部１に対して並列に接続されている。

（磁気結合リアクトル３）
磁気結合リアクトル３は、入力用キャパシタ２の後段に接続されている。磁気結合リアクトル３は、インダクタンスＬ１を有する第１のコイル３１およびインダクタンスＬ２を有する第２のコイル３２を含んでいる。

第１のコイル３１と第２のコイル３２とは、互いに磁気的に結合するように配置されている。具体的には、第１のコイル３１と第２のコイル３２とは、図示しない共通の鉄心に対して、巻数比が１：１で互いに逆方向に磁気結合するように配置されている。

（第１の電流検出回路２２）
第１の電流検出回路２２は、磁気結合リアクトル３の第１のコイル３１に流れる直流電流の値を検出する。

（第２の電流検出回路２３）
第２の電流検出回路２３は、磁気結合リアクトル３の第２のコイル３２に流れる直流電流の値を検出する。

（スイッチング回路５０）
スイッチング回路５０は、磁気結合リアクトル３の後段に接続されている。スイッチング回路５０は、４つのスイッチング素子４〜７を含んでいる。

スイッチング素子５および７は、上アームのスイッチング素子である。また、スイッチング素子４および６は、下アームのスイッチング素子である。

上アームのスイッチング素子５と下アームのスイッチング素子４とは、第１のスイッチング素子対を構成している。第１のスイッチング素子対において、上アームのスイッチング素子５と下アームのスイッチング素子４とは、直列に接続されており、第１の直列回路を構成している。

また、上アームのスイッチング素子７と下アームのスイッチング素子６とは、第２のスイッチング素子対を構成している。第２のスイッチング素子対において、上アームのスイッチング素子７と下アームのスイッチング素子６とは、直列に接続されており、第２の直列回路を構成している。第１の直列回路と第２の直列回路とは、並列に接続されている。

（平滑用キャパシタ８）
平滑用キャパシタ８は、スイッチング回路５０の後段に接続されている。平滑用キャパシタ８は、スイッチング回路５０から出力される直流電圧を平滑化して、直流の出力電圧Ｖ２を生成する。

（出力電圧検出回路２１）
出力電圧検出回路２１は、平滑用キャパシタ８によって生成された出力電圧Ｖ２の値を検出する。出力電圧検出回路２１は、スイッチング回路５０の両端の電圧値を検出する「電圧検出部」として機能する。

なお、スイッチング回路５０のスイッチング素子４〜７は、例えば、ワイドバンドギャップ半導体によって構成することができる。ワイドバンドギャップ半導体によって構成される電力用のスイッチング素子は、高耐圧で放熱性も良く、高速スイッチングが可能である。

具体的には、スイッチング素子４〜７として、例えば、ＳｉＣ（シリコンカーバイド）によって構成されるＭＯＳＦＥＴ（金属酸化物シリコン電界効果トランジスタ）を使用することができる。これ以降、ＳｉＣによって構成されるＭＯＳＦＥＴを、「ＳｉＣ−ＭＯＳＦＥＴ」と称することにする。

従来のＳｉ（シリコン）によって構成されるスイッチング素子は、ユニポーラ動作が困難な高電圧領域では使用することができない。これに対して、ＳｉＣ等のワイドバンドギャップ半導体によって構成されるスイッチング素子は、そのような高電圧領域でも使用することができる。

また、ワイドバンドギャップ半導体によって構成されるスイッチング素子は、Ｓｉによって構成されるスイッチング素子と比べて、高速スイッチングが可能である。

また、ワイドバンドギャップ半導体は、Ｓｉ−ＩＧＢＴ（シリコン絶縁ゲート型バイポーラトランジスタ）のようなターンオフ時のテール電流が存在しない。そのため、ワイドバンドギャップ半導体では、スイッチング時に発生するスイッチング損失を大幅に低減することができるため、電力損失の大幅な低減が可能になる。

さらに、ワイドバンドギャップ半導体は、電力損失が小さい故に耐熱性も高い。そのため、冷却部を備えてパワーモジュールを構成する場合、ヒートシンクの放熱フィンの小型化および水冷部の空冷化が可能である。これにより、半導体モジュールのさらなる小型化が可能になる。

図１の説明に戻る。スイッチング素子５のドレイン端子およびスイッチング素子７のドレイン端子は、それぞれ、平滑用キャパシタ８の正極側に接続されている。また、スイッチング素子４のソース端子およびスイッチング素子６のソース端子は、それぞれ、平滑用キャパシタ８の負極側に接続されている。

また、スイッチング素子５のソース端子とスイッチング素子４のドレイン端子とは、接続点５０１において互いに接続されている。また、スイッチング素子７のソース端子とスイッチング素子６のドレイン端子とは、接続点５０２において互いに接続されている。

また、磁気結合リアクトル３の第１のコイル３１は、接続点５０１と入力用キャパシタ２の正極側との間に接続されている。また、磁気結合リアクトル３の第２のコイル３２は、接続点５０２と入力用キャパシタ２の正極側との間に接続されている。

［制御信号生成器９の概要］
次に、制御信号生成器９について説明する。制御信号生成器９は、電力変換装置１００の昇圧コンバータとしての動作を制御する。

具体的には、制御信号生成器９は、制御線４１を介してゲート信号を出力することによって、スイッチング素子４〜７を予め決定されたデッドタイムＴｄを挟んでオン／オフ制御する。

スイッチング素子４は、制御信号生成器９から出力されるゲート信号ＧａｔｅＡＬによって、スイッチング動作を行う。また、スイッチング素子５は、制御信号生成器９から出力されるゲート信号ＧａｔｅＡＨによって、スイッチング動作を行う。

スイッチング素子６は、制御信号生成器９から出力されるゲート信号ＧａｔｅＢＬによって、スイッチング動作を行う。また、スイッチング素子７は、制御信号生成器９から出力されるゲート信号ＧａｔｅＢＨによって、スイッチング動作を行う。

スイッチング素子４〜７は、各ゲート信号がハイ「Ｈ」の時に、それぞれオンとなる。また、スイッチング素子４〜７は、各ゲート信号がロー「Ｌ」の時に、それぞれオフとなる。

制御信号生成器９には、外部機器から図示しない信号線を介して、出力電圧指令値Ｖ２＊が入力される。

制御信号生成器９は、信号線４０ａを介して、入力電圧検出回路２０によって検出された入力電圧Ｖ１の値を取得する。先述したように、入力電圧Ｖ１は、直流電圧である。

制御信号生成器９は、信号線４０ｂを介して、出力電圧検出回路２１によって検出された出力電圧Ｖ２の値を取得する。先述したように、出力電圧Ｖ２は、直流電圧である。

制御信号生成器９は、信号線４０ｃを介して、第１の電流検出回路２２によって検出された第１のコイル３１の電流値を取得する。

制御信号生成器９は、信号線４０ｄを介して、第２の電流検出回路２３によって検出された第２のコイル３２の電流値を取得する。

なお、本実施の形態１では、第１のコイル３１の電流値と第２のコイル３２の電流値とは、等しくなることが好ましい。制御信号生成器９は、取得された電流値に基づいて、各ゲート信号のオン時間を調整することによって、２つの電流値が等しくなるようにする。

また、電力変換装置１００は、第１の温度検出部６１と、第２の温度検出部６２と、第３の温度検出部６３とを備えている。

第１の温度検出部６１は、入力用キャパシタ２の温度を検出する。第２の温度検出部６２は、磁気結合リアクトル３の温度を検出する。第３の温度検出部６３は、平滑用キャパシタ８の温度を検出する。

制御信号生成器９は、信号線４０ｇを介して、第１の温度検出部６１によって検出された入力用キャパシタ２の温度を取得する。

制御信号生成器９は、信号線４０ｈを介して、第２の温度検出部６２によって検出された磁気結合リアクトル３の温度を取得する。

制御信号生成器９は、信号線４０ｉを介して、第３の温度検出部６３によって検出された平滑用キャパシタ８の温度を取得する。

なお、入力用キャパシタ２、磁気結合リアクトル３および平滑用キャパシタ８は、リプル電流を抑制する「リプル電流抑制部」として機能する。

制御信号生成器９は、温度検出部６１〜６３によって検出される各温度のうちの少なくとも１つが、予め決定された第１の温度閾値ＯＴ１を上回ると、電力変換装置１００の出力電流を制限するために、出力電圧Ｖ２を下げる制御を行う。

制御信号生成器９は、温度検出部６１〜６３によって検出される温度のうちの少なくとも１つが、予め決定された第２の温度閾値ＯＴ２を上回ると、スイッチング素子４〜７のスイッチング動作を停止させる。

なお、第２の温度閾値ＯＴ２は、第１の温度閾値ＯＴ１よりも高い温度である。また、温度検出部６１〜６３を設けるのに代えて、いずれか１つの温度検出部のみを設け、それによって検出される温度に基づいて、上記の制御を行ってもよい。

制御信号生成器９は、例えば、マイクロコンピュータによって構成することができる。制御信号生成器９は、予め決定された変調方式に従って、スイッチング素子４〜７を制御するゲート信号ＧａｔｅＡＬ、ＧａｔｅＡＨ、ＧａｔｅＢＬおよびＧａｔｅＢＨを生成する。

上記の変調方式としては、例えば、搬送波となる三角波とデューティ比との比較によるＰＷＭ（パルス幅変調）を用いることができる。なお、デューティ比とは、全体の時間長に対するスイッチング素子がオンまたはオフの状態になる時間長の比率を示す、時比率に相当する指令値のことである。

［電力変換装置１００の動作原理］
次に、本実施の形態１に係る電力変換装置１００の昇圧コンバータとしての動作原理について説明する。

電力変換装置１００は、各スイッチング素子４〜７の状態に応じて、図２〜図５に示される４つの動作モードを有する。なお、図２〜図５は、動作モードを説明するための図であるので、図１に示されている各構成要素のうち、制御信号生成器９等の図示は省略している。

［モード１（Ｍｏｄｅ１）］
図２に示されるモード１（Ｍｏｄｅ１）では、スイッチング素子４がオン、スイッチング素子６がオフの状態であり、またスイッチング素子５がオフ、スイッチング素子７がオンの状態である。

モード１の時、第１のコイル３１のインダクタンスは、自己インダクタンスＬ１と相互インダクタンスＭとの差になる。また、第２のコイル３２のインダクタンスは、自己インダクタンスＬ２と相互インダクタンスＭとの差になる。

第１のコイル３１の電流は、入力電圧Ｖ１、および、自己インダクタンスＬ１と相互インダクタンスＭとの差に応じて、緩やかに上昇する。

第２のコイル３２の電流は、出力電圧Ｖ２の変動、図示しない負荷に流れる電流、および、自己インダクタンスＬ２と相互インダクタンスＭとの差に応じて、下降する。

［モード２（Ｍｏｄｅ２）］
図３に示されるモード２（Ｍｏｄｅ２）では、モード１とは反対に、スイッチング素子４がオフ、スイッチング素子６がオンの状態であり、またスイッチング素子５がオン、スイッチング素子７がオフの状態である。

モード２の時、第１のコイル３１のインダクタンスは、自己インダクタンスＬ１と相互インダクタンスＭとの差になる。また、第２のコイル３２のインダクタンスは、自己インダクタンスＬ２と相互インダクタンスＭとの差になる。

第１のコイル３１の電流は、出力電圧Ｖ２の変動、図示しない負荷に流れる電流、および自己インダクタンスＬ１と相互インダクタンスＭとの差に応じて、下降する。

第２のコイル３２の電流は、入力電圧Ｖ１、および、自己インダクタンスＬ２と相互インダクタンスＭとの差に応じて、緩やかに上昇する。

［モード３（Ｍｏｄｅ３）］
図４に示されるモード３（Ｍｏｄｅ３）では、スイッチング素子４および６が共にオフの状態であり、またスイッチング素子５および７が共にオンの状態である。

モード３の時、第１のコイル３１のインダクタンスは、自己インダクタンスＬ１と相互インダクタンスＭとの差になる。また、第２のコイル３２のインダクタンスは、自己インダクタンスＬ２と相互インダクタンスＭとの差になる。

第１のコイル３１の電流は、出力電圧Ｖ２の変動、図示しない負荷に流れる電流、および自己インダクタンスＬ１と相互インダクタンスＭとの差に応じて、下降する。

同様に、第２のコイル３２の電流も、出力電圧Ｖ２の変動、図示しない付加に流れる電流、および自己インダクタンスＬ２と相互インダクタンスＭとの差に応じて、下降する。

なお、相互インダクタンスＭは、自己インダクタンスＬ１とＬ２との積の平方根に、１よりも小さい結合係数を乗じたものである。したがって、自己インダクタンスＬ１またはＬ２と相互インダクタンスＭとの差は、必ず正の値になる。ただし、結合係数が１に近い場合には、自己インダクタンスＬ１またはＬ２と相互インダクタンスＭとの差は、非常に小さい値となる。その場合、第１のコイル３１および第２のコイル３２の各電流は、急激に下降する。

［モード４（Ｍｏｄｅ４）］
図５に示されるモード４（Ｍｏｄｅ４）では、モード３とは反対に、スイッチング素子４および６が共にオンの状態であり、またスイッチング素子５および７が共にオフの状態である。

モード４の時、第１のコイル３１のインダクタンスは、自己インダクタンスＬ１と相互インダクタンスＭとの差になる。また、第２のコイル３２のインダクタンスは、自己インダクタンスＬ２と相互インダクタンスＭとの差になる。

第１のコイル３１の電流は、入力電圧Ｖ１、および、自己インダクタンスＬ１と相互インダクタンスＭとの差に応じて、急激に上昇する。

同様に、第２のコイル３２の電流も、入力電圧Ｖ１、および、自己インダクタンスＬ２と相互インダクタンスＭとの差に応じて、急激に上昇する。

また、図１に示される制御信号生成器９は、スイッチング素子４の位相とスイッチング素子６の位相とを半周期ずらして制御する。すなわち、制御信号生成器９は、スイッチング素子４の位相に対して、スイッチング素子６の位相を１８０°シフトさせて制御する。

［制御信号生成器９の内部構成］
次に、本実施の形態１に係る制御信号生成器９の内部構成について説明する。

図６に示されるように、制御信号生成器９は、搬送波生成部９１と、変調波生成部９２と、変調波補正部９３と、制御信号生成部９４とを備えている。

搬送波生成部９１は、予め決定された周波数ｆｃを有するキャリア波Ｃを生成して、生成されたキャリア波Ｃと、キャリア波Ｃの周波数ｆｃとを出力する。なお、キャリア波Ｃの周波数ｆｃに代えて、キャリア波Ｃの周期Ｔｃを出力してもよい。本実施の形態１では、キャリア波Ｃとして三角波を用いる。また、これ以降、キャリア波Ｃの周波数ｆｃを「キャリア周波数ｆｃ」、キャリア波Ｃの周期Ｔｃを「キャリア周期Ｔｃ」とそれぞれ記載する。

搬送波生成部９１は、予め決定されたキャリア周波数ｆｃによって、振幅が０から１の間で変化するキャリア波を生成する。これ以降、キャリア波Ｃの振幅が０となる箇所を「谷」、キャリア波Ｃの振幅が１となる箇所を「山」と称する。

キャリア周波数ｆｃとスイッチング素子４〜７のスイッチング損失との間には相関がある。具体的には、キャリア周波数ｆｃが高いほど、スイッチング損失が大きくなり、スイッチング素子４〜７の温度が上昇する。

また、キャリア周波数ｆｃと第１のコイル３１および第２のコイル３２で発生する損失との間にも相関がある。具体的には、キャリア周波数ｆｃが低いほど、電流リプルが大きくなることによって、第１のコイル３１および第２のコイル３２で発生する損失が大きくなり、第１のコイル３１および第２のコイル３２の温度が上昇する。

したがって、キャリア周波数ｆｃは、スイッチング素子４〜７、並びに、第１のコイル３１および第２のコイル３２が、温度上昇によって破壊されることのないように決定されることが好ましい。

なお、搬送波生成部９１は、信号線４０ａ〜４０ｄ、４０ｇ〜４０ｉを介して取得される電圧値、電流値および温度に基づいて、キャリア周波数ｆｃを切り替えてもよい。

変調波生成部９２は、デューティ比ＤｕｔｙＡおよびＤｕｔｙＢを出力する。

詳細には、変調波生成部９２は、出力電圧指令値Ｖ２＊と、出力電圧Ｖ２とが等しくなるように、デューティ比ＤｕｔｙＡおよびＤｕｔｙＢを生成する。

また、入力用キャパシタ２および平滑用キャパシタ８の各電流のリプルを最小化するためには、第１のコイル３１の電流と第２のコイル３２の電流とが等しくなることが好ましい。

したがって、変調波生成部９２は、第１の電流検出回路２２によって検出される電流値と、第２の電流検出回路２３によって検出される電流値とが等しくなるように、デューティ比ＤｕｔｙＡおよびＤｕｔｙＢを生成する。

なお、出力電圧指令値Ｖ２＊と出力電圧Ｖ２とに基づいて、デューティ比ＤｕｔｙＡおよびＤｕｔｙＢを生成するのに代えて、例えば、第１のコイル３１および第２のコイル３２の各電流とそれらの指令値とに基づいて、デューティ比ＤｕｔｙＡおよびＤｕｔｙＢを生成してもよい。

変調波補正部９３は、搬送波生成部９１から出力されたキャリア波Ｃおよびキャリア周波数ｆｃに基づいて、変調波生成部９２から出力されたデューティ比ＤｕｔｙＡおよびＤｕｔｙＢを補正する。

詳細には、変調波補正部９３は、キャリア波Ｃの山および谷において、デューティ比ＤｕｔｙＡおよびＤｕｔｙＢに加減算する補正量ΔＤを算出し、補正されたデューティ比ＤｕｔｙＡ＊およびＤｕｔｙＢ＊を出力する。なお、補正量ΔＤの算出方法の詳細は後述する。

制御信号生成部９４は、搬送波生成部９１から出力されたキャリア波Ｃと、変調波補正部９３から出力された補正されたデューティ比ＤｕｔｙＡ＊およびＤｕｔｙＢ＊とに基づいて、ゲート信号ＧａｔｅＡＬ、ＧａｔｅＡＨ、ＧａｔｅＢＬおよびＧａｔｅＢＨを出力する。

詳細には、図７に示されるように、ゲート信号ＧａｔｅＡＬ、ＧａｔｅＡＨ、ＧａｔｅＢＬおよびＧａｔｅＢＨは、下記の出力条件に基づいて生成される。この際、スイッチング回路５０の短絡防止のためのデッドタイムＴｄを設けるために、キャリア周波数ｆｃとデッドタイムＴｄとの積であるＤｕｔｙＴｄを定義する。

ＧａｔｅＡＬ：ＤｕｔｙＡ＊ ≧キャリア波 のとき「Ｈ」信号
ＤｕｔｙＡ＊ ＜キャリア波 のとき「Ｌ」信号

ＧａｔｅＡＨ：ＤｕｔｙＡ＊＋２×ＤｕｔｙＴｄ≦キャリア波 のとき「Ｈ」信号
ＤｕｔｙＡ＊＋２×ＤｕｔｙＴｄ＞キャリア波 のとき「Ｌ」信号

ＧａｔｅＢＬ：ＤｕｔｙＢ＊ ≦キャリア波 のとき「Ｈ」信号
ＤｕｔｙＢ＊ ＞キャリア波 のとき「Ｌ」信号

ＧａｔｅＢＨ：ＤｕｔｙＢ＊＋２×ＤｕｔｙＴｄ≧キャリア波 のとき「Ｈ」信号
ＤｕｔｙＢ＊＋２×ＤｕｔｙＴｄ＜キャリア波 のとき「Ｌ」信号

本実施の形態１では、単一のキャリア波形を用いて、ゲート信号ＧａｔｅＡＬおよびＧａｔｅＡＨの位相と、ゲート信号ＧａｔｅＢＬおよびＧａｔｅＢＨの位相とを、それぞれ１８０度シフトさせる。この場合、以下の関係が成り立つ。

ＤｕｔｙＢ＝１−ＤｕｔｙＡ

なお、上式においては、先述した第１のコイル３１および第２のコイル３２の調整による加減算は行っていない。

また、ゲート信号ＧａｔｅＡＬおよびＧａｔｅＡＨの位相と、ゲート信号ＧａｔｅＢＬおよびＧａｔｅＢＨの位相とを、それぞれ１８０度シフトする方法としては、位相を１８０度シフトしたキャリア波を用いてもよいし、２つの独立したキャリア波を用いてもよい。

[電力変換装置１００の昇圧コンバータとしての動作原理]
次に、本実施の形態１に係る電力変換装置１００の昇圧コンバータとしての動作原理を説明する。

図８〜図１０には、キャリア波Ｃと補正されたデューティ比ＤｕｔｙＡ＊およびＤｕｔｙＢ＊との比較に基づく、ゲート信号ＧａｔｅＡＬ、ＧａｔｅＡＨ、ＧａｔｅＢＬおよびＧａｔｅＢＨの時間波形が示されている。

また、図８〜１０には、ゲート信号の状態に応じて、第１のコイル３１の電流と、第２のコイル３２の電流と、出力電圧Ｖ２とが、併せて示されている。なお、図中では、第１のコイル３１の電流を「Ｌ１電流」、第２のコイル３２の電流を「Ｌ２電流」とそれぞれ記載している。また、ゲート信号が「Ｈ」のときに、各スイッチング素子はオン状態であると定義している。

図８には、補正されたデューティ比ＤｕｔｙＡ＊およびＤｕｔｙＢ＊が０．５より大きい場合の例が示されている。この時、各スイッチング素子４〜７は、モード１→モード４→モード２→モード４→モード１・・・のスイッチング動作を繰り返す。

モード１では、第１のコイル３１にエネルギーが蓄えられる。また、他モードで第２のコイル３２に蓄えられたエネルギーが平滑用キャパシタ８に移動する。この時、出力電圧Ｖ２は上昇する。

モード４では、第１のコイル３１および第２のコイル３２にエネルギーが蓄えられる。この時、平滑用キャパシタ８が存在することにより、図示しない負荷に流れる電流が途切れることはないが、エネルギーが負荷に放出されるために、出力電圧Ｖ２は下降する。

モード２では、他モードで第１のコイル３１に蓄えられたエネルギーが平滑用キャパシタ８に移動する。また、第２のコイル３２にエネルギーが蓄えられる。この時、出力電圧Ｖ２は上昇する。

図９には、補正されたデューティ比ＤｕｔｙＡ＊およびＤｕｔｙＢ＊が０．５より小さい場合の例が示されている。この時、各スイッチング素子４〜７は、モード１→モード３→モード２→モード３→モード１・・・のスイッチング動作を繰り返す。

モード１では、第１のコイル３１および第２のコイル３２にエネルギーが蓄えられる。この時、平滑用キャパシタ８が存在することにより、図示しない負荷に流れる電流が途切れることはないが、エネルギーが負荷に放出されるために、出力電圧Ｖ２は下降する。

モード３では、他モードで第１のコイル３１および第２のコイル３２に蓄えられたエネルギーが平滑用キャパシタ８に移動する。この時、出力電圧Ｖ２は上昇する。

モード２では、第１のコイル３１および第２のコイル３２にエネルギーが蓄えられる。この時、平滑用キャパシタ８が存在することにより、図示しない負荷に流れる電流が途切れることはないが、エネルギーが負荷に放出されるために、出力電圧Ｖ２は下降する。

図１０には、補正されたデューティ比ＤｕｔｙＡ＊およびＤｕｔｙＢ＊が０．５の場合の例が示されている。この時、各スイッチング素子４〜７は、モード１→モード２→モード１・・・のスイッチング動作を繰り返す。

モード１では、第１のコイル３１にエネルギーが蓄えられる。また、他モードで第２のコイル３２に蓄えられたエネルギーが平滑用キャパシタ８に移動する。この時、出力電圧Ｖ２は一定である。

モード２では、他モードで第１のコイル３１に蓄えられたエネルギーが平滑用キャパシタ８に移動する。また、第２のコイル３２にエネルギーが蓄えられる。この時、出力電圧Ｖ２は一定である。

上記のように、補正されたデューティ比ＤｕｔｙＡ＊およびＤｕｔｙＢ＊が０．５の場合には、第１のコイル３１および第２のコイル３２におけるエネルギーを蓄える時間と放出する時間とが同一となる。そのため、出力電圧Ｖ２は、入力電圧Ｖ１の２倍の脈動のない一定電圧となる。

［サージ電圧の発生原理］
次に、本実施の形態１に係る電力変換装置１００におけるサージ電圧の発生原理について説明する。

電力変換装置１００の力行時、すなわち電力変換装置１００の出力から負荷に向けてエネルギーを供給している場合には、ゲート信号ＧａｔｅＡＬまたはＢＬのターンオフに起因するサージ電圧が発生する。

図１１に示されるように、ゲート信号ＧａｔｅＡＬのターンオフ時は、モード４からモード２への遷移のタイミングであり、スイッチング素子４を介して流れていた電流が流れなくなる。そのため、スイッチング素子５の両端にサージ電圧が発生する。

同様に、ゲート信号ＧａｔｅＢＬのターンオフ時は、モード４からモード１への遷移のタイミングであり、スイッチング素子６を介して流れていた電流が流れなくなる。そのため、スイッチング素子７の両端にサージ電圧が発生する。

一方、ゲート信号ＧａｔｅＡＨのターンオフ時は、モード２であり、スイッチング素子５の寄生ダイオードを介して電流が流れる。そのため、スイッチング素子５において、サージ電圧は発生しない。

同様に、ゲート信号ＧａｔｅＢＨのターンオフ時は、モード１であり、スイッチング素子７の寄生ダイオードを介して電流が流れる。そのため、スイッチング素子７において、サージ電圧は発生しない。

なお、図１１では、説明のために、サージ電圧が整定するまでの時間を通常よりも長く記載している。

また、図１２に示されるように、スイッチング素子５または７の寄生ダイオードがターンオフする時、リカバリ電流が流れ、サージ電圧が発生する。なお、図１２のＴｏｆｆＤｉは、寄生ダイオードがオフ状態への遷移を開始してから、リカバリ電流が流れるまでの時間を示している。

まず、モード２のデッドタイム期間中、すなわちゲート信号ＧａｔｅＡＬおよびＧａｔｅＡＨが共に「Ｌ」の期間中、スイッチング素子５の寄生ダイオードを介して、平滑用キャパシタ８にエネルギーが移動する。すなわち、スイッチング素子５の寄生ダイオードはオン状態である。

次に、モード２からモード４への遷移のタイミングで、ゲート信号ＧａｔｅＡＬが「Ｈ」に切り替わる、すなわちスイッチング素子４がターンオンする。この時、スイッチング素子５には、出力電圧Ｖ２が印加され、スイッチング素子５の寄生ダイオードがターンオフすることにより、スイッチング素子５の両端にサージ電圧が発生する。

同様に、モード１のデッドタイム期間中、すなわちゲート信号ＧａｔｅＢＬおよびＧａｔｅＢＨが共に「Ｌ」の期間中、スイッチング素子７の寄生ダイオードを介して、平滑用キャパシタ８にエネルギーが移動する。すなわち、スイッチング素子７の寄生ダイオードはオン状態である。

次に、モード１からモード４への遷移のタイミングで、ゲート信号ＧａｔｅＢＬが「Ｈ」に切り替わる。すなわちスイッチング素子６がターンオンする。この時スイッチング素子７には、出力電圧Ｖ２が印加され、スイッチング素子７の寄生ダイオードがターンオフすることにより、スイッチング素子７の両端にサージ電圧が発生する。

図１１のゲート信号ＧａｔｅＡＬまたはＧａｔｅＢＬがターンオフする時に発生するサージ電圧と、図１２のゲート信号ＧａｔｅＡＬまたはＧａｔｅＢＬがターンオンする時に発生するサージ電圧とは、同時に発生する可能性がある。

図１３には、上記の２つのサージ電圧が同時に発生した場合の波形が示されている。ゲート信号ＧａｔｅＢＬがターンオンした後、ＴｏｆｆＤｉ時間を経て、ゲート信号ＧａｔｅＡＬがターンオフすることによって、２つのサージ電圧が重なり、スイッチング素子５および７の耐圧を超えたサージ電圧が発生している。

［２つのサージ電圧の同時発生の回避方法］
上記のように、２つのサージ電圧の同時発生を回避するために、先述した特許文献１の技術が提案されている。特許文献１では、各スイッチング素子のターンオフするタイミングを算出する。そして、スイッチング素子の耐圧を超えるサージ電圧の同時発生が予想される場合には、少なくとも１つのスイッチング素子のターンオフするタイミングを早くする、または遅くすることによって、サージ電圧の同時発生を回避する。

しかしながら、特許文献１の技術では、耐圧を超えるサージ電圧の同時発生を回避するために、スイッチング素子のオン時間またはオフ時間を、長くするまたは短くすることになる。そのため、出力電圧Ｖ２が出力電圧指令値Ｖ２＊に追従できない可能性がある。

これに対して、本実施の形態１では、図１４に示されるように、補正されたデューティ比ＤｕｔｙＡ＊およびＤｕｔｙＢ＊を予め決定された周期で平均した値が、デューティ比ＤｕｔｙＡおよびＤｕｔｙＢにそれぞれ等しくなるように、補正量ΔＤを算出する。

換言すれば、予め決定された周期で平均したスイッチング素子のオン／オフ比率が維持されるように、デューティ比ＤｕｔｙＡおよびＤｕｔｙＢを補正する。ここで、本実施の形態１では、予め決定された周期として、キャリア周期Ｔｃの２倍をとる。

なお、図１４において、ゲート信号ＧａｔｅＢＬおよびＧａｔｅＢＨ、並びに、スイッチング素子５および７の両端電圧の点線波形は、補正量ΔＤによる補正を行わなかった場合の波形である。

先述したように、補正量ΔＤの算出は、制御信号生成器９の変調波補正部９３によって行われる。

本実施の形態１では、変調波補正部９３は、補正されたデューティ比ＤｕｔｙＡ＊については、デューティ比ＤｕｔｙＡをそのまま補正されたデューティ比ＤｕｔｙＡ＊として出力する。

また、変調波補正部９３は、補正されたデューティ比ＤｕｔｙＢ＊については、キャリア波Ｃの奇数周期目では、デューティ比ＤｕｔｙＢから補正量ΔＤを減算したものを補正されたデューティ比ＤｕｔｙＢ＊として出力し、キャリア波Ｃの偶数周期目では、デューティ比ＤｕｔｙＢに補正量ΔＤを加算したものを補正されたデューティ比ＤｕｔｙＢ＊として出力する。この際、減算した値と加算した値との切り替え箇所は、キャリア波Ｃの山または谷であることが好ましい。

なお、図１４では、デューティ比ＤｕｔｙＡをそのままにして、デューティ比ＤｕｔｙＢを補正量ΔＤによって補正しているが、デューティ比ＤｕｔｙＢをそのままにして、デューティ比ＤｕｔｙＡを補正量ΔＤによって補正してもよい。

補正量ΔＤは、シフト量Ｔｓｈと、搬送波生成部９１から取得されるキャリア周波数ｆｃとを用いて、下記の式に従って求められる。

ΔＤ＝２×Ｔｓｈ×ｆｃ

上式において、シフト量Ｔｓｈは、スイッチングタイミングを早めるまたは遅らせる時間であり、２つのサージ電圧によるスイッチング素子の破壊を回避できるような値に設定される。シフト量Ｔｓｈに正値を設定すると、ΔＤはスイッチングタイミングを早める補正量となる。反対に、シフト量Ｔｓｈに負値を設定すると、ΔＤはスイッチングタイミングを遅らせる補正量となる。

なお、サージ電圧は、出力電圧Ｖ２、第１のコイル３１の電流、第２のコイル３２の電流等に依存する。そのため、変調波補正部９３において、出力電圧Ｖ２、第１のコイル３１の電流、第２のコイル３２の電流等の値を取得することによって、スイッチング素子の耐圧を超えるサージ電圧の同時発生の可能性があるか否かを判定するようにしてもよい。

耐圧を超えるサージ電圧の同時発生の可能性がある場合には、変調波補正部９３は、発生する可能性のあるサージ電圧の値に応じて、シフト量Ｔｓｈを小さく設定する。反対に、耐圧を超えるサージ電圧の同時発生の可能性がない場合には、変調波補正部９３は、シフト量Ｔｓｈを「０」に設定する。

また、補正されたデューティ比ＤｕｔｙＢ＊が「０」より小さい場合、或いは補正されたデューティ比ＤｕｔｙＢ＊が「１」より大きい場合、すなわち、ゲート信号ＧａｔｅＢＬおよびＧａｔｅＢＨが生成不能な場合には、デューティ比ＤｕｔｙＡおよびＤｕｔｙＢを同時に補正してもよい。

詳細には、補正量ΔＤ＝第１の部分補正量＋第２の部分補正量の関係が成立するように、第１の部分補正量および第２の部分補正量を定める。例えば、第１の部分補正量＝ΔＤ／２、第２の部分補正量＝ΔＤ／２と定める。そして、第１のスイッチング素子対のデューティ比ＤｕｔｙＡに第１の部分補正量ΔＤ／２を加算すると共に、第２のスイッチング素子対のデューティ比ＤｕｔｙＢから第２の部分補正量ΔＤ／２を減算することによって、スイッチングタイミングをシフト量Ｔｓｈだけずらすことができる。

この場合、ゲート信号ＧａｔｅＡＬのスイッチングタイミングがシフト量Ｔｓｈ／２だけ早くなり、ゲート信号ＧａｔｅＢＬのスイッチングタイミングがシフト量Ｔｓｈ／２だけ遅くなる。

図１４において、スイッチング素子７の両端に印加される電圧に着目する。実線は、補正されたデューティ比ＤｕｔｙＢ＊を用いたときの波形である。破線は、補正されていないデューティ比ＤｕｔｙＢを用いたときの波形である。

補正されたデューティ比ＤｕｔｙＢ＊の場合、キャリア波Ｃの１周期目では、スイッチングタイミングがシフト量Ｔｓｈだけ早くなったことにより、サージ電圧の発生タイミングもシフト量Ｔｓｈだけ早くなる。また、キャリア波Ｃの２周期目では、スイッチングタイミングがシフト量Ｔｓｈだけ遅くなったことにより、サージ電圧の発生タイミングもシフト量Ｔｓｈだけ遅くなる。スイッチング素子７の両端に印加される最大電圧は、２つのサージ電圧の重なりが回避されるため、スイッチング素子の耐圧よりも低くなる。

次に、図１４の出力電圧Ｖ２に着目する。キャリア波Ｃの１周期目では、デューティ比が０．５より大きいときの動作となる。キャリア波Ｃの２周期目では、デューティ比が０．５より小さいときの動作となる。

図１４の補正後の出力電圧Ｖ２と、図１３の補正前の出力電圧Ｖ２とを比較すると、補正後では、キャリア波Ｃの１周期目においてモード４の期間が長くなり、最低電圧が下降している。また、キャリア波Ｃの２周期目では、モード３の期間を設けることによって、１周期目で下降した電圧を上昇させている。その結果、キャリア周期Ｔｃの２倍で平均した出力電圧Ｖ２は、出力電圧指令値Ｖ２＊に追従している。

以上説明したように、本実施の形態１に係る電力変換装置１００では、キャリア波Ｃの山または谷において、デューティ比ＤｕｔｙＢに補正量ΔＤを加減算することによって、ゲート信号ＧａｔｅＡＬまたはＧａｔｅＢＬのターンオフに起因するサージ電圧の発生タイミングと、ゲート信号ＧａｔｅＡＬまたはＧａｔｅＢＬのターンオンに起因するサージ電圧の発生タイミングとがずれるように、デューティ比ＤｕｔｙＢを補正する。

この際、デューティ比ＤｕｔｙＢは、キャリア周期Ｔｃの２倍で平均したスイッチング素子のオン／オフ比率が維持されるように補正される。

これにより、スイッチング素子のターンオフに起因するサージ電圧と、スイッチング素子のターンオンに起因するサージ電圧とが同時発生することを回避しながら、キャリア周期Ｔｃの２倍で平均した出力電圧Ｖ２は、出力電圧指令値Ｖ２＊に追従することができる。

本実施の形態１では、スイッチング素子の耐圧を超えるサージ電圧の発生を回避可能となったことにより、高耐圧のスイッチング素子を使用する必要がなくなり、安価なスイッチング素子を使用することができる。これにより、電力変換装置１００の製造コストを抑えることができる。

また、通常の電力変換装置において、電圧が印加されるバスバー等の金属部材間の絶縁距離は、サージ電圧を考慮して決定される。本実施の形態１では、大きなサージ電圧が発生することがないため、バスバー等の金属部材間の絶縁距離を従来よりも短くすることができる。これにより、電力変換装置１００の小型化を図ることができる。

また、本実施の形態１では、スイッチング素子の耐圧を超えるサージ電圧の発生を回避しながら、出力電圧Ｖ２は出力電圧指令値Ｖ２＊に追従することができるため、過昇圧が防止されて電力変換効率が高くなる。その結果、各部品の発熱量が減少し、必要とされる冷却性能を下げることができる。これにより、搭載される冷却器を小型することができるため、電力変換装置１００の製造コストを抑えることができる。

実施の形態２．
次に、本発明の実施の形態２に係る電力変換装置について説明する。なお、本実施の形態２と先述した実施の形態１とでは、変調波補正部９３によって行われるデューティ比の補正方法のみが異なっている。そのため、実施の形態１と同様の構成については、詳細な説明を省略する。

先述したように、実施の形態１では、デューティ比ＤｕｔｙＡおよびＤｕｔｙＢを補正しない場合と比較して、キャリア波Ｃの奇数周期目におけるモード４の期間が長くなり、出力電圧Ｖ２の最低値が低くなる。これに対処するために、実施の形態１では、キャリア波Ｃの偶数周期目においてモード３の期間を設けることによって、出力電圧Ｖ２の最高値を高くしていた。

また、実施の形態１では、キャリア波Ｃの２周期によって、出力電圧Ｖ２を出力電圧指令値Ｖ２＊に追従させていた。

これに対して、本実施の形態２では、キャリア波Ｃの各周期におけるモード４の期間およびモード３の期間を短くして、キャリア波Ｃの１周期によって、目標のデューティ比を実現する。

図１５に示されるように、本実施の形態２に係る変調波補正部は、キャリア波Ｃの谷では、デューティ比ＤｕｔｙＢから補正量ΔＤを減算したものを補正されたＤｕｔｙＢ＊として出力し、キャリア波Ｃの山では、デューティ比ＤｕｔｙＢに補正量ΔＤを加算したものを補正されたデューティ比ＤｕｔｙＢ＊として出力する。

この際、ゲート信号ＧａｔｅＢＬおよびＧａｔｅＢＨのオン時間およびオフ時間は変化せず、スイッチングタイミングがシフト量Ｔｓｈだけ早くなる。したがって、デューティ比ＤｕｔｙＢは、キャリア周期Ｔｃで平均したスイッチング素子のオン／オフ比率が維持されるように補正される。

図１５において、スイッチング素子７の両端に印加される電圧に着目する。実施の形態１と同様に、スイッチングタイミングがシフト量Ｔｓｈだけ早くなったことにより、サージ電圧の発生タイミングもシフト量Ｔｓｈだけ早くなる。スイッチング素子７の両端に印加される最大電圧は、２つのサージ電圧の重なりが回避されるため、スイッチング素子の耐圧よりも低くなる。

次に、図１５の出力電圧Ｖ２に着目する。先述したように、実施の形態１では、キャリア波Ｃの１周期目には、モード４の区間が２回存在し、キャリア波Ｃの２周期目には、モード３の区間が２回存在していた。すなわち、２回の電圧上昇と２回の電圧下降とによって電圧変動が打ち消され、出力電圧Ｖ２の平均値が出力電圧指令値Ｖ２＊に追従していた。

これに対して、本実施の形態２では、モード４の区間が１回存在し、モード３の区間が１回存在する。すなわち、１回の電圧上昇と１回の電圧下降とによって電圧変動が打ち消され、出力電圧Ｖ２の平均値が出力電圧指令値Ｖ２＊に追従する。

また、モード３およびモード４の各期間が半分になったことにより、出力電圧Ｖ２のリプルが小さくなる。具体的には、出力電圧Ｖ２のリプルは、実施の形態１の出力電圧Ｖ２のリプルの約１／４倍となる。同様に、第１のコイル３１および第２のコイル３２の各電流のリプルも、実施の形態１の各電流リプルの約１／４倍となる。

また、制御周波数は、キャリア波Ｃの１周期によって、出力電圧Ｖ２を出力電圧指令値Ｖ２＊に追従させるため、実施の形態１の制御周波数の２倍となる。

なお、本実施の形態２では、キャリア波Ｃの山と谷とでデューティ比ＤｕｔｙＢ＊を変更する必要がある。そのため、山のデューティ比ＤｕｔｙＢ＊と谷のデューティ比ＤｕｔｙＢ＊とをそれぞれ別個に算出する場合には、実施の形態１の処理負荷と比較して、変調波補正部の処理負荷は２倍となる。これに対処するために、一方のデューティ比ＤｕｔｙＢ＊から他方のデューティ比ＤｕｔｙＢ＊を単純な演算のみによって算出できることが好ましい。

以上説明したように、本実施の形態２に係る電力変換装置では、実施の形態１に係る電力変換装置と同様の効果が得られる。加えて、本実施の形態２に係る電力変換装置では、出力電圧Ｖ２のリプル、並びに、第１のコイル３１および第２のコイル３２の各電流のリプルを実施の形態１に係る電力変換装置の約１／４倍に抑制することができると共に、制御周波数を２倍にすることができる。

出力電圧Ｖ２のリプル、並びに、第１のコイル３１および第２のコイル３２の各電流のリプルが抑制されることにより、平滑用キャパシタ８並びに第１のコイル３１および第２のコイル３２の小型化、および冷却器の小型化を実現するができる。また、制御周波数が高くなることにより、応答性能が向上する。したがって、本実施の形態２に係る電力変換装置は、実施の形態１に係る電力変換装置よりも小型化することができると共に、応答性能を向上させることができる。

実施の形態３．
次に、本発明の実施の形態３に係る電力変換装置について説明する。先述した実施の形態１および２ではデューティ比を補正していたのに対して、本実施の形態３では、キャリア波Ｃを補正する。

［制御信号生成器３０９の内部構成］
図１６に示されるように、本実施の形態３に係る制御信号生成器３０９は、搬送波生成部９１と、変調波生成部９２と、搬送波補正部３９５と、制御信号生成部３９４とを備えている。

搬送波補正部３９５は、搬送波生成部９１から出力されたキャリア波Ｃおよびキャリア周波数ｆｃと、変調波生成部９２から出力されたデューティ比ＤｕｔｙＡおよびＤｕｔｙＢとに基づいて、搬送波生成部９１から出力されたキャリア波Ｃを補正する。

詳細には、搬送波補正部３９５は、デューティ比ＤｕｔｙＡ用の補正されたキャリア波ＣＡ＊と、デューティ比ＤｕｔｙＢ用の補正されたキャリア波ＣＢ＊とを生成して出力する。

制御信号生成部３９４は、変調波生成部９２から出力されたデューティ比ＤｕｔｙＡおよびＤｕｔｙＢと、搬送波補正部３９５から出力された補正されたキャリア波ＣＡ＊およびＣＢ＊とに基づいて、ゲート信号ＧａｔｅＡＬ、ＧａｔｅＡＨ、ＧａｔｅＢＬおよびＧａｔｅＢＨを出力する。

［キャリア波の補正方法］
搬送波補正部３９５は、補正されたキャリア波ＣＡ＊については、キャリア波Ｃをそのまま出力する。

また、搬送波補正部３９５は、以下に説明する手順に従って、補正されたキャリア波ＣＢ＊を生成して出力する。

まず、搬送波補正部３９５は、デューティ比ＤｕｔｙＢと、キャリア周波数ｆｃと、シフト量Ｔｓｈとから、補正されたキャリア波ＣＢ＊の谷から山までの傾きＫｖｐと、補正されたキャリア波ＣＢ＊の山から谷までの傾きｋｐｖとをそれぞれ算出する。傾きＫｖｐおよびＫｐｖの算出方法の詳細については、後述する。

次に、搬送波補正部３９５は、キャリア波Ｃと、傾きＫｖｐおよびＫｐｖとから、以下の規則に従って、補正されたキャリア波ＣＢ＊を生成する。

［キャリア波ＣＢ＊の生成規則］
０．キャリア波Ｃが谷になるのと同期して、キャリア波ＣＢ＊は谷から傾きＫｖｐで単調増加を開始する。
１．キャリア波ＣＢ＊が山に到達すると、キャリア波ＣＢ＊は山から傾きＫｐｖで単調減少を開始する。
２．キャリア波ＣＢ＊が谷に到達すると、キャリア波ＣＢ＊は谷から傾きＫｖｐで単調減少を開始する。以降、１〜２を繰り返す。

図１７には、補正されたキャリア波ＣＢ＊の傾きＫｖｐの算出方法が示されている。図１７の縦軸はデューティ比、横軸は時間であり、キャリア波Ｃの一部と、スイッチングタイミングがシフト量Ｔｓｈだけ早くまたは遅くなる補正されたキャリア波ＣＢ＊の一部と、デューティ比ＤｕｔｙＢと、ゲート信号ＧａｔｅＢＬとが示されている。

キャリア波Ｃの谷を原点Ｏとして、補正なしのスイッチングタイミングは、ＤｕｔｙＢ×ｆｃ／２である。このスイッチングタイミングをシフト量Ｔｓｈだけ早めるために、デューティ比ＤｕｔｙＢと補正されたキャリア波ＣＢ＊との交点は、ＤｕｂｙＢ×ｆｃ／２とＴｓｈとの差になる。また、補正されたキャリア波ＣＢ＊は、キャリア波Ｃの谷と同期しているため、原点Ｏを通る。

したがって、補正されたキャリア波ＣＢ＊は、座標（０，０）と座標（ＤｕｔｙＢ×ｆｃ／２―Ｔｓｈ，ＤｕｔｙＢ）とを通るため、谷から山までの傾きＫｖｐは、下記の式によって算出することができる。

Ｋｖｐ ＝ ｜ＤｕｔｙＢ／（ＤｕｔｙＢ×ｆｃ／２−Ｔｓｈ）｜

図１８には、補正されたキャリア波ＣＢ＊の傾きＫｐｖの算出方法が示されている。図１８の縦軸はデューティ比、横軸は時間であり、キャリア波Ｃの一部と、スイッチングタイミングがシフト量Ｔｓｈだけ早くまたは遅くなる補正されたキャリア波ＣＢ＊と、デューティ比ＤｕｔｙＢと、ゲート信号ＧａｔｅＢＬとが示されている。

補正されたキャリア波ＣＢ＊は、谷から山まで傾きＫｖｐで単調増加するため、山に到達する時間は１／Ｋｖｐである。また、補正されたキャリア波ＣＢ＊は、キャリア波Ｃと谷で同期しているため、１／ｆｃで交わる。

したがって、補正されたキャリア波ＣＢ＊は、座標（１／Ｋｖｐ，１）と座標（１／ｆｃ，０）とを通るため、山から谷までの傾きＫｐｖは、下記の式によって算出することができる。

Ｋｐｖ ＝ ｜Ｋｖｐ×ｆｃ／（Ｋｖｐ−ｆｃ）｜

なお、ＫｖｐまたはＫｐｖの式の分母が負値となる場合、すなわち補正されたキャリア波ＣＢ＊を生成不能な場合には、補正されたキャリア波ＣＡ＊およびＣＢ＊を同時に生成してもよい。

例えば、補正されたキャリア波ＣＢ＊について、ＫｖｐおよびＫｐｖをシフト量＋Ｔｓｈ／２を用いて算出すると共に、補正されたキャリア波ＣＡ＊について、ＫｖｐおよびＫｐｖをシフト量−Ｔｓｈ／２を用いて算出する。

これにより、ゲート信号ＧａｔｅＡＬのスイッチングタイミングがシフト量Ｔｓｈ／２だけ早くなり、ゲート信号ＧａｔｅＢＬのスイッチングタイミングがシフト量Ｔｓｈ／２だけ遅くなる。

制御信号生成部３９４は、デューティ比ＤｕｔｙＡと、補正されたキャリア波ＣＡ＊との比較に基づいて、ゲート信号ＧａｔｅＡＬおよびＧａｔｅＡＨを生成する。また、制御信号生成部３９４は、デューティ比ＤｕｔｙＢと、補正されたキャリア波ＣＢ＊との比較に基づいて、ゲート信号ＧａｔｅＢＬおよびＧａｔｅＢＨを生成する。この際、デッドタイムＴｄを設けるために、キャリア周波数とデッドタイムＴｄとの積であるＤｕｔｙＴｄを定義する。

ＧａｔｅＡＬ：ＤｕｔｙＡ ≧キャリア波ＣＡ＊ のとき「Ｈ」信号
ＤｕｔｙＡ ＜キャリア波ＣＡ＊ のとき「Ｌ」信号

ＧａｔｅＡＨ：ＤｕｔｙＡ＋２×ＤｕｔｙＴｄ≦キャリア波ＣＡ＊ のとき「Ｈ」信号
ＤｕｔｙＡ＋２×ＤｕｔｙＴｄ＞キャリア波ＣＡ＊ のとき「Ｌ」信号

ＧａｔｅＢＬ：ＤｕｔｙＢ ≦キャリア波ＣＢ＊ のとき「Ｈ」信号
ＤｕｔｙＢ ＞キャリア波ＣＢ＊ のとき「Ｌ」信号

ＧａｔｅＢＨ：ＤｕｔｙＢ＋２×ＤｕｔｙＴｄ≧キャリア波ＣＢ＊ のとき「Ｈ」信号
ＤｕｔｙＢ＋２×ＤｕｔｙＴｄ＜キャリア波ＣＢ＊ のとき「Ｌ」信号

図１９には、補正されたキャリア波ＣＡ＊およびＣＢ＊と、ゲート信号ＧａｔｅＡＬ、ＧａｔｅＡＨ、ＧａｔｅＢＬおよびＧａｔｅＢＨとが示されている。このとき、ゲート信号ＧａｔｅＡＬ〜ＧａｔｅＢＨは、実施の形態２のゲート信号と同一の信号が出力される。したがって、本実施の形態３に係る電力変換装置では、先述した実施の形態２に係る電力変換装置と同様の効果が得られる。

以上説明したように、本実施の形態３に係る電力変換装置では、キャリア波Ｃを補正することによって、先述した実施の形態２に係る電力変換装置と同様の効果が得られる。

実施の形態４．
次に、本発明の実施の形態４に係る電力変換装置について説明する。なお、本実施の形態４と先述した実施の形態３とでは、搬送波補正部３９５によって行われるキャリア波の補正方法のみが異なっている。そのため、実施の形態３と同様の構成については、詳細な説明を省略する。

先述したように、実施の形態３では、スイッチングタイミングをシフト量Ｔｓｈだけ早くまたは遅くするため、補正されたキャリア波ＣＡ＊の山と補正されたキャリア波ＣＢ＊の山とは一致しない。

しかしながら、通常、搬送波補正部３９５における演算制御のタイミングは、キャリア波の山または谷、或いは両方のタイミングである。そのため、先述した実施の形態３において、例えば、キャリア波の山のタイミングで演算制御を行う場合には、補正されたキャリア波ＣＡ＊の山のタイミングと、補正されたキャリア波ＣＢ＊の山のタイミングとの双方において、演算制御が行われていた。

そこで、本実施の形態４では、補正されたキャリア波ＣＢ＊の生成方法を変更する。

図２０に示されるように、本実施の形態４に係る搬送波補正部は、キャリア波Ｃの谷から山まで、キャリア波Ｃに補正量ΔＤを加算すると共に、キャリア波Ｃの山から谷まで、キャリア波Ｃから補正量ΔＤを減算することによって、補正されたキャリア波ＣＢ＊を生成する。これにより、先述した実施の形態２および３と同様の効果が得られる。

なお、補正量ΔＤがデューティ比ＤｕｔｙＢよりも大きい場合、すなわちゲート信号ＧａｔｅＢＬおよびＧａｔｅＢＨが生成不能な場合には、補正されたキャリア波ＣＡ＊およびＣＢ＊を同時に生成してもよい。

例えば、キャリア波Ｃの谷において、キャリア波Ｃに補正量ΔＤ／２を加算することによって補正されたキャリア波ＣＢ＊を生成すると共に、キャリア波Ｃから補正量Ｄ／２を減算することによって、補正されたキャリア波ＣＡ＊を生成する。

これにより、ゲート信号ＧａｔｅＡＬのスイッチングタイミングがシフト量Ｔｓｈ／２だけ早くなり、ゲート信号ＧａｔｅＢＬのスイッチングタイミングがシフト量Ｔｓｈ／２だけ遅くなる。

また、図２１に示されるように、キャリア波Ｃの奇数周期目において、キャリア波Ｃに補正量ΔＤを加算することによって補正されたキャリア波ＣＡ＊を生成すると共に、キャリア波Ｃの偶数周期目において、キャリア波Ｃから補正量ΔＤを減算することによって、補正されたキャリア波ＣＢ＊を生成してもよい。この場合、実施の形態１と同一の効果が得られる。

以上説明したように、本実施の形態４に係る電力変換装置では、実施の形態１〜３に係る電力変換装置と同様の効果が得られる。加えて、先述した実施の形態３のように補正されたキャリア波ＣＡ＊の山と補正されたキャリア波ＣＢ＊の山との双方において演算制御を行う必要がないため、搬送波補正部の処理量が減少する。

なお、上記の実施の形態１〜４では、スイッチング素子５および７は、スイッチング素子であるために、力行動作だけでなく、回生動作も可能である。しかしながら、例えば、スイッチング素子５および７の代わりに、単純な整流ダイオードを用いてもよい。この場合でも、力行動作時には、実施の形態１〜４と同様の効果が得られる。

また、上記の実施の形態１〜４では、スイッチング素子４〜７は、ＳｉＣ−ＭＯＳＦＥＴによって構成されていたが、同様のワイドバンドギャップ半導体として、ＧａＮ（窒化ガリウム）系材料、ダイヤモンド系材料、Ｓｉ−ＭＯＳＥＥＴ等を使用してもよい。

ワイドバンドギャップ半導体によって構成される電力用スイッチング素子は、Ｓｉ−ＩＧＢＴのようなターンオフ時のテール電流がないため、スイッチング時に発生するスイッチング損失を大きく低減できる潜在的な可能性がある。

また、ワイドバンドギャップ半導体によって構成される電力用スイッチング素子は、電力損失が小さいため、高周波スイッチング動作に適している。したがって、ワイドバンドギャップ半導体によって構成される電力用スイッチング素子を、高周波化の要求が大きいＤＣ／ＤＣコンバータまたはインバータに適用すると、スイッチング周波数の高周波化によって、ＤＣ／ＤＣコンバータおよびインバータに接続されるリアクトル、キャパシタ等を小型化することができる。しかしながら、ワイドバンドギャップ半導体は高価である。そのため、電力変換装置を安価かつ小型化するためには、ワイドバンドギャップ半導体を小型化する必要がある。

上記の目的のためには、電力用スイッチング素子のスイッチング速度を高速にする必要があるが、スイッチング速度の高速化によってサージ電圧が増大するという問題がある。上記の実施の形態１〜４に係る電力変換装置は、大きなサージ電圧の発生を避けることができるため、従来の電力変換装置と比べて、スイッチング速度を高速にすることができる。そのため、ワイドバンドギャップ半導体を小型化することができる。その結果、電力変換装置を安価かつ小型に構成することができる。したがって、上記の実施の形態１〜４に係る電力変換装置は、ワイドバンドギャップ半導体によって構成されるスイッチング素子を用いる場合において、より有効に作用する。

また、上記の実施の形態１〜４に係る電力変換制御装置における制御信号生成器の各機能は、処理回路によって実現される。各機能を実現する処理回路は、専用のハードウェアであってもよく、メモリに格納されるプログラムを実行するプロセッサであってもよい。図２２は、本発明の実施の形態１〜４に係る制御信号生成器の各機能を専用のハードウェアである処理回路１０００で実現する場合を示した構成図である。また、図２３は、本発明の実施の形態１〜４に係る制御信号生成器の各機能をプロセッサ２００１およびメモリ２００２を備えた処理回路２０００により実現する場合を示した構成図である。

処理回路が専用のハードウェアである場合、処理回路１０００は、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、またはこれらを組み合わせたものが該当する。制御信号生成器の各部の機能それぞれを個別の処理回路１０００で実現してもよいし、各部の機能をまとめて処理回路１０００で実現してもよい。

一方、処理回路がプロセッサ２００１の場合、制御信号生成器の各部の機能は、ソフトウェア、ファームウェア、またはソフトウェアとファームウェアとの組み合わせにより実現される。ソフトウェアおよびファームウェアは、プログラムとして記述され、メモリ２００２に格納される。プロセッサ２００１は、メモリ２００２に記憶されたプログラムを読み出して実行することにより、各部の機能を実現する。すなわち、制御信号生成器は、処理回路２０００により実行されるときに、上述した各制御が結果的に実行されることになるプログラムを格納するためのメモリ２００２を備える。

これらのプログラムは、上述した各部の手順あるいは方法をコンピュータに実行させるものであるともいえる。ここで、メモリ２００２とは、例えば、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、フラッシュメモリ、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等の、不揮発性または揮発性の半導体メモリが該当する。また、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク、ＤＶＤ等も、メモリ２００２に該当する。

なお、上述した各部の機能について、一部を専用のハードウェアで実現し、一部をソフトウェアまたはファームウェアで実現するようにしてもよい。

このように、処理回路は、ハードウェア、ソフトウェア、ファームウェア、またはこれらの組み合わせによって、上述した各部の機能を実現することができる。

４ スイッチング素子、５ スイッチング素子、６ スイッチング素子、７ スイッチング素子、９１ 搬送波生成部、９２ 変調波生成部、９３ 変調波補正部、９４，３９４ 制御信号生成部、３９５ 搬送波補正部。

Claims (12)

1. 複数のスイッチング素子を含む複数相のスイッチング回路と、
   予め決定された周波数を有するキャリア波を生成して、生成された前記キャリア波並びに前記キャリア波の周波数または周期を出力する、搬送波生成部と、
   前記スイッチング回路の出力電圧が出力電圧指令値と等しくなるように、デューティ比を生成して出力する、変調波生成部と、
   前記キャリア波および前記キャリア波の周波数または周期に基づいて、予め決定された周期で平均した前記スイッチング素子のオン／オフ比率が維持されるようにしながら、前記スイッチング素子のターンオンに起因するサージ電圧の発生タイミングと、前記スイッチング素子のターンオフに起因するサージ電圧の発生タイミングとがずれるように、前記デューティ比を補正して、補正されたデューティ比を出力する、変調波補正部と、
   前記キャリア波および前記補正されたデューティ比に基づいて、前記スイッチング回路の各スイッチング素子のスイッチング動作を制御する制御信号を生成して出力する、制御信号生成部と
   を備える、電力変換装置。
2. 前記変調波補正部は、前記デューティ比に補正量を加減算することによって、前記デューティ比を補正する、請求項１に記載の電力変換装置。
3. 前記補正量は、予め決定されるシフト量と、前記キャリア波の周波数または周期とに基づいて算出される、請求項２に記載の電力変換装置。
4. 前記変調波補正部は、前記キャリア波の奇数周期目では、前記デューティ比から前記補正量を減算し、前記キャリア波の偶数周期目では、前記デューティ比に前記補正量を加算する、請求項２または３に記載の電力変換装置。
5. 前記変調波補正部は、前記キャリア波の谷では、前記デューティ比から前記補正量を減算し、前記キャリア波の山では、前記デューティ比に前記補正量を加算する、請求項２または３に記載の電力変換装置。
6. 前記スイッチング回路は、２つの前記スイッチング素子によって構成される第１のスイッチング素子対と、別の２つの前記スイッチング素子によって構成される第２のスイッチング素子対とを含み、
   前記変調波生成部は、前記第１のスイッチング素子対のための第１のデューティ比と、前記第２のスイッチング素子対のための第２のデューティ比とを生成し、
   前記変調波補正部は、前記第１のデューティ比に第１の部分補正量を加算すると共に、前記第２のデューティ比から第２の部分補正量を減算し、前記第１の部分補正量＋前記第２の部分補正量＝前記補正量の関係が成立する、請求項２または３に記載の電力変換装置。
7. 前記スイッチング素子は、ワイドバンドギャップ半導体によって構成される、請求項１〜６のいずれか一項に記載の電力変換装置。
8. 複数のスイッチング素子を含む複数相のスイッチング回路と、
   予め決定された周波数を有するキャリア波を生成して、生成された前記キャリア波並びに前記キャリア波の周波数または周期を出力する、搬送波生成部と、
   前記スイッチング回路の出力電圧が出力電圧指令値と等しくなるように、デューティ比を生成して出力する、変調波生成部と、
   前記キャリア波および前記キャリア波の周波数または周期に基づいて、予め決定された周期で平均した前記スイッチング素子のオン／オフ比率が維持されるようにしながら、前記スイッチング素子のターンオンに起因するサージ電圧の発生タイミングと、前記スイッチング素子のターンオフに起因するサージ電圧の発生タイミングとがずれるように、前記キャリア波を補正して、補正されたキャリア波を出力する、搬送波補正部と、
   前記補正されたキャリア波および前記デューティ比に基づいて、前記スイッチング回路の各スイッチング素子のスイッチング動作を制御する制御信号を生成して出力する、制御信号生成部と
   を備える、電力変換装置。
9. 前記搬送波補正部は、前記キャリア波と、前記デューティ比と、予め決定されるシフト量と、前記キャリア波の周波数または周期とに基づいて、前記補正されたキャリア波の谷から山までの傾きおよび山から谷までの傾きをそれぞれ算出する、請求項８に記載の電力変換装置。
10. 前記搬送波補正部は、前記キャリア波の谷から山まで、前記キャリア波に補正量を加算すると共に、前記キャリア波の山から谷まで、前記キャリア波から前記補正量を減算することによって、前記キャリア波を補正する、請求項８に記載の電力変換装置。
11. 前記補正量は、予め決定されるシフト量と、前記キャリア波の周波数または周期とに基づいて算出される、請求項１０に記載の電力変換装置。
12. 前記スイッチング素子は、ワイドバンドギャップ半導体によって構成される、請求項８〜１１のいずれか一項に記載の電力変換装置。

Images