JP6818892B2 - 電力変換装置、モータ駆動装置及び空気調和機 - Google Patents

Description

本発明は、交流電源から供給される交流電力を直流電力に変換する電力変換装置、この電力変換装置を備えるモータ駆動装置及び空気調和機に関する。

電源から供給される電流である電源電流には、高調波電流が含まれる。高調波電流は、基本波の周波数より高い周波数の周波数成分である。高調波電流により生じる障害を抑制するため、高調波電流を発生させる電子機器に対して、国際的に規制が設けられている。この規制を遵守するため、コンバータでは、ＡＣ（Alternating Current）又はＤＣ（Direct Current）でのチョッピングにより、電源電流に含まれる高調波電流を抑制する施策がとられる。

中でもＡＣでのチョッピング技術による損失低減技術として、整流回路をスイッチング素子で構成したフルブリッジコンバータが検討されている。特許文献１には、フルブリッジ回路を構成する第１のアームにより電源電流を制御し、フルブリッジ回路を構成する第２のアームのスイッチング素子を電源電圧極性に応じてスイッチングさせることで、低損失化を実現する技術が開示されている。

特開２０１４−０９９９４６号公報

しかしながら、特許文献１に開示される技術では、電源電流を制御する第１のアームを構成するスイッチング素子のスイッチング周波数が、電源電圧極性に応じたスイッチングを行う第２のアームを構成するスイッチング素子のスイッチング周波数よりも高くなる。一般的には、第１のアームと第２のアームとではスイッチング毎の損失が等しいスイッチング素子が使用されるため、スイッチング毎の損失は、第１のアームと第２のアームで同一となる。従って、特許文献１に開示される技術では、スイッチング回数が多い第１のアームと、スイッチング回数が少ない第２のアームとの間の、発熱の偏りが大きくなる。スイッチング素子を構成する半導体のジャンクション温度が許容値を超えた場合、正常な動作をすることができなくなる可能性があるため、特許文献１に開示される技術では、第１のアームの正常な動作を継続できるような放熱対策を施さなければ高出力化が困難という課題がある。

本発明は、上記に鑑みてなされたものであって、アーム間の発熱の偏りを低減し、高出力化を実現できる電力変換装置を得ることを目的とする。

上述した課題を解決し、目的を達成するために、本発明に係る電力変換装置は、交流電源から供給される交流電力を直流電力に変換する電力変換装置であって、それぞれが交流電源に接続される第１の配線及び第２の配線と、第１の配線上に配置される第１のリアクタと、第１のスイッチング素子と、第２のスイッチング素子と、第１の接続点を有する第３の配線とを備え、第１のスイッチング素子及び第２のスイッチング素子は第３の配線により直列に接続され、第１の接続点は第１の配線により第１のリアクタに接続される第１のアームを備える。電力変換装置は、第１のアームと並列に接続され、第３のスイッチング素子と、第４のスイッチング素子と、第２の接続点を有する第４の配線とを備え、第３のスイッチング素子及び第４のスイッチング素子は第４の配線により直列に接続され、第２の接続点は第２の配線により交流電源に接続される第２のアームを備える。電力変換装置は、第２のアームと並列に接続されるコンデンサを備える。第１のアームが備える各スイッチング素子のスイッチング周波数は、第２のアームが備える各スイッチング素子のスイッチング周波数よりも高い。第１のアームと第２のアームとの間の発熱の偏りを低減するために、第１のアームが備える各スイッチング素子の１回のスイッチング当たりの損失特性が、第２のアームが備える各スイッチング素子の１回のスイッチング当たりの損失特性よりも優れるように第１のアームおよび第２のアームを構成する。

本発明に係る電力変換装置は、アーム間の発熱の偏りを低減し、高出力化を実現できる、という効果を奏する。

実施の形態１に係る電力変換装置の構成例を示す図 金属酸化膜半導体電界効果型トランジスタ（Metal-Oxide-Semiconductor Field-Effect Transistor：ＭＯＳＦＥＴ）の概略構造を示す模式的断面図 電源電流の絶対値が電流閾値より大きく、かつ、電源電圧極性が正のとき、実施の形態１に係る電力変換装置に流れる電流の経路を示す第１の図 電源電流の絶対値が電流閾値より大きく、かつ、電源電圧極性が負のとき、実施の形態１に係る電力変換装置に流れる電流の経路を示す第１の図 電源電流の絶対値が電流閾値より大きく、かつ、電源電圧極性が正のとき、実施の形態１に係る電力変換装置に流れる電流の経路を示す第２の図 電源電流の絶対値が電流閾値より大きく、かつ、電源電圧極性が負のとき、実施の形態１に係る電力変換装置に流れる電流の経路を示す第２の図 実施の形態１に係る電力変換装置において、交流電源及びリアクタを介したコンデンサ短絡が発生する動作を説明するための第１の図 実施の形態１に係る電力変換装置において、交流電源及びリアクタを介したコンデンサ短絡が発生する動作を説明するための第２の図 電源電流の絶対値が電流閾値未満、かつ、電源電圧極性が正のとき、実施の形態１に係る電力変換装置に流れる電流の経路を示す第１の図 電源電流の絶対値が電流閾値未満、かつ、電源電圧極性が負のとき、実施の形態１に係る電力変換装置に流れる電流の経路を示す第１の図 電源電流の絶対値が電流閾値未満、かつ、電源電圧極性が正のとき、実施の形態１に係る電力変換装置に流れる電流の経路を示す第２の図 電源電流の絶対値が電流閾値未満、かつ、電源電圧極性が負のとき、実施の形態１に係る電力変換装置に流れる電流の経路を示す第２の図 実施の形態１に係る電力変換装置が備える制御部の構成例を示す図 電源電圧と、図１３に示す電源電圧位相算出部で算出される電源電圧位相推定値及び正弦波値の一例を示す図 実施の形態１に係る電力変換装置の第１のパルス生成部の構成例を示す図 図１５の基準オンデューティ、搬送波及び基準ＰＷＭ（Pulse Width Modulation）信号の一例を示す図 図１５の基準ＰＷＭ信号、反転ＰＷＭ信号、第１のＰＷＭ信号及び第２のＰＷＭ信号の一例を示す図 図１５に示す第１のパルス生成部のパルスセレクタにおける選択処理手順の一例を示すフローチャート スイッチング素子及び寄生ダイオードのそれぞれに流れる電流とスイッチング素子の損失と寄生ダイオードの損失との関係を示す模式図 実施の形態１に係る電力変換装置が備えるスイッチング素子に印加される電圧と、当該スイッチング素子に流れる電流と、当該スイッチング素子で発生する損失との関係を示す第１の模式図 実施の形態１に係る電力変換装置が備えるスイッチング素子に印加される電圧と、当該スイッチング素子に流れる電流と、当該スイッチング素子で発生する損失との関係を示す第２の模式図 実施の形態１に係る電力変換装置が備えるスイッチング素子に印加される電圧と、当該スイッチング素子に流れる電流と、当該スイッチング素子で発生する損失との関係を示す第３の模式図 図１３に示す第２のパルス生成部における処理手順の一例を示すフローチャート 図１３に示す第２のパルス生成部における電源電流に基づくスイッチング素子の制御手順の一例を示すフローチャート 実施の形態１に係る電力変換装置で生成される、電源電圧の１周期分の駆動信号の第１の例を示す図 実施の形態１に係る電力変換装置で生成される、電源電圧の１周期分の駆動信号の第２の例を示す図 実施の形態１に係る電力変換装置が簡易スイッチング制御を実施する場合の駆動信号の一例を示す図 実施の形態１に係る電力変換装置で生成されるパッシブな状態の駆動信号の一例を示す図 実施の形態１に係る電力変換装置で生成される、電源電圧の１周期分の駆動信号の第３の例を示す図 実施の形態２に係る電力変換装置の構成例を示す図 実施の形態２に係る電力変換装置の他の構成例を示す図 実施の形態１，２の制御部を実現するハードウェア構成の一例を示す図 実施の形態３に係るモータ駆動装置の構成例を示す図 実施の形態４に係る空気調和機の構成例を示す図

以下に、本発明の実施の形態に係る電力変換装置、モータ駆動装置及び空気調和機を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。

実施の形態１．
図１は実施の形態１に係る電力変換装置の構成例を示す図である。実施の形態１に係る電力変換装置１００は、交流電源１から供給される交流電力を直流電力に変換して負荷５０に印加する交流直流変換機能を有する電源装置である。図１に示すように、電力変換装置１００は、第１のリアクタであるリアクタ２と、ブリッジ回路３と、平滑コンデンサ４と、電源電圧検出部５と、電源電流検出部６と、母線電圧検出部７と、制御部１０とを備える。

ブリッジ回路３は、第１の回路である第１のアーム３１と、第２の回路である第２のアーム３２とを備える。第１のアーム３１は、直列接続されるスイッチング素子３１１及びスイッチング素子３１２を備える。スイッチング素子３１１には寄生ダイオード３１１ａが形成される。寄生ダイオード３１１ａは、スイッチング素子３１１のドレインとソースとの間に並列接続される。スイッチング素子３１２には寄生ダイオード３１２ａが形成される。寄生ダイオード３１２ａは、スイッチング素子３１２のドレインとソースとの間に並列接続される。寄生ダイオード３１１ａ，３１２ａのそれぞれは、還流ダイオードとして使用される。

第２のアーム３２は、直列接続されたスイッチング素子３２１及びスイッチング素子３２２を備える。第２のアーム３２は、第１のアーム３１に並列接続される。スイッチング素子３２１には寄生ダイオード３２１ａが形成される。寄生ダイオード３２１ａは、スイッチング素子３２１のドレインとソースとの間に並列接続される。スイッチング素子３２２には寄生ダイオード３２２ａが形成される。寄生ダイオード３２２ａは、スイッチング素子３２２のドレインとソースとの間に並列接続される。寄生ダイオード３２１ａ，３２２ａのそれぞれは、還流ダイオードとして使用される。

詳細には、電力変換装置１００は、それぞれが交流電源１に接続される第１の配線５０１及び第２の配線５０２と、第１の配線５０１に配置されるリアクタ２とを備える。また、第１のアーム３１は、第１のスイッチング素子であるスイッチング素子３１１と、第２のスイッチング素子であるスイッチング素子３１２と、第１の接続点５０６を有する第３の配線５０３とを備える。スイッチング素子３１１及びスイッチング素子３１２は、第３の配線５０３により直列に接続される。第１の接続点５０６には第１の配線５０１が接続される。第１の接続点５０６は、第１の配線５０１及びリアクタ２を介して、交流電源１に接続される。

第２のアーム３２は、第３のスイッチング素子であるスイッチング素子３２１と、第４のスイッチング素子であるスイッチング素子３２２と、第２の接続点５０８を備える第４の配線５０４とを備え、スイッチング素子３２１及びスイッチング素子３２２は、第４の配線５０４により直列に接続される。第２の接続点５０８には第２の配線５０２が接続される。第２の接続点５０８は、第２の配線５０２を介して交流電源１に接続される。コンデンサである平滑コンデンサ４は、第２のアーム３２に並列接続される。

スイッチング素子３１１，３１２，３２１，３２２は、ＭＯＳＦＥＴで構成される。スイッチング素子３１１，３１２，３２１，３２２には、窒化ガリウム（Gallium Nitride：ＧａＮ）、炭化珪素（Silicon Carbide：ＳｉＣ）、ダイヤモンド又は窒化アルミニウムといったワイドバンドギャップ（Wide Band Gap：ＷＢＧ）半導体で構成されたＭＯＳＦＥＴを用いることができる。スイッチング素子３１１，３１２，３２１，３２２にＷＢＧ半導体を用いることにより、耐電圧性が高く、許容電流密度も高くなるため、モジュールの小型化が可能となる。ＷＢＧ半導体は、耐熱性も高いため、放熱部の放熱フィンの小型化も可能になる。

制御部１０は、電源電圧検出部５、電源電流検出部６及び母線電圧検出部７からそれぞれ出力される信号に基づいて、ブリッジ回路３のスイッチング素子３１１，３１２，３２１，３２２を動作させる駆動パルスを生成する。電源電圧検出部５は、交流電源１の出力電圧である電源電圧Ｖｓを検出し、検出結果を示す電気信号を制御部１０へ出力する。電源電流検出部６は、交流電源１から出力される電流である電源電流Ｉｓを検出し、検出結果を示す電気信号を制御部１０へ出力する。母線電圧検出部７は、母線電圧Ｖｄｃを検出し、制御部１０に出力する。母線電圧Ｖｄｃは、ブリッジ回路３の出力電圧を平滑コンデンサ４で平滑した電圧である。

次に実施の形態１に係る電力変換装置１００の基本的な動作を説明する。以下では、交流電源１の正側すなわち交流電源１の正極端子に接続されるスイッチング素子３１１，３２１を、上側スイッチング素子と称する場合がある。また、交流電源１の負側すなわち交流電源１の負極端子に接続されるスイッチング素子３１２，３２２を、下側スイッチング素子と称する場合がある。

第１のアーム３１では、上側スイッチング素子と下側スイッチング素子は相補的に動作する。すなわち、上側スイッチング素子及び下側スイッチング素子のうち、一方がオンの場合には他方はオフである。第１のアーム３１を構成するスイッチング素子３１１，３１２は、後述するように、制御部１０により生成されるＰＷＭ信号により駆動される。ＰＷＭ信号に従ったスイッチング素子３１１，３１２のオン又はオフの動作を、以下ではスイッチング動作とも呼ぶ。

第２のアーム３２を構成するスイッチング素子３２１，３２２は、制御部１０により生成される駆動信号によりオン又はオフとなる。基本的には、交流電源１から出力される電圧の極性である電源電圧極性に応じてオン又はオフの状態となる。具体的には、電源電圧極性が正の場合、スイッチング素子３２２はオンであり、かつ、スイッチング素子３２１はオフであり、電源電圧極性が負の場合、スイッチング素子３２１はオンであり、かつ、スイッチング素子３２２はオフである。ただし、後述するように、実施の形態１では、交流電源１及びリアクタ２を介した平滑コンデンサ４の短絡を防ぐため、交流電源１から出力される電源電流Ｉｓの絶対値が閾値以下の場合には、スイッチング素子３２２及びスイッチング素子３２１がともにオフとなる。なお、交流電源１及びリアクタ２を介した平滑コンデンサ４の短絡を防ぐため、交流電源１から出力される電源電流Ｉｓの絶対値が閾値以下の場合には、スイッチング素子３１２及びスイッチング素子３１１をともにオフとしてもよい。以下では、電源電流Ｉｓの絶対値と比較される上記閾値を電流閾値と称する。また以下では、平滑コンデンサ４の短絡をコンデンサ短絡と称する。コンデンサ短絡は、平滑コンデンサ４に蓄えられたエネルギーが放出され、交流電源１に電流が回生される状態である。

次に、実施の形態１におけるスイッチング素子の状態と実施の形態１に係る電力変換装置１００に流れる電流の経路との関係を説明する。なお、本説明の前に、ＭＯＳＦＥＴの構造について、図２を参照して説明する。

図２はＭＯＳＦＥＴの概略構造を示す模式的断面図である。図２には、ｎ型ＭＯＳＦＥＴが例示される。ｎ型ＭＯＳＦＥＴの場合、図２に示すように、ｐ型の半導体基板６００が用いられる。半導体基板６００には、ソース電極Ｓ、ドレイン電極Ｄ及びゲート電極Ｇが形成される。ソース電極Ｓ及びドレイン電極Ｄと接する部位には、高濃度の不純物がイオン注入されてｎ型の領域６０１が形成される。また、半導体基板６００において、ｎ型の領域６０１が形成されない部位とゲート電極Ｇとの間には、酸化絶縁膜６０２が形成される。すなわち、ゲート電極Ｇと、半導体基板６００におけるｐ型の領域６０３との間には、酸化絶縁膜６０２が介在している。

ゲート電極Ｇに正電圧が印加されると、半導体基板６００におけるｐ型の領域６０３と酸化絶縁膜６０２との間の境界面に電子が引き寄せられ、当該境界面が負に帯電する。電子が集まった所は、電子の密度がホール密度よりも高くなりｎ型化する。このｎ型化した部分は電流の通り道となりチャネル６０４と呼ばれる。チャネル６０４は、図２の例では、ｎ型チャネルである。ＭＯＳＦＥＴがオンに制御されることにより、通流する電流は、p型の領域６０３に形成される寄生ダイオードよりも、チャネル６０４に多く流れる。

図３は電源電流の絶対値が電流閾値より大きく、かつ、電源電圧極性が正のとき、実施の形態１に係る電力変換装置に流れる電流の経路を示す第１の図である。図３では、電源電圧極性が正であり、スイッチング素子３１１及びスイッチング素子３２２がオンであり、スイッチング素子３１２及びスイッチング素子３２１がオフである。この状態では、交流電源１、リアクタ２、スイッチング素子３１１、平滑コンデンサ４、スイッチング素子３２２、交流電源１の順序で電流が流れる。このように、実施の形態１では、寄生ダイオード３１１ａ及び寄生ダイオード３２２ａに電流が流れるのではなく、スイッチング素子３１１及びスイッチング素子３２２のそれぞれのチャネルに電流が流れることで、同期整流動作が行われる。

図４は電源電流の絶対値が電流閾値より大きく、かつ、電源電圧極性が負のとき、実施の形態１に係る電力変換装置に流れる電流の経路を示す第１の図である。図４では、電源電圧極性が負であり、スイッチング素子３１２及びスイッチング素子３２１がオンであり、スイッチング素子３１１及びスイッチング素子３２２がオフである。この状態では、交流電源１、スイッチング素子３２１、平滑コンデンサ４、スイッチング素子３１２、リアクタ２、交流電源１の順序で電流が流れる。このように、実施の形態１では、寄生ダイオード３２１ａ及び寄生ダイオード３１２ａに電流が流れるのではなく、スイッチング素子３２１及びスイッチング素子３１２のそれぞれのチャネルに電流が流れることで、同期整流動作が行われる。

図５は電源電流の絶対値が電流閾値より大きく、かつ、電源電圧極性が正のとき、実施の形態１に係る電力変換装置に流れる電流の経路を示す第２の図である。図５では、電源電圧極性が正であり、スイッチング素子３１２及びスイッチング素子３２２がオンであり、スイッチング素子３１１及びスイッチング素子３２１がオフである。この状態では、交流電源１、リアクタ２、スイッチング素子３１２、スイッチング素子３２２、交流電源１の順序で電流が流れ、平滑コンデンサ４を経由しない電源短絡経路が形成される。このように、実施の形態１では、寄生ダイオード３１２ａ及び寄生ダイオード３２２ａに電流が流れるのではなく、スイッチング素子３１２及びスイッチング素子３２２のそれぞれのチャネルに電流が流れることで、電源短絡経路が形成される。

図６は電源電流の絶対値が電流閾値より大きく、かつ、電源電圧極性が負のとき、実施の形態１に係る電力変換装置に流れる電流の経路を示す第２の図である。図６では、電源電圧極性が負であり、スイッチング素子３１１及びスイッチング素子３２１がオンであり、スイッチング素子３１２及びスイッチング素子３２２がオフである。この状態では、交流電源１、スイッチング素子３２１、スイッチング素子３１１、リアクタ２、交流電源１の順序で電流が流れ、平滑コンデンサ４を経由しない電源短絡経路が形成される。このように、実施の形態１では、寄生ダイオード３１１ａ及び寄生ダイオード３２１ａに電流が流れるのではなく、スイッチング素子３１１及びスイッチング素子３２１のそれぞれのチャネルに電流が流れることで、電源短絡経路が形成される。

制御部１０は、以上に述べた電流経路の切替えを制御することで、電源電流Ｉｓ及び母線電圧Ｖｄｃの値を制御できる。

しかしながら、電源電流Ｉｓが流れていないときに、スイッチング素子３１１及びスイッチング素子３２２がオンとなった場合、交流電源１及びリアクタ２を介したコンデンサ短絡が発生する。これにより、本来とは逆方向に電流が流れて、力率悪化、高調波成分の増大、過電流による素子破損、又は損失の増大といった問題が発生する可能性がある。

図７は実施の形態１に係る電力変換装置において、交流電源及びリアクタを介したコンデンサ短絡が発生する動作を説明するための第１の図である。図７では、電源電圧極性が正であり、電源電流Ｉｓが流れていない状態が示される。電源電圧極性が正であるため、本来は、図３に示したように、交流電源１、リアクタ２、スイッチング素子３１１、平滑コンデンサ４、スイッチング素子３２２、交流電源１の順序で電流が流れるべきである。しかしながら、電源電流Ｉｓが流れていない状態で、スイッチング素子３１１及びスイッチング素子３２２がオンとなると、図７に示すように、本来とは逆の方向に電流が流れ、コンデンサ短絡が生じることになる。すなわち、平滑コンデンサ４に蓄積されたエネルギーが交流電源１へ出力される。

図８は実施の形態１に係る電力変換装置において、交流電源及びリアクタを介したコンデンサ短絡が発生する動作を説明するための第２の図である。図８では、電源電圧極性が負であり、電源電流Ｉｓが流れていない状態が示される。電源電圧極性が負であるため、本来は、図４に示したように、交流電源１、スイッチング素子３２１、平滑コンデンサ４、スイッチング素子３１２、リアクタ２、交流電源１の順序で電流が流れるべきである。しかしながら、電源電流Ｉｓが流れていない場合に、スイッチング素子３１２及びスイッチング素子３２１がオンとなると、図８に示すように、本来とは逆の方向に電流が流れ、コンデンサ短絡が生じることになる。

実施の形態１に係る電力変換装置１００は、コンデンサ短絡を防ぐために、電源電流Ｉｓの絶対値が電流閾値以上の場合には、スイッチング素子３２１，３２２をオン状態にすることを許可し、電源電流Ｉｓの絶対値が閾値未満の場合には、スイッチング素子３２１，３２２をオフ状態とする。これにより、交流電源１及びリアクタ２を介したコンデンサ短絡を防ぐことが可能であり、信頼性の高い電力変換装置を得ることができる。

図９は電源電流の絶対値が電流閾値未満、かつ、電源電圧極性が正のとき、実施の形態１に係る電力変換装置に流れる電流の経路を示す第１の図である。図９では、電源電圧極性が正であり、スイッチング素子３１１がオンであり、スイッチング素子３１２、スイッチング素子３２１及びスイッチング素子３２２がオフである。この場合、スイッチング素子３２２の寄生ダイオード３２２ａが還流ダイオードとして機能し、図９に示すように、交流電源１、リアクタ２、スイッチング素子３１１、平滑コンデンサ４、寄生ダイオード３２２ａ、交流電源１の順序で電流が流れる。なお、電源電流Ｉｓの絶対値は、誤動作を起こさない程度の値であればよく、低い程同期整流期間が長くなり、より効果的に導通損失を低減することができる。また、電源電流Ｉｓの絶対値が、同期整流動作を要しない程度の小さな値の場合には、スイッチング素子３１１をオフ状態にしてもよい。スイッチング素子３１１をオフ状態にすることで、スイッチング素子３１１のゲート駆動電力が発生しないため、同期整流動作を行う場合に比べて、制御部１０の駆動信号の生成に伴う電力消費量を低減できる。

図１０は電源電流の絶対値が電流閾値未満、かつ、電源電圧極性が負のとき、実施の形態１に係る電力変換装置に流れる電流の経路を示す第１の図である。図１０では、電源電圧極性が負であり、スイッチング素子３１２がオンであり、スイッチング素子３１１、スイッチング素子３２１及びスイッチング素子３２２がオフである。この場合、スイッチング素子３２１の寄生ダイオード３２１ａが還流ダイオードとして機能し、図１０に示すように、交流電源１、寄生ダイオード３２１ａ、平滑コンデンサ４、スイッチング素子３１２、リアクタ２、交流電源１の順序で電流が流れる。なお、電源電流Ｉｓの絶対値は、誤動作を起こさない程度の値であればよく、低い程同期整流期間が長くなり、より効果的に導通損失を低減することができる。また、電源電流Ｉｓの絶対値が、同期整流動作を要しない程度の小さな値の場合には、スイッチング素子３１２をオフ状態にしてもよい。スイッチング素子３１２をオフ状態にすることで、スイッチング素子３１２のゲート駆動電力が発生しないため、同期整流動作を行う場合に比べて、制御部１０の駆動信号の生成に伴う電力消費量を低減できる。

図１１は電源電流の絶対値が電流閾値未満、かつ、電源電圧極性が正のとき、実施の形態１に係る電力変換装置に流れる電流の経路を示す第２の図である。図１１では、電源電圧極性が正であり、スイッチング素子３１２がオンであり、スイッチング素子３１１、スイッチング素子３２１及びスイッチング素子３２２がオフである。この場合、スイッチング素子３２２の寄生ダイオード３２２ａが還流ダイオードとして機能し、図１１に示すように、交流電源１、リアクタ２、スイッチング素子３１２、寄生ダイオード３２２ａ、交流電源１の順序で電流が流れる。なお、この場合、短絡電流が流れるため、電源電流Ｉｓの絶対値が電流閾値未満のときでも、スイッチング素子３１２をオンにすると同時に、スイッチング素子３２２をオンにしてもよい。その場合、スイッチング素子３２２のオン抵抗による降下電圧は、寄生ダイオード３２２ａの順方向電圧よりも小さいため、スイッチング素子３２２の導通損失が低減される。

図１２は電源電流の絶対値が電流閾値未満、かつ、電源電圧極性が負のとき、実施の形態１に係る電力変換装置に流れる電流の経路を示す第２の図である。図１２では、電源電圧極性が負であり、スイッチング素子３１１がオンであり、スイッチング素子３１２、スイッチング素子３２１及びスイッチング素子３２２がオフである。この場合、スイッチング素子３２１の寄生ダイオード３２１ａが還流ダイオードとして機能し、図１２に示すように、交流電源１、寄生ダイオード３２１ａ、スイッチング素子３１１、リアクタ２、交流電源１の順序で電流が流れる。なお、この場合は短絡電流が流れるため、電源電流Ｉｓの絶対値が電流閾値未満の場合でも、スイッチング素子３１１をオンにすると同時に、スイッチング素子３２１をオンにしてもよい。その場合、スイッチング素子３２１のオン抵抗による降下電圧は、寄生ダイオード３２１ａの順方向電圧よりも小さいため、スイッチング素子３２１の導通損失が低減される。

次に、実施の形態１に係る電力変換装置１００が備える制御部１０の構成を説明する。図１３は実施の形態１に係る電力変換装置が備える制御部の構成例を示す図である。図１３に示すように、制御部１０は、電源電流指令値制御部２１、オンデューティ制御部２２、電源電圧位相算出部２３、第１のパルス生成部２４、第２のパルス生成部２５、電流指令値算出部２６及び瞬時値指令値算出部２７を備える。

電源電流指令値制御部２１は、母線電圧検出部７で検出された母線電圧Ｖｄｃと、母線電圧指令値Ｖｄｃ＊とから、電流実効値指令値Ｉｓ＿ｒｍｓ＊を算出する。母線電圧指令値Ｖｄｃ＊は、予め設定されていてもよいし、電力変換装置１００の外部から入力されてもよい。電源電流指令値制御部２１は、母線電圧Ｖｄｃと母線電圧指令値Ｖｄｃ＊との差分に基づいた比例積分（Proportional Integral）制御により、電流実効値指令値Ｉｓ＿ｒｍｓ＊を算出する。

電流指令値算出部２６は、電流実効値指令値Ｉｓ＿ｒｍｓ＊を正弦波状の指令値に変換して出力する。瞬時値指令値算出部２７は、電流指令値算出部２６で算出された電流実効値指令値Ｉｓ＿ｒｍｓ＊と、電源電圧位相算出部２３で算出された正弦波値ｓｉｎθ＾ｓとを用いて、電源電流瞬時値指令値Ｉｓ＊を算出する。

オンデューティ制御部２２は、瞬時値指令値算出部２７で算出された電源電流瞬時値指令値Ｉｓ＊と、電源電流検出部６で検出された電源電流Ｉｓとの偏差を比例積分制御し、スイッチング素子３１１，３１２の基準オンデューティｄｕｔｙを算出する。

電源電圧位相算出部２３は、電源電圧検出部５で検出された電源電圧Ｖｓを用いて、電源電圧位相推定値θ＾ｓと、正弦波値ｓｉｎθ＾ｓとを算出する。図１４は電源電圧と、図１３に示す電源電圧位相算出部で算出される電源電圧位相推定値及び正弦波値の一例を示す図である。図１４には、上から順に、電源電圧Ｖｓ、電源電圧位相推定値θ＾ｓ及び正弦波値ｓｉｎθ＾ｓが示される。

電源電圧位相算出部２３は、電源電圧位相推定値θ＾ｓを線形に増加させ、電源電圧Ｖｓが負極性から正極性に切り換わるタイミングを検出し、このタイミングで電源電圧位相推定値θ＾ｓを０にリセットする。これにより、制御遅延及び検出遅延が無い理想的な条件では、電源電圧Ｖｓが負極性から正極性へ切り替わるタイミングで、電源電圧位相推定値θ＾ｓが３６０°すなわち０°となる。電源電圧位相算出部２３は、算出された電源電圧位相推定値θ＾ｓに基づいて、正弦波値ｓｉｎθ＾ｓを算出する。なお、マイクロコンピュータの割込み機能を用いて、電源電圧位相推定値θ＾ｓのリセットを実現する場合、電源電圧位相算出部２３は、ゼロクロス検出回路から出力される信号を、割込み信号として用いて電源電圧位相推定値θ＾ｓをリセットする。ゼロクロス検出回路は、電源電圧Ｖｓが負極性から正極性へ切り替わるタイミングを検出する回路である。なお、電源電圧位相推定値θ＾ｓの算出方法は、上述した例に限定されず、どのような方法を用いてもよい。

図１５は実施の形態１に係る電力変換装置の第１のパルス生成部の構成例を示す図である。第１のパルス生成部２４は、キャリア生成部２４１、基準ＰＷＭ生成部２４２、デッドタイム生成部２４３及びパルスセレクタ２４４を備える。

キャリア生成部２４１は、キャリア信号である搬送波ｃａｒｒｙを生成する。搬送波ｃａｒｒｙは、基準ＰＷＭ信号Ｓｃｏｍの生成に用いられる。搬送波ｃａｒｒｙには、その山の値が“１”であり、その谷の値が“０”となる三角波を例示できる。基準ＰＷＭ信号Ｓｃｏｍは、スイッチング素子３１１，３１２，３２１，３２２の駆動に用いられる、ＰＷＭ信号の基準となる信号である。上述した通り、実施の形態１では、相補的なＰＷＭ制御を前提としており、第１のアーム３１の一方のスイッチング素子の駆動に基準ＰＷＭ信号が用いられ、第１のアーム３１の他方のスイッチング素子には、当該基準ＰＷＭ信号に対して相補的なＰＷＭ信号が用いられる。

基準ＰＷＭ生成部２４２は、図１３に示すオンデューティ制御部２２で算出された基準オンデューティｄｕｔｙと、搬送波ｃａｒｒｙとの大小関係を比較することで、基準ＰＷＭ信号Ｓｃｏｍを生成する。図１６は図１５の基準オンデューティ、搬送波及び基準ＰＷＭ信号の一例を示す図である。図１６に示すように、基準ＰＷＭ生成部２４２は、基準オンデューティｄｕｔｙ＞搬送波ｃａｒｒｙの場合には、基準ＰＷＭ信号Ｓｃｏｍを、オンを示す値とし、基準オンデューティｄｕｔｙ≦搬送波ｃａｒｒｙの場合には、基準ＰＷＭ信号Ｓｃｏｍを、オフを示す値とすることで、基準ＰＷＭ信号Ｓｃｏｍを生成する。図１６には、ハイアクティブの基準ＰＷＭ信号Ｓｃｏｍが例示される。ハイアクティブの基準ＰＷＭ信号Ｓｃｏｍは、ハイレベルがオンを示し、ローレベルがオフを示す信号である。なお、基準ＰＷＭ生成部２４２で生成される信号は、ハイアクティブの基準ＰＷＭ信号Ｓｃｏｍに限定されず、ローアクティブの基準ＰＷＭ信号Ｓｃｏｍでもよい。ローアクティブの基準ＰＷＭ信号Ｓｃｏｍは、ハイレベルがオフを示し、ローレベルがオンを示す信号である。

図１５の説明に戻り、デッドタイム生成部２４３は、基準ＰＷＭ信号Ｓｃｏｍに基づいて、２つの相補的な信号である第１のＰＷＭ信号Ｓｉｇ１及び第２のＰＷＭ信号Ｓｉｇ２を生成して出力する。具体的には、デッドタイム生成部２４３は、基準ＰＷＭ信号Ｓｃｏｍを反転させた信号である反転ＰＷＭ信号Ｓｃｏｍ’を生成する。その後、デッドタイム生成部２４３は、基準ＰＷＭ信号Ｓｃｏｍ及び反転ＰＷＭ信号Ｓｃｏｍ’にデッドタイムを設けることにより、第１のＰＷＭ信号Ｓｉｇ１及び第２のＰＷＭ信号Ｓｉｇ２を生成する。

すなわち、デッドタイム生成部２４３は、デッドタイムの期間、第１のＰＷＭ信号Ｓｉｇ１及び第２のＰＷＭ信号Ｓｉｇ２の両方がオフを示す値となるように、第１のＰＷＭ信号Ｓｉｇ１及び第２のＰＷＭ信号Ｓｉｇ２を生成する。一例として、デッドタイム生成部２４３は、第１のＰＷＭ信号Ｓｉｇ１を基準ＰＷＭ信号Ｓｃｏｍと同一とする。また、デッドタイム生成部２４３は、反転ＰＷＭ信号Ｓｃｏｍ’を、デッドタイムの間、信号値をオンを示す値からオフを示す値に変更することにより、第２のＰＷＭ信号Ｓｉｇ２を生成する。

反転ＰＷＭ信号Ｓｃｏｍ’が基準ＰＷＭ信号Ｓｃｏｍを反転することで生成され、基準ＰＷＭ信号Ｓｃｏｍ及び反転ＰＷＭ信号Ｓｃｏｍ’により、同一アームを構成する２つのスイッチング素子がそれぞれ駆動される場合、理想的には、同一アームを構成する２つのスイッチング素子が同時にオンとなる期間は無い。しかしながら、一般的に、オン状態からオフ状態への遷移には遅延が生じ、また、オフ状態からオン状態への遷移には遅延が生じる。従って、この遅延により、同一アームを構成する２つのスイッチング素子が同時にオンとなる期間が生じ、同一アームを構成する２つのスイッチング素子が短絡する可能性がある。デッドタイムは、このように、状態遷移の遅延が生じても、同一アームを構成する２つのスイッチング素子が同時にオンとならないように、設けられる期間である。デッドタイムの間は、同一アームを構成する２つのスイッチング素子を駆動する２つのＰＷＭ信号は、ともにオフを示す値に設定される。

図１７は図１５の基準ＰＷＭ信号、反転ＰＷＭ信号、第１のＰＷＭ信号及び第２のＰＷＭ信号の一例を示す図である。図１７には、上から順に、基準ＰＷＭ信号Ｓｃｏｍ、反転ＰＷＭ信号Ｓｃｏｍ’、第１のＰＷＭ信号Ｓｉｇ１及び第２のＰＷＭ信号Ｓｉｇ２が示される。図１７では、反転ＰＷＭ信号Ｓｃｏｍ’がオンを示す値のとき、デッドタイムｔｄの間、第２のＰＷＭ信号Ｓｉｇ２は、オフを示す値となっている。なお、上述したデッドタイムｔｄの生成方法は一例であり、デッドタイムｔｄの生成方法は、上述した例に限定されず、どのような方法が用いられてもよい。

図１５の説明に戻り、パルスセレクタ２４４は、デッドタイム生成部２４３から出力される第１のＰＷＭ信号Ｓｉｇ１及び第２のＰＷＭ信号Ｓｉｇ２を、スイッチング素子３１１及びスイッチング素子３１２のどちらに伝送するかを選択する。図１８は図１５に示す第１のパルス生成部のパルスセレクタにおける選択処理手順の一例を示すフローチャートである。パルスセレクタ２４４は、まず、電源電圧Ｖｓの極性が正であるか、すなわちＶｓ＞０であるか否かを判断する（ステップＳ１）。電源電圧Ｖｓの極性が正である場合（ステップＳ１：Ｙｅｓ）、パルスセレクタ２４４は、第１のＰＷＭ信号Ｓｉｇ１をｐｕｌｓｅ＿３１２Ａとしてスイッチング素子３１２へ伝達し、第２のＰＷＭ信号Ｓｉｇ２をｐｕｌｓｅ＿３１１Ａとしてスイッチング素子３１１へ伝達する（ステップＳ２）。これは、電源電圧Ｖｓが正極性のとき、スイッチング素子３１１及びスイッチング素子３１２のそれぞれのオフ又はオンにより、図５に示す電流の経路と図３に示す電流の経路とが切り換えられる、すなわちスイッチング素子３１１及びスイッチング素子３１２のスイッチング動作により、母線電圧Ｖｄｃ及び電源電流Ｉｓの制御がなされるためである。

電源電圧Ｖｓの極性が負である場合（ステップＳ１：Ｎｏ）、パルスセレクタ２４４は、第１のＰＷＭ信号Ｓｉｇ１をｐｕｌｓｅ＿３１１Ａとしてスイッチング素子３１１へ伝達し、第２のＰＷＭ信号Ｓｉｇ２をｐｕｌｓｅ＿３１２Ａとしてスイッチング素子３１２へ伝達する（ステップＳ３）。これは、電源電圧Ｖｓが負極性のとき、スイッチング素子３１１及びスイッチング素子３１２のそれぞれのオフ又はオンにより、図６に示す電流の経路と図４に示す電流の経路とが切り換えられる、すなわちスイッチング素子３１１及びスイッチング素子３１２のスイッチング動作により、母線電圧Ｖｄｃ及び電源電流Ｉｓの制御がなされるためである。パルスセレクタ２４４は、以上の動作を、電源電圧Ｖｓの極性が変化するたびに繰り返す。

以上のように、第１のパルス生成部２４は、スイッチング素子３１１の駆動信号であるｐｕｌｓｅ＿３１１Ａと、スイッチング素子３１２の駆動信号であるｐｕｌｓｅ＿３１２Ａとを生成する。

上記の通り、スイッチング素子３１１及びスイッチング素子３１２は相補的に制御されるため、基準ＰＷＭ信号Ｓｃｏｍから反転ＰＷＭ信号Ｓｃｏｍ’を生成する処理は、簡易な信号反転処理を用いて実現できる。また、電源電圧極性によらず、１キャリアにおける駆動パルスの出力関係をおおよそ同一とすること、及び上下アームの短絡防止を容易に実現することができる。簡易な処理で、安定した制御を実現できる。

また、実施の形態１に係る電力変換装置１００では、第１のアーム３１のスイッチング素子３１１，３１２による同期整流制御を実現できる。そのため、実施の形態１に係る電力変換装置１００では、図１９に示すように、スイッチング素子の損失が寄生ダイオードの損失よりも小さい領域、すなわちスイッチング素子及び寄生ダイオードのそれぞれに流れる電流が小さい領域において、損失を低減することができ、高効率なシステムを得ることができる。

図１９はスイッチング素子及び寄生ダイオードのそれぞれに流れる電流とスイッチング素子の損失と寄生ダイオードの損失との関係を示す模式図である。図１９の横軸は、オン状態のスイッチング素子に流れる電流と、寄生ダイオードに流れる電流とを示す。図１９の縦軸は、オン状態のスイッチング素子に電流が流れる際に発生する損失と、寄生ダイオードに電流が流れる際に発生する損失とを示す。実線は、寄生ダイオードの損失特性を表す。寄生ダイオードの損失特性は、寄生ダイオードに流れる電流と、当該電流が流れることにより寄生ダイオードのオン抵抗に起因して生じる損失との関係を示す。点線は、オン状態のスイッチング素子の損失特性を表す。損失特性は、スイッチング素子のキャリアに流れる電流と、当該電流が流れることによりスイッチング素子のオン抵抗に起因して生じる損失との関係を示す。符号Ａで示す領域は、スイッチング素子及び寄生ダイオードのそれぞれに流れる電流が小さい領域を示す。符号Ｂで示す領域は、スイッチング素子及び寄生ダイオードのそれぞれに流れる電流が大きい領域を示す。領域Ａと領域Ｂとの境界は、スイッチング素子に生じる損失の値と寄生ダイオードに生じる損失の値が等しくなる電流値に等しい。

図１９に示すように、スイッチング素子の損失が寄生ダイオードの損失よりも高い領域Ｂにおいては相補動作を停止させることで、同期整流制御による損失増加を抑制することができる。すなわち、電源電流Ｉｓに応じて同期整流制御の実施の有無を切り換えるように制御することで、全負荷領域において高効率なシステムを得ることができる。

ここで、スイッチング素子で発生する損失について、図２０を用いて説明する。図２０は実施の形態１に係る電力変換装置が備えるスイッチング素子に印加される電圧と、当該スイッチング素子に流れる電流と、当該スイッチング素子で発生する損失との関係を示す第１の模式図である。図２０には、上から順に、スイッチング素子に印加される電圧と、スイッチング素子に流れる電流と、電力とが示される。スイッチング素子に印加される電圧は、ドレイン−ソース間電圧である。スイッチング素子に流れる電流は、ドレイン−ソース間電流である。電力は、スイッチング素子で発生する損失に相当する。

スイッチング素子の損失には、ターンオン期間に発生するターンオン損失と、ターンオフ期間に発生するターンオフ損失と、導通期間に発生する導通損失と、ターンオンに起因する不図示のリカバリ損失とが含まれる。これらの損失は、ドレイン−ソース間電圧と、ドレイン−ソース間電流との積で導出される。ターンオン損失及びターンオフ損失は、スイッチング特性に依存して発生する損失である。ターンオン損失及びターンオフ損失は、ターンオン期間及びターンオフ期間が短くなる程小さくなる。

また、導通損失は、スイッチング素子に電流が流れる際に発生する損失であり、導通時の電流に対するドレイン−ソース間電圧特性、すなわち導通時の電流の二乗とオン抵抗との積に等しい。従って、導通損失は、スイッチング素子のオン抵抗が小さくなる程小さくなる。また、リカバリ損失は、スイッチング素子の逆回復、すなわちリカバリ電流に依存して発生する。

図２１は実施の形態１に係る電力変換装置が備えるスイッチング素子に印加される電圧と、当該スイッチング素子に流れる電流と、当該スイッチング素子で発生する損失との関係を示す第２の模式図である。図２１では、図２０と比べて、スイッチング速度を遅くしたときのターンオン損失、導通損失及びターンオフ損失が示される。

図２２は実施の形態１に係る電力変換装置が備えるスイッチング素子に印加される電圧と、当該スイッチング素子に流れる電流と、当該スイッチング素子で発生する損失との関係を示す第３の模式図である。図２２には、図２０と比べて、スイッチング速度を速くしたときのターンオン損失、導通損失及びターンオフ損失が示される。実施の形態１に係る電力変換装置１００では、スイッチング毎に発生するスイッチング素子３１１，３１２の損失特性は、スイッチング毎に発生するスイッチング素子３２１，３２２の損失特性よりも優れる。例えば、スイッチング素子３１１，３１２は、図２２に示すように、ターンオン期間及びターンオフ期間が短いスイッチング特性の半導体で構成される。また、スイッチング素子３２１，３２２は、図２１に示すように、ターンオン期間及びターンオフ期間が長いスイッチング特性の半導体で構成される。

ここで、電源電流指令値制御部２１及びオンデューティ制御部２２の演算に用いる制御パラメータには、駆動条件に合わせた最適値が存在する。駆動条件は、電源電圧Ｖｓ、電源電流Ｉｓ及び母線電圧Ｖｄｃのうち少なくとも１つの値により表される。例えば、オンデューティ制御部２２における比例制御ゲインは、母線電圧Ｖｄｃに反比例して変化するのが望ましい。しかしながら、駆動条件の変化に対して、制御パラメータの値を一定とした場合、制御パラメータは、制御に適した値から大きく逸脱し、その結果、電源電流Ｉｓの高調波が増加し、母線電圧Ｖｄｃの脈動が増加し、電源力率が低下する恐れがある。従って、検出情報に基づいて制御パラメータを調整する構成とすることにより、制御パラメータは制御に適した値となり、制御性が向上する。検出情報は、例えば電源電圧Ｖｓ、電源電流Ｉｓ及び母線電圧Ｖｄｃのうち少なくとも１つであり、又はこれらを推定できる情報である。推定できる情報は、交流電源１から供給される電力を検出する検出器で検出される電力情報を例示できる。従って、電源電流指令値制御部２１及びオンデューティ制御部２２は、所望の回路の動作を実現するための計算式又はテーブルを保持し、当該計算式又はテーブルを利用して、検出情報に基づき制御パラメータを調整するようにしてもよい。

また、上述した例では、電源電流指令値制御部２１及びオンデューティ制御部２２での演算手法として比例積分制御を挙げたが、これらの演算手法により本発明が限定されるものではなく、その他の演算手法を用いてもよく、微分項を追加して比例積分微分制御としてもよい。また、電源電流指令値制御部２１及びオンデューティ制御部２２での演算手法は同一の手法でなくてもよい。

図１３の説明に戻り、第２のパルス生成部２５は、電源電圧検出部５で検出される電源電圧Ｖｓと、電源電流検出部６で検出される電源電流Ｉｓとに基づいて、スイッチング素子３２１の駆動信号であるｐｕｌｓｅ＿３２１Ａと、スイッチング素子３２２の駆動信号であるｐｕｌｓｅ＿３２２Ａとを生成して出力する。

図２３は図１３に示す第２のパルス生成部における処理手順の一例を示すフローチャートである。第２のパルス生成部２５の基本的な動作は、電源電圧Ｖｓの極性に応じて、スイッチング素子３２１及びスイッチング素子３２２のオン又はオフの状態を制御することである。図２３に示すように、第２のパルス生成部２５は、電源電圧Ｖｓの極性が正であるか、すなわちＶｓ＞０であるか否かを判断する（ステップＳ１１）。電源電圧Ｖｓの極性が正である場合（ステップＳ１１：Ｙｅｓ）、第２のパルス生成部２５は、スイッチング素子３２１をオフとし、スイッチング素子３２２をオンとするため、ｐｕｌｓｅ＿３２１Ａ及びｐｕｌｓｅ＿３２２Ａを生成して出力する（ステップＳ１２）。

電源電圧Ｖｓの極性が負である場合（ステップＳ１１：Ｎｏ）、第２のパルス生成部２５は、スイッチング素子３２１をオンとし、スイッチング素子３２２をオフとするため、ｐｕｌｓｅ＿３２１Ａ及びｐｕｌｓｅ＿３２２Ａを生成して出力する（ステップＳ１３）。これにより、同期整流制御が可能であり、前述のように高効率なシステムを実現できる。

しかしながら、上述したように、電源電流Ｉｓが流れていないときに、スイッチング素子３１１及びスイッチング素子３２２がオンした場合、交流電源１及びリアクタ２を介したコンデンサ短絡が発生する。このため、実施の形態１に係る電力変換装置１００では、スイッチング素子３１１及びスイッチング素子３２２の制御に加えて、電源電流Ｉｓに基づいてスイッチング素子３２１及びスイッチング素子３２２のオン又はオフの状態を制御する。

図２４は図１３に示す第２のパルス生成部における電源電流に基づくスイッチング素子の制御手順の一例を示すフローチャートである。図２４に示すように、電源電流Ｉｓの絶対値が電流閾値βより大きいか否かを判断する（ステップＳ２１）。電源電流Ｉｓの絶対値が電流閾値βより大きい場合（ステップＳ２１：Ｙｅｓ）、第２のパルス生成部２５は、スイッチング素子３２１及びスイッチング素子３２２のオンを許可する（ステップＳ２２）。スイッチング素子３２１及びスイッチング素子３２２のオンが許可となっている場合には、図２３に示した電源電圧Ｖｓの極性により、オン及びオフの状態が制御される。

電源電流Ｉｓの絶対値が電流閾値β以下の場合（ステップＳ２１：Ｎｏ）、第２のパルス生成部２５は、スイッチング素子３２１及びスイッチング素子３２２のオンを許可しない（ステップＳ２３）。スイッチング素子３２１及びスイッチング素子３２２のオンが許可となっていない場合には、図２３に示した電源電圧Ｖｓの極性にかかわらず、スイッチング素子３２１及びスイッチング素子３２２はオフ状態となるよう制御される。

以上の制御により、スイッチング素子の寄生ダイオードに対して、順方向に電流閾値βより大きい電流が流れている場合には、スイッチング素子３２１及びスイッチング素子３２２がオンされる。これにより、交流電源１及びリアクタ２を介したコンデンサ短絡を防ぐことが可能となる。また、第２のパルス生成部２５は、電源電圧Ｖｓの極性によるオン又はオフの制御を行わずに、電源電流Ｉｓの極性、すなわち電流の流れる方向を利用して、スイッチング素子３２１及びスイッチング素子３２２の制御を行ってもよい。

また、図２４に示した処理の代わりに、スイッチング制御の状態に基づいて、スイッチング素子３２１及びスイッチング素子３２２のオンを許可するか否かを判断するようにしてもよい。スイッチングが行われていないときには、スイッチング素子に電流が流れていないため、このような状態となるタイミングを予測して、スイッチング素子３２１及びスイッチング素子３２２のオンを許可しないようにする。なおその場合、パッシブ全波整流、すなわち短絡経路を用いない状態では、同期整流効果が得られない場合があるが、電流又は電圧の検出に依存せず単純に制御を構築することができる。

また、図２４に示した処理の代わりに、電源電圧Ｖｓと母線電圧Ｖｄｃとの差に基づいて、スイッチング素子３２１及びスイッチング素子３２２のオンを許可するか否かを判断するようにしてもよい。具体的には、（電源電圧−母線電圧）＞０となる場合には、スイッチング素子３２１及びスイッチング素子３２２のオンを許可し、（電源電圧−母線電圧）≦０の場合には、スイッチング素子３２１及びスイッチング素子３２２のオンを許可しないようにする。

なお、上述した例では、第２のパルス生成部２５が、電源電圧極性に基づいてスイッチング素子３２１及びスイッチング素子３２２のうち、オンにするスイッチング素子を選択し、電源電流Ｉｓに基づいて、コンデンサ短絡を防ぐためのスイッチング素子３２１及びスイッチング素子３２２の制御を行う。しかしながら、この例に限定されず、第１のパルス生成部２４が、電源電流Ｉｓに基づいて、コンデンサ短絡を防ぐようにスイッチング素子３１１，３１２，３２１，３２２のオンを許可するか否かを判断し、第２のパルス生成部２５が、スイッチング素子３２１及びスイッチング素子３２２に対して、コンデンサ短絡を防ぐ制御を実施せずに、電源電圧極性に応じたスイッチングを行ってもよい。

具体的には、第１のパルス生成部２４は、電源電圧Ｖｓが正の場合、電源電流Ｉｓの絶対値が電流閾値β以下のときにはスイッチング素子３１１のオンを許可せず、電源電流Ｉｓの絶対値が電流閾値βより大きいときにはスイッチング素子３１１のオンを許可する。また、第１のパルス生成部２４は、電源電圧Ｖｓが負の場合、電源電流Ｉｓの絶対値が電流閾値β以下のときにはスイッチング素子３１２のオンを許可せず、電源電流Ｉｓの絶対値が電流閾値βより大きいときにはスイッチング素子３１２のオンを許可する。

また、上述した例では、相補的なＰＷＭ信号を生成する方法により、電源周期毎の各アームにおけるスイッチングを実現しているが、ＰＷＭ信号の生成方法は、この例に限定されない。具体的には、制御部１０は、電源電圧Ｖｓが正の場合にはスイッチング素子３１２の駆動信号ｐｕｌｓｅ＿３１２Ａを生成し、電源電圧Ｖｓが負の場合にはスイッチング素子３１１の駆動信号ｐｕｌｓｅ＿３１１Ａを生成してもよい。また、この場合、制御部１０は、電源電流Ｉｓ、電源電圧Ｖｓ及び母線電圧Ｖｄｃの関係に基づき、スイッチング素子３１１，３１２を駆動するためのＰＷＭ信号を生成してもよい。そうすることで、電源電流Ｉｓが零となるタイミングの前にスイッチング素子３１１，３１２をオフさせることが可能であり、この場合、スイッチング素子３２１，３２２の動作を電源電圧極性に基づいて制御した場合でも、交流電源１及びリアクタ２を介したコンデンサ短絡を防止できる。

図２５は実施の形態１に係る電力変換装置で生成される、電源電圧の１周期分の駆動信号の第１の例を示す図である。図２５には、図２３で説明した処理により生成される駆動信号の一例が示されている。図２５では、横軸に時間をとり、上から順に、電源電圧Ｖｓと、電源電流Ｉｓと、タイマ設定値α及びキャリア信号と、スイッチング素子３１１の駆動信号と、スイッチング素子３１２の駆動信号と、スイッチング素子３２１の駆動信号と、スイッチング素子３２２の駆動信号とが示されている。

タイマ設定値αは、基準オンデューティｄｕｔｙに対応する指令値であり、時間の経過と共に段階的に変化する。タイマ設定値αは、１つの段の縦軸が同一値となっている期間である。このように段階的に変化するタイマ設定値αのそれぞれに対応する基準オンデューティｄｕｔｙが、キャリア信号である搬送波ｃａｒｒｙと比較され、スイッチング素子３１１，３２１パルス幅が決定される。電源電圧Ｖｓのゼロクロス付近では、基準オンデューティｄｕｔｙが小さく、電源電圧Ｖｓのピーク値に近づくに従って、基準オンデューティｄｕｔｙが大きくなる。なお、図２５ではデッドタイムが省略される。

正側の電流閾値（正）は、電源電流Ｉｓが負極から正極に変化したときに、ゼロクロス付近での過度なスイッチング動作を抑制するために設定される。同様に、負側の電流閾値（負）は、電源電流Ｉｓが正極から負極に変化したときに、ゼロクロス付近での過度なスイッチング動作を抑制するために設定される。

図２５には、電源電圧Ｖｓが正極性のときにはスイッチング素子３１２をマスタとし、電源電圧Ｖｓが負極性のときにはスイッチング素子３１１をマスタとして、スイッチング素子３１１，３１２を相補的にＰＷＭ制御する動作例が示される。そのため、電源電圧Ｖｓが正極性のときには、下に凸の円弧形状の基準オンデューティｄｕｔｙが利用され、電源電圧Ｖｓが負極性のときにも、下に凸の円弧形状の基準オンデューティｄｕｔｙが利用される。

スイッチング素子３２１，３２２は、電源電圧Ｖｓの極性に応じてオン又はオフが切り換えられ、更に電源電流Ｉｓの絶対値が電流閾値以下の場合には、オフとなる。なお、実施の形態１に係る電力変換装置１００は、電源電流検出部６にフィルタ又はヒステリシスを持たせることにより、電流閾値付近での過度なスイッチング動作を抑制する構成としてもよい。また実施の形態１に係る電力変換装置１００は、制御部１０の内部に、電源電流Ｉｓに対するフィルタ又はヒステリシスを持たせることにより、電流閾値付近での過度なスイッチング動作を抑制する構成としてもよい。

図２６は実施の形態１に係る電力変換装置で生成される、電源電圧の１周期分の駆動信号の第２の例を示す図である。図２６では、図２５と同様に、横軸に時間をとり、上から順に、電源電圧Ｖｓと、電源電流Ｉｓと、タイマ設定値α及びキャリア信号と、スイッチング素子３１１の駆動信号と、スイッチング素子３１２の駆動信号と、スイッチング素子３２１の駆動信号と、スイッチング素子３２２の駆動信号とが示されている。

図２６には、電源電圧Ｖｓが正極性及び負極性の双方でスイッチング素子３１２をマスタとして、スイッチング素子３１１，３１２を相補的にＰＷＭ制御する動作例が示される。そのため、電源電圧Ｖｓが正極性のときには、下に凸の円弧形状の基準オンデューティｄｕｔｙが利用され、電源電圧Ｖｓが負極性のときには、上に凸の円弧形状の基準オンデューティｄｕｔｙが利用される。図２６の動作例では、電源電圧Ｖｓが正極性の場合には、スイッチング素子３１２の駆動信号ｐｕｌｓｅ＿３１２Ａが生成され、電源電圧Ｖｓが負極性の場合には、スイッチング素子３１１の駆動信号ｐｕｌｓｅ＿３１１Ａが生成される。

また、前述した図２５では、キャリア信号によりスイッチング素子が制御される例を示したが、電源周期の半周期中に、１回から数回のスイッチングを行う簡易スイッチング制御にも、実施の形態１の動作を適用できる。図２７は実施の形態１に係る電力変換装置が簡易スイッチング制御を実施する場合の駆動信号の一例を示す図である。図２７では、横軸に時間をとり、上から順に、電源電圧Ｖｓと、電源電流Ｉｓと、電源電流Ｉｓの絶対値｜Ｉｓ｜と、電源極性信号と、電源電流信号と、スイッチング素子３１１の駆動信号と、スイッチング素子３１２の駆動信号と、スイッチング素子３２１の駆動信号と、スイッチング素子３２２の駆動信号とが示されている。電源極性信号は、電源電圧Ｖｓの極性に対応して変化する２値の信号であり、スイッチング素子３１１，３１２のスイッチング素子動作を制御するために用いられる。電源電流信号は、スイッチング素子３２１，３２２のスイッチング素子動作を制御するために用いられる２値の信号である。

図２７には３つの電流閾値が示される。電源電流Ｉｓの正側の電流閾値は、図２５で述べた正側の電流閾値（正）と同様の目的で設定される閾値である。電源電流Ｉｓの負側の電流閾値は、図２５で述べた負側の電流閾値（負）と同様の目的で設定される閾値である。電源電流Ｉｓの絶対値｜Ｉｓ｜に対して設定される電流閾値は、電源電流信号の値を変化させるために設定される閾値である。

電源電圧Ｖｓのゼロクロスを検出することにより電源極性信号が生成され、電源電流Ｉｓのゼロクロスを検出することにより電源電流信号が生成される。この場合、電力変換装置１００は、電源電流Ｉｓの絶対値｜Ｉｓ｜が電流閾値以下の場合には、スイッチング素子３１１及びスイッチング素子３２１が同時にオンしないように制御し、また、スイッチング素子３１２及びスイッチング素子３２２が同時にオンしないように制御する。これにより、コンデンサ短絡を防止できる。

また、スイッチング素子３１１，３１２がスイッチング動作を行っていないパッシブな状態でも、電源電流Ｉｓの絶対値が電流閾値以下の場合には、スイッチング素子３２１及びスイッチング素子３２２をオンさせないようにすることで、コンデンサ短絡を防止できる。図２８は実施の形態１に係る電力変換装置で生成されるパッシブな状態の駆動信号の一例を示す図である。図２８では、図２７と同様に、横軸に時間をとり、上から順に、電源電圧Ｖｓと、電源電流Ｉｓと、電源電流Ｉｓの絶対値｜Ｉｓ｜と、電源極性信号と、電源電流信号と、スイッチング素子３１１の駆動信号と、スイッチング素子３１２の駆動信号と、スイッチング素子３２１の駆動信号と、スイッチング素子３２２の駆動信号とが示されている。この場合も、電力変換装置１００は、電源電流Ｉｓの絶対値が電流閾値以下の場合には、スイッチング素子３１１及びスイッチング素子３２１が同時にオンしないように制御し、また、スイッチング素子３１２及びスイッチング素子３２２を同時にオンしないように制御する。これにより、コンデンサ短絡を防止できる。

なお、実施の形態１では、電源電流Ｉｓを検出することで同期整流制御を行う例を説明したが、実施の形態１に係る電力変換装置１００は、電源電流Ｉｓの代わりに、ブリッジ回路３と平滑コンデンサ４との間の母線に流れる電流を検出することで、同期整流制御を行う構成としてもよい。この場合、短絡経路の電流を検出できないため、電流閾値を用いて同期整流制御をすると、同期整流動作の可能な期間が短くなる場合がある。そのため、母線電流を検出して同期整流制御をする場合には、前述したように短絡電流動作時は、電源電流Ｉｓの絶対値が閾値未満であったとしても極性に応じてスイッチング素子３２１又はスイッチング素子３２２をオンするように制御してもよい。その場合、広い期間において同期整流動作が可能となるため、スイッチング素子３２１又はスイッチング素子３２２の導通損失を低減できる。

ここで、ＰＷＭによるスイッチング動作を行うスイッチング素子３１１，３１２のスイッチング周波数は、電源電圧Ｖｓの極性に応じたスイッチング動作を行うスイッチング素子３２１，３２２のスイッチング周波数より高い。このため、スイッチング素子３１１，３１２のスイッチング損失が発生する回数は、スイッチング素子３２１，３２２より多くなる。実施の形態１に係る電力変換装置１００は、スイッチング毎に発生する損失がスイッチング素子３２１，３２２よりも小さくなる特性を有するスイッチング素子３１１，３１２を備える。すなわち、スイッチング毎に発生する第１のスイッチング素子及び第２のスイッチング素子の損失特性は、スイッチング毎に発生する第３のスイッチング素子及び第４のスイッチング素子の損失特性よりも優れる。従って、スイッチング毎に発生するスイッチング素子３１１，３１２の損失は、スイッチング毎に発生するスイッチング素子３２１，３２２の損失よりも小さい。このため、スイッチング素子３１１，３１２のスイッチング特性が、スイッチング素子３２１，３２２のスイッチング特性と等しい場合に比べて、スイッチング素子３１１，３１２の１回のスイッチング当りの損失が小さくなり、ＰＷＭによるスイッチング動作時にスイッチング素子３１１，３１２で発生する熱の上昇が抑制される。その結果、第１のアーム３１及び第２のアーム３２間の発熱の偏りが低減され、スイッチング素子３１１，３１２を構成する半導体のジャンクション温度の上昇が抑制される。更に、ジャンクション温度の上昇が抑制されるため、スイッチング素子３１１，３１２を高速に駆動でき、電力変換装置１００の高出力化が可能となる。

なお、第１のアーム３１は、スイッチング素子３１１，３１２を１つのパッケージに設けた、所謂２ｉｎ１モジュールに実装することが望ましい。同様に、第２のアーム３２は、スイッチング素子３２１，３２２を１つのパッケージに設けた、２ｉｎ１モジュールに実装することが望ましい。２ｉｎ１モジュールでは、同一のスイッチング特性の２つのスイッチング素子が搭載される場合が多い。第１のアーム３１及び第２のアーム３２のそれぞれを２ｉｎ１モジュールに実装することにより、スイッチング素子３１１，３１２，３２１，３２２をそれぞれ１つのモジュールで構成した場合に比べて、スイッチング素子３１１及びスイッチング素子３１２間の発熱の偏りが抑制され、更にスイッチング素子３２１及びスイッチング素子３２２間の発熱の偏りが抑制される。

なお、スイッチング速度を速くする方法の１つに、スイッチング素子３１１，３１２，３２１，３２２のゲート抵抗を小さくする方法が挙げられる。ゲート抵抗が小さくなる程、ゲート入力容量への充放電時間が短くなり、ターンオン期間及びターンオフ期間が短くなるため、スイッチング速度が速くなる。従って、実施の形態１に係る電力変換装置１００では、スイッチング素子３１１，３１２のゲート抵抗を、スイッチング素子３２１，３２２のゲート抵抗より小さくすることが望ましい。

しかしながら、ゲート抵抗を小さくすることでスイッチング損失を低減するには限界がある。そこで、スイッチング素子３１１，３１２，３２１，３２２を、ＧａＮ又はＳｉＣといったＷＢＧ半導体で構成することにより、１回のスイッチング当りの損失を更に抑制することができ、より一層効率が向上し、かつ、高周波スイッチングが可能となる。また、高周波スイッチングが可能となることで、リアクタ２の小型化が可能となり、電力変換装置１００の小型化及び軽量化が可能となる。また、スイッチング素子にＷＢＧ半導体を用いることにより、スイッチング速度が向上して、スイッチング損失が抑制されるため、スイッチング素子が正常な動作を継続できるような放熱対策を簡素化できる。また、スイッチング素子にＷＢＧ半導体を用いることにより、スイッチング周波数を十分に高い値、例えば１６ｋＨｚ以上にすることができるため、スイッチングに起因する騒音を抑制できる。

また、ＧａＮ半導体は、ＧａＮ層と窒化アルミニウムガリウム層との界面に２次元電子ガスが生じ、この２次元電子ガスにより、キャリアの移動度が高い。このため、ＧａＮ半導体を用いたスイッチング素子は、高速スイッチングを実現可能である。ここで、交流電源１が、５０Ｈｚ／６０Ｈｚの商用電源である場合、可聴域周波数は、１６ｋＨｚから２０ｋＨｚまでの範囲、すなわち商用電源の周波数の２６６倍から４００倍までの範囲となる。ＧａＮ半導体は、この可聴域周波数より高い周波数でスイッチングする場合に好適である。半導体材料として主流である珪素（Ｓｉ）で構成されたスイッチング素子３１１，３１２，３２１，３２２を、数十ｋＨｚ以上のスイッチング周波数で駆動した場合、スイッチング損失の比率が大きくなり、放熱対策が必須となる。これに対して、ＧａＮ半導体で構成されたスイッチング素子３１１，３１２，３２１，３２２は、数十ｋＨｚ以上のスイッチング周波数、具体的には２０ｋＨｚより高いスイッチング周波数で駆動した場合でも、スイッチング損失が非常に小さい。そのため、放熱対策が不要になり、又は放熱対策のために利用される放熱部材のサイズを小型化でき、電力変換装置１００の小型化及び軽量化が可能となる。また、高周波スイッチングが可能となることで、リアクタ２の小型化が可能になる。なお、雑音端子電圧規格の測定範囲にスイッチング周波数の１次成分が入らないようにするため、スイッチング周波数は、１５０ｋＨｚ以下とすることが好ましい。

また、ＷＢＧ半導体は、Ｓｉ半導体に比べて静電容量が小さいため、スイッチングに起因するリカバリ電流の発生が少なく、リカバリ電流に起因する損失及びノイズの発生を抑制できるため、高周波スイッチングに適している。

なお、ＳｉＣ半導体はＧａＮ半導体に比べてオン抵抗が小さいため、第２のアーム３２よりも、スイッチング回数が多い第１のアーム３１のスイッチング素子３１１，３１２は、ＧａＮ半導体で構成し、スイッチング回数が少ない第２のアーム３２のスイッチング素子３２１，３２２は、ＳｉＣ半導体で構成してもよい。これにより、ＳｉＣ半導体及びＧａＮ半導体のそれぞれの特性を最大限に生かすことができる。また、ＳｉＣ半導体を、第１のアーム３１よりも、スイッチング回数が少ない第２のアーム３２のスイッチング素子３２１，３２２に利用することで、スイッチング素子３２１，３２２の損失の内、導通損失が占める割合が多くなり、ターンオン損失及びターンオフ損失が小さくなる。従って、スイッチング素子３２１，３２２のスイッチングに伴う発熱の上昇が抑制され、第２のアーム３２を構成するスイッチング素子３２１，３２２のチップ面積を相対的に小さくでき、チップ製造時の歩留まりが低いＳｉＣ半導体を有効に活用できる。

また、スイッチング回数が少ない第２のアーム３２のスイッチング素子３２１，３２２には、スーパージャンクション（Super Junction：ＳＪ）−ＭＯＳＦＥＴを用いてもよい。ＳＪ−ＭＯＳＦＥＴを用いることにより、ＳＪ−ＭＯＳＦＥＴのメリットである低オン抵抗を生かしつつ、静電容量が高くリカバリが発生しやすいというデメリットを抑制できる。また、ＳＪ−ＭＯＳＦＥＴを用いることにより、ＷＢＧ半導体を用いる場合に比べて、第２のアーム３２の製造コストを低減できる。

また、ＷＢＧ半導体は、Ｓｉ半導体に比べて耐熱性が高く、ジャンクション温度が高温でも動作が可能である。そのため、ＷＢＧ半導体を用いることにより、第１のアーム３１及び第２のアーム３２を、熱抵抗が大きい小型のチップでも構成できる。特に、チップ製造時の歩留まりが低いＳｉＣ半導体は、小型のチップに利用した方が低コスト化を実現できる。

また、ＷＢＧ半導体は、１００ｋＨｚ程度の高周波で駆動した場合でも、スイッチング素子で発生する損失の増加が抑制されるため、リアクタ２の小型化による損失低減効果が大きくなり、広い出力帯域、すなわち広い負荷条件において、高効率なコンバータを実現できる。

また、ＷＢＧ半導体は、Ｓｉ半導体に比べて耐熱性が高く、アーム間の損失の偏りによるスイッチングの発熱許容レベルが高いため、高周波駆動によるスイッチング損失が発生する第１のアーム３１に好適である。

なお、実施の形態１に係る電力変換装置１００は、汎用のインテリジェントパワーモジュール（Intelligent Power Module：ＩＰＭ）で構成してもよい。ＩＰＭを用いることにより、スイッチング素子３１１，３１２，３２１，３２２のドライブ回路を、ＩＰＭ内部に取り込むことが可能であり、リアクタ２、ブリッジ回路３、平滑コンデンサ４、電源電圧検出部５、電源電流検出部６、母線電圧検出部７及び制御部１０を実装する基板面積を小さくすることができる。また汎用のＩＰＭを用いることでコストの増加を抑制できる。

なお、実施の形態１に係る電力変換装置１００では、電源電圧Ｖｓが検出されるが、電力変換装置１００は、電源電圧Ｖｓのゼロクロス点を検出することで、電源電圧Ｖｓの極性を判定する構成としてもよい。電源電圧Ｖｓの極性を把握できれば、第１のアーム３１及び第２のアーム３２を動作させることができる。この場合、ゼロクロス近くでの極性誤判定を抑制するため、電力変換装置１００は、電源電圧位相推定値θ＾ｓに基づいて、第１のアーム３１及び第２のアーム３２の動作を、ゼロクロスの時点から一定期間オフにさせる。

なお、実施の形態１に係る電力変換装置１００では、電源電流Ｉｓの絶対値が電流閾値以上のとき、スイッチング素子３２１及びスイッチング素子３２２をオン状態とすることを許可しているが、電力変換装置１００の構成はこれに限定されない。電力変換装置１００は、電源電圧Ｖｓと、第１のアーム３１に印加される電圧と、母線電圧Ｖｄｃと、スイッチング素子の両端に印加される電圧との何れかを用いて、スイッチング素子の寄生ダイオードに電流が流れていることを推定して、スイッチング素子３２１及びスイッチング素子３２２を制御してもよい。なお、電源電圧Ｖｓと、第１のアーム３１に印加される電圧と、母線電圧Ｖｄｃとの何れかを用いて、スイッチング素子の寄生ダイオードに電流が流れていることを推定する場合、判定におけるバラツキ要因が多いため、推定誤差に注意が必要である。また、スイッチング素子の両端に印加される電圧を用いて、スイッチング素子の寄生ダイオードに電流が流れていることを推定する場合、電流の流れを推定するスイッチング素子毎に電圧検出回路が必要となる。

図２９は実施の形態１に係る電力変換装置で生成される、電源電圧の１周期分の駆動信号の第３の例を示す図である。図２９では、横軸に時間をとり、上から順に、電源電圧Ｖｓと、電源電流Ｉｓと、タイマ設定値α及びキャリア信号と、スイッチング素子３１１の駆動信号と、スイッチング素子３１２の駆動信号と、スイッチング素子３２１の駆動信号と、スイッチング素子３２２の駆動信号とが示されている。

図２９の例では、電源電圧Ｖｓの極性が正のとき、電流制御させるためスイッチング素子３１２が高速でスイッチングされ、電源電圧Ｖｓの極性が負のとき、電流制御させるためスイッチング素子３２２が高速でスイッチングされる。そして、図２９の例では、スイッチング毎に発生するスイッチング素子３１２，３２２の損失が、スイッチング毎に発生するスイッチング素子３１１，３２１の損失よりも小さい。このように下側スイッチング素子のスイッチング特性を、上側スイッチング素子のスイッチング特性と異ならせることにより、スイッチング損失の低減が可能である。しかしながら、この構成例では、同期整流のために上側スイッチング素子を、下側スイッチング素子と相補的にスイッチングする必要があるため、スイッチング素子３１１，３１２，３２１，３２２のそれぞれを高速にスイッチングする必要がある。すなわち、電源電圧Ｖｓが正極性のときにはスイッチング素子３１１，３１２が高速にスイッチングし、電源電圧Ｖｓが負極性のときにはスイッチング素子３２１，３２２が高速にスイッチングする。また、スイッチングに起因するリカバリ損失を抑制するためには、全てのスイッチング素子３１１，３１２，３２１，３２２のリカバリ特性を改善する必要があるため、図２９に示す構成例は、実施の形態１に係る電力変換装置１００に好適ではない。

以上に説明したように実施の形態１に係る電力変換装置１００では、電源電流を制御するスイッチング素子３１１，３１２のスイッチング毎に発生する損失が、電源電圧極性に応じたスイッチングを行うスイッチング素子３２１，３２２のスイッチング毎に発生する損失よりも小さい。そのため、アーム間の発熱の偏りを低減でき、電力変換装置１００の高出力化を実現できる。

実施の形態２．
実施の形態１では、１つのスイッチング素子対を用いて同期制御を行う構成例を説明したが、ｎ個のスイッチング素子対を並列接続して同期制御を行う構成としてもよい。ｎは２以上の整数である。図３０は実施の形態２に係る電力変換装置の構成例を示す図である。実施の形態２に係る電力変換装置１００では、第１のアーム３１が第５のスイッチング素子であるスイッチング素子３１３と第６のスイッチング素子であるスイッチング素子３１４とを備える。スイッチング素子３１３及びスイッチング素子３１４は、直列接続される。スイッチング素子３１３及びスイッチング素子３１４で構成されるスイッチング素子対は、スイッチング素子３１１及びスイッチング素子３１２で構成されるスイッチング素子対に並列接続される。スイッチング素子３１３とスイッチング素子３１４との接続点にはリアクタ２が接続される。図３０には、２個のアームを用いて同期制御を行う構成例が示される。

２つのスイッチング素子対が並列に接続された第１のアーム３１を駆動する際には、２つのスイッチング素子対の内、上アームを構成する２つのスイッチング素子３１１，３１３のそれぞれを同時に駆動し、また、下アームを構成する２つのスイッチング素子３１２，３１４のそれぞれを同時に駆動する。なお、並列に接続された２つのスイッチング素子を同時に駆動することを「並列駆動」と呼ぶ。

並列に接続された２つのスイッチング素子対を並列駆動することにより、２つのスイッチング素子に流れる電流は、１つのときの２分の１となる。図１９の特性から明らかなように、電流が小さくなれば、スイッチング素子の損失は小さくなるので、第１のアーム３１で発生する損失が低減される。従って、第１のアーム３１と第２のアーム３２との間の発熱の偏りをより一層小さくすることができる。

図３０では、２つのスイッチング素子対を並列に接続する構成を例示しているが、スイッチング素子対は２つに限定されるものではなく、ｎ個のスイッチング素子対を並列接続して構成してもよい。ｎ個のスイッチング素子対を用いて構成した場合、一つのスイッチング素子対に流れる電流はｎ分の１となるので、第１のアーム３１における損失を更に小さくすることができる。なお、並列接続されたｎ個のスイッチング素子対の間での損失の偏りを完全に無くす必要はなく、損失の偏りが許容される範囲において、並列接続されるスイッチング素子対の数を選定すればよい。

また、図３０の例では、第１のアーム３１において並列接続された２つのスイッチング素子を同時に駆動することを説明したが、並列接続された２つのスイッチング素子の位相を１８０°ずらして制御する、いわゆるインタリーブ制御を行ってもよい。図３１は、実施の形態２に係る電力変換装置の他の構成例を示す図である。図３１において、交流電源１と第１のアーム３１との間には、第１のリアクタであるリアクタ２と、第２のリアクタであるリアクタ２Ａとが設けられている。リアクタ２は、一端が交流電源１における一方側の出力端に接続され、他端がスイッチング素子３１１とスイッチング素子３１２との接続点との間に接続される。リアクタ２Ａは、一端が交流電源１における一方側の出力端に接続され、他端がスイッチング素子３１３とスイッチング素子３１４との接続点との間に接続される。

図３１のように構成された電力変換装置１００の制御部１０は、並列接続されたスイッチング素子３１１とスイッチング素子３１３をオンにする際の位相を１８０°ずらして制御し、また、並列接続されたスイッチング素子３１２とスイッチング素子３１４をオンにする際の位相を１８０°ずらして制御することで、インタリーブ駆動させる。第１のアーム３１をインタリーブ駆動することにより、高周波化が容易となり、リアクタ２の小型化、及びリアクタ損失の低減が可能となる。なお、空気調和機のようにパッシブな状態で使用されることが多い場合、リアクタ２を小型化する必要はなく、実施の形態１の構成及び動作の方が、高調波の抑制及び電源力率の面で有効である。

また、複数のスイッチング素子対を並列接続することで第１のアーム３１を構成する際、第１のアーム３１を構成する複数のスイッチング素子のそれぞれを、ＳｉＣ半導体で構成される１つのチップで実現してもよい。なお、第１のアーム３１を構成する複数のスイッチング素子のそれぞれは、ＳｉＣ半導体で構成されるチップ以外にも、ＧａＮ、ＳｉＣ、ダイヤモンド又は窒化アルミニウムといったＷＢＧ半導体を用いて構成してもよい。１つのスイッチング素子対で第１のアーム３１を構成した場合には、１つのスイッチング素子対を構成する２つのスイッチング素子は、ＷＢＧ半導体で構成されるチップを２つ用いて実現される。これに対して、複数のスイッチング素子対を並列接続して第１のアーム３１を構成した場合、例えばスイッチング素子対が２並列であれば、２つのスイッチング素子対を構成する４つのスイッチング素子は、ＷＢＧ半導体で構成されるチップを４つ用いて実現される。このように複数のスイッチング素子対を並列接続することで第１のアーム３１を構成した場合、１つのスイッチング素子対で第１のアーム３１を構成した場合に比べて、１つのチップの面積を小さくすることができる。すなわち、第１のチップ面積を第２のチップ面積より小さくできる。第１のチップ面積は、複数のスイッチング素子対を並列接続することで構成された第１のアーム３１の複数のスイッチング素子のそれぞれを、ＷＢＧ半導体で構成される１つの第１のチップに設けた場合の第１のチップの面積である。第２のチップ面積は、１つのスイッチング素子対で構成された第１のアーム３１の複数のスイッチング素子のそれぞれを、ＷＢＧ半導体で構成される１つの第２のチップに設けた場合の第２のチップの面積である。ＷＢＧ半導体で構成されるチップは、チップ製造時の歩留まりが低いため、チップ面積を小さくした方が低コスト化できる。従って、複数のスイッチング素子対を並列接続することで第１のアーム３１を構成した場合、チップ面積が小さくなるため、例えばＳｉＣ単結晶の結晶欠陥に起因するチップ製造時の歩留まりが向上し、第１のアーム３１の製造コストを低減できる。なお、多くのスイッチング素子には、低電流容量の素子が用いられるため、低電流容量のスイッチング素子は、高電流容量のスイッチング素子に比べて製造数量が多い。従って、複数のスイッチング素子対を並列接続することで構成された第１のアーム３１には、低電流容量のスイッチング素子を用いることができるため、第１のアーム３１の製造コストをより一層低減できる。

ここで、実施の形態１，２に係る電力変換装置１００が備える制御部１０のハードウェア構成について説明する。図３２は実施の形態１，２の制御部を実現するハードウェア構成の一例を示す図である。実施の形態１，２で説明した制御部１０は、プロセッサ２０１及びメモリ２０２により実現される。

プロセッサ２０１は、ＣＰＵ（Central Processing Unit、中央処理装置、処理装置、演算装置、マイクロプロセッサ、マイクロコンピュータ、プロセッサ、ＤＳＰ（Digital Signal Processor）ともいう）、又はシステムＬＳＩ（Large Scale Integration）である。メモリ２０２は、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）、フラッシュメモリー、ＥＰＲＯＭ（Erasable Programmable Read Only Memory）、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）といった不揮発性又は揮発性の半導体メモリを例示できる。またメモリ２０２は、これらに限定されず、磁気ディスク、光ディスク、コンパクトディスク、ミニディスク、又はＤＶＤ（Digital Versatile Disc）でもよい。

図１３に示した電源電流指令値制御部２１、オンデューティ制御部２２、電源電圧位相算出部２３、第１のパルス生成部２４、第２のパルス生成部２５、電流指令値算出部２６及び瞬時値指令値算出部２７は、図３２に示したプロセッサ２０１及びメモリ２０２により実現される。すなわち、プロセッサ２０１が電源電流指令値制御部２１、オンデューティ制御部２２、電源電圧位相算出部２３、第１のパルス生成部２４、第２のパルス生成部２５、電流指令値算出部２６及び瞬時値指令値算出部２７のそれぞれとして動作するためのプログラムをメモリ２０２に格納しておき、メモリ２０２に格納されているプログラムをプロセッサ２０１が読み出して実行することにより、上記の各部が実現される。

実施の形態３．
図３３は実施の形態３に係るモータ駆動装置の構成例を示す図である。実施の形態３に係るモータ駆動装置１０１は、負荷であるモータ４２を駆動する。モータ駆動装置１０１は、実施の形態１，２の電力変換装置１００と、インバータ４１と、モータ電流検出部４４と、インバータ制御部４３とを備える。インバータ４１は、電力変換装置１００から供給される直流電力を交流電力に変換してモータ４２へ出力することにより、モータ４２を駆動する。なお、実施の形態３では、モータ駆動装置１０１の負荷がモータ４２である場合の例を説明しているが、インバータ４１に接続される機器は、交流電力が入力される機器であればよく、モータ４２以外の機器でもよい。

インバータ４１は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）をはじめとするスイッチング素子を、３相ブリッジ構成又は２相ブリッジ構成とした回路である。インバータ４１に用いられるスイッチング素子は、ＩＧＢＴに限定されず、ＷＢＧ半導体で構成されたスイッチング素子、ＩＧＣＴ（Insulated Gate Controlled Thyristor）、ＦＥＴ（Field Effect Transistor）又はＭＯＳＦＥＴでもよい。

モータ電流検出部４４は、インバータ４１とモータ４２との間に流れる電流を検出する。インバータ制御部４３は、モータ電流検出部４４で検出された電流を用いて、モータ４２が回転数にて回転するように、インバータ４１内のスイッチング素子を駆動するためのＰＷＭ信号を生成してインバータ４１へ印加する。インバータ制御部４３は、制御部１０と同様に、プロセッサ及びメモリにより実現される。なおモータ駆動装置１０１のインバータ制御部４３と、電力変換装置１００の制御部１０は、１つの回路で実現してもよい。

実施の形態１，２に係る電力変換装置１００がモータ駆動装置１０１に用いられる場合、ブリッジ回路３の制御に必要な母線電圧Ｖｄｃが、モータ４２の運転状態に応じて変化する。一般に、モータ４２の回転数が高回転になる程、インバータ４１の出力電圧を高くする必要がある。このインバータ４１の出力電圧の上限は、インバータ４１への入力電圧、すなわち電力変換装置１００の出力である母線電圧Ｖｄｃにより制限される。インバータ４１からの出力電圧が、母線電圧Ｖｄｃにより制限される上限を超えて飽和する領域を過変調領域と呼ぶ。

このようなモータ駆動装置１０１において、モータ４２が低回転の範囲、すなわち過変調領域に到達しない範囲では、母線電圧Ｖｄｃを昇圧させる必要はない。一方、モータ４２が高回転となった場合には、母線電圧Ｖｄｃを昇圧させることで、過変調領域をより高回転側にすることができる。これにより、モータ４２の運転範囲を高回転側に拡大できる。

また、モータ４２の運転範囲を拡大する必要がなければ、その分、モータ４２が備える固定子への巻線の巻数を増やすことができる。巻線の巻数を増やすことにより、低回転の領域では、巻線の両端に発生するモータ電圧が高くなり、その分、巻線に流れる電流が低下するため、インバータ４１内のスイッチング素子のスイッチング動作で生じる損失を低減できる。モータ４２の運転範囲の拡大と、低回転の領域の損失改善との双方の効果を得る場合には、モータ４２の巻線の巻数は適切な値に設定される。

実施の形態３によれば、電力変換装置１００を用いることによりアーム間の発熱の偏りが低減され、信頼性が高く高出力のモータ駆動装置１０１を実現できる。

実施の形態４．
図３４は実施の形態４に係る空気調和機の構成例を示す図である。実施の形態４に係る空気調和機７００は、冷凍サイクル装置の一例であり、実施の形態３に係るモータ駆動装置１０１及びモータ４２を備える。実施の形態４に係る空気調和機７００は、圧縮機構８７及びモータ４２を内蔵した圧縮機８１と、四方弁８２と、室外熱交換器８３と、膨張弁８４と、室内熱交換器８５と、冷媒配管８６とを備える。空気調和機７００は、室外機が室内機から分離されたセパレート形空気調和機に限定されず、圧縮機８１、室内熱交換器８５及び室外熱交換器８３が１つの筐体内に設けられた一体形空気調和機でもよい。モータ４２は、モータ駆動装置１０１により駆動される。

圧縮機８１の内部には、冷媒を圧縮する圧縮機構８７と、圧縮機構８７を動作させるモータ４２とが設けられる。圧縮機８１、四方弁８２、室外熱交換器８３、膨張弁８４、室内熱交換器８５及び冷媒配管８６に冷媒が循環することにより、冷凍サイクルが構成される。なお、空気調和機７００が備える構成要素は、冷凍サイクルを備える冷蔵庫又は冷凍庫といった機器にも適用可能である。

また、実施の形態４では、圧縮機８１の駆動源にモータ４２が利用され、モータ駆動装置１０１によりモータ４２を駆動する構成例を説明した。しかしながら、空気調和機７００が備える不図示の室内機送風機及び室外機送風機を駆動する駆動源にモータ４２を適用し、当該モータ４２をモータ駆動装置１０１で駆動してもよい。また、室内機送風機、室外機送風機及び圧縮機８１の駆動源にモータ４２を適用し、当該モータ４２をモータ駆動装置１０１で駆動してもよい。

また、空気調和機７００では、出力が定格出力の半分以下である中間条件、すなわち低出力条件での運転が年間を通じて支配的であるため、中間条件での年間の消費電力への寄与度が高くなる。また、空気調和機７００では、モータ４２の回転数が低く、モータ４２の駆動に必要な母線電圧は低い傾向にある。このため、空気調和機７００に用いられるスイッチング素子は、パッシブな状態で動作させることがシステム効率の面から有効である。従って、パッシブな状態から高周波スイッチング状態までの幅広い運転モードで損失の低減が可能な電力変換装置１００は、空気調和機７００にとって有用である。上述した通り、インタリーブ方式ではリアクタ２を小型化できるが、空気調和機７００では、中間条件での運転が多いため、リアクタ２を小型化する必要がなく、実施の形態１，２に係る電力変換装置１００の構成及び動作の方が、高調波の抑制、電源力率の面で有効である。

また、実施の形態１，２に係る電力変換装置１００は、スイッチング損失を抑制できるため、電力変換装置１００の温度上昇が抑制され、不図示の室外機送風機のサイズを小型化しても、電力変換装置１００に搭載される基板の冷却能力を確保できる。従って、実施の形態１，２に係る電力変換装置１００は、高効率であると共に４．０ｋＷ以上の高出力の空気調和機７００に好適である。

また、実施の形態４によれば、電力変換装置１００を用いることによりアーム間の発熱の偏りが低減されるため、スイッチング素子の高周波駆動によるリアクタ２の小型化を実現でき、空気調和機７００の重量の上昇を抑制できる。また、実施の形態４によれば、スイッチング素子の高周波駆動により、スイッチング損失が低減され、エネルギー消費率が低く、高効率の空気調和機７００を実現できる。

以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。

１ 交流電源、２，２Ａ リアクタ、３ ブリッジ回路、４ 平滑コンデンサ、５ 電源電圧検出部、６ 電源電流検出部、７ 母線電圧検出部、１０ 制御部、２１ 電源電流指令値制御部、２２ オンデューティ制御部、２３ 電源電圧位相算出部、２４ 第１のパルス生成部、２５ 第２のパルス生成部、２６ 電流指令値算出部、２７ 瞬時値指令値算出部、３１ 第１のアーム、３２ 第２のアーム、４１ インバータ、４２ モータ、４３ インバータ制御部、４４ モータ電流検出部、５０ 負荷、８１ 圧縮機、８２ 四方弁、８３ 室外熱交換器、８４ 膨張弁、８５ 室内熱交換器、８６ 冷媒配管、８７ 圧縮機構、１００ 電力変換装置、１０１ モータ駆動装置、２０１ プロセッサ、２０２ メモリ、２４１ キャリア生成部、２４２ 基準ＰＷＭ生成部、２４３ デッドタイム生成部、２４４ パルスセレクタ、３１１，３１２，３１３，３１４，３２１，３２２ スイッチング素子、３１１ａ，３１２ａ，３２１ａ，３２２ａ 寄生ダイオード、５０１ 第１の配線、５０２ 第２の配線、５０３ 第３の配線、５０４ 第４の配線、５０６ 第１の接続点、５０８ 第２の接続点、６００ 半導体基板、６０１，６０３ 領域、６０２ 酸化絶縁膜、６０４ チャネル、７００ 空気調和機。

Claims (15)

1. 交流電源から供給される交流電力を直流電力に変換する電力変換装置であって、
   それぞれが前記交流電源に接続される第１の配線及び第２の配線と、
   前記第１の配線上に配置される第１のリアクタと、
   第１のスイッチング素子と、第２のスイッチング素子と、第１の接続点を有する第３の配線とを備え、前記第１のスイッチング素子及び前記第２のスイッチング素子は前記第３の配線により直列に接続され、前記第１の接続点は前記第１の配線により前記第１のリアクタに接続される第１のアームと、
   前記第１のアームと並列に接続され、第３のスイッチング素子と、第４のスイッチング素子と、第２の接続点を有する第４の配線とを備え、前記第３のスイッチング素子及び前記第４のスイッチング素子は前記第４の配線により直列に接続され、前記第２の接続点は前記第２の配線により前記交流電源に接続される第２のアームと、
   前記第２のアームと並列に接続されるコンデンサと、
   を備え、
   前記第１のアームが備える各スイッチング素子のスイッチング周波数は、前記第２のアームが備える各スイッチング素子のスイッチング周波数よりも高く、
   前記第１のアームと前記第２のアームとの間の発熱の偏りを低減するために、前記第１のアームが備える各スイッチング素子の１回のスイッチング当たりの損失特性が、前記第２のアームが備える各スイッチング素子の１回のスイッチング当たりの損失特性よりも優れるように前記第１のアームおよび前記第２のアームを構成する電力変換装置。
2. 前記第１のアームが備える各スイッチング素子のスイッチング周波数は、前記交流電源の周波数の２６６倍よりも高い請求項１に記載の電力変換装置。
3. 前記第１のアームが備える各スイッチング素子のスイッチング周波数は、１６ｋＨｚよりも高い請求項１に記載の電力変換装置。
4. 前記第１のアームが備える各スイッチング素子のゲート抵抗は、前記第２のアームが備える各スイッチング素子のゲート抵抗よりも小さい請求項１から３の何れか一項に記載の電力変換装置。
5. 前記第１のアームが備える各スイッチング素子は、窒化ガリウム半導体で構成され、
   前記第２のアームが備える各スイッチング素子は、炭化珪素半導体またはスーパージャンクション金属酸化膜半導体電界効果型トランジスタで構成される請求項１から４の何れか一項に記載の電力変換装置。
6. 前記第１のアームが備える各スイッチング素子のスイッチング周波数は、２０ｋＨｚよりも高い請求項５に記載の電力変換装置。
7. 前記第１のアーム及び前記第２のアームの少なくとも１つが２ｉｎ１モジュールに実装される請求項１から６の何れか一項に記載の電力変換装置。
8. 前記交流電源から出力される電源電流を検出する電流検出部を備え、
   前記電源電流に応じて、前記第２のアームが備える各スイッチング素子のオンを許可するか否かを決定する請求項１から７の何れか一項に記載の電力変換装置。
9. 前記電源電流が閾値以下の場合には、前記第２のアームが備える各スイッチング素子のオンを許可せず、前記電源電流が前記閾値より大きい場合には、前記第２のアームが備える各スイッチング素子のオンを許可する請求項８に記載の電力変換装置。
10. 前記第１のアームにおいて、
    第５のスイッチング素子を前記第１のスイッチング素子と並列接続し、第６のスイッチング素子を前記第２のスイッチング素子と並列接続し、
    前記第１のアームが備える各スイッチング素子はワイドバンドギャップ半導体で構成され、前記第１のアームが備える各スイッチング素子のチップ面積は前記第２のアームが備える各スイッチング素子のチップ面積より小さい請求項１から９の何れか一項に記載の電力変換装置。
11. 前記第１のアームが備える各スイッチング素子は同時に駆動され、
    前記第２のアームが備える各スイッチング素子は同時に駆動される請求項１０に記載の電力変換装置。
12. モータを駆動するモータ駆動装置であって、
    請求項１から１１の何れか一項に記載の電力変換装置と、
    前記電力変換装置から出力される直流電力を交流電力に変換して前記モータへ出力するインバータと
    を備えるモータ駆動装置。
13. 前記モータと、
    請求項１２に記載のモータ駆動装置と
    を備える空気調和機。
14. 前記モータで駆動される送風機を備える請求項１３に記載の空気調和機。
15. 前記モータで駆動される圧縮機を備える請求項１３に記載の空気調和機。

Images