JP2013106403A - 電源装置及びアーク加工用電源装置 - Google Patents

Abstract

【課題】低出力時の出力安定化を図ることができるアーク加工用電源装置を提供する。
【解決手段】出力要求が大の時には、インバータ回路のスイッチング素子ＴＲ１，ＴＲ２及びこれに連動する補助スイッチング回路のスイッチング素子ＴＲ３，ＴＲ４に出力する各制御パルス信号のオンパルス幅Ｗｍ，Ｗｓの調整を行うＰＷＭ制御が行われ、出力要求が小の時には、インバータ回路と補助スイッチング回路との間で対となる各制御パルス信号の相互の位相差αを調整するＰＳＭ制御に切り替える。
【選択図】図２

Description

本発明は、ハーフブリッジ型のインバータ回路を備える電源装置及びアーク加工用電源装置に関するものである。

アーク加工機等に用いる電源装置は、交流入力電力から生成した直流電力をインバータ回路のスイッチング動作にて高周波交流電力に変換し、溶接トランスにて電圧調整された高周波交流電力を後段回路でアーク溶接等のアーク加工に適した直流出力電力に変換している。出力電力の調整は、インバータ回路のスイッチング動作を制御することで行われる。

例えば特許文献１に開示の電源装置は、ハーフブリッジ型インバータ回路を備え、該回路のスイッチング素子のオンパルス幅を調整するパルス幅変調制御（ＰＷＭ制御）が行われ、出力電力の調整が行われている。また、この電源装置には、一次整流回路とインバータ回路との間にスイッチング素子（電力開閉用スイッチング素子）及びコンデンサ等の補助スイッチング回路が備えられている。そして、インバータ回路のスイッチング素子と連動した補助スイッチング素子のオンオフ動作と、これに伴う補助コンデンサの充放電動作とから、各スイッチング素子のスイッチングロスを低減するソフトスイッチング制御が行われている。

特開２００５−２７９７７４号公報

ところで、ＰＷＭ制御では、通常、電源装置の出力を極めて小さく調整する際において、インバータ回路及び補助スイッチング回路に出力される各制御パルス信号のオンパルス幅が極めて幅狭に設定される。そのため、スイッチング素子がオンできない事象が生じ、出力不安定、偏磁等の問題が生じる虞があった。

本発明は、上記課題を解決するためになされたものであって、その目的は、低出力時の出力安定化を図ることができる電源装置及びアーク加工用電源装置を提供することにある。

上記課題を解決するために、請求項１に記載の発明は、スイッチング素子が交互にオンオフするスイッチング動作を行い、入力される直流電力を高周波交流電力に変換するハーフブリッジ型のインバータ回路と、前記インバータ回路前段の電源線上に設けられ、前記インバータ回路のスイッチング動作と連動動作するスイッチング素子と該素子後段の電源線間に接続される補助コンデンサとを有する補助スイッチング回路とを備え、前記インバータ回路及びこれに連動する前記補助スイッチング回路のスイッチング動作を制御して負荷への出力電力の調整を行う出力制御を行うとともに、前記補助スイッチング回路のスイッチング素子を先にオフさせて後にオフする前記インバータ回路のスイッチング素子のスイッチングロスを低減する動作を含むソフトスイッチング制御を行うように構成される電源装置であって、前記インバータ回路のスイッチング素子に出力する制御パルス信号のオンパルス幅を調整するとともに、これに応じて前記補助スイッチング回路のスイッチング素子に出力する制御パルス信号のオンパルス幅を調整するパルス幅変調制御手段と、前記インバータ回路のスイッチング素子と前記補助スイッチング回路のスイッチング素子とで対をなす制御パルス信号の相互の位相差を調整する位相シフト制御手段と、出力要求が大の時には前記パルス幅変調制御手段とし、出力要求が小の時には前記位相シフト制御手段に切り替える制御切替手段とを備えたことをその要旨とする。

この発明では、出力要求が大の時には、インバータ回路及びこれに連動する補助スイッチング回路に出力する各制御パルス信号のオンパルス幅の調整を行うパルス幅変調制御（ＰＷＭ制御）が行われ、出力要求が小の時には、インバータ回路と補助スイッチング回路との間で対となる各制御パルス信号の相互の位相差を調整する位相シフト制御（ＰＳＭ制御）に切り替わる。つまり、低出力要求時にそのままＰＷＭ制御を実施すると、インバータ回路及び補助スイッチング回路の各スイッチング素子がオンできない事象が生じ得る。そのため、低出力要求時にはＰＳＭ制御に切り替わり、各制御パルス信号のオンパルス幅を確保した状態での位相調整により電流ピーク値・平均値が小さくされ、低出力とされる。これにより、低出力要求時においてもインバータ回路及び補助スイッチング回路の各スイッチング素子を確実にオンさせることが可能となるため、安定した出力が得られるようになる。

請求項２に記載の発明は、請求項１に記載の電源装置において、前記制御切替手段は、前記インバータ回路及び前記補助スイッチング回路の各スイッチング素子が十分にオン可能な所定狭パルス幅より大となる前記オンパルス幅に設定されるような出力要求時には前記パルス幅変調制御手段とし、前記オンパルス幅がその所定狭パルス幅より小となり得る出力要求時には前記オンパルス幅をその所定狭パルス幅に固定した状態での前記制御パルス信号の位相調整を行う前記位相シフト制御手段に切り替えることをその要旨とする。

この発明では、インバータ回路及び補助スイッチング回路の各スイッチング素子が十分にオン可能な所定狭パルス幅より大となるオンパルス幅に設定される出力要求期間ではＰＷＭ制御が実施され、オンパルス幅がその所定狭パルス幅より小となり得る低出力要求期間ではオンパルス幅をその所定狭パルス幅に固定した状態で各制御パルス信号の位相調整を行うＰＳＭ制御が実施される。これにより、ＰＷＭ制御から切り替わる際の所定狭パルス幅を継承してＰＳＭ制御に切り替えられることで、インバータ回路及び補助スイッチング回路の各スイッチング素子が確実にオンされることでの出力安定化とともに、制御が切り替わる際の出力安定化が可能となる。

請求項３に記載の発明は、請求項１又は２に記載の電源装置において、前記位相シフト制御手段は、前記インバータ回路に出力する制御パルス信号に対して、前記補助スイッチング回路に出力する制御パルス信号を相対的に進み側にシフトさせることをその要旨とする。

この発明では、ＰＳＭ制御では、インバータ回路に出力する制御パルス信号に対して、補助スイッチング回路に出力する制御パルス信号が相対的に進み側にシフトされる。これにより、補助スイッチング回路のスイッチング素子が先にオフしてからインバータ回路のスイッチング素子がオフするソフトスイッチング動作がこのＰＳＭ制御時においても継続され、スイッチングロス低減に寄与できる。

請求項４に記載の発明は、請求項１〜３のいずれか１項に記載の電源装置において、前記位相シフト制御手段は、前記インバータ回路に出力する制御パルス信号と、前記補助スイッチング回路に出力する制御パルス信号との一方側を固定、他方側をシフトさせることをその要旨とする。

この発明では、ＰＳＭ制御では、インバータ回路及び補助スイッチング回路に出力する各制御パルス信号の一方側が固定、他方側がシフトされる。これにより、１つの制御パルス信号のみの位相調整で済むため、位相調整が容易である。

請求項５に記載の発明は、請求項１〜４のいずれか１項に記載の電源装置において、前記インバータ回路にて生成された高周波交流電力を電圧調整して二次側に出力するトランスと、前記トランスを介して電圧調整された高周波交流電力から負荷に応じた出力電力に変換する出力変換回路とを備えるものであることをその要旨とする。

この発明では、インバータ回路にて生成された高周波交流電力を電圧調整するトランスと、該トランスにて電圧調整された高周波交流電力から負荷に応じた出力電力に変換する出力変換回路とが備えられる。これらを備える電源装置の低出力時の出力安定化が可能となる。

請求項６に記載の発明は、請求項１〜５のいずれか１項に記載の電源装置を用いてアーク加工用出力電力を生成するように構成されたアーク加工用電源装置である。
この発明では、低出力時の出力安定化が可能なアーク加工用電源装置を提供できる。

本発明によれば、低出力時の出力安定化を図ることができる電源装置及びアーク加工用電源装置を提供することができる。

実施形態におけるアーク加工用電源装置の回路図である。 電源装置各所の電圧・電流波形図であり、（ａ）はＰＷＭ動作時（出力大時）、（ｂ）はＰＷＭ−ＰＳＭ臨界動作時（出力小時）、（ｃ）はＰＳＭ動作時（出力極小時）である。 ＰＷＭ−ＰＳＭ制御態様の説明図である。 別例における制御パルス信号の波形図であり、（ａ）はＰＷＭ動作時（出力大時）、（ｂ）はＰＷＭ−ＰＳＭ臨界動作時（出力小時）、（ｃ）はＰＳＭ動作時（出力極小時）である。 別例における制御パルス信号の波形図であり、（ａ）はＰＷＭ動作時（出力大時）、（ｂ）はＰＷＭ−ＰＳＭ臨界動作時（出力小時）、（ｃ）はＰＳＭ動作時（出力極小時）である。

以下、本発明を具体化した一実施形態を図面に従って説明する。
図１に示すように、アーク加工機は、アーク加工用電源装置１１にて生成した出力電力をトーチＴＨに供給し、トーチＴＨから加工対象物Ｍに向けてアークを発生させて、加工対象物Ｍに対してアーク溶接、アーク切断等のアーク加工を行う装置である。

電源装置１１は、直流変換回路１２、インバータ回路１３、補助スイッチング回路１４、トランスＩＮＴ、及び出力変換回路１５を備えて構成されている。
直流変換回路１２は、ダイオードブリッジよりなる整流回路ＤＲ１と平滑コンデンサＣ１，Ｃ２とを備えている。整流回路ＤＲ１の出力端子からそれぞれ延びる電源線Ｌ１，Ｌ２間に平滑コンデンサＣ１，Ｃ２が直列接続され、平滑コンデンサＣ１，Ｃ２間から電源線Ｌ３が延びている。直流変換回路１２は、商用電源から供給される三相の交流入力電力を整流回路ＤＲ１にて直流電力に変換して平滑コンデンサＣ１，Ｃ２を充電する。各平滑コンデンサＣ１，Ｃ２にて充電された直流電力は、電源線Ｌ１，Ｌ３又は電源線Ｌ３，Ｌ２を介して補助スイッチング回路１４、及びその後段のインバータ回路１３に出力され、整流回路ＤＲ１の出力電圧の半分の電圧値としてこれら後段回路に出力されるようになっている。

インバータ回路１３は、ＩＧＢＴ等の２個のスイッチング素子ＴＲ１，ＴＲ２を用い、スイッチング素子ＴＲ１を電源線Ｌ１側に、スイッチング素子ＴＲ２を電源線Ｌ２にそれぞれ配置したハーフブリッジ回路にて構成されている。各スイッチング素子ＴＲ１，ＴＲ２には、それぞれ還流ダイオードＤ１，Ｄ２が逆接続されている。先の平滑コンデンサＣ１，Ｃ２間に接続された電源線Ｌ３がトランスＩＮＴの一次側コイルの一端側に接続されているのに対し、インバータ回路１３の出力端子（スイッチング素子ＴＲ１，ＴＲ２間のノード）は一次側コイルの他端側に接続されている。各スイッチング素子ＴＲ１，ＴＲ２のゲートには制御回路２１から制御パルス信号が入力され、スイッチング素子ＴＲ１とスイッチング素子ＴＲ２とが交互にオンオフ駆動されて直流電力から高周波交流電力を生成し、該高周波交流電力をトランスＩＮＴの一次側コイルに供給する。

インバータ回路１３と直流変換回路１２との間には、ＩＧＢＴ等のスイッチング素子ＴＲ３，ＴＲ４、ダイオードＤ５，Ｄ６、及び補助コンデンサＣ３，Ｃ４とを有する補助スイッチング回路１４が備えられている。スイッチング素子ＴＲ３，ＴＲ４は、自身のそれぞれに還流ダイオードＤ３，Ｄ４が逆接続され、スイッチング素子ＴＲ３が直流変換回路１２の後段における電源線Ｌ１上に、スイッチング素子ＴＲ４が直流変換回路１２の後段における電源線Ｌ２上に配置されている。スイッチング素子ＴＲ３，ＴＲ４の後段には、アノードが電源線Ｌ３に、カソードが電源線Ｌ１に接続されたダイオードＤ５と、アノードが電源線Ｌ２に、カソードが電源線Ｌ３に接続されたダイオードＤ６とが配置されている。更に、ダイオードＤ５，Ｄ６の後段には、電源線Ｌ１，Ｌ３間に補助コンデンサＣ３が接続され、電源線Ｌ３，Ｌ２間に補助コンデンサＣ４が接続されている。各スイッチング素子ＴＲ３，ＴＲ４のゲートには制御回路２１から制御パルス信号が入力され、該スイッチング素子ＴＲ３はインバータ回路１３のスイッチング素子ＴＲ１と、スイッチング素子ＴＲ４はスイッチング素子ＴＲ２とそれぞれ連動してオンオフ駆動される。これにより、スイッチング素子ＴＲ３，ＴＲ４自身も含め、インバータ回路１３のスイッチング素子ＴＲ１，ＴＲ２のスイッチングロスを低減するソフトスイッチングが行われる。

トランスＩＮＴは、前記インバータ回路１３で生成された高周波交流電力の電圧調整を行い、二次側コイルから所定電圧に調整された高周波交流電力を出力変換回路１５に出力する。

出力変換回路１５は、２個のダイオードよりなる整流回路ＤＲ２と、直流リアクトルＤＣＬとを備えている。整流回路ＤＲ２は、トランスＩＮＴの二次側コイルの両端にそれぞれアノードが接続される２個のダイオードを備え、各ダイオードのカソードが直流リアクトルＤＣＬに接続されて構成されている。直流リアクトルＤＣＬは出力線Ｌ４上に配置され、出力線Ｌ５はトランスＩＮＴの二次側コイルの中間点に接続されている。出力変換回路１５は、整流回路ＤＲ２と直流リアクトルＤＣＬにて、トランスＩＮＴから出力された高周波交流電力をアーク加工に適した直流出力電力に変換する。

そして、出力線Ｌ４にはトーチＴＨが、出力線Ｌ５には加工対象物Ｍがそれぞれ接続され、出力線Ｌ４を介してトーチＴＨに供給される出力電力に基づいて加工対象物Ｍとの間にアークを生じさせ、加工対象物Ｍのアーク溶接、アーク切断等のアーク加工が行われるようになっている。出力電力の調整は、制御回路２１にてインバータ回路１３のスイッチングを制御することで行われる。

制御回路２１は、インバータ回路１３と補助スイッチング回路１４とを連動させたスイッチング制御を行っている。即ち、電源装置１１には、その時々の出力電圧や出力電流の実値の検出を行う図示略の検出センサが備えられ、制御回路２１は、その検出値（実値）に基づいてその時々で好適な出力電力となるスイッチング制御を行う。

制御回路２１は、偏差算出部２２、制御切替部２３、パルス幅算出部２４、及び位相差算出部２５を備えている。
偏差算出部２２は、その時々の目標値と実値との偏差Ｘの算出を行っている。制御切替部２３は、その実値との偏差Ｘの大きさに基づいて、図３に示すように、予め設定した所定値Ｘａを境にその偏差Ｘが大きい領域、即ち小〜大出力要求時においては、インバータ回路１３のスイッチング制御をパルス幅変調制御（ＰＷＭ制御）とする。この場合、パルス幅算出部２４は、偏差算出部２２にて算出された実値との偏差Ｘに基づいて、インバータ回路１３のスイッチング素子ＴＲ１，ＴＲ２のオンパルス幅Ｗｍを算出し、これに基づいて補助スイッチング回路１４のスイッチング素子ＴＲ３，ＴＲ４のオンパルス幅Ｗｓを算出する。実値との偏差Ｘが大きくなると、オンパルス幅Ｗｍ，Ｗｓは幅広に設定され、実値との偏差Ｘが小さくなると、オンパルス幅Ｗｍ，Ｗｓは幅狭に設定される。そして、実値との偏差ＸがＰＷＭ制御時の下限値である所定値Ｘａになると、オンパルス幅Ｗｍ，Ｗｓは最小パルス幅Ｗｍ０，Ｗｓ０に設定される。

ここで、このＰＷＭ制御時においては、補助スイッチング回路１４のスイッチング素子ＴＲ３，ＴＲ４は、インバータ回路１３のスイッチング素子ＴＲ１，ＴＲ２のそれぞれと同時（位相差ゼロ）にオンされるが、オフ時は各スイッチング素子ＴＲ１，ＴＲ２のオフに先立ってオフする。即ち、インバータ回路１３のスイッチング素子ＴＲ１，ＴＲ２のオンパルスと立ち上がりが一致するが、立ち下がりが所定時間早くなるように（補助コンデンサＣ３，Ｃ４の放電が十分又は完全に行われるように）、補助スイッチング回路１４のスイッチング素子ＴＲ３，ＴＲ４のオンパルス幅Ｗｓが先のオンパルス幅Ｗｍよりも幅狭に設定される。

そのため、実値との偏差Ｘが小さくなりオンパルス幅Ｗｍ，Ｗｓが次第に幅狭になってくると、特にオンパルスが幅狭に設定される補助スイッチング回路１４のスイッチング素子ＴＲ３，ＴＲ４が十分にオンできるかが懸念されるところである。本実施形態ではこれを考慮し、スイッチング素子ＴＲ３，ＴＲ４が十分にオンできる下限の最小パルス幅Ｗｓ０となる、またこれに対応するスイッチング素子ＴＲ１，ＴＲ２のオンパルス幅Ｗｍが最小パルス幅Ｗｍ０となるＰＷＭ制御の下限値として所定値Ｘａが設定されている。

従って、実値との偏差Ｘが所定値Ｘａよりも小さくなる領域、即ち極小出力要求時においては、制御切替部２３は、インバータ回路１３のスイッチング制御をＰＷＭ制御から位相シフト制御（ＰＳＭ制御）に切り替える。この場合、インバータ回路１３のスイッチング素子ＴＲ１，ＴＲ２を基準相、補助スイッチング回路１４のスイッチング素子ＴＲ３，ＴＲ４が制御相となる。位相差算出部２５は、制御相側のスイッチング素子ＴＲ３，ＴＲ４のオンオフを早めるべく、制御相側の制御パルス信号を基準相側の制御パルス信号に対して進み側にシフトさせるその位相差αを偏差Ｘに基づいて算出する。そして、実値との偏差Ｘが所定値Ｘａから小さくなるに連れて、基準相側に対する制御相側の制御パルス信号の位相差αがゼロ（ＰＷＭ制御時）から次第に大きくなるように設定され、最大位相差αｘまで設定される。尚、パルス幅算出部２４は、インバータ回路１３のスイッチング素子ＴＲ１，ＴＲ２及び補助スイッチング回路１４のスイッチング素子ＴＲ３，ＴＲ４のオンパルス幅Ｗｍ，Ｗｓを最小パルス幅Ｗｍ０，Ｗｓ０に固定としている。

これにより、各スイッチング素子ＴＲ１〜ＴＲ４のオンパルスは十分にオン可能な最小パルス幅Ｗｍ０，Ｗｓ０に保たれたまま、制御相側のスイッチング素子ＴＲ３，ＴＲ４を位相差α分進み側にシフトさせて基準相側のスイッチング素子ＴＲ１，ＴＲ２との同時オン時間が調整されることで、極小出力の調整が行われる。また、進み側にシフトされることから、ＰＳＭ制御時においても補助スイッチング回路１４のスイッチング素子ＴＲ３，ＴＲ４がインバータ回路１３のスイッチング素子ＴＲ１，ＴＲ２のオフに先立ってオフされることが維持されるため、ＰＷＭ制御時と同様に補助スイッチング回路１４によるソフトスイッチングが継続して行われる。

次に、本実施形態の制御回路２１の各種制御を電源装置１１の各所の電圧、電流波形を示す図２を参照しつつ説明する。尚、図２（ａ）〜（ｃ）はそれぞれ１制御周期分を示し、スイッチング素子ＴＲ１，ＴＲ３の組側が動作する半周期について期間ｔ１〜ｔ１０と細分化して説明する。期間ｔ１〜ｔ１０については、図２の下部において数字のみを示す。また、図２中のＴＲ１〜ＴＲ４（ＶＧＥ）はスイッチング素子ＴＲ１〜ＴＲ４に出力する制御パルス信号（ゲート電圧）である。図２中のＣ３，Ｃ４（Ｖ）は補助コンデンサＣ３，Ｃ４の端子間電圧、ＴＲ１（ＶＣＥ）及びＴＲ３（ＶＣＥ）はスイッチング素子ＴＲ１，ＴＲ３の端子間電圧、ＴＲ１（Ｉｃ）及びＴＲ３（Ｉｃ）はスイッチング素子ＴＲ１，ＴＲ３を流れる電流である。ＩＮＴ（Ｉ）はトランスＩＮＴの一次側コイルを流れる電流である。

［ＰＷＭ制御］
図２（ａ）は出力大の要求がなされた場合であり、スイッチング素子ＴＲ１のオンパルス幅Ｗｍが期間ｔ２〜ｔ９まで継続するように設定された場合である。スイッチング素子ＴＲ３のオンパルス幅Ｗｓは期間ｔ２〜ｔ８まで継続するように設定される。

期間ｔ１：スイッチング素子ＴＲ１，ＴＲ３は、このＰＷＭ制御時ではオフ状態とされる。またこのとき、補助コンデンサＣ３は充電状態となっており、その端子間電圧が平滑コンデンサＣ１の端子間電圧と同電圧（整流回路ＤＲ１の端子間電圧の半分の電圧）となっている。

期間ｔ２：インバータ回路１３のスイッチング素子ＴＲ１と補助スイッチング回路１４のスイッチング素子ＴＲ３とが同時にオンする。このとき、トランスＩＮＴの一次側コイルの漏れインダクタンスによりスイッチング素子ＴＲ１，ＴＲ３にかかる電流のゼロからの立ち上がりが緩やかであるため、該スイッチング素子ＴＲ１，ＴＲ３はゼロ又は極小電流（以降、ゼロ電流とする）でのオンとなり、スイッチングロスは低減されている。また、スイッチング素子ＴＲ３においては、平滑コンデンサＣ１と補助コンデンサＣ３の端子間電圧が同電圧であることからゼロ又は極小電圧（以降、ゼロ電圧とする）でのオンとなり、このことからもスイッチングロスが低減されている。そして、これらスイッチング素子ＴＲ１，ＴＲ３のオンに基づいて、平滑コンデンサＣ１からの直流電力がそのスイッチング素子ＴＲ３及びスイッチング素子ＴＲ１を介してトランスＩＮＴの一次側コイルに供給される。

期間ｔ３〜ｔ８：インバータ回路１３のスイッチング素子ＴＲ１と補助スイッチング回路１４のスイッチング素子ＴＲ３との期間ｔ２から継続したオン期間である。平滑コンデンサＣ１からの直流電力がトランスＩＮＴの一次側コイルに継続して供給される。つまり、後の期間ｔ９での補助コンデンサＣ３からの電力供給も含めて、トランスＩＮＴの二次側以降を経て生成される電源装置１１の出力電力は大となる。

期間ｔ９：補助スイッチング回路１４のスイッチング素子ＴＲ３がインバータ回路１３のスイッチング素子ＴＲ１に先立ってオフする。このとき、平滑コンデンサＣ１と補助コンデンサＣ３の端子間電圧が同電圧であることからスイッチング素子ＴＲ３はゼロ電圧でのオフとなり、スイッチングロスは低減されている。スイッチング素子ＴＲ３のオフに基づいて、平滑コンデンサＣ１からの直流電力の後段への供給が遮断されるものの、充電状態にある補助コンデンサＣ３から引き続き直流電力のトランスＩＮＴへの供給が継続される。尚、期間ｔ９では、補助コンデンサＣ３の放電に伴ってその端子間電圧が次第に低下し、次の期間ｔ１０までにゼロ又は極小の端子間電圧となる。尚、トランスＩＮＴの一次側コイルを流れる電流は維持される。

期間ｔ１０：インバータ回路１３のスイッチング素子ＴＲ１がオフする。このとき、補助コンデンサＣ３が先の期間ｔ９で放電することからスイッチング素子ＴＲ１はゼロ電圧でのオフとなり、スイッチングロスは低減されている。スイッチング素子ＴＲ１のオフに基づいて、トランスＩＮＴの一次側コイル（漏れインダクタンス）に蓄積された電磁エネルギーに基づいて還流ダイオードＤ２を経由する還流電流が生じ、補助コンデンサＣ４の充電が行われる。期間ｔ１０の終了時までには補助コンデンサＣ４の端子間電圧が平滑コンデンサＣ２の端子間電圧と同電圧まで充電される。そして、還流電流は次第に減少する。尚、トランスＩＮＴの一次側コイル（漏れインダクタンス）に蓄積される電磁エネルギーが不足する場合、トランスＩＮＴの一次側コイルに直列にリアクトルを挿入して対応する。

このようにしてスイッチング素子ＴＲ１，ＴＲ３の組側が動作する半周期が終了し、次の半周期はスイッチング素子ＴＲ２，ＴＲ４の組側が動作して、スイッチング素子ＴＲ１，ＴＲ２の交互のオンオフが繰り返される。

図２（ｂ）は出力小の要求がなされた場合であり、ＰＷＭ制御とＰＳＭ制御との臨界でのＰＷＭ制御を行う場合である。即ち、スイッチング素子ＴＲ１のオンパルス幅Ｗｍが期間ｔ２〜ｔ４まで継続する最小パルス幅Ｗｍ０に設定されている。スイッチング素子ＴＲ３のオンパルス幅Ｗｓは期間ｔ２〜ｔ３まで継続する最小パルス幅Ｗｓ０に設定される。

期間ｔ１：スイッチング素子ＴＲ１，ＴＲ３はオフされている。またこのとき、補助コンデンサＣ３は充電状態となっている。
期間ｔ２：インバータ回路１３のスイッチング素子ＴＲ１と補助スイッチング回路１４のスイッチング素子ＴＲ３とが同時にオンする。スイッチング素子ＴＲ１はゼロ電流でのオン、スイッチング素子ＴＲ３はゼロ電流、ゼロ電圧でのオンであり、スイッチングロスは低減されている。スイッチング素子ＴＲ１，ＴＲ３のオンに基づいて、平滑コンデンサＣ１からの直流電力がトランスＩＮＴの一次側コイルに供給される。

期間ｔ３：インバータ回路１３のスイッチング素子ＴＲ１と補助スイッチング回路１４のスイッチング素子ＴＲ３との期間ｔ２から継続したオン期間であり、上記した図２（ａ）の場合より短い期間である。つまり、後の期間ｔ４での補助コンデンサＣ３からの電力供給も含めて、トランスＩＮＴの二次側以降を経て生成される電源装置１１の出力電力は小となる。

期間ｔ４：補助スイッチング回路１４のスイッチング素子ＴＲ３がインバータ回路１３のスイッチング素子ＴＲ１に先立ってオフする。スイッチング素子ＴＲ３はゼロ電圧でのオフであり、スイッチングロスは低減されている。スイッチング素子ＴＲ３のオフに基づいて、充電状態にある補助コンデンサＣ３から引き続き直流電力のトランスＩＮＴへの供給が継続される。補助コンデンサＣ３は放電される。

期間ｔ５：インバータ回路１３のスイッチング素子ＴＲ１がオフする。このとき、補助コンデンサＣ３の放電でスイッチング素子ＴＲ１はゼロ電圧でのオフであり、スイッチングロスは低減されている。また、還流ダイオードＤ２を経由する還流電流が生じて、補助コンデンサＣ４の充電が行われる。

期間ｔ６〜ｔ１０：スイッチング素子ＴＲ１，ＴＲ３のオフ状態が継続する。これにより、期間ｔ６〜ｔ１０では出力電力の生成は行われない。
このようにしてスイッチング素子ＴＲ１，ＴＲ３の組側が動作する半周期が終了し、次の半周期はスイッチング素子ＴＲ２，ＴＲ４の組側が動作する。

そして、このＰＷＭ制御時では、実値との偏差Ｘに基づいて算出されるスイッチング素子ＴＲ１，ＴＲ２のオンパルス幅Ｗｍが期間ｔ２〜ｔ４から期間ｔ２〜ｔ９の間で変更され、出力電力の大小が調整される。またこれと連動して、スイッチング素子ＴＲ３，ＴＲ４のオンパルス幅Ｗｓは期間ｔ２〜ｔ３から期間ｔ２〜ｔ８の間で変更される。オンパルス幅Ｗｍ，Ｗｓが最小パルス幅Ｗｍ０，Ｗｓ０に設定されても、スイッチング素子ＴＲ１，ＴＲ２、特に幅狭側となるスイッチング素子ＴＲ３，ＴＲ４でも十分にオン可能である。これ以下の極小出力の要求に対しては、ＰＳＭ制御に切り替わって行われる。

［ＰＳＭ制御］
図２（ｃ）は出力極小の要求がなされた場合であり、ＰＳＭ制御を行う場合である。基準相となるインバータ回路１３のスイッチング素子ＴＲ１のオンパルス幅Ｗｍは期間ｔ２〜ｔ４、制御相となる補助スイッチング回路１４のスイッチング素子ＴＲ３のオンパルス幅Ｗｍは期間ｔ１〜ｔ２に設定される。つまり、スイッチング素子ＴＲ１，ＴＲ３のオンパルスがともに最小パルス幅Ｗｍ０，Ｗｓ０を維持しつつ、スイッチング素子ＴＲ３側のオンパルスが進み側に位相シフトされ、位相差αを生じさせている。

期間ｔ１：インバータ回路１３のスイッチング素子ＴＲ１のオンに先立って、補助スイッチング回路１４のスイッチング素子ＴＲ３がオンされる。補助コンデンサＣ３は充電状態となっている。従って、スイッチング素子ＴＲ３はゼロ電流、ゼロ電圧でのオンであり、スイッチングロスは低減されている。

期間ｔ２：インバータ回路１３のスイッチング素子ＴＲ１がオンする。このとき、トランスＩＮＴの一次側コイルの漏れインダクタンスにてスイッチング素子ＴＲ１はゼロ電流でのオンであり、スイッチングロスは低減されている。そして、このスイッチング素子ＴＲ１のオンに基づいて、平滑コンデンサＣ１からの直流電力がスイッチング素子ＴＲ３及びスイッチング素子ＴＲ１を介してトランスＩＮＴの一次側コイルに供給される。スイッチング素子ＴＲ１，ＴＲ３の両者がオンする期間はこの期間ｔ２のみである。トランスＩＮＴに供給される電流は後の期間ｔ３，ｔ４でも生じるため、期間としては図２（ｂ）のＰＷＭ−ＰＳＭ臨界時と同じであるが、電流ピーク値・平均値が小さくなることから、結果的に電源装置１１の出力電力は極小となる。

期間ｔ３：補助スイッチング回路１４のスイッチング素子ＴＲ３がインバータ回路１３のスイッチング素子ＴＲ１に先立ってオフする。スイッチング素子ＴＲ３はゼロ電圧でのオフであり、スイッチングロスは低減されている。スイッチング素子ＴＲ３のオフに基づいて、充電状態にある補助コンデンサＣ３から引き続き直流電力のトランスＩＮＴへの供給が継続され、補助コンデンサＣ３は放電される。

期間ｔ４：スイッチング素子ＴＲ１のオン、スイッチング素子ＴＲ３のオフ状態が継続する。補助コンデンサＣ３は完全に放電状態となっている。
期間ｔ５：インバータ回路１３のスイッチング素子ＴＲ１がオフする。このとき、補助コンデンサＣ３の放電でスイッチング素子ＴＲ１はゼロ電圧でのオフであり、スイッチングロスは低減されている。またこのとき、還流ダイオードＤ２を経由する還流電流が生じて、補助コンデンサＣ４の充電が行われる。

期間ｔ６〜ｔ１０：スイッチング素子ＴＲ１，ＴＲ３のオフ状態が継続する。これにより、期間ｔ６〜ｔ１０では出力電力の生成は行われない。
このようにしてスイッチング素子ＴＲ１，ＴＲ３の組側が動作する半周期が終了し、次の半周期はスイッチング素子ＴＲ２，ＴＲ４の組側が動作する。

そして、このＰＳＭ制御時では、スイッチング素子ＴＲ１，ＴＲ２のオンパルス幅Ｗｍ、及びスイッチング素子ＴＲ３，ＴＲ４のオンパルス幅Ｗｓは最小パルス幅Ｗｍ０，Ｗｓ０が固定とされ、実値との偏差Ｘに基づく各制御パルス信号の位相差αが変更されることで、極小出力要求時での出力電力の大小が調整される。従って、電源装置１１の出力が一層小さくなっても、スイッチング素子ＴＲ１，ＴＲ２、特に幅狭側となるスイッチング素子ＴＲ３，ＴＲ４は依然として十分にオン可能となっている。

このように本実施形態の電源装置１１では、実値との偏差Ｘが所定値Ｘａよりも大となる出力小から出力大までの要求がなされた時は、インバータ回路１３及びそれに付随する補助スイッチング回路１４に対してオンパルス幅Ｗｍ，Ｗｓを調整するＰＷＭ制御が行われる。一方、所定値Ｘａよりも小となる出力極小の要求がなされた時は、インバータ回路１３及び補助スイッチング回路１４に対してＰＷＭ制御時の最小パルス幅Ｗｍ０，Ｗｓ０のオンパルスを用いたＰＳＭ制御が行われるようになっている。これにより、出力が極小要求であっても、インバータ回路１３のスイッチング素子ＴＲ１，ＴＲ２、特にオンパルスが幅狭となる補助スイッチング回路１４のスイッチング素子ＴＲ３，ＴＲ４が確実にオンでき、出力の安定、偏磁等の問題は抑制される。

次に、本実施形態の特徴的な効果を記載する。
（１）出力要求が大の時には、インバータ回路１３及びこれに連動する補助スイッチング回路１４に出力する各制御パルス信号のオンパルス幅Ｗｍ，Ｗｓの調整を行うＰＷＭ制御が行われ、出力要求が小の時には、インバータ回路１３と補助スイッチング回路１４との間で対となる各制御パルス信号の相互の位相差αを調整するＰＳＭ制御に切り替えられるようになっている。つまり、低出力要求時にそのままＰＷＭ制御を実施すると、インバータ回路１３及び補助スイッチング回路１４の各スイッチング素子ＴＲ１〜ＴＲ４がオンできない事象が生じ得る。そのため、低出力要求時にはＰＳＭ制御に切り替わり、各制御パルス信号のオンパルス幅Ｗｍ，Ｗｓを確保した状態、本実施形態ではオン可能な最小パルス幅Ｗｍ０，Ｗｓ０に固定した状態での位相調整により電流ピーク値・平均値が小さくされ、低出力とされる。これにより、低出力要求時においてもインバータ回路１３及び補助スイッチング回路１４の各スイッチング素子ＴＲ１〜ＴＲ４を確実にオンさせることが可能となるため、安定した出力を得ることができる。

（２）オンパルス幅Ｗｍ，Ｗｓが最小パルス幅Ｗｍ０，Ｗｓ０を境にＰＷＭ制御からＰＳＭ制御に切り替えられ、ＰＳＭ制御時ではスイッチング素子ＴＲ１〜ＴＲ４が十分にオン可能なその最小パルス幅Ｗｍ０，Ｗｓ０に固定した状態で各制御パルス信号の位相調整が行われる。これにより、ＰＷＭ制御から切り替わる際の最小パルス幅Ｗｍ０，Ｗｓ０を継承してＰＳＭ制御に切り替えられることで、インバータ回路１３及び補助スイッチング回路１４の各スイッチング素子ＴＲ１〜ＴＲ４が確実にオンされることでの出力安定化とともに、制御が切り替わる際の出力安定化を図ることができる。

（３）ＰＳＭ制御時において、インバータ回路１３に出力する制御パルス信号に対して、補助スイッチング回路１４に出力する制御パルス信号が進み側にシフトされる。これにより、補助スイッチング回路１４のスイッチング素子ＴＲ３，ＴＲ４が先にオフしてからインバータ回路１３のスイッチング素子ＴＲ１，ＴＲ２がオフするソフトスイッチング動作をこのＰＳＭ制御時においても継続でき、スイッチングロスの低減に寄与することができる。

（４）ＰＳＭ制御時において、インバータ回路１３に出力する制御パルス信号が固定、補助スイッチング回路１４に出力する制御パルス信号がシフトされる。これにより、１つの制御パルス信号のみの位相調整で済むため、位相調整を容易に行うことができる。

（５）ＰＳＭ制御時において、補助スイッチング回路１４のスイッチング素子ＴＲ３，ＴＲ４がオフしてからインバータ回路１３のスイッチング素子ＴＲ１，ＴＲ２がオフするまでの期間（スイッチング素子ＴＲ１，ＴＲ２のみがオンする期間）が長くなると、一次側で無用な還流電流が生じ得る。しかしながら本実施形態では、ＰＳＭ制御時のスイッチング素子ＴＲ１，ＴＲ２のオンパルス幅Ｗｍが最小パルス幅Ｗｍ０に設定されることから、無用な還流電流の発生を防止でき、還流電流発生時の導通損低減による省電力化を図ることができる。また、本実施形態のようなアーク加工用電源装置１１では、低出力時に大きな出力電流が生じ得るために先の還流電流が生じる時間が長くなりがちであるが、本実施形態ではその還流電流を効果的に低減可能なため、本実施形態のようなアーク加工用電源装置１１に適用する意義は大きい。

尚、本発明の実施形態は、以下のように変更してもよい。
・上記実施形態のＰＳＭ制御では、インバータ回路１３のスイッチング素子ＴＲ１，ＴＲ２に出力する制御パルス信号を固定とし、補助スイッチング回路１４のスイッチング素子ＴＲ３，ＴＲ４に出力する制御パルス信号を進み側にシフトさせたが、適宜変更してもよい。

例えば図４に示すように、ＰＳＭ制御時において、インバータ回路１３のスイッチング素子ＴＲ１，ＴＲ２に出力する制御パルス信号を固定とし、補助スイッチング回路１４のスイッチング素子ＴＲ３，ＴＲ４に出力する制御パルス信号を遅れ側にシフトさせてもよい。このようにしても、１つの制御パルス信号のみの位相調整で済むため、位相調整が容易である。

また図５に示すように、補助スイッチング回路１４のスイッチング素子ＴＲ３，ＴＲ４に出力する制御パルス信号を固定とし、インバータ回路１３のスイッチング素子ＴＲ１，ＴＲ２に出力する制御パルス信号を遅れ側にシフトさせてもよい。つまり、上記実施形態と同様に、インバータ回路１３に出力する制御パルス信号に対して、補助スイッチング回路１４に出力する制御パルス信号が相対的に進み側にシフトされる。このようにしても、ＰＳＭ制御時においてソフトスイッチング動作の継続が可能である。

またこのＰＳＭ制御時において、インバータ回路１３及び補助スイッチング回路１４の各制御パルス信号の一方側を固定、他方側をシフトさせたが、両者を相対的にシフトさせてもよい。この場合、ＰＳＭ制御時も継続したソフトスイッチング動作を期待する場合、インバータ回路１３に出力する制御パルス信号に対して、補助スイッチング回路１４に出力する制御パルス信号を相対的に進み側にシフトさせるのが好ましい。

更に、インバータ回路１３及び補助スイッチング回路１４の各制御パルス信号をシフトさせる上記の様々な態様を組み合わせて、制御中に変更させてもよい。
・上記実施形態では、ＰＷＭ制御からＰＳＭ制御への切り替え判定に用いる所定狭パルス幅として最小パルス幅Ｗｍ０，Ｗｓ０を用いたが、最小でなくてもある程度幅狭の狭パルス幅を用いてもよい。また、ＰＷＭ制御とＰＳＭ制御の切り替えを制御パルス信号のオンパルス幅Ｗｍ，Ｗｓ以外で行ってもよい。例えば、アーク加工機の使用者が出力を設定するその出力設定値（目標値）に基づいて制御を切り替えるようにしてもよい。具体的に、出力大〜小の設定時にはＰＷＭ制御とし、出力極小の設定時にはＰＳＭ制御に切り替える。

・上記実施形態の電源装置１１の構成を適宜変更してもよい。例えば出力変換回路１５を整流回路ＤＲ２、直流リアクトルＤＣＬで構成したが、負荷に応じて適宜変更してもよい。また、商用電源からの交流入力電力を直流電力に変換する直流変換回路１２を用いたが、入力が直流電力であれば省略、若しくは電圧変換回路等であってもよい。

・上記実施形態の電源装置１１はアーク加工用電源装置であったが、その他の電源装置であってもよい。

１１ アーク加工用電源装置（電源装置）
１３ インバータ回路
１４ 補助スイッチング回路
１５ 出力変換回路
２１ 制御回路（パルス幅変調制御手段、位相シフト制御手段、制御切替手段）
２３ 制御切替部（制御切替手段）
２４ パルス幅算出部（パルス幅変調制御手段）
２５ 位相差算出部（位相シフト制御手段）
Ｌ１〜Ｌ３ 電源線
Ｃ３，Ｃ４ 補助コンデンサ
ＩＮＴ トランス
ＴＲ１，ＴＲ２ スイッチング素子（インバータ回路）
ＴＲ３，ＴＲ４ スイッチング素子（補助スイッチング回路）
Ｗｍ，Ｗｓ オンパルス幅
Ｗｍ０，Ｗｓ０ 最小パルス幅（所定狭パルス幅）
α 位相差

Claims (6)

1. スイッチング素子が交互にオンオフするスイッチング動作を行い、入力される直流電力を高周波交流電力に変換するハーフブリッジ型のインバータ回路と、前記インバータ回路前段の電源線上に設けられ、前記インバータ回路のスイッチング動作と連動動作するスイッチング素子と該素子後段の電源線間に接続される補助コンデンサとを有する補助スイッチング回路とを備え、
   前記インバータ回路及びこれに連動する前記補助スイッチング回路のスイッチング動作を制御して負荷への出力電力の調整を行う出力制御を行うとともに、前記補助スイッチング回路のスイッチング素子を先にオフさせて後にオフする前記インバータ回路のスイッチング素子のスイッチングロスを低減する動作を含むソフトスイッチング制御を行うように構成される電源装置であって、
   前記インバータ回路のスイッチング素子に出力する制御パルス信号のオンパルス幅を調整するとともに、これに応じて前記補助スイッチング回路のスイッチング素子に出力する制御パルス信号のオンパルス幅を調整するパルス幅変調制御手段と、
   前記インバータ回路のスイッチング素子と前記補助スイッチング回路のスイッチング素子とで対をなす制御パルス信号の相互の位相差を調整する位相シフト制御手段と、
   出力要求が大の時には前記パルス幅変調制御手段とし、出力要求が小の時には前記位相シフト制御手段に切り替える制御切替手段と
   を備えたことを特徴とする電源装置。
2. 請求項１に記載の電源装置において、
   前記制御切替手段は、前記インバータ回路及び前記補助スイッチング回路の各スイッチング素子が十分にオン可能な所定狭パルス幅より大となる前記オンパルス幅に設定されるような出力要求時には前記パルス幅変調制御手段とし、前記オンパルス幅がその所定狭パルス幅より小となり得る出力要求時には前記オンパルス幅をその所定狭パルス幅に固定した状態での前記制御パルス信号の位相調整を行う前記位相シフト制御手段に切り替えることを特徴とする電源装置。
3. 請求項１又は２に記載の電源装置において、
   前記位相シフト制御手段は、前記インバータ回路に出力する制御パルス信号に対して、前記補助スイッチング回路に出力する制御パルス信号を相対的に進み側にシフトさせることを特徴とする電源装置。
4. 請求項１〜３のいずれか１項に記載の電源装置において、
   前記位相シフト制御手段は、前記インバータ回路に出力する制御パルス信号と、前記補助スイッチング回路に出力する制御パルス信号との一方側を固定、他方側をシフトさせることを特徴とする電源装置。
5. 請求項１〜４のいずれか１項に記載の電源装置において、
   前記インバータ回路にて生成された高周波交流電力を電圧調整して二次側に出力するトランスと、前記トランスを介して電圧調整された高周波交流電力から負荷に応じた出力電力に変換する出力変換回路とを備えるものであることを特徴とする電源装置。
6. 請求項１〜５のいずれか１項に記載の電源装置を用いてアーク加工用出力電力を生成するように構成されたことを特徴とするアーク加工用電源装置。