JP2015179581A - 高周波電源装置 - Google Patents

Abstract

【課題】ＤＣ／ＲＦ変換部のスイッチで生じる損失を低減させることができる高周波電源装置を提供する。【解決手段】ＤＣ／ＲＦ変換部５のスイッチング回路５Ａの各レグのハイサイドスイッチＱ１及びローサイドスイッチＱ２で生じる損失を低減するために、両スイッチへの駆動信号の供給を停止するデッドタイムがとるべき適正値と、各スイッチに与える駆動信号の波高値がとるべき適正値と、スイッチング回路５Ａから負荷側を見た負荷側インピーダンスとの間の関係を与えるマップを記憶したマップ記憶部８Ｃと、負荷側インピーダンスに対してマップを検索してデッドタイムの適正値と駆動信号の波高値の適正値とを演算するマップ演算部８Ｄとを設けて、デッドタイム及び各スイッチに与える駆動信号の波高値をマップ演算部により演算された適正値に等しくするようにした。【選択図】 図１

Description

本発明は、プラズマ負荷などの負荷に高周波電力を供給する高周波電源装置に関するものである。

プラズマ負荷などに高周波電力を供給する高周波電源装置として、特許文献１に示されているように、直流出力を調整する機能を有する可変ＤＣ電源部と、可変ＤＣ電源部から出力される直流出力をスイッチ素子のオンオフ動作により高周波交流出力に変換するＤＣ／ＲＦ変換部（直流／高周波交流変換部）とを備えて、可変ＤＣ電源部を制御することにより、ＤＣ／ＲＦ変換部から設定値に保たれた高周波電力を出力するようにしたものが用いられている。

図２１は、従来のこの種の高周波電源装置を負荷とともに示したものである。同図において、１は高周波電源装置、２は高周波電源装置１から高周波電力が供給される負荷、３は高周波電源装置１と負荷２との間に設けられたインピーダンス整合器である。

図２１に示された高周波電源装置１は、出力制御信号Ｓdcに応じて、出力する直流電力の大きさを調整する機能を有する可変ＤＣ電源部（可変直流電源部）４と、可変ＤＣ電源部４から出力される直流電力を高周波電力に変換するＤＣ／ＲＦ変換部（直流／高周波変換部）５と、ＤＣ／ＲＦ変換部５の出力から高調波成分を除去するローパスフィルタ６と、ローパスフィルタ６の出力端と高周波電源装置の出力端子１ａとの間に挿入されて、負荷２に供給される高周波電力の進行波成分と負荷２で反射して戻ってくる高周波電力の反射波成分とをそれぞれ検出して進行波成分検出信号Ｐｆと反射波成分検出信号Ｐｒとを出力するパワー検出部７と、可変ＤＣ電源部４及びＤＣ／ＲＦ変換部５を制御する制御部８とを備えている。

ＤＣ／ＲＦ変換部５は、互いに直列に接続されたハイサイドスイッチとローサイドスイッチとからなるレグを少なくとも一つ有して、該少なくとも一つのレグを可変ＤＣ電源部４の出力端子間に並列に接続した構成を有するスイッチング回路と、可変ＤＣ電源部４の出力がスイッチング回路を通して印加される直列共振回路とを備えたＤ級アンプ（スイッチングアンプ）により構成される。

制御部８は、パワー検出部７から出力される検出信号に応じて可変ＤＣ電源部４に所定の出力制御信号Ｓdcを与えることにより、負荷２に供給される高周波電力の進行波成分を設定値に保つ出力制御と、パワー検出部７で検出された反射波成分が設定された規定値を超えたときに、該反射波成分を規定値以下に抑えるように可変ＤＣ電源部４の出力を抑制する反射保護制御とを行うと同時に、スイッチング回路のレグを構成するハイサイドスイッチ及びローサイドスイッチの何れにも駆動信号を与えない期間であるデッドタイムを設けながら、ハイサイドスイッチ及びローサイドスイッチに交互に駆動信号を与えることにより、可変ＤＣ電源部４の直流出力を所定の周波数を有する高周波電力に変換する変換動作をＤＣ／ＲＦ変換部５に行わせる。

一般に、高周波電源装置１と負荷２との間に設けられているインピーダンス整合器３は、インピーダンス可変素子である可変コンデンサ又は可変インダクタをモータで制御して、該インピーダンス整合器の入力端から負荷側を見たインピーダンスを調整することにより整合動作を行うように構成されているため、瞬時にインピーダンスの整合を図ることはできず、インピーダンスの整合には通常１００msecないし数secの時間を要する。インピーダンスの整合がとれるまでの間は負荷で反射が生じるため、負荷２からＤＣ／ＲＦ変換部５に戻ってくる反射波電力が多くなり、ＤＣ／ＲＦ変換部５のスイッチング回路を構成するスイッチで生じる損失が増加する。

高周波電力を供給する負荷２がプラズマ負荷である場合には、負荷のインピーダンスが不安定で、印加電力、チャンバ内のガスの圧力、チャンバ内に供給されるガスの流量、処理時間などの条件により負荷インピーダンスが細かく変化するため、インピーダンスの不整合状態が頻繁に生じ、ＤＣ／ＲＦ変換部５のスイッチング回路を構成するスイッチで多くの損失が生じる。特にＤＣ／ＲＦ変換部から負荷側を見たインピーダンスが短絡に近い低インピーダンスの状態になって、全反射が生じる状態に近い状態になった場合には、スイッチング回路のスイッチに大電流が流れるため、スイッチのオン抵抗により大きな導通損失が生じる。またインピーダンスの不整合時に負荷側のインピーダンスが誘導性になった場合及び容量性になった場合には、スイッチング回路を構成するスイッチで生じるスイッチング損失が無視できない大きさになる。

特開２００３−１４３８６１号公報

上記のように、高周波電源装置においては、ＤＣ／ＲＦ変換部から負荷側を見たインピーダンスが短絡に近い低インピーダンスの状態になった場合や、インピーダンスの不整合時にＤＣ／ＲＦ変換部５のスイッチング回路を構成するスイッチで無視できない損失が生じる。この損失は、装置の効率の改善を妨げるだけでなく、各スイッチの温度の上昇を招くため、スイッチング回路を構成するスイッチからの放熱を図るために設けるヒートシンクとして大型のものを用いることが必要になって、装置が大形化するという問題があった。

本発明の目的は、直流電力を高周波電力に変換するＤＣ／ＲＦ変換部に設けられるスイッチング回路のスイッチで生じる損失の低減を図って、装置の効率の改善を図ることを可能にするとともに、スイッチング回路の各スイッチからの放熱を図るために設けるヒートシングの小形化を図ることができるようにした高周波電源装置を提供することにある。

本発明は、直流出力の制御が可能な可変ＤＣ電源部と、互いに直列に接続されたハイサイドスイッチとローサイドスイッチとを有するレグを少なくとも一つ有して、該少なくとも一つのレグを前記可変ＤＣ電源部の出力端子間に並列に接続した構成を有するスイッチング回路と前記可変ＤＣ電源部の出力が前記スイッチング回路を通して供給される直列共振回路とを備えて前記スイッチング回路のスイッチング動作により前記可変ＤＣ電源部の直流出力を高周波交流出力に変換するＤＣ／ＲＦ変換部と、前記ＤＣ／ＲＦ変換部から負荷に与えられる高周波電力の進行波成分及び反射波成分を検出するパワー検出部と、前記可変ＤＣ電源部及びＤＣ／ＲＦ変換部を制御する制御部とを備えた高周波電源装置を対象とする。

本発明が対象とする高周波電源装置においては、上記制御部が、前記レグを構成するハイサイドスイッチ及びローサイドスイッチ双方への駆動信号の供給を休止する期間であるデッドタイムを設けながら、該ハイサイドスイッチ及びローサイドスイッチに交互に駆動信号を与えるスイッチ駆動部を備えている。

本願においては、前記の目的を達成するために、少なくとも第１ないし第１３の発明が開示される。
本願に開示された第１の発明においては、上記制御部に、スイッチング回路から負荷側を見たインピーダンスである負荷側インピーダンスを検出する負荷側インピーダンス検出部と、負荷側インピーダンスとスイッチング回路の各スイッチで生じる損失の低減を図るために各スイッチに与える駆動信号の波高値がとるべき適正値（適切な値）との間の関係を与えるマップを記憶したマップ記憶部と、負荷側インピーダンス検出部により検出された負荷側インピーダンスに対してマップ記憶部に記憶されているマップを検索することにより各スイッチに与える駆動信号の波高値の適正値を演算するマップ演算部とを設ける。この場合スイッチ駆動部は、マップ演算部により演算された適正値に等しい波高値を有する駆動信号を各スイッチに与えるように構成される。

ＤＣ／ＲＦ変換部のスイッチング回路の各レグのスイッチで生じる損失は、各スイッチのオン抵抗（オン時の抵抗）と通電電流の自乗との積により決まる導通損失と、各スイッチがスイッチング動作（オン状態からオフ状態に遷移する動作及びオフ状態からオン状態に遷移する動作）を行う際のスイッチの両端の電圧とスイッチを流れている電流との積により決まるスイッチング損失とからなる。

これらの損失の内、スイッチング損失は、デッドタイムの開始時及び終了時にのみ発生するが、導通損失は、スイッチがオン状態にある期間の間継続的に発生する。スイッチがオン状態になる期間はデッドタイムに比べて格段に長いため、スイッチで生じる損失の大部分は導通損失である。従って、スイッチで生じる損失の低減を図ってスイッチの温度上昇を抑制するためには、先ず導通損失の低減を図ることが重要である。スイッチング回路の各スイッチで生じる導通損失は、各スイッチのオン抵抗と各スイッチを流れる電流の自乗との積により決まる。ここで、ＭＯＳＦＥＴ等の半導体能動素子からなるスイッチのオン抵抗は、スイッチの制御端子に与える駆動信号の波高値により変り、各スイッチを流れる電流は、スイッチング回路から負荷側を見たインピーダンスである負荷側インピーダンスにより変るため、各スイッチで生じる導通損失は、負荷側インピーダンスに応じて各スイッチに与える駆動信号の波高値を適正値に調整して各スイッチのオン抵抗を適正値に調整することにより減らすことができ、各スイッチに与える駆動信号の波高値を、負荷側インピーダンスに対して求めた適正値に等しくすることにより、減らすことができる。

本願に開示された第２の発明では、上記負荷側インピーダンス検出部が、定められたタイミングが到来する毎に負荷側インピーダンスの検出を行うように構成され、マップ演算部は、負荷側インピーダンスが検出される毎に前記マップを検索して駆動信号の波高値の適正値を演算するように構成される。

ＤＣ／ＲＦ変換部のスイッチング回路の各スイッチで発生する損失を更に低減するためには、各スイッチで生じる導通損失の低減を図るだけでなく、各スイッチで生じるスイッチング損失の低減をも図ることが好ましい。

そのため、本願に開示された第３の発明においては、前記制御部に、スイッチング回路から負荷側を見たインピーダンスである負荷側インピーダンスを検出する負荷側インピーダンス検出部と、負荷側インピーダンスとスイッチング回路の各スイッチで生じる損失の低減を図るためにデッドタイムがとるべき適正値とスイッチング回路の各スイッチで生じる損失の低減を図るために各スイッチに与える駆動信号の波高値がとるべき適正値との間の関係を与えるマップを記憶したマップ記憶部と、負荷側インピーダンス検出部により検出された負荷側インピーダンスに対してマップ記憶部に記憶されているマップを検索することによりデッドタイムの適正値と各スイッチに与える駆動信号の波高値の適正値とを演算するマップ演算部とを設ける。この場合、スイッチ駆動部は、デッドタイムを前記マップ演算部により演算された適正値に保ちながら、マップ演算部により演算された適正値に等しい波高値を有する駆動信号を各スイッチに与えるように構成される。

スイッチング回路の各スイッチで生じるスイッチング損失は、負荷側インピーダンスが誘導性であるときにデッドタイムの長短の影響を受ける。この場合、各スイッチで生じるスイッチング損失の低減を図ることができるデッドタイムの適正値は、負荷側インピーダンスにより変る。また負荷側インピーダンスが容量性であるときには主として各スイッチのオン抵抗と各スイッチを流れる電流とにより各スイッチで生じるスイッチング損失が決まり、負荷側インピーダンスに応じて各スイッチに与える駆動信号の波高値を適正値に調整して各スイッチのオン抵抗を適正値に調整することにより、各スイッチで生じるスイッチング損失の低減を図ることができる。また前述のように、負荷側インピーダンスに対して各スイッチに与える駆動信号の波高値の適正値をマップ演算することにより、各スイッチで生じる導通損失の低減を図ることができる。

従って上記のように、負荷側インピーダンス検出部により検出されている負荷側インピーダンスに対してデッドタイムの適正値と各スイッチに与える駆動信号の波高値の適正値とをマップ演算して、デッドタイム及び各スイッチに与える駆動信号の波高値を演算された適正値に等しくするようにすると、ＤＣ／ＲＦ変換部のスイッチング回路の各スイッチで生じる導通損失とスイッチング損失との双方の低減を図ることができる。

本願に開示された第４の発明は第３の発明に適用されるもので、本発明においては、負荷側インピーダンス検出部が、定められたタイミングが到来する毎に前記負荷側インピーダンスの検出を行うように構成され、マップ演算部は、負荷側インピーダンスが検出される毎にマップを検索してデッドタイムの適正値と駆動信号の波高値の適正値とを演算するように構成される。

本願に開示された第５の発明は、第１の発明ないし第４の発明の何れかに適用されるもので、本発明においては、負荷側インピーダンス検出部が、パワー検出部により検出された進行波成分及び反射波成分から求めた反射係数を用いて演算した負荷インピーダンスと、スイッチング回路とパワー検出部との間の回路のインピーダンスとから負荷側インピーダンスを求めるように構成される。

本願に開示された第６の発明は、第１の発明ないし第４の発明の何れかに適用されるもので、本発明においては、スイッチング回路を通して出力される電圧と電流とを検出する出力電圧・電流検出部が設けられ、負荷側インピーダンス検出部は、出力電圧・電流検出部により検出されたスイッチング回路の出力電圧と出力電流とから負荷側インピーダンスを求めるように構成される。

上記の各構成では、スイッチング回路から負荷側を見たインピーダンスを負荷側インピーダンスとして、この負荷側インピーダンスと駆動信号の波高値がとるべき適正値との間の関係を与えるマップを作成するようにしているが、上記負荷側インピーダンスは、パワー検出部により検出された進行波成分と反射波成分とから求めた反射係数の絶対値と位相角とを用いて演算することができる負荷インピーダンス（高周波電源装置の出力端から負荷側を見たインピーダンス）と、スイッチング回路と高周波電源装置の出力端との間に存在する回路のインピーダンスとから演算することができるので、負荷側インピーダンスと駆動信号の波高値の適正値との間の関係を与えるマップに代えて、パワー検出部の出力から演算される反射係数の絶対値及び位相角と駆動信号の波高値がとるべき適正値との間の関係を与えるマップを作成して、反射係数の絶対値及び位相角に対してこのマップを検索することにより、駆動信号の波高値がとるべき適正値を決定するようにすることもできる。

そこで本願に開示された第７の発明では、制御部に、パワー検出部により検出された進行波成分と反射波成分とから反射係数の絶対値|Γ|と位相角θとを演算する反射係数演算部と、この反射係数演算部により演算される反射係数の絶対値及び位相角とスイッチング回路の各スイッチで生じる損失の低減を図るために各スイッチに与える駆動信号の波高値がとるべき適正値との間の関係を与えるマップを記憶したマップ記憶部と、反射係数演算部により演算された反射係数の絶対値及び位相角に対してマップ記憶部に記憶されているマップを検索することにより各スイッチに与える駆動信号の波高値の適正値を演算するマップ演算部とを設けて、パワー検出部の検出出力から求められる反射係数の絶対値及び位相角に対して各スイッチに与える駆動信号の波高値がとるべき適正値をマップ演算する。

このように構成すると、負荷側インピーダンスの検出を行うことなしに、各スイッチに与える駆動信号の波高値の適正値を定めて、スイッチで生じる導通損失を低減させるための制御を迅速に行わせることができる。

本願に開示された第８の発明は、第７の発明に適用されるもので、本発明においては、反射係数演算部が、定められたタイミングが到来する毎に反射係数の絶対値と位相角とを演算するように構成され、マップ演算部は、反射係数の絶対値と位相角とが演算される毎にマップを検索して駆動信号の波高値の適正値を演算するように構成される。

本願に開示された第９の発明では、前記制御部に、パワー検出部により検出された進行波成分と反射波成分とから反射係数の絶対値と位相角とを演算する反射係数演算部と、反射係数演算部により演算される反射係数の絶対値及び位相角とスイッチング回路の各スイッチで生じる損失の低減を図るためにデッドタイムがとるべき適正値とスイッチング回路の各スイッチで生じる損失の低減を図るために各スイッチに与える駆動信号の波高値がとるべき適正値との間の関係を与えるマップを記憶したマップ記憶部と、反射係数演算部により演算された反射係数の絶対値及び位相角に対してマップ記憶部に記憶されているマップを検索することによりデッドタイムの適正値と各スイッチに与える駆動信号の波高値の適正値とを演算するマップ演算部とを設ける。この場合、スイッチ駆動部は、デッドタイムをマップ演算部により演算された適正値に保ちながら、マップ演算部により演算された適正値に等しい波高値を有する駆動信号を各スイッチに与えるように構成される。

このように、反射係数演算部により演算される反射係数の絶対値及び位相角とスイッチング回路の各スイッチで生じる損失の低減を図るためにデッドタイムがとるべき適正値とスイッチング回路の各スイッチで生じる損失の低減を図るために各スイッチに与える駆動信号の波高値がとるべき適正値との間の関係を与えるマップを用いることによっても、デッドタイムの適正値と、各スイッチに与える駆動信号の波高値がとるべき適正値とを決定することができる。

本願に開示された第１０の発明は、第９の発明に適用されるもので、本発明においては、反射係数演算部が、定められたタイミングが到来する毎に反射係数の絶対値と位相角とを演算するように構成され、マップ演算部は、反射係数の絶対値と位相角とが演算される毎にマップを検索してデッドタイムの適正値と駆動信号の波高値の適正値とを演算するように構成される。

本願に開示された第１１の発明は、第１ないし第１０の発明に適用されるもので、本発明においては、スイッチ駆動部が、ＤＣ／ＲＦ変換部の出力端子間に発生させる高周波電圧の半周期に相当する時間と前記デッドタイムとからスイッチング回路のハイサイドスイッチに与える駆動信号が持つべき信号幅及びローサイドスイッチに与える駆動信号が持つべき信号幅を演算する信号幅演算部と、ハイサイドスイッチに与えるハイサイドスイッチ用駆動信号の信号幅を信号幅演算部により演算された信号幅とし、ハイサイドスイッチ用駆動信号の波高値をマップ演算部により演算された波高値の適正値に等しくすることを指示するハイサイドスイッチ用駆動信号発生指令と、ローサイドスイッチに与えるローサイドスイッチ用駆動信号の信号幅を信号幅演算部により演算された信号幅とし、ローサイドスイッチ用駆動信号の波高値をマップ演算部により演算された波高値の適正値に等しくすることを指示するローサイドスイッチ用駆動信号発生指令とを、デッドタイムに等しい時間間隔で交互に発生する駆動信号波形指示部と、前記駆動信号波形指示部がハイサイドスイッチ用駆動信号発生指令を発生したときにハイサイドスイッチに与えるパルス波形のハイサイドスイッチ用駆動信号を発生し、前記駆動信号発生指令発生手段がローサイドスイッチ用駆動信号発生指令を発生したときにローサイドスイッチに与えるパルス波形のローサイドスイッチ用駆動信号を発生するドライブ回路とを備えている。

本願に開示された第１２の発明は、第１ないし第１１の発明に適用されるもので、本発明においては、スイッチング回路がレグを一つだけ備えて，該レグのハイサイドスイッチとローサイドスイッチを交互にオン状態にすることにより可変ＤＣ電源部の出力を高周波出力に変換するハーフブリッジ回路からなっていて、ローサイドスイッチの両端の電圧が直列共振回路に印加される。スイッチ駆動部は、スイッチング回路に変換動作を行わせるべくスイッチング回路のハイサイドスイッチ及びローサイドスイッチのうちの一方に与えていた駆動信号を消滅させるタイミングと他方に与える駆動信号を発生させるタイミングとの間にデッドタイムを設けながらハイサイドスイッチ及びローサイドスイッチに交互に駆動信号を与えるように構成される。

本願に開示された第１３の発明は、第１ないし第１１の発明に適用されるもので、本発明においては、スイッチング回路が、レグを二つ備えて、該二つのレグの対角位置にある一方の組のハイサイドスイッチ及びローサイドスイッチをオンにする状態と、該二つのレグの対角位置にある他方の組のハイサイドスイッチ及びローサイドスイッチをオンにする状態とを交互に生じさせることにより可変ＤＣ変換部の出力を高周波出力に変換するフルブリッジ回路からなっていて、該スイッチング回路の出力端子間の電圧が前記直列共振回路に印加される。この場合スイッチ駆動部は、スイッチング回路の各レグのハイサイドスイッチ及びローサイドスイッチのうちの一方に与えていた駆動信号を消滅させるタイミングと他方に与える駆動信号を発生させるタイミングとの間にデッドタイムを設けながらスイッチング回路に変換動作を行わせるべくスイッチング回路の各レグのハイサイドスイッチ及びローサイドスイッチに交互に駆動信号を与えるように構成される。

請求項１に記載された発明によれば、負荷側インピーダンスと、ＤＣ／ＲＦ変換部のスイッチング回路の各スイッチで生じる損失を低減するために各スイッチに与える駆動信号の波高値がとるべき適正値との間の関係を与えるマップを記憶させておいて、負荷側インピーダンスに対してこのマップを検索することにより、スイッチング回路の各スイッチに与える駆動信号の波高値の適正値とを演算して、各スイッチに与える駆動信号の波高値を演算された適正値に保ちながら各スイッチに駆動信号を与えるようにしたので、スイッチング回路の各スイッチで生じる導通損失の低減を図って、各スイッチで生じる発熱を少なくすることができ、各スイッチからの放熱を図るために用いるヒートシンクの小形化を図ることができる。また各スイッチで生じる損失の低減を図ることができるため、高周波電源装置の効率の向上を図ることができる。

また請求項７に記載された発明によった場合には、パワー検出部により検出される進行波成分と反射波成分とから求める反射係数の絶対値と位相角とスイッチング回路の各スイッチで生じる損失の低減を図るために各スイッチに与える駆動信号の波高値がとるべき適正値との間の関係を与えるマップを記憶させておいて、反射係数の絶対値と位相角とに対してこのマップを検索することにより、スイッチング回路の各スイッチに与える駆動信号の波高値の適正値を求めることができるため、負荷側インピーダンスの検出を行うことなく、各スイッチに与える駆動信号の波高値の適正値を定めて、損失の低減を図るための制御を迅速に行わせることができる。

請求項３又は９に記載された発明によれば、スイッチング回路の各スイッチに与える駆動信号の波高値だけでなく、デッドタイムがとるべき適正値をも定めて、各スイッチで発生する導通損失とスイッチング損失との双方を低減させることができるようにしたので、各スイッチで発生する損失のいっそうの低減を図って、各スイッチで生じる発熱の抑制と、装置の効率の改善とを図ることができる。

本発明の一実施形態の構成を示したブロック図である。 本発明の他の実施形態の構成を示したブロック図である。 本発明の更に他の実施形態の構成を示したブロック図である。 図１の実施形態で用いるＤＣ／ＲＦ変換部の構成例を示した回路図である。 図１ないし図３に示した実施形態で用いるスイッチ駆動部の構成例を示した回ブロック図である。 図１の実施形態で用いるＤＣ／ＲＦ変換部の他の構成例を示した回路図である。 図１の実施形態において負荷側インピーダンスが誘導性である場合に流れるスイッチング回路の負荷電流及び出力電圧の波形を、スイッチング回路のハイサイドスイッチ及びローサイドスイッチに与える駆動信号の波形とともに模式的に示した波形図である。 図６に示したＤＣ／ＲＦ変換部の動作の一過程を説明するための回路図である。 図６に示したＤＣ／ＲＦ変換部の動作の他の過程を説明するための回路図である。 図６に示したＤＣ／ＲＦ変換部の動作の更に他の過程を説明するための回路図である。 図６に示したＤＣ／ＲＦ変換部の動作の更に他の過程を説明するための回路図である。 図６に示したＤＣ／ＲＦ変換部の動作の更に他の過程を説明するための回路図である。 図６に示したＤＣ／ＲＦ変換部の動作の更に他の過程を説明するための回路図である。 図６に示したＤＣ／ＲＦ変換部の動作の更に他の過程を説明するための回路図である。 図６に示したＤＣ／ＲＦ変換部の動作の更に他の過程を説明するための回路図である。 負荷側インピーダンスが容量性である場合に図６に示したＤＣ／ＲＦ変換部に流れる負荷電流及び出力電圧の波形を、スイッチング回路のハイサイドスイッチ及びローサイドスイッチに与える駆動信号の波形とともに模式的に示した波形図である。 負荷側インピーダンスが容量性である場合にＤＣ／ＲＦ変換部の動作の一過程で回路内を電流が流れる様子を説明するための回路図である。 本発明を適用することができる他の高周波電源装置のＤＣ／ＲＦ変換部の構成例を示した回路図である。 本発明の実施形態で用いるマップの構造の一例を示した図表である。 本発明の実施形態で用いるマップの構造の他の例を示した図表である。 従来の高周波電源装置の構成を示したブロック図である。

以下図面を参照して本発明の実施形態につき詳細に説明する。
図１は本発明に係る高周波電源装置の一実施形態の構成を、負荷及びインピーダンス整合器とともに示したものである。同図において１は高周波電源装置、２は高周波電源装置１から高周波電力が供給される負荷、３は高周波電源装置１と負荷２との間に設けられたインピーダンス整合器である。

本実施形態では、負荷２がプラズマ負荷であるとする。プラズマ負荷は、高周波電源装置１から与えられる高周波電力によりプラズマを発生する負荷で、半導体等の被処理物にプラズマを照射することによりエッチング等の処理を行うプラズマ処理装置等である。プラズマ負荷は通常チャンバ内にプラズマ発生用の電極を備えていて、該電極に高周波電力が与えられた際にプラズマを発生する。プラズマ負荷のインピーダンスは、電極間に与えられる電力の大きさ、チャンバ内のガスの圧力、チャンバ内に供給されるガスの流量、プラズマを発生させる時間などの種々の条件により細かく変化する。

インピーダンス整合器３は、インピーダンス可変素子である可変コンデンサ又は可変インダクタと、モータを駆動源としてインピーダンス可変素子を操作する操作機構とを備えていて、負荷２で消費される高周波電力を最大にするために、高周波電源装置１の出力インピーダンスと、高周波電源装置から負荷側を見たインピーダンスとを共役関係にするように調整する機器である。一般に高周波電源装置の出力インピーダンスは５０Ωに設計されているため、インピーダンス整合器３は、高周波電源装置１から負荷側を見たインピーダンスを５０Ωに等しくするように動作する。通常インピーダンスの整合には１００msecないし数secの時間を要する。インピーダンスの整合がとれるまでの間は負荷で反射が生じるため、ＤＣ／ＲＦ変換部５に戻ってくる反射波電力が多くなって、ＤＣ／ＲＦ変換部で生じる損失が増加する。

図示の高周波電源装置１は、可変ＤＣ電源部４と、可変ＤＣ電源部４から出力される直流出力を高周波交流出力（高周波電力）に変換するＤＣ／ＲＦ変換部５と、ＤＣ／ＲＦ変換部５の出力から高調波成分を除去するローパスフィルタ６と、ローパスフィルタ６の出力端と高周波電源装置の出力端子との間に挿入されて、負荷２に供給される高周波電力の進行波成分及び負荷で反射して戻ってくる高周波電力の反射波成分をそれぞれ検出して進行波成分検出信号Ｐｆ及び反射波成分検出信号Ｐｒを出力するパワー検出部７と、可変ＤＣ電源部４及びＤＣ／ＲＦ変換部５を制御する制御部８とを備えている。

可変ＤＣ電源部４は、出力する直流電力を後記するＤＣ電源制御部から与えられる出力制御信号Ｓdcに応じて調整する機能を有するものであれば如何なるものでもよい。本実施形態で用いる可変ＤＣ電源部４は、商用周波数の交流電力を直流電力に変換する整流電源部と、この整流電源部の直流出力を任意の大きさを有する直流電力に変換するＤＣ−ＤＣコンバータとにより構成されている。ＤＣ−ＤＣコンバータとしては種々の構成を有するものが知られているが、本実施形態では、可変ＤＣ電源部を構成するＤＣ−ＤＣコンバータが、入力された直流電力を一旦交流電力に変換するインバータと、このインバータの出力を変成するトランスと、該トランスの出力を整流する整流回路と、該整流回路の出力を平滑する平滑回路とを備えていて、出力制御信号（ＰＷＭ制御信号）Ｓdcに応じてインバータの出力をＰＷＭ制御することにより任意のレベルの直流電力を得るように構成されている。

本実施形態で用いるＤＣ／ＲＦ変換部５は、スイッチング回路５Ａと，可変ＤＣ電源部４の出力がスイッチング回路５Ａを通して供給される直列共振回路５Ｂと、一次コイルが直列共振回路５Ｂに直列に接続されたトランス５Ｃとを備えたＤ級アンプにより構成されていて、スイッチング回路５Ａと直列共振回路５Ｂとが協働して、可変ＤＣ電源部４の直流出力を高周波交流出力に変換する。

本実施形態では、スイッチング回路５Ａとして、ハイサイドスイッチ及びローサイドスイッチの直列回路からなるレグを一つだけ備えたハーフブリッジ型の回路が用いられる。スイッチング回路５Ａを構成するハイサイドスイッチ及びローサイドスイッチとしては、ＭＯＳＦＥＴ（電界効果トランジスタ）やバイポーラトランジスタ等の半導体増幅素子からなるものを用いる。半導体増幅素子からなるスイッチは、その制御端子にしきい値レベル以上の波高値を有する駆動信号が与えられたときに能動領域でオン動作をし、しきい値レベルを超える一定値以上の波高値を有する駆動信号が与えられている間飽和領域でオン動作をする。ＤＣ／ＲＦ変換部５が出力する高周波電力の大きさは、可変ＤＣ電源部４が出力する直流電力の大きさにより決まるため、可変ＤＣ電源部４の出力を変化させることにより、ＤＣ／ＲＦ変換部５の出力を変化させることができる。

ハーフブリッジ型のスイッチング回路５Ａは、ハイサイド（上側の）スイッチと該ハイサイドスイッチに対して直列に接続されたローサイド（下側の）スイッチとからなるレグを一つ備えて、該レグを可変ＤＣ電源部４の出力端子間に接続した構成を有する。スイッチング回路５Ａは、ハイサイドスイッチとローサイドスイッチとを交互にオン状態にすることにより、直列共振回路５Ｂと協働して直流電力を高周波交流電力に変換する変換動作を行う。本実施形態では、各スイッチとしてＭＯＳＦＥＴを用いるものとする。

図４は、本実施形態で用いるＤＣ／ＲＦ変換部５の回路構成を示したものである。図示のＤＣ／ＲＦ変換部５は、可変ＤＣ電源部４から出力される直流電圧Ｖｄｃが印加されるプラス側入力端子５ａ及びマイナス側入力端子５ｂを有していて、入力端子５ａ，５ｂ間にコンデンサＣｓが接続され、コンデンサＣｓの両端に（可変ＤＣ電源４の出力端子間に）スイッチング回路５Ａが接続されている。

図示のスイッチング回路５Ａは、ハイサイドスイッチであるＭＯＳＦＥＴ Ｑ１と、ローサイドスイッチであるＭＯＳＦＥＴ Ｑ２との直列回路からなる一つのレグを、可変ＤＣ電源４の出力端子間に並列に接続したハーフブリッジ型の構成を有している。このスイッチング回路においては、ハイサイドスイッチを構成するＭＯＳＦＥＴ Ｑ１のドレインが入力端子５ａに、ローサイドスイッチを構成するＭＯＳＦＥＴ Ｑ２のソースがマイナス側入力端子５ｂにそれぞれ接続されるとともに、ＭＯＳＦＥＴ Ｑ１のソースと、ＭＯＳＦＥＴ Ｑ２のドレインとが共通接続されることにより、ＭＯＳＦＥＴ Ｑ１とＭＯＳＦＥＴ Ｑ２とが直列に接続されている。ＭＯＳＦＥＴ Ｑ１のソースとＭＯＳＦＥＴ Ｑ２のドレインとの共通接続点と、ＭＯＳＦＥＴ Ｑ２のソースとがスイッチング回路５Ａの出力端子となっていて、ＭＯＳＦＥＴ Ｑ１のソースとＭＯＳＦＥＴ Ｑ２のドレインとの共通接続点がインダクタＬｒとコンデンサＣｒとの直列回路からなる直列共振回路５Ｂの一端に接続されている。直列共振回路５Ｂの他端は、トランス５Ｃの１次コイルＷ１の一端に接続され、トランスの１次コイルＷ１の他端は、ＭＯＳＦＥＴ Ｑ２のソース（マイナス側入力端子５ｂ）に接続されている。ＭＯＳＦＥＴ Ｑ１のドレイン・ソース間及びＭＯＳＦＥＴ Ｑ２のドレイン・ソース間には、アノードをそれぞれのＭＯＳＦＥＴのソース側に向けた寄生ダイオードＤ１及びＤ２と、出力静電容量（寄生容量）Ｃ１及びＣ２とが存在する。トランス５Ｃの２次コイルＷ２の一端及び他端からそれぞれＤＣ／ＲＦ変換部部５の出力端子５ｃ及び５ｄが引出されている。

ＭＯＳＦＥＴ Ｑ１及びＱ２のゲート・ソース間には、制御部８内に設けられたドライブ回路８E2から駆動信号Ｓ１及びＳ２が交互に与えられる。駆動信号Ｓ１及びＳ２は例えば、図７（Ｂ）及び（Ｃ）に示すように矩形波状の信号であって、これらの駆動信号Ｓ１及びＳ２がしきい値以上になっている期間ＭＯＳＦＥＴ Ｑ１及びＱ２がオン状態になり、駆動信号Ｓ１及びＳ２がしきい値未満になったときにＭＯＳＦＥＴ Ｑ１及びＱ２がオフ状態になる。

図示のスイッチング回路５Ａにおいては、ＭＯＳＦＥＴ Ｑ１とＭＯＳＦＥＴ Ｑ２とが可変ＤＣ電源部４の出力端子間に直列に接続されているため、これらのＭＯＳＦＥＴが同時にオン状態になる期間が生じると、可変ＤＣ電源部４の出力が短絡されて大電流が流れ、ＭＯＳＦＥＴが破損する。したがって、この種のスイッチング回路をＤＣ／ＲＦ変換部に用いる場合には、互いに直列に接続されたＭＯＳＦＥＴ Ｑ１及びＱ２の一方に与えていた駆動信号を消滅させるタイミングと他方に駆動信号を与えるタイミングとの間及び他方に与えていた駆動信号を消滅させるタイミングと一方に駆動信号を与えるタイミングとの間にデッドタイムｔｄを設けて、これらのデッドタイムの期間は、両ＭＯＳＦＥＴ Ｑ１，Ｑ２への駆動信号の供給を休止する必要がある。

図４に示されたＤＣ／ＲＦ変換部５においては、ＭＯＳＦＥＴ Ｑ１，Ｑ２のスイッチング周波数に対して、直列共振回路５Ｂの共振周波数とＱ（quality factor）とを適当に選ぶことにより、直列共振回路５Ｂとトランス５Ｃの１次コイルＷ１とに、図７（Ａ)に示すように正弦波形の交流電流Ｉｚを流して、可変ＤＣ電源部４の出力を高周波交流電力に変換する。図７（Ａ）においてＶｚは、スイッチング回路５Ａの出力端子間（ＭＯＳＦＥＴ Ｑ２のドレインソース間） に得られる電圧Ｖｚの波形を模式的に示したものである。この例では、スイッチング回路５Ａの出力端子から負荷側を見たインピーダンスである負荷側インピーダンスＺLが誘導性であるため、電流Ｉｚが電圧Ｖｚに対して遅れている。

図１に示されたパワー検出部７は、方向性結合器からなっていて、高周波電源装置の出力端子の前段で、ＤＣ／ＲＦ変換部５からローパスフィルタ６を通して負荷に与えられる高周波電力の進行波成分と、負荷で反射して戻ってくる高周波電力の反射波成分とを検出して、検出した進行波成分及び反射波成分に比例した大きさを有する進行波成分検出信号Ｐｆ及び反射波成分検出信号Ｐｒを出力する。

後記するように、ＤＣ／ＲＦ変換部のスイッチング回路５Ａを構成するスイッチで生じる導通損失（スイッチのオン抵抗と通電電流の自乗との積により決まる損失）は、スイッチング回路から負荷側を見たインピーダンスである負荷側インピーダンスＺLに対して、スイッチに与える駆動信号の波高値を適正値に設定することにより低減することができる。

また各スイッチがスイッチング動作を行う際に生じるスイッチング損失は、スイッチング回路の同じレグを構成するハイサイドスイッチ及びローサイドスイッチ双方への駆動信号の供給を休止するデッドタイムｔｄの長さを負荷側インピーダンスに対して適正値に設定することにより低減することができる。

そこで本発明においては、スイッチング回路５Ａの同じレグを構成する各スイッチで生じる導通損失の低減を図るために各スイッチに与える駆動信号の波高値がとるべき適正値を種々の負荷側インピーダンスに対して求める実験と、同じレグを構成する各スイッチで生じるスイッチング損失の低減を図るためにデッドタイムｔｄ がとるべき適正値を種々の負荷側インピーダンスＺL に対して求める実験とを行って、スイッチに与える駆動信号の波高値の適正値とデッドタイムの適正値と負荷側インピーダンスとの間の関係を与えるマップ（テーブル）を予め作成しておき、適宜の手段により検出した負荷側インピーダンスに対してこのマップを検索することにより、駆動信号の波高値の適正値とデッドタイムの適正値とを求めて、同じレグを構成するハイサイドスイッチ及びローサイドスイッチに与える駆動信号の波高値と、両スイッチへの駆動信号の供給を停止するデッドタイムの長さとを演算された適正値に等しくするように制御する。

本実施形態で用いる制御部８は、反射係数演算部８Ａと、負荷側インピーダンス検出部８Ｂと、マップ記憶部８Ｃと、マップ演算部８Ｄと、波高値指示信号発生部８E1及びドライブ回路８E2からなるスイッチ駆動部８Ｅと、ＤＣ電源制御部８Ｆとを備えている。これらの内、反射係数演算部８Ａと、負荷側インピーダンス検出部８Ｂと、マップ記憶部８Ｃと、マップ演算部８Ｄと、波高値指示信号発生部８E1と、ＤＣ電源制御部８Ｆは、コンピュータに所定のプログラムを実行させることにより実現され、ドライブ回路８E2はハードウェア回路により構成される。

制御部８の各部について更に説明すると、反射係数演算部８Ａは、パワー検出部７から得られる進行波成分検出信号Ｐｆ及び反射波成分検出信号Ｐｒを入力として、反射係数の絶対値｜Γ｜と位相角θとを演算する部分であり、負荷側インピーダンス検出部８Ｂは、スイッチング回路５Ａの出力端子から負荷側を見たインピーダンスである負荷側インピーダンスＺLを検出する部分である。

負荷側インピーダンス検出部８Ｂは、反射係数演算部８Ａにより演算された反射係数から負荷側のインピーダンス（パワー検出部７から負荷側を見たインピーダンス）Ｚを求める演算と、インピーダンスＺと、スイッチング回路５Ｂとパワー検出部７との間の回路の既知のインピーダンスとを合成する演算とを行うことにより、スイッチング回路５Ａの出力端子から負荷側を見た負荷側インピーダンスＺLを検出する。負荷側のインピーダンスＺの演算に用いる反射係数としては，負荷側インピーダンスを演算するタイミングで検出された反射係数そのものを用いるのではなく、移動平均値を用いるのが好ましい。

マップ記憶部８Ｃは、負荷側インピーダンスＺL に対して、デッドタイムｔｄがとるべき適正値と、ＭＯＳＦＥＴ Ｑ１，Ｑ２に与える駆動信号の波高値がとるべき適正値とを求めるために用いるマップを記憶した部分である。本実施形態では、スイッチング回路５ＡのＭＯＳＦＥＴ Ｑ１（ハイサイドスイッチ）及びＭＯＳＦＥＴ Ｑ２（ローサイドスイッチ）で生じるスイッチング損失を低減するためにデッドタイムｔｄがとるべき適正値と、ＭＯＳＦＥＴ Ｑ１，Ｑ２で生じる導通損失を低減するためにＭＯＳＦＥＴ Ｑ１，Ｑ２に与える駆動信号Ｓ１、Ｓ２の波高値がとるべき適正値と、負荷側インピーダンスＺL との間の関係を与えるマップがマップ記憶部８Ｃに記憶されている。

マップ演算部８Ｄは、負荷側インピーダンス検出部８Ｂにより検出された負荷側インピーダンスＺLに対してマップ記憶部８Ｃに記憶されているマップを検索して補間演算又は平均値の演算を行うことにより、デッドタイムｔｄの適正値とＭＯＳＦＥＴ Ｑ１，Ｑ２に与える駆動信号の波高値Ｓｈの適正値とを演算するように構成されている。

本実施形態では、負荷側インピーダンス検出部８Ｂが、定められたタイミングが到来する毎に負荷側インピーダンスの検出を行うように構成されている。負荷側インピーダンスを検出するタイミングは、十分に短く設定された一定の時間間隔で到来するタイミングでもよく、ハイサイドスイッチ及びローサイドスイッチに駆動信号を与えるタイミング等、ＤＣ／ＲＦ変換部が一連の動作を行う過程での特定のタイミング（検出動作を行うタイミングとして予め定めておいたタイミング）でもよい。

マップ演算部８Ｄは、負荷側インピーダンスが検出される毎に検出された負荷側インピーダンスに対してマップを検索して、駆動信号の波高値の適正値とデッドタイムｔｄの適正値とを演算するように構成されている。ハイサイドスイッチＱ１に与える駆動信号Ｓ１の波高値及びローサイドスイッチＱ２に与える駆動信号Ｓ２の波高値は、通常は等しくしておく。

スイッチ駆動部８Ｅは、可変ＤＣ電源部の出力を高周波出力に変換するべく、スイッチング回路５Ａの同じレグの２つのＭＯＳＦＥＴ Ｑ１及びＱ２への駆動信号の供給を休止するデッドタイムｔｄをマップ演算部８Ｄにより演算された長さに保ちながら、マップ演算部８Ｄにより演算された波高値を有する駆動信号Ｓ１及びＳ２をＭＯＳＦＥＴ Ｑ１及びＱ２に与える部分で、駆動信号発生指令部８E1と、ドライブ回路８E2とにより構成される。

駆動信号発生指令部８E1は、図５に示すように、ＤＣ／ＲＦ変換部５の出力端子間に発生させる高周波電圧の半周期に相当する時間とマップ演算部８Ｄにより演算されたデッドタイムｔｄ の適正値とから、ＤＣ／ＲＦ変換部５から希望する周波数を有する高周波電力を出力させるためにスイッチング回路５ＡのＭＯＳＦＥＴ Ｑ１（ハイサイドスイッチ）に与える駆動信号が持つべき信号幅を演算する信号幅演算部８０１と、ハイサイドスイッチ及びローサイドスイッチに与える駆動信号の波形を指示する駆動信号波形指示部８０２とを備えている。

駆動信号波形指示部８０２は、ハイサイドスイッチＱ１に与えるハイサイドスイッチ用駆動信号Ｓ１の信号幅を信号幅演算部８０１により演算された信号幅とし、ハイサイドスイッチ用駆動信号Ｓ１の波高値をマップ演算部８Ｄにより演算された波高値の適正値に等しくすることを指示するハイサイドスイッチ用駆動信号発生指令Ｓp1と、ローサイドスイッチに与えるローサイドスイッチ用駆動信号Ｓ２の信号幅を信号幅演算部８０１により演算された信号幅とし、ローサイドスイッチ用駆動信号Ｓ２の波高値をマップ演算部８Ｄにより演算された波高値の適正値に等しくすることを指示するローサイドスイッチ用駆動信号発生指令Ｓp2とをマップ演算部８Ｄにより演算されたデッドタイムｔｄに等しい時間間隔で交互に発生する。

ハイサイドスイッチ用駆動信号発生指令Ｓp1及びローサイドスイッチ用駆動信号発生指令Ｓp2はそれぞれドライブ回路８E2を構成する第１の駆動信号発生回路８０３及び第２の駆動信号発生回路８０４に与えられる。第１の駆動信号発生回路８０３は、駆動信号波形指示部８０２がハイサイドスイッチ用駆動信号発生指令Ｓp1を発生したときにハイサイドスイッチＱ１に与えるパルス波形のハイサイドスイッチ用駆動信号Ｓ１を発生し、駆動信号波形指示部８０２がローサイドスイッチ用駆動信号発生指令Ｓp2を発生したときにローサイドスイッチＱ２に与えるパルス波形のハイサイドスイッチ用駆動信号Ｓ２を発生する。第１の駆動信号発生回路８０３及び第２の駆動信号発生回路８０４は、指示された通りのパルス波形と周波数とを有する信号を出力するＤＤＳ（ダイレクト・デジタル・シンセサイザー）により構成することができる。

図１に示されたＤＣ電源制御部８Ｆは、可変ＤＣ電源部４に所定の出力制御信号Ｓdcを与えることにより、パワー検出部７により検出される高周波電力の進行波成分を設定値に保つように可変ＤＣ電源部４を制御する高周波出力制御と、パワー検出部７により検出される高周波電力の反射波成分が規定値（許容値）を超えているときに、反射波成分を規定値以下に抑えるべく、可変ＤＣ電源部４の出力を抑制する反射保護制御とを行う部分である。出力制御信号Ｓdcは、可変ＤＣ電源部４の構成に応じて適宜の形態をとり得るが、本実施形態では、可変ＤＣ電源部４を構成するＤＣ−ＤＣコンバータのスイッチング回路をＰＷＭ制御するための信号からなる。

図１に示した例では、ＤＣ／ＲＦ変換部５のスイッチング回路５Ａの出力端子から負荷側を見たインピーダンスである負荷側インピーダンスＺLを、パワー検出部７により検出された進行波成分検出信号Ｐfと反射波成分検出信号Ｐrとから演算した反射係数を用いて演算した負荷インピーダンスＺと、スイッチング回路５Ａとパワー検出部７との間に設けられている回路のインピーダンスとから演算するようにしたが、図２に示すように、スイッチング回路５Ａの出力電圧Ｖｚと出力電流Ｉｚとを検出する出力電圧・電流検出部８Ｇを設けて、この検出部により検出された電圧及び電流から負荷側インピーダンスＺLを演算するように、負荷側インピーダンス検出部８Ｂを構成してもよい。

図４に示すようにＤＣ／ＲＦ変換部５の出力段にトランス５Ｃを設けておくと、複数台のＤＣ／ＲＦ変換部５のトランス５Ｃの二次側を並列接続することにより、複数台のＤＣ／ＲＦ変換部の出力を合成して負荷に供給することができる。従って、図４に示した構成は、複数の高周波電源装置から負荷２に大きな高周波電力を供給する場合に有利であるが、本発明はＤＣ／ＲＦ変換部５を図４に示したように構成する場合に限定されるものではなく、単一の高周波電源装置から負荷に高周波電力を供給する場合には、トランスを省略して、図６に示すように可変ＤＣ電源部４の出力をスイッチング回路５Ａと直列共振回路５Ｂとにより変換して得た高周波電力をトランスを介することなく負荷２′に供給するようにＤＣ／ＲＦ変換部を構成してもよい。なお図６に示した負荷２′は、ＤＣ／ＲＦ変換部５の出力端から見た負荷であり、ローパスフィルタ、インピーダンス整合器、電源ライン及び高周波電力を消費する負荷を含む負荷である。

ここで、図６に示したＤＣ／ＲＦ変換部５を例にとって、その動作を説明すると下記の通りである。なお以下の説明では、ＭＯＳＦＥＴ Ｑ１，Ｑ２のスイッチング周波数と直列共振回路５Ｂの共振周波数とが等しいとしている。

［負荷側インピーダンスが抵抗性である場合］
負荷側インピーダンスが抵抗性であるときには、ＤＣ／ＲＦ変換部の各ＭＯＳＦＥＴの両端の電圧と各ＭＯＳＦＥＴを通して流れる電流とが同位相であるため、ＭＯＳＦＥＴ Ｑ１がオン状態にある期間正の半波の振動電流が流れ、ＭＯＳＦＥＴ Ｑ１がオフ状態になってからＭＯＳＦＥＴ Ｑ２がオン状態になるまでのデッドタイムｔｄの間に振動電流が正の半波から負の半波に移行する。またＭＯＳＦＥＴ Ｑ２がオン状態にある期間負の半波の振動電流が流れ、ＭＯＳＦＥＴ Ｑ２がオフ状態になってからＭＯＳＦＥＴ Ｑ１がオン状態になるまでのデッドタイムの期間に振動電流が正の半波から負の半波に移行する。

即ち、ＭＯＳＦＥＴ Ｑ２がオフ状態になった後、ＭＯＳＦＥＴ Ｑ１がオン状態になると、コンデンサＣｓ→ＭＯＳＦＥＴ Ｑ１のドレイン・ソース間→直列共振回路５Ｂ→負荷２′→コンデンサＣｓの回路を直列共振の正の半波の振動電流が流れる。ＭＯＳＦＥＴ Ｑ１がオフ状態になった後、ＭＯＳＦＥＴ Ｑ２がオン状態になるまでのデッドタイムの期間においては、直列共振回路５Ｂ→負荷２′→ダイオードＤ２→直列共振回路５Ｂの回路を正の半波の振動電流の最後の部分が流れた後電流の極性が反転して、直列共振回路５Ｂ→ダイオードＤ１→コンデンサＣｓ→負荷２′→直列共振回路５Ｂの回路を負の半波の振動電流の最初の部分が流れる。次いでＭＯＳＦＥＴ Ｑ２がオン状態になると、直列共振回路のインダクタＬｒ及びコンデンサＣｒに蓄積されたエネルギにより、直列共振回路５Ｂ→ＭＯＳＦＥＴ Ｑ２→負荷２′→直列共振回路５Ｂの回路を負の半波の振動電流が流れる。ＭＯＳＦＥＴ Ｑ２がオフ状態になった後、ＭＯＳＦＥＴ Ｑ１がオン状態になるまでの間のデットタイムの期間においては、直列共振回路５Ｂ→ダイオードＤ１→コンデンサＣｓ→負荷２′→直列共振回路５Ｂの回路を負の半波の振動電流の最後の部分が流れた後電流の極性が反転して、コンデンサＣｓ→出力静電容量Ｃ１→直列共振回路５Ｂ→負荷２′→コンデンサＣｓの回路を正の半波の振動電流の最初の部分が流れる。

ＭＯＳＦＥＴ Ｑ１のドレイン・ソース間に存在する出力静電容量Ｃ１は、ＭＯＳＦＥＴ Ｑ１がオン状態になったときにそのドレイン・ソース間を通して瞬時に放電し、ＭＯＳＦＥＴ Ｑ１がオフ状態になって、ＭＯＳＦＥＴ Ｑ２がオン状態になったときに、コンデンサＣｓ→ 出力静電容量Ｃ１→ ＭＯＳＦＥＴ Ｑ２→コンデンサＣｓの経路で充電される。またＭＯＳＦＥＴ Ｑ２のドレイン・ソース間に存在する出力静電容量Ｃ２は、該ＭＯＳＦＥＴ Ｑ２がオン状態になったときに放電し、該ＭＯＳＦＥＴ Ｑ２がオフ状態になって、ＭＯＳＦＥＴ Ｑ１がオン状態になったときに、コンデンサＣｓ→ＭＯＳＦＥＴ Ｑ１→出力静電容量Ｃ２→コンデンサＣｓの経路で充電される。上記の動作が繰り返されることにより、可変ＤＣ電源部４の出力電圧Ｖｄｃが高周波交流電圧に変換される。

図示のＤＣ／ＲＦ変換部においては、ＭＯＳＦＥＴ Ｑ１がターンオフする際にＭＯＳＦＥＴ Ｑ１の出力静電容量Ｃ１が直列共振回路を通して充電されることにより、ＭＯＳＦＥＴ Ｑ１の両端の電圧の上昇を抑制して、零電圧スイッチング（ＺＶＳ）に近い状態でターンオフを行わせることができるため、スイッチング損失の低減を図ることができる。またＭＯＳＦＥＴ Ｑ１をターンオンする際には、ＭＯＳＦＥＴ Ｑ１の寄生ダイオードＤ１を通して共振電流が流れてＭＯＳＦＥＴ Ｑ１の両端の電圧がほぼ０Ｖ（実際にはダイオードＤ１の順方向電圧）になっている状態でターンオン過程を開始させることができるため、ＭＯＳＦＥＴ Ｑ１を零電圧スイッチングによりターンオンさせることができ、スイッチング損失の低減を図ることができる。

同様に、ＭＯＳＦＥＴ Ｑ２をターンオフする際には、ＭＯＳＦＥＴ Ｑ２の出力静電容量Ｃ２が直列共振回路を通して充電されるため、ＭＯＳＦＥＴ Ｑ２の両端の電圧の上昇を抑制して、零電圧スイッチング（ＺＶＳ）に近い状態でターンオフさせることができ、スイッチング損失の低減を図ることができる。またＭＯＳＦＥＴ Ｑ２をターンオンする際には、ＭＯＳＦＥＴ Ｑ２の寄生ダイオードＤ２を通して共振電流が流れてＭＯＳＦＥＴ Ｑ２の両端の電圧がほぼ０Ｖ（ダイオードＤ２の順方向電圧）になっている状態でターンオン過程が開始されるため、ＭＯＳＦＥＴ Ｑ２を零電圧スイッチングによりターンオンさせて、スイッチング損失の低減を図ることができる。

［負荷側インピーダンスが誘導性である場合］
次に、負荷側インピーダンスＺLが誘導性であって、各ＭＯＳＦＥＴを流れる電流の位相が各ＭＯＳＦＥＴの両端の電圧の位相に対して遅れる場合のＤＣ／ＲＦ変換部５の動作を、図８ないし図１５を参照して説明する。先ず、ＭＯＳＦＥＴ Ｑ１に駆動信号Ｓ１が与えられ、ＭＯＳＦＥＴ Ｑ２に駆動信号が与えられていない状態を考える。このときＭＯＳＦＥＴ Ｑ１がオン状態にあり、ＭＯＳＦＥＴ Ｑ２がオフ状態にあるため、図８に示すように電流Ｉ1 が流れて負荷２に電力が供給される。このときＭＯＳＦＥＴ Ｑ１の両端（ドレインソース間）の電圧はほぼ０［Ｖ］であり、ＭＯＳＦＥＴ Ｑ２の両端の電圧はほぼ電源電圧Ｖdcに等しくなっている。

次いで、デッドタイムｔｄを開始する図７のタイミングｔ2 でＭＯＳＦＥＴ Ｑ１をオフ状態にするために、ＭＯＳＦＥＴ Ｑ１への駆動信号Ｓ１の供給を停止すると、ＭＯＳＦＥＴ Ｑ１のターンオフ過程が開始される。このとき図９に示すように、ＭＯＳＦＥＴ Ｑ２の出力静電容量Ｃ２に溜まった電荷が直列共振回路５Ｂと負荷２′とを通して放電を開始して放電電流Ｉ2が流れると共に、コンデンサＣｓ→ＭＯＳＦＥＴ Ｑ１の出力静電容量Ｃ１→直列共振回路５Ｂ→コンデンサＣｓの経路で充電電流Ｉ3が流れて出力静電容量Ｃ１の充電が開始され、ＤＣ／ＲＦ変換部５で直列共振が生じる。ＭＯＳＦＥＴ Ｑ１の両端の電圧が電源電圧Ｖdcに向けてゆっくりと上昇するため、ＺＶＳに近い形でＭＯＳＦＥＴ Ｑ１のターンオフが行われる。

デッドタイムｔｄの期間において、ＭＯＳＦＥＴ Ｑ２の出力静電容量Ｃ２の放電及びＭＯＳＦＥＴ Ｑ１の出力静電容量Ｃ１の充電が完了した後は、図１０に示したように、負荷に流れる共振電流Ｉ4 がＭＯＳＦＥＴ Ｑ２の寄生ダイオードＤ２を通して流れるようになる。このときＭＯＳＦＥＴ Ｑ２の両端の電圧はダイオードＤ２の順方向電圧降下に等しくなり、ほぼ０Ｖになる。

デッドタイムｔｄを終了するタイミング（図７のｔ3 ）で両端の電圧がほほ０ＶになっているＭＯＳＦＥＴ Ｑ２に駆動信号Ｓ２を与えると、ＭＯＳＦＥＴ Ｑ２をＺＶＳでターンオンさせることができる。ＭＯＳＦＥＴ Ｑ２がターンオンすると、図１１に示すように、ＭＯＳＦＥＴ Ｑ２を通しても共振電流Ｉ5が流れるようになり、寄生ダイオードＤ２を通して流れる共振電流Ｉ4′が減少する。

共振回路内でのエネルギのやりとりにより共振電流が流れる方向が反転（自然転流）すると、図１２に示すように、共振回路５Ｂ→ＭＯＳＦＥＴ Ｑ２→負荷２′→共振回路５Ｂの経路で共振電流Ｉ6 が流れるようになる。

次いで、次のデッドタイムｔｄを開始するタイミング（図７のｔ4）でＭＯＳＦＥＴ Ｑ２への駆動信号Ｓ２の供給を停止すると、ＭＯＳＦＥＴ Ｑ１の出力静電容量Ｃ１に溜まっていた電荷が直列共振回路５Ｂとの共振により放電を開始し、図１３に示すように、出力静電容量Ｃ１→コンデンサＣｓ→負荷２′→直列共振開御５Ｂ→出力静電容量Ｃ１の経路で放電電流Ｉ7が流れる。またＭＯＳＦＥＴ Ｑ２の出力静電容量Ｃ２が共振電流Ｉ8により充電されるため、ＭＯＳＦＥＴ Ｑ２の両端の電圧が電源電圧Ｖdcに向けてゆっくりと上昇し、ＭＯＳＦＥＴ Ｑ２のターンオフがＺＶＳに近い形で行われる。

図７のタイミングｔ4で開始されたデッドタイムｔｄの期間においてＭＯＳＦＥＴ Ｑ１の出力静電容量Ｃ１の放電及びＭＯＳＦＥＴ Ｑ２の出力静電容量Ｃ２の充電が完了した後は、図１４に示すように、負荷２′に流れる共振電流Ｉ9 がＭＯＳＦＥＴ Ｑ１の寄生ダイオードＤ１を通して流れるようになり、ＭＯＳＦＥＴ Ｑ１の両端の電圧がほぼ０Ｖになる。この状態でタイミングｔ4 で開始されたデッドタイムｔｄを終了させるタイミング（図７のｔ1）でＭＯＳＦＥＴ Ｑ１に駆動信号Ｓ１を与えると、ＭＯＳＦＥＴ Ｑ１をＺＶＳでターンオンさせることができる。ＭＯＳＦＥＴ Ｑ１がターンオンすると、図１５に示すように、直列共振回路５Ｂ→ＭＯＳＦＥＴ Ｑ１→コンデンサＣｓ→負荷２′→直列共振回路５Ｂの経路でも共振電流Ｉ10が流れるようになる。次いで、共振回路内でのエネルギのやりとりにより、共振電流の向きが反転して、図８に示すように、コンデンサＣｓ→ＭＯＳＦＥＴ Ｑ１→直列共振回路５Ｂ→負荷２′→コンデンサＣｓの経路で流れる状態に戻る。

［負荷側インピーダンスが容量性である場合］
負荷側インピーダンスが容量性である場合には、図１６に示すように、各ＭＯＳＦＥＴを流れる電流の位相が各ＭＯＳＦＥＴの両端の電圧の位相に対して進むため、ＭＯＳＦＥＴ Ｑ１がオン状態にある間に振動電流が正の半波から負の半波に移行する。負の半波の振動電流は、ＭＯＳＦＥＴ Ｑ１がオン状態にあり、ＭＯＳＦＥＴ Ｑ２がオフ状態にある期間、及びＭＯＳＦＥＴ Ｑ１がオフ状態になった後のデッドタイムの期間、直列共振回路５Ｂ→寄生ダイオードＤ１→コンデンサＣｓ→負荷２′→直列共振回路５Ｂの回路を流れる。次いでＭＯＳＦＥＴ Ｑ２がオン状態になると、図１７に示したように、直列共振回路５Ｂ→ＭＯＳＦＥＴ Ｑ２→負荷２′→直列共振回路５Ｂの回路を通して負の半波の振動電流Ｉａが流れると同時に、コンデンサＣｓ→出力静電容量Ｃ１→ＭＯＳＦＥＴ Ｑ２→コンデンサＣｓの回路を通して電流Ｉｂが流れ、更に出力静電容量Ｃ２→ＭＯＳＦＥＴ Ｑ２→出力静電容量Ｃ２を通して電流Ｉｃが流れる。

このように、負荷が容量性である場合には、ローサイドのＭＯＳＦＥＴ Ｑ２がオン状態になった際に、該ＭＯＳＦＥＴ Ｑ２に負の半波の振動電流Ｉａが流れるだけでなく、ハイサイドのＭＯＳＦＥＴ Ｑ１がオン状態にある間に放電が完了している出力静電容量Ｃ１に流れる大きな充電電流Ｉｂと、ローサイドのＭＯＳＦＥＴ Ｑ２がオフ状態にある期間に充電が完了している出力静電容量Ｃ２の大きな放電電流Ｉｃとが流れるため、ローサイドのＭＯＳＦＥＴ Ｑ２に非常に大きな電流が流れる。

［スイッチング回路の各スイッチで生じる損失の低減について］
上記のように、ハイサイドスイッチとローサイドスイッチの直列回路からなるレグを少なくとも一つ有して、該少なくとも一つのレグを可変ＤＣ電源部の出力端子間に並列に接続した構成を有するスイッチング回路５Ａと、可変ＤＣ電源部４の出力がスイッチング回路５Ａを通して供給される直列共振回路５Ｂとを備えて、スイッチング回路のスイッチング動作により可変ＤＣ電源部の直流出力を高周波交流出力に変換するＤＣ／ＲＦ変換部を用いる高周波電源装置においては、負荷のインピーダンスが低インピーダンスになって、全反射に近い反射を生じる状態になったときに、スイッチング回路５Ａのレグを構成するスイッチに大きな電流が流れる。このようにスイッチング回路のレグを構成するスイッチに大きな電流が流れるときには、各スイッチのオン抵抗により大きな導通損失が生じるため、この導通損失の低減を図ることが重要になる。

上記導通損失は、スイッチのオン抵抗と通電電流とにより決まり、負荷側インピーダンスの増減に伴う負荷電流の増減により増減する。一般に、半導体増幅素子からなるスイッチのオン抵抗は、該スイッチに与える駆動信号（ＭＯＳＦＥＴの場合はゲート信号）の波高値により変る。従って、スイッチＱ１，Ｑ２で生じる導通損失は、スイッチＱ１，Ｑ２に与える駆動信号Ｓ１，Ｓ２の波高値を調整して各スイッチのオン抵抗を調整することにより適宜に調整することができるが、導通損失はスイッチを通して流れる電流の自乗に比例するため、オン抵抗を小さくしすぎると、かえって導通損失が増大する。従って、各スイッチで生じる導通損失の低減を図るためには、スイッチのオン抵抗を決める駆動信号の波高値を、大きすぎず、小さすぎない適正値に設定する必要がある。各スイッチで生じる導通損失の低減を図るために必要なスイッチの駆動信号の波高値の適正値は、スイッチング回路の負荷電流によりに変るため、ＤＣ／ＲＦ変換部のスイッチング回路から負荷側を見たインピーダンスである負荷側インピーダンスＺLに応じて決定する必要がある。

また負荷側インピーダンスが誘導性である場合及び容量性である場合には、デッドタイムの期間にスイッチング回路を構成する各スイッチがスイッチング動作を行う際に大きなスイッチング損失が生じるため、高周波電源装置の効率を高めるためには、各スイッチで生じるスイッチング損失の低減を図ることが必要になる。

負荷側インピーダンスＺLが誘導性であるときに生じるスイッチング損失は、デッドタイムの影響を受ける。各デッドタイムｔｄの期間においては、回路のインダクタンスに蓄積されている電磁エネルギにより生じる共振現象により、デッドタイムの開始時にターンオフさせられる同じレグの一方のスイッチの出力静電容量の充電と、次に（デッドタイムが経過した時に）ターンオンさせられる他方のスイッチの出力静電容量の放電とが同時に行われる。各デッドタイムの開始時にターンオフさせられるレグの一方のスイッチがオン状態からオフ状態に遷移する過程では、前述のように、該一方のスイッチの出力静電容量が回路に蓄積されていたエネルギにより充電されて、該一方のスイッチの両端の電圧がゆっくりと上昇していくため、該一方のスイッチのターンオフを零電圧スイッチングに近い状態で行わせることができ、該一方のスイッチのターンオフを大きな損失の発生を伴うことなく行わせることができる。

これに対し、デッドタイムｔｄの終了時にレグの他方のスイッチに駆動信号を与えて該他方のスイッチをオフ状態からオン状態に遷移させる過程では、該他方のスイッチに駆動信号が与えられた際に該他方のスイッチの両端に電圧が与えられているか否かにより、該他方のスイッチでスイッチング損失が発生するか否かが決まる。

デッドタイムが短すぎてスイッチの出力静電容量の充放電が完了する前に該他方のスイッチに駆動信号が与えられると、該他方のスイッチの両端に出力静電容量の両端の電圧が印加されている状態で該他方のスイッチのターンオン過程が開始されるため、該他方のスイッチで無視できないスイッチング損失が生じる。またデッドタイムが長すぎると、他方のスイッチの出力静電容量の放電が一旦完了した後、回路の共振により該他方のスイッチの出力静電容量を流れる共振電流の向きが反転して、該出力静電容量の充電が開始された後に該他方のスイッチに駆動信号が与えられてターンオン過程が開始されることになるため、該他方のスイッチで無視できないスイッチング損失が生じる。

従って、各レグで生じるスイッチング損失を低減するためには、各レグのスイッチの出力静電容量の充放電（デッドタイムの開始時にターンオフするスイッチの出力静電容量の充電及びデッドタイムの終了時にターンオンさせられるスイッチの出力静電容量の放電）が丁度完了したときにデッドタイムを終了させて、デッドタイムの終了後にターンオンさせるスイッチの出力静電容量の両端の電圧が零の状態で、該スイッチに駆動信号を与えるようにする必要がある。この場合、各レグのスイッチの出力静電容量の充放電を完了するために必要な時間が、各レグのスイッチで生じるスイッチング損失を低減するために必要なデッドタイムの適正値となる。

各レグのスイッチの出力静電容量の充放電を完了するために必要な時間は、ＤＣ／ＲＦ変換部の負荷電流が大きく、充放電開始時に回路のインダクタンスに蓄積されているエネルギが大きい場合ほど短くなり、回路のインダクタンスに蓄積されているエネルギが小さい場合ほど長くなるため、各レグのスイッチで生じるスイッチング損失を最小にするために必要なデッドタイムの適正値は、負荷側インピーダンスの大きさにより変化する。従って、各レグのスイッチで生じるスイッチング損失の低減を図るために必要なデッドタイムの適正値も、負荷側インピーダンスに応じて決定する必要がある。

上記のように、負荷側インピーダンスが誘導性であるときには、スイッチング回路のレグのスイッチで生じる導通損失を最小にするために各スイッチに与える駆動信号の波高値の適正値、及びレグのスイッチで生じるスイッチング損失を最小にするために必要なデッドタイムの適正値を、ＤＣ／ＲＦ変換部のスイッチング回路から負荷側を見たインピーダンスである負荷側インピーダンスに対して決めることができる。従って、本発明のように、ＤＣ／ＲＦ変換部の各レグのハイサイドスイッチ及びローサイドスイッチで生じる損失を低減するためにデッドタイムがとるべき適正値と、各スイッチ素子で生じる損失を低減するために各スイッチ素子に与える駆動信号の波高値がとるべき適正値と、負荷側インピーダンスとの間の関係を与えるマップを記憶させておいて、負荷側インピーダンスに対してこのマップを検索するようにすると、ＤＣ／ＲＦ変換部の各スイッチに与える駆動信号の波高値の適正値と、デッドタイムの適正値とを演算することができ、ＤＣ／ＲＦ変換部の各スイッチに与える駆動信号の波高値を演算された適正値に等しくし、各レグを構成するスイッチの何れにも駆動信号を与えないデッドタイムを演算された適正値に等しくするように各レグのスイッチへの駆動信号の供給を制御することにより、ＤＣ／ＲＦ変換部のスイッチで生じる損失の低減を図ることができる。

一方、負荷側インピーダンスＺLが容量性であるときに生じるスイッチング損失は、デッドタイムが終了した後にオン状態にされるスイッチに駆動信号を与えて該スイッチのターンオン過程を行わせる際に、該スイッチを流れる非常に大きな電流（図１７に示された電流）の影響を受ける。この場合、スイッチング損失を低減するためには、デッドタイムが終了した後にオン状態にされるスイッチに与える駆動信号の波高値を適正値まで下げて当該スイッチのオン抵抗を上げることにより、該スイッチを流れる電流のピーク値を下げてやればよい。各スイッチを流れるピーク電流は、負荷側インピーダンスにより変るため、駆動信号の適正値は、負荷インピーダンスにより変る。従って、負荷側インピーダンスが容量性である場合にスイッチング損失を低減するために適した駆動信号の波高値は、負荷側インピーダンスに対して決める必要がある。

なお負荷側インピーダンスに対してデッドタイムを適正値に保つ制御及びスイッチに与える駆動信号の波高値を適正値に保つ制御をフィードバック制御により行うことも考えられる。ＤＣ／ＲＦ変換部の出力周波数が低い場合には、例えばスイッチング回路の中点（ハイサイドスイッチとローサイドスイッチとの接続点）の電位の低下から、デッドタイムの終了後にターンオンさせられるスイッチの出力静電容量の放電が完了したことを検出して、当該スイッチに駆動信号を与えることにより、スイッチング損失の低減を図ることが行われている。しかしながら、ＤＣ／ＲＦ変換部の出力周波数がＭＨｚのオーダーになる高周波電源装置においては、デッドタイムが非常に短く、スイッチング動作が非常に短い時間の間に行われるため、スイッチング回路の中点の電位を検出してデッドタイムを適正値に保つ制御を行うことはできない。またスイッチング回路では、スイッチング損失だけでなく、スイッチング損失よりも大きい導通損失が生じるが、デッドタイムを制御するだけでは、各スイッチで生じる導通損失の低減を図ることができない。

そこで、本実施形態では、負荷側インピーダンスと、スイッチング回路の各スイッチで生じる損失の低減を図るためにデッドタイムがとるべき適正値と、各スイッチに与える駆動信号の波高値がとるべき適正値との間の関係を与えるマップを実験に基づいて作成しておき、随時検出される負荷側インピーダンスに対してこのマップを検索することによりデッドタイムの適正値と各スイッチに与える駆動信号の波高値の適正値とを演算して、演算された波高値を有する駆動信号を演算されたデッドタイムに等しい時間間隔でハイサイドスイッチ及びローサイドスイッチに交互に与えることにより、負荷電流に応じてスイッチング回路の各スイッチのオン抵抗を調整して導通損失を低減させる制御と、デッドタイムを適正な値に調整して各スイッチで生じるスイッチング損失を低減させる制御とを行う。

このような制御を行うと、出力周波数が高い場合にも、スイッチング回路の各レグのハイサイドスイッチ及びローサイドスイッチへのオン抵抗と、両スイッチへの駆動信号の供給を休止するデッドタイムとの双方を適正値に保つことができるため、スイッチング回路の各スイッチで生じる損失の低減を適確に図って、各スイッチで生じる発熱を抑制することができる。

負荷側インピーダンスの検出を行うタイミングは、設定された一定の微小時間間隔で到来する各タイミングでもよく、ハイサイドスイッチ及びローサイドスイッチに駆動信号を与えるタイミングや、ハイサイドスイッチ及びローサイドスイッチに与えていた駆動信号を消滅させるタイミング等でもよい。各タイミングで検出した負荷側インピーダンスを記憶させておいて、マップ演算を行う際に記憶されている最新の負荷側インピーダンスのデータを用いるようにすることにより、スイッチング損失の低減を図るためのデッドタイムの制御及び導通損失の低減を図るためのスイッチのオン抵抗の制御を適確に行わせて、スイッチング損失及び導通損失の双方を低減させることができる。

本実施形態において、負荷側インピーダンスと、スイッチング回路の各スイッチで生じる損失の低減を図るためにデッドタイムがとるべき適正値と、スイッチング回路の各スイッチで生じる損失の低減を図るために各スイッチに与える駆動信号の波高値がとるべき適正値との間の関係を与えるマップとしては、例えば図１９に示すように、負荷側インピーダンスＲ＋ｊＸの抵抗分Ｒとリアクタンス分Ｘと、負荷側インピーダンスの抵抗分Ｒ及びリアクタンス分Ｘが種々の値Ｒ1，Ｒ2，…，Ｒm（Ｒ1＜Ｒ2＜…＜Ｒm）及びＸ1，Ｘ2，…，Ｘn（Ｘ1＜Ｘ2＜…＜Ｘn）をとるときにスイッチング回路の各スイッチに与える駆動信号の波高値がとるべき適正値と、デッドタイムがとるべき適正値とを格納したメモリのアドレスＡ11〜Ａmnとの関係を与えるテーブルの構造を有するものを用いることができる。

図１９に示したマップを用いて、負荷側インピーダンスＲa＋ｊＸaに対してデッドタイムがとるべき適正値と駆動信号の波高値がとるべき適正値とを演算する場合には、例えば、マップを構成する抵抗値Ｒ1，Ｒ2，…及びリアクタンス値Ｘ1，Ｘ2，…の中から負荷側インピーダンスの抵抗分Ｒａを間にして上下に並ぶ値を有する２つの抵抗値と、リアクタンス分Ｘａを間にして上下に並ぶ値を有する２つのリアクタンス値とを抽出して、抽出した２つの抵抗値及び２つのリアクタンス値に対応する４つのメモリに記憶されたデッドタイムの適正値及び駆動信号の波高値の適正値を平均することにより、負荷側インピーダンスＲa＋ｊＸaに対してデッドタイムがとるべき適正値と駆動信号の波高値がとるべき適正値とを演算する。

例えば、Ｒ1 ＜Ｒａ＜Ｒ2 ，Ｘ1＜Ｘａ＜Ｘ2 である場合には、Ｒ1 ，Ｒ2 及びＸ1 ，Ｘ2 に対応する４つのメモリＡ11，Ａ12，Ａ21及びＡ22にそれぞれ記憶されているデッドタイムの適正値及び駆動信号の波高値の適正値を読み出して、読み出した４つのデッドタイムの適正値の平均値を実際に用いるデッドタイムの適正値とし、読み出した４つの波高値の適正値の平均値を実際に用いる波高値の適正値とする。

なお負荷側インピーダンスの抵抗分Ｒａがマップに含まれる最小の抵抗値Ｒ1 よりも小さい場合には、Ｒ1 に対応するメモリＡ11，Ａ12，Ａ13，…に記憶されているデータを用いて平均値の演算を行い、負荷側インピーダンスの抵抗分Ｒａがマップに含まれる最大の抵抗値Ｒmよりも大きい場合には、Ｒmに対応するメモリＡm1，Ａm2，Ａm3，…に記憶されているデータを用いて平均値の演算を行うものとする。同様に、負荷側インピーダンスのリアクタンス分Ｘａがマップに含まれる最小のリアクタンスＸ1よりも小さい場合には、メモリＡ11，Ａ21，…，Ａm1に記憶されているデータを用いて平均値の演算を行い、負荷側インピーダンスのリアクタンス分Ｘａがマップに含まれる最大のリアクタンスＸnよりも大きい場合には、メモリＡ1n，Ａ2n，…，Ａmnに記憶されているデータを用いて平均値の演算を行うものとする。

例えば、検出された負荷側インピーダンスの抵抗分Ｒaがマップに含まれる最小の抵抗値Ｒ1よりも小さく、リアクタンス分Ｘａが、Ｘ1 とＸ2 との間にある場合には、メモリＡ11及びＡ12にそれぞれ記憶されているデッドタイムの適正値のデータ及び駆動信号の波高値の適正値のデータをそれぞれ平均することにより実際に用いるデッドタイムの適正値及び波高値の適正値を演算する。

また検出された負荷側インピーダンスの抵抗分Ｒa及びリアクタンス分Ｘaがそれぞれマップに含まれる最小の抵抗値Ｒ1及び最小のリアクタンス値Ｘ1よりも小さい場合には、平均値の演算を行うことなく、メモリＡ11に記憶されているデッドタイムの適正値及び波高値の適正値を用いるものとし、検出された負荷側インピーダンスの抵抗分Ｒa及びリアクタンス分Ｘaがそれぞれマップに含まれる最大の抵抗値Ｒn及びリアクタンス値Ｘnよりも大きい場合には、平均値の演算を行うことなく、メモリＡmnに記憶されているデッドタイムの適正値及び波高値の適正値を用いるものとする。

上記の実施形態では、スイッチング回路から負荷側を見たインピーダンスを負荷側インピーダンスとして、この負荷側インピーダンスとデッドタイムの適正値及び駆動信号の波高値がとるべき適正値との間の関係を与えるマップを作成するようにしているが、スイッチング回路から負荷側を見たインピーダンスである負荷側インピーダンスは、パワー検出部７により検出された進行波成分と反射波成分とから求めた反射係数の絶対値と位相角とを用いて演算することができる負荷インピーダンス（高周波電源装置の出力端から負荷側を見たインピーダンス）と、スイッチング回路と高周波電源装置の出力端との間に存在する回路のインピーダンスとを合成することにより演算することができるので、負荷側インピーダンスと駆動信号の波高値の適正値との間の関係を与えるマップに代えて、反射係数の絶対値|Γ|及び位相角θと駆動信号の波高値がとるべき適正値との間の関係を与えるマップを作成しておいて、反射係数の絶対値|Γ|及び位相角θに対してこのマップを検索することにより、デッドタイムがとるべき適正値及び駆動信号の波高値がとるべき適正値を演算するようにすることもできる。

この場合、制御部８は、図３に示したように、パワー検出部７により検出された進行波成分と反射波成分とから反射係数の絶対値|Γ|と位相角θとを演算する反射係数演算部８Ａと、この反射係数演算部により演算される反射係数の絶対値及び位相角とスイッチング回路の各スイッチで生じる損失の低減を図るために各スイッチに与える駆動信号の波高値がとるべき適正値との間の関係を与えるマップを記憶したマップ記憶部８Ｃと、反射係数演算部８Ａにより演算された反射係数の絶対値|Γ|及び位相角θに対してマップ記憶部８Ｃに記憶されているマップを検索することにより各スイッチに与える駆動信号の波高値の適正値を演算するマップ演算部８Ｄとを設けて、パワー検出部７の検出出力から求められる反射係数の絶対値|Γ|及び位相角θに対して各スイッチに与える駆動信号の波高値がとるべき適正値をマップ演算するようにする。

この場にマップ記憶部８Ｃに記憶させておくマップは、図２０に示すように、反射係数の絶対値|Γ|及び位相角θと、反射係数の絶対値|Γ|及び位相角θが種々の値|Γ|１，|Γ|2，…|Γ|m（|Γ|１＜|Γ|2＜…＜|Γ|m）及びθ1，θ2，…，θn（θ1＜θ2＜…＜θn）をとるときにスイッチング回路の各スイッチに与える駆動信号の波高値がとるべき適正値と、デッドタイムがとるべき適正値とを格納したメモリのアドレスＡ11〜Ａmnとの関係を与えるテーブルの構造とすることができる。

上記のように、反射係数の絶対値及び位相角に対してデッドタイムの適正値及び駆動信号の波高値の適正値をマップ演算する構成をとると、負荷側インピーダンスの検出を行うことなしに、デッドタイムの適正値及び各スイッチに与える駆動信号の波高値の適正値を定めて、スイッチで生じる導通損失を低減させるための制御を迅速に行わせることができる。

上記の実施形態では、制御部８に、デッドタイムを適正値に保つ制御と、スイッチング回路のスイッチに与える駆動信号の波高値を適正値に保つ制御（各スイッチのオン抵抗を適正値に保つ制御）との双方を行わせることにより、各スイッチで生じるスイッチング損失と導通損失との双方の低減を図るようにしているが、各スイッチで生じる損失の大部分は導通損失であるため、導通損失の低減を図るだけでも、各スイッチで生じる温度上昇を抑制する上で大きな効果が得られる。従って、スイッチング損失の低減を図るためにデッドタイムを適正値に保つ制御を省略して、各スイッチに与える駆動信号の波高値を適正値に保って各スイッチで生じる導通損失の低減を図る制御のみを行わせるようにしてもよい。

スイッチング回路の各スイッチで生じる導通損失の低減を図るための制御のみを行う場合には、図１及び図２に示した各実施形態において、負荷側インピーダンスとスイッチング回路の各スイッチで生じる損失の低減を図るために各スイッチに与える駆動信号の波高値がとるべき適正値との間の関係を与えるマップを制御部８のマップ記憶部８Ｃに記憶させておいて、負荷側インピーダンス検出部８Ｂにより検出された負荷側インピーダンスに対してマップを検索することにより、各スイッチに与える駆動信号の波高値がとるべき波高値の適正値のみを演算するようにすればよい。この場合、デッドタイムは，例えば、インピーダンス整合器３によるインピーダンスの整合がとれているときに各スイッチで生じるスイッチング損失を最小にすることができる長さに設定しておく。

また図３に示した実施形態のように、反射係数の絶対値と位相角とに対してマップを検索する構成をとって、スイッチング回路５Ａの各スイッチで生じる導通損失の低減を図るための制御のみを行う場合には、パワー検出部７の出力から演算される反射係数の絶対値|Γ|及び位相角θと駆動信号の波高値がとるべき適正値との間の関係を与えるマップをマップ記憶部８Ｃに記憶させておいて、反射係数演算部８Ａにより演算された反射係数の絶対値|Γ|及び位相角θに対してこのマップを検索することにより、駆動信号の波高値がとるべき適正値を決定するようにすればよい。

上記の各実施形態では、ＤＣ／ＲＦ変換部５のスイッチング回路５Ａが、ハイサイドスイッチＱ１とローサイドスイッチＱ２の直列回路からなるレグを一つだけ備えたハーフブリッジ回路からなっていて，一つのレグのハイサイドスイッチとローサイドスイッチを交互にオン状態にすることにより可変ＤＣ電源部の出力を高周波出力に変換するように構成されているが、本発明は、このようなスイッチング回路を用いる場合に限定されるものではなく、ハイサイドスイッチとローサイドスイッチの直列回路からなるレグを少なくとも一つ有して、該少なくとも一つのレグを可変ＤＣ電源部４の出力端子間に並列に接続した構成を有するスイッチング回路と直列共振回路とを備えたＤＣ／ＲＦ変換部を用いる高周波電源装置であれば本発明を適用することができる。

例えば図１８に示すように、ハイサイドのスイッチＱ１とローサイドのスイッチＱ２との直列回路からなるレグと、ハイサイドのスイッチＱ３とローサイドのスイッチＱ４との直列回路からなるレグとの二つのレグを有するフルブリッジ回路型のスイッチング回路５Ａを備えて、該スイッチング回路の出力端子間の電圧を直列共振回路５Ｂに印加するようにしたＤＣ／ＲＦ変換部５を用いる高周波電源装置にも本発明を適用することができる。図１８に示したＤＣ／ＲＦ変換部５においては、フルブリッジ回路の対角位置にある一方の組のハイサイドスイッチＱ１，Ｑ４をオンにする状態と、対角位置にある他方の組のハイサイドスイッチＱ２及びＱ３をオンにする状態とを交互に生じさせることにより可変ＤＣ変換部４の出力を高周波出力に変換する。なお図１８においては、各スイッチの両端に存在する出力静電容量と寄生ダイオードの図示が省略されている。

図１８に示したスイッチング回路を用いる場合、スイッチ駆動部８Ｅは、スイッチング回路５Ａの各レグのハイサイドスイッチ及びローサイドスイッチのうちの一方に与えていた駆動信号を消滅させるタイミングと他方に与える駆動信号を発生させるタイミングとの間にデッドタイムを設けながらスイッチング回路に変換動作を行わせるべくスイッチング回路の各レグのハイサイドスイッチ及びローサイドスイッチに交互に駆動信号を与えるように構成される。

１ 高周波電源装置
２ 負荷
３ インピーダンス整合器
４ 可変ＤＣ電源部
５ ＤＣ／ＲＦ変換部
５Ａ スイッチング回路
５Ｂ 直列共振回路
５Ｃ トランス
６ ローパスフィルタ
７ パワー検出部
８ 制御部
８Ａ 反射係数演算部
８Ｂ 負荷側インピーダンス検出部
８Ｃ マップ記憶部
８Ｄ マップ演算部
８Ｅ スイッチ駆動部
８E1 駆動信号発生指令部
８E2 ドライブ回路
８０１ 信号幅演算部
８０２ 駆動信号波形指示部
８０３ 第１の駆動信号発生回路
８０４ 第２の駆動信号発生回路

Claims (13)

1. 直流出力の制御が可能な可変ＤＣ電源部と、互いに直列に接続されたハイサイドスイッチとローサイドスイッチとを有するレグを少なくとも一つ有して、該少なくとも一つのレグを前記可変ＤＣ電源部の出力端子間に並列に接続した構成を有するスイッチング回路と前記可変ＤＣ電源部の出力が前記スイッチング回路を通して供給される直列共振回路とを備えて前記スイッチング回路のスイッチング動作により前記可変ＤＣ電源部の直流出力を高周波交流出力に変換するＤＣ／ＲＦ変換部と、前記ＤＣ／ＲＦ変換部から負荷に与えられる高周波電力の進行波成分及び反射波成分を検出するパワー検出部と、前記可変ＤＣ電源部及びＤＣ／ＲＦ変換部を制御する制御部とを備え、前記制御部は、前記レグを構成するハイサイドスイッチ及びローサイドスイッチ双方への駆動信号の供給を休止する期間であるデッドタイムを設けながら、該ハイサイドスイッチ及びローサイドスイッチに交互に駆動信号を与えるスイッチ駆動部を備えている高周波電源装置において、
   前記制御部は、
   前記スイッチング回路から負荷側を見たインピーダンスである負荷側インピーダンスを検出する負荷側インピーダンス検出部と、
   前記負荷側インピーダンスと、前記スイッチング回路の各スイッチで生じる損失の低減を図るために各スイッチに与える駆動信号の波高値がとるべき適正値との間の関係を与えるマップを記憶したマップ記憶部と、
   前記負荷側インピーダンス検出部により検出された負荷側インピーダンスに対して前記マップ記憶部に記憶されているマップを検索することにより前記各スイッチに与える駆動信号の波高値の適正値を演算するマップ演算部と、
   を具備し、
   前記スイッチ駆動部は、前記マップ演算部により演算された適正値に等しい波高値を有する駆動信号を各スイッチに与えるように構成されていることを特徴とする高周波電源装置。
2. 前記負荷側インピーダンス検出部は、定められたタイミングが到来する毎に前記負荷側インピーダンスの検出を行うように構成され、
   前記マップ演算部は、前記負荷側インピーダンスが検出される毎に前記マップを検索して駆動信号の波高値の適正値を演算するように構成されていることを特徴とする請求項１に記載の高周波電源装置。
3. 直流出力の制御が可能な可変ＤＣ電源部と、互いに直列に接続されたハイサイドスイッチとローサイドスイッチとを有するレグを少なくとも一つ有して、該少なくとも一つのレグを前記可変ＤＣ電源部の出力端子間に並列に接続した構成を有するスイッチング回路と前記可変ＤＣ電源部の出力が前記スイッチング回路を通して供給される直列共振回路とを備えて，前記スイッチング回路のスイッチング動作により前記可変ＤＣ電源部の直流出力を高周波交流出力に変換するＤＣ／ＲＦ変換部と、前記ＤＣ／ＲＦ変換部から負荷に与えられる高周波電力の進行波成分及び反射波成分を検出するパワー検出部と、前記可変ＤＣ電源部及びＤＣ／ＲＦ変換部を制御する制御部とを備え、前記制御部は、前記レグを構成するハイサイドスイッチ及びローサイドスイッチ双方への駆動信号の供給を休止する期間であるデッドタイムを設けながら、該ハイサイドスイッチ及びローサイドスイッチに交互に駆動信号を与えるスイッチ駆動部を備えている高周波電源装置において、
   前記制御部は、
   前記スイッチング回路から負荷側を見たインピーダンスである負荷側インピーダンスを検出する負荷側インピーダンス検出部と、
   前記負荷側インピーダンスと、前記スイッチング回路の各スイッチで生じる損失の低減を図るために前記デッドタイムがとるべき適正値と、前記スイッチング回路の各スイッチで生じる損失の低減を図るために各スイッチに与える駆動信号の波高値がとるべき適正値との間の関係を与えるマップを記憶したマップ記憶部と、
   前記負荷側インピーダンス検出部により検出された負荷側インピーダンスに対して前記マップ記憶部に記憶されているマップを検索することにより前記デッドタイムの適正値と各スイッチに与える駆動信号の波高値の適正値とを演算するマップ演算部と、
   を具備し、
   前記スイッチ駆動部は、前記デッドタイムを前記マップ演算部により演算された適正値に保ちながら、前記マップ演算部により演算された適正値に等しい波高値を有する駆動信号を各スイッチに与えるように構成されていることを特徴とする高周波電源装置。
4. 前記負荷側インピーダンス検出部は、定められたタイミングが到来する毎に前記負荷側インピーダンスの検出を行うように構成され、
   前記マップ演算部は、前記負荷側インピーダンスが検出される毎に前記マップを検索して前記デッドタイムの適正値と駆動信号の波高値の適正値とを演算するように構成されていることを特徴とする請求項３に記載の高周波電源装置。
5. 前記負荷側インピーダンス検出部は、前記パワー検出部により検出された進行波成分及び反射波成分から求めた反射係数を用いて演算した負荷インピーダンスと、前記スイッチング回路とパワー検出部との間の回路のインピーダンスとから前記負荷側インピーダンスを求めるように構成されている請求項１ないし４の何れかに記載の高周波電源装置。
6. 前記スイッチング回路を通して出力される電圧と電流とを検出する出力電圧・電流検出部が設けられ、
   前記負荷側インピーダンス検出部は、前記出力電圧・電流検出部により検出されたスイッチング回路の出力電圧と出力電流とから前記負荷側インピーダンスを求めるように構成されている請求項１ないし４の何れかに記載の高周波電源装置。
7. 直流出力の制御が可能な可変ＤＣ電源部と、互いに直列に接続されたハイサイドスイッチとローサイドスイッチとを有するレグを少なくとも一つ有して、該少なくとも一つのレグを前記可変ＤＣ電源部の出力端子間に並列に接続した構成を有するスイッチング回路と前記可変ＤＣ電源部の出力が前記スイッチング回路を通して供給される直列共振回路とを備えて，前記スイッチング回路のスイッチング動作により前記可変ＤＣ電源部の直流出力を高周波交流出力に変換するＤＣ／ＲＦ変換部と、前記ＤＣ／ＲＦ変換部から負荷に与えられる高周波電力の進行波成分及び反射波成分を検出するパワー検出部と、前記可変ＤＣ電源部及びＤＣ／ＲＦ変換部を制御する制御部とを備え、前記制御部は、前記レグを構成するハイサイドスイッチ及びローサイドスイッチ双方への駆動信号の供給を休止する期間であるデッドタイムを設けながら、該ハイサイドスイッチ及びローサイドスイッチに交互に駆動信号を与えるスイッチ駆動部を備えている高周波電源装置において、
   前記制御部は、
   前記パワー検出部により検出された進行波成分と反射波成分とから反射係数の絶対値と位相角とを演算する反射係数演算部と、
   前記反射係数演算部により演算される反射係数の絶対値及び位相角と前記スイッチング回路の各スイッチで生じる損失の低減を図るために各スイッチに与える駆動信号の波高値がとるべき適正値との間の関係を与えるマップを記憶したマップ記憶部と、
   前記反射係数演算部により演算された反射係数の絶対値及び位相角に対して前記マップ記憶部に記憶されているマップを検索することにより前記各スイッチに与える駆動信号の波高値の適正値を演算するマップ演算部と、
   を具備し、
   前記スイッチ駆動部は、前記マップ演算部により演算された適正値に等しい波高値を有する駆動信号を各スイッチに与えるように構成されていることを特徴とする高周波電源装置。
8. 前記反射係数演算部は、定められたタイミングが到来する毎に前記反射係数の絶対値と位相角とを演算するように構成され、
   前記マップ演算部は、前記反射係数の絶対値と位相角とが演算される毎に前記マップを検索して駆動信号の波高値の適正値を演算するように構成されていることを特徴とする請求項７に記載の高周波電源装置。
9. 直流出力の制御が可能な可変ＤＣ電源部と、互いに直列に接続されたハイサイドスイッチとローサイドスイッチとを有するレグを少なくとも一つ有して、該少なくとも一つのレグを前記可変ＤＣ電源部の出力端子間に並列に接続した構成を有するスイッチング回路と前記可変ＤＣ電源部の出力が前記スイッチング回路を通して供給される直列共振回路とを備えて，前記スイッチング回路のスイッチング動作により前記可変ＤＣ電源部の直流出力を高周波交流出力に変換するＤＣ／ＲＦ変換部と、前記ＤＣ／ＲＦ変換部から負荷に与えられる高周波電力の進行波成分及び反射波成分を検出するパワー検出部と、前記可変ＤＣ電源部及びＤＣ／ＲＦ変換部を制御する制御部とを備え、前記制御部は、前記レグを構成するハイサイドスイッチ及びローサイドスイッチ双方への駆動信号の供給を休止する期間であるデッドタイムを設けながら、該ハイサイドスイッチ及びローサイドスイッチに交互に駆動信号を与えるスイッチ駆動部を備えている高周波電源装置において、
   前記制御部は、
   前記パワー検出部により検出された進行波成分と反射波成分とから反射係数の絶対値と位相角とを演算する反射係数演算部と、
   前記反射係数演算部により演算される反射係数の絶対値及び位相角と、前記スイッチング回路の各スイッチで生じる損失の低減を図るために前記デッドタイムがとるべき適正値と、前記スイッチング回路の各スイッチで生じる損失の低減を図るために各スイッチに与える駆動信号の波高値がとるべき適正値との間の関係を与えるマップを記憶したマップ記憶部と、
   前記反射係数演算部により演算された反射係数の絶対値及び位相角に対して前記マップ記憶部に記憶されているマップを検索することにより前記デッドタイムの適正値と各スイッチに与える駆動信号の波高値の適正値とを演算するマップ演算部と、
   を具備し、
   前記スイッチ駆動部は、前記デッドタイムを前記マップ演算部により演算された適正値に保ちながら、前記マップ演算部により演算された適正値に等しい波高値を有する駆動信号を各スイッチに与えるように構成されていることを特徴とする高周波電源装置。
10. 前記反射係数演算部は、定められたタイミングが到来する毎に前記反射係数の絶対値と位相角とを演算するように構成され、
    前記マップ演算部は、前記反射係数の絶対値と位相角とが演算される毎に前記マップを検索して前記デッドタイムの適正値と駆動信号の波高値の適正値とを演算するように構成されていることを特徴とする請求項９に記載の高周波電源装置。
11. 前記スイッチ駆動部は、
    前記ＤＣ／ＲＦ変換部の出力端子間に発生させる高周波電圧の半周期に相当する時間と前記デッドタイムとから前記スイッチング回路のハイサイドスイッチに与える駆動信号が持つべき信号幅及びローサイドスイッチに与える駆動信号が持つべき信号幅を演算する信号幅演算部と、
    前記ハイサイドスイッチに与えるハイサイドスイッチ用駆動信号の信号幅を前記信号幅演算部により演算された信号幅とし、前記ハイサイドスイッチ用駆動信号の波高値を前記マップ演算部により演算された波高値の適正値に等しくすることを指示するハイサイドスイッチ用駆動信号発生指令と、前記ローサイドスイッチに与えるローサイドスイッチ用駆動信号の信号幅を前記信号幅演算部により演算された信号幅とし、前記ローサイドスイッチ用駆動信号の波高値を前記マップ演算部により演算された波高値の適正値に等しくすることを指示するローサイドスイッチ用駆動信号発生指令とを前記デッドタイムに等しい時間間隔で交互に発生する駆動信号波形指示部と、
    前記駆動信号波形指示部がハイサイドスイッチ用駆動信号発生指令を発生したときに前記ハイサイドスイッチに与えるパルス波形のハイサイドスイッチ用駆動信号を発生し、前記駆動信号発生指令発生手段がローサイドスイッチ用駆動信号発生指令を発生したときに前記ローサイドスイッチに与えるパルス波形のローサイドスイッチ用駆動信号を発生するドライブ回路と、
    を備えていることを特徴とする請求項１ないし１０の何れかに記載の高周波電源装置。
12. 前記スイッチング回路は、前記レグを一つだけ備えて，該レグのハイサイドスイッチとローサイドスイッチを交互にオン状態にすることにより前記可変ＤＣ電源部の出力を高周波出力に変換するハーフブリッジ回路からなっていて、ローサイドスイッチの両端の電圧が前記直列共振回路に印加され、
    前記スイッチ駆動部は、前記スイッチング回路に変換動作を行わせるべく前記スイッチング回路のハイサイドスイッチ及びローサイドスイッチのうちの一方に与えていた駆動信号を消滅させるタイミングと他方に与える駆動信号を発生させるタイミングとの間にデッドタイムを設けながら前記ハイサイドスイッチ及びローサイドスイッチに交互に駆動信号を与えるように構成されている請求項１ないし１１の何れか一つに記載の高周波電源装置。
13. 前記スイッチング回路は、前記レグを二つ備えて、該二つのレグの対角位置にある一方の組のハイサイドスイッチ及びローサイドスイッチをオンにする状態と、該二つのレグの対角位置にある他方の組のハイサイドスイッチ及びローサイドスイッチをオンにする状態とを交互に生じさせることにより前記可変ＤＣ変換部の出力を高周波出力に変換するフルブリッジ回路からなっていて、該スイッチング回路の出力端子間の電圧が前記直列共振回路に印加され、
    前記スイッチ駆動部は、前記スイッチング回路の各レグのハイサイドスイッチ及びローサイドスイッチのうちの一方に与えていた駆動信号を消滅させるタイミングと他方に与える駆動信号を発生させるタイミングとの間にデッドタイムを設けながら前記スイッチング回路に変換動作を行わせるべく前記スイッチング回路の各レグのハイサイドスイッチ及びローサイドスイッチに交互に駆動信号を与えるように構成されている請求項１ないし１１の何れか一つに記載の高周波電源装置。

Images