JP2013105840A5 - - Google Patents

Download PDF

Info

Publication number
JP2013105840A5
JP2013105840A5 JP2011247666A JP2011247666A JP2013105840A5 JP 2013105840 A5 JP2013105840 A5 JP 2013105840A5 JP 2011247666 A JP2011247666 A JP 2011247666A JP 2011247666 A JP2011247666 A JP 2011247666A JP 2013105840 A5 JP2013105840 A5 JP 2013105840A5
Authority
JP
Japan
Prior art keywords
insulating layer
interlayer insulating
semiconductor chip
layer
outermost
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011247666A
Other languages
English (en)
Other versions
JP2013105840A (ja
JP5851211B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2011247666A priority Critical patent/JP5851211B2/ja
Priority claimed from JP2011247666A external-priority patent/JP5851211B2/ja
Priority to US13/667,504 priority patent/US8823187B2/en
Publication of JP2013105840A publication Critical patent/JP2013105840A/ja
Publication of JP2013105840A5 publication Critical patent/JP2013105840A5/ja
Application granted granted Critical
Publication of JP5851211B2 publication Critical patent/JP5851211B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明の一観点によれば、半導体チップと、前記半導体チップを覆うように形成された第１絶縁層と、前記第１絶縁層上に積層され、前記半導体チップと電気的に接続された配線層と該配線層上に積層された層間絶縁層とが交互に積層されてなる配線構造と、を有し、前記半導体チップの搭載面とは反対側の最外層の前記層間絶縁層を厚さ方向に貫通する溝部と、前記溝部に充填されるとともに、前記最外層の層間絶縁層上に形成された埋込樹脂層と、を有し、前記埋込樹脂層は、前記層間絶縁層の熱膨張係数よりも前記半導体チップの熱膨張係数に近い熱膨張係数を有する。

Claims (11)

  1. 半導体チップと、
    前記半導体チップを覆うように形成された第１絶縁層と、
    前記第１絶縁層上に積層され、前記半導体チップと電気的に接続された配線層と該配線層上に積層される層間絶縁層とが交互に積層されてなる配線構造と、を有し、
    前記半導体チップの搭載面とは反対側の最外層の前記層間絶縁層を厚さ方向に貫通する溝部と、
    前記溝部に充填されるとともに、前記最外層の層間絶縁層上に形成された埋込樹脂層と、を有し、
    前記埋込樹脂層は、前記層間絶縁層の熱膨張係数よりも前記半導体チップの熱膨張係数に近い熱膨張係数を有することを特徴とする半導体パッケージ。
  2. 半導体チップと、
    前記半導体チップを覆うように形成された第１絶縁層と、
    前記第１絶縁層上に積層され、前記半導体チップと電気的に接続された配線層と該配線層上に積層される層間絶縁層とが交互に積層されてなる配線構造と、を有し、
    前記半導体チップの搭載面とは反対側の最外層の前記層間絶縁層には、該最外層の層間絶縁層を厚さ方向に貫通する溝部が形成され、
    前記溝部は、前記最外層の層間絶縁層の下層に形成された層間絶縁層の厚さ方向の中途位置まで形成されていることを特徴とする半導体パッケージ。
  3. 前記溝部は、前記最外層の層間絶縁層の下層に形成された層間絶縁層を厚さ方向に貫通するように形成されていることを特徴とする請求項１に記載の半導体パッケージ。
  4. 前記溝部は、前記半導体チップと対向する領域よりも外側の領域に形成されていることを特徴とする請求項１〜３のいずれか１つに記載の半導体パッケージ。
  5. 前記溝部は、断面視して楔状に形成されていることを特徴とする請求項１〜４のいずれか１つに記載の半導体パッケージ。
  6. 前記最外層の層間絶縁層は、補強材入りの樹脂材からなり、他の前記層間絶縁層の熱膨張係数よりも前記半導体チップの熱膨張係数に近い熱膨張係数を有する絶縁層であることを特徴とする請求項１〜５のいずれか１つに記載の半導体パッケージ。
  7. 前記半導体チップと同一平面上に、他の半導体パッケージと接続されるパッドが形成されていることを特徴とする請求項１〜６のいずれか１つに記載の半導体パッケージ。
  8. 支持基板上に半導体チップを固定する工程と、
    前記半導体チップが固定された前記支持基板上に、前記半導体チップを覆うように第１絶縁層を形成する工程と、
    前記第１絶縁層上に、前記半導体チップと電気的に接続するように配線層と該配線層上に積層される層間絶縁層とを交互に積層する工程と、
    前記層間絶縁層のうち最後に積層した最外層の層間絶縁層に、該最外層の層間絶縁層を厚さ方向に貫通する溝部を形成する工程と、
    前記溝部を形成した後に、前記最外層の層間絶縁層上に、前記溝部を充填するように埋込樹脂層を形成する工程と、
    前記支持基板を除去する工程と、
    を有し、
    前記埋込樹脂層は、前記層間絶縁層の熱膨張係数よりも前記半導体チップの熱膨張係数に近い熱膨張係数を有することを特徴とする半導体パッケージの製造方法。
  9. 支持基板上に半導体チップを固定する工程と、
    前記半導体チップが固定された前記支持基板上に、前記半導体チップを覆うように第１絶縁層を形成する工程と、
    前記第１絶縁層上に、前記半導体チップと電気的に接続するように配線層と該配線層上に積層される層間絶縁層とを交互に積層する工程と、
    前記層間絶縁層のうち最後に積層した最外層の層間絶縁層に、該最外層の層間絶縁層を厚さ方向に貫通する溝部を形成する工程と、
    前記支持基板を除去する工程と、
    を有し、
    前記溝部を形成する工程では、前記最外層の層間絶縁層の下層に形成された層間絶縁層の厚さ方向の中途位置まで前記溝部を形成することを特徴とする半導体パッケージの製造方法。
  10. 前記支持基板上に前記半導体チップを固定する工程の前に、前記支持基板上に他の半導体パッケージと接続されるパッドを形成する工程を有することを特徴とする請求項８又は９に記載の半導体パッケージの製造方法。
  11. 請求項１〜７のいずれか１つに記載の半導体パッケージと、
    前記半導体パッケージ上に積層される他の半導体パッケージと、
    を有することを特徴とする半導体装置。
JP2011247666A 2011-11-11 2011-11-11 半導体パッケージ、半導体パッケージの製造方法及び半導体装置 Active JP5851211B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011247666A JP5851211B2 (ja) 2011-11-11 2011-11-11 半導体パッケージ、半導体パッケージの製造方法及び半導体装置
US13/667,504 US8823187B2 (en) 2011-11-11 2012-11-02 Semiconductor package, semiconductor package manufacturing method and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011247666A JP5851211B2 (ja) 2011-11-11 2011-11-11 半導体パッケージ、半導体パッケージの製造方法及び半導体装置

Publications (3)

Publication Number Publication Date
JP2013105840A JP2013105840A (ja) 2013-05-30
JP2013105840A5 true JP2013105840A5 (ja) 2014-09-04
JP5851211B2 JP5851211B2 (ja) 2016-02-03

Family

ID=48279826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011247666A Active JP5851211B2 (ja) 2011-11-11 2011-11-11 半導体パッケージ、半導体パッケージの製造方法及び半導体装置

Country Status (2)

Country Link
US (1) US8823187B2 (ja)
JP (1) JP5851211B2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101947722B1 (ko) * 2012-06-07 2019-04-25 삼성전자주식회사 적층 반도체 패키지 및 이의 제조방법
GB201301188D0 (en) * 2013-01-23 2013-03-06 Cryogatt Systems Ltd RFID tag
JP2015072983A (ja) * 2013-10-02 2015-04-16 イビデン株式会社 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
CN105766069B (zh) * 2013-11-20 2019-04-16 株式会社村田制作所 多层布线基板及具备该多层布线基板的探针卡
US9209154B2 (en) 2013-12-04 2015-12-08 Bridge Semiconductor Corporation Semiconductor package with package-on-package stacking capability and method of manufacturing the same
JP5662551B1 (ja) * 2013-12-20 2015-01-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US9679841B2 (en) * 2014-05-13 2017-06-13 Qualcomm Incorporated Substrate and method of forming the same
JP6665375B2 (ja) 2014-09-19 2020-03-13 インテル・コーポレーション ブリッジ型相互接続を埋め込んだ半導体パッケージ
US9756738B2 (en) * 2014-11-14 2017-09-05 Dyi-chung Hu Redistribution film for IC package
JP6373219B2 (ja) * 2015-03-31 2018-08-15 太陽誘電株式会社 部品内蔵基板および半導体モジュール
KR102450599B1 (ko) * 2016-01-12 2022-10-07 삼성전기주식회사 패키지기판
WO2017122449A1 (ja) * 2016-01-15 2017-07-20 ソニー株式会社 半導体装置および撮像装置
US10276467B2 (en) 2016-03-25 2019-04-30 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
JP6291094B2 (ja) * 2017-01-24 2018-03-14 信越化学工業株式会社 積層型半導体装置、及び封止後積層型半導体装置
US10325842B2 (en) * 2017-09-08 2019-06-18 Advanced Semiconductor Engineering, Inc. Substrate for packaging a semiconductor device package and a method of manufacturing the same
CA3115236A1 (en) 2018-10-05 2020-04-09 TMRW Life Sciences, Inc. Apparatus to preserve and identify biological samples at cryogenic conditions
US20220157865A1 (en) * 2019-03-13 2022-05-19 Sony Semiconductor Solutions Corporation Semiconductor apparatus, imaging apparatus, and method of producing a semiconductor apparatus
JP7371882B2 (ja) * 2019-04-12 2023-10-31 株式会社ライジングテクノロジーズ 電子回路装置および電子回路装置の製造方法
US11139179B2 (en) * 2019-09-09 2021-10-05 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
CN113140520A (zh) * 2020-01-19 2021-07-20 江苏长电科技股份有限公司 封装结构及其成型方法
JP7014244B2 (ja) * 2020-03-03 2022-02-01 大日本印刷株式会社 インターポーザ基板
USD951481S1 (en) 2020-09-01 2022-05-10 TMRW Life Sciences, Inc. Cryogenic vial
USD963194S1 (en) 2020-12-09 2022-09-06 TMRW Life Sciences, Inc. Cryogenic vial carrier
CN112820694B (zh) * 2021-01-15 2022-05-27 上海航天电子通讯设备研究所 一种芯片屏蔽与气密封装方法和封装结构

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004146656A (ja) * 2002-10-25 2004-05-20 Denso Corp 多層配線基板及びその製造方法
JP2004228393A (ja) * 2003-01-24 2004-08-12 Seiko Epson Corp インターポーザ基板、半導体装置、半導体モジュール、電子機器および半導体モジュールの製造方法
JP4935163B2 (ja) * 2006-04-11 2012-05-23 日本電気株式会社 半導体チップ搭載用基板
JP5295596B2 (ja) * 2008-03-19 2013-09-18 新光電気工業株式会社 多層配線基板およびその製造方法
JP4489821B2 (ja) * 2008-07-02 2010-06-23 新光電気工業株式会社 半導体装置及びその製造方法
JP2010050150A (ja) * 2008-08-19 2010-03-04 Panasonic Corp 半導体装置及び半導体モジュール
JP5581519B2 (ja) * 2009-12-04 2014-09-03 新光電気工業株式会社 半導体パッケージとその製造方法
WO2011114766A1 (ja) * 2010-03-16 2011-09-22 日本電気株式会社 機能素子内蔵基板
JP5570855B2 (ja) * 2010-03-18 2014-08-13 新光電気工業株式会社 配線基板及びその製造方法並びに半導体装置及びその製造方法
JP5830843B2 (ja) * 2010-03-24 2015-12-09 富士通セミコンダクター株式会社 半導体ウエハとその製造方法、及び半導体チップ
US8710639B2 (en) * 2010-04-08 2014-04-29 Nec Corporation Semiconductor element-embedded wiring substrate

Similar Documents

Publication Publication Date Title
JP2013105840A5 (ja)
JP2014022618A5 (ja)
JP2014056925A5 (ja)
JP2013069808A5 (ja)
JP2013197382A5 (ja)
JP2013062474A5 (ja) 配線基板及び配線基板の製造方法と半導体装置及び半導体装置の製造方法
TWI605528B (zh) 包封晶粒、含有包封晶粒之微電子封裝體以及用於製造該微電子封裝體之方法（二）
JP2013069807A5 (ja)
JP2011119502A5 (ja)
JP2013537365A5 (ja)
JP2012033790A5 (ja)
JP2012156251A5 (ja)
JP2013153068A5 (ja)
JP2011258772A5 (ja)
JP2018528622A5 (ja)
JP2010103195A5 (ja)
JP2016072626A5 (ja)
JP2015122385A5 (ja)
JP2011249684A5 (ja)
JP2013524486A5 (ja)
JP2011142264A5 (ja)
JP2016207958A5 (ja)
JP2010245259A5 (ja)
JP2013500607A5 (ja) カプセル型セラミック素子の製作方法
JP2011071315A5 (ja)