JP2013098336A - ゲート駆動回路 - Google Patents
ゲート駆動回路 Download PDFInfo
- Publication number
- JP2013098336A JP2013098336A JP2011239541A JP2011239541A JP2013098336A JP 2013098336 A JP2013098336 A JP 2013098336A JP 2011239541 A JP2011239541 A JP 2011239541A JP 2011239541 A JP2011239541 A JP 2011239541A JP 2013098336 A JP2013098336 A JP 2013098336A
- Authority
- JP
- Japan
- Prior art keywords
- reverse conducting
- gate
- conducting igbt
- igbt
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Abstract
【課題】逆導通IGBTに内蔵されたダイオードで発生するリカバリ電流を低減させる。
【解決手段】逆導通IGBTに内蔵されているダイオードに順方向電流が流れている間に、逆導通IGBTのゲート−エミッタ間にゲート閾値電圧よりも低い電圧を印加することで、逆導通IGBTのドリフト領域への正孔の注入を抑制し、リカバリ電流を低減させる。
【選択図】図1
【解決手段】逆導通IGBTに内蔵されているダイオードに順方向電流が流れている間に、逆導通IGBTのゲート−エミッタ間にゲート閾値電圧よりも低い電圧を印加することで、逆導通IGBTのドリフト領域への正孔の注入を抑制し、リカバリ電流を低減させる。
【選択図】図1
Description
本発明は、逆導通IGBTのゲート駆動回路に関する。特に、逆導通IGBTに内蔵されたダイオードで発生するリカバリ電流を低減させるゲート駆動回路に関する。
コンバータやインバータ等の電力変換回路には、回路に流れる電流を制御するために、IGBTが用いられている。IGBTには、誘導性負荷から流れてくる電流を通電させる等の目的のため、IGBTと逆並列にダイオードが接続される場合がある。このダイオードはIGBTに外付けされる場合もあるが、素子サイズ縮小によるコスト低減のため、ダイオードをIGBTに内蔵させた素子が用いられている。ダイオードが内蔵されたIGBTは、逆導通IGBTと呼ばれている。
ダイオードに順方向バイアスがかけられ順方向へ電流が流れている状態では、ダイオード内部のn層に正孔が蓄積される。その後、瞬時に逆方向バイアスがかけられると、n層に蓄積された正孔がp層側から排出されるため、電流がカソード側からアノード側へと流れることになる。この電流はリカバリ電流と呼ばれる。電力変換回路等において用いられているIGBTに逆並列に接続されたダイオードで発生するリカバリ電流は、ダイオードの両端にノイズとなるサージ電圧を発生させスイッチング損失を引き起こし、変換効率を下げる等の悪影響を及ぼす。そのため、リカバリ電流の低減が重要な課題になっている。
特に、逆導通IGBTにおいては、以下に説明するように、ダイオードが外付けされた場合に比べて大きいリカバリ電流が流れてしまう。図5は、逆導通IGBTの断面図である。逆導通IGBT300は、IGBT部301及びダイオード部302を有している。IGBT部301は、ゲート電極303、n層であるエミッタ領域304、コレクタ電極305、エミッタ電極306、n層であるドリフト領域307、p層であるボディ領域308、p層であるコレクタ領域309、トレンチゲート電極311からなる。ダイオード部302は、p層であるボディ領域308とn層であるドリフト領域307及びカソード領域310によって形成されている。
ゲート電極303とエミッタ電極306との電位差が0V、すなわちIGBT部301がオフであって、ダイオード部302に電流が流れているとき、ダイオード部の順方向電圧Vfにより、n層であるドリフト領域307側に比べて、p層であるボディ領域308側が高電位になる。ボディ領域308側が高電位になると、エミッタ電極306も同様に高電位となる。エミッタ電極306が高電位になることにより、IGBT部301側のボディ領域308からもドリフト領域307に大量の正孔312が注入される。ドリフト領域307に大量の正孔312が注入された状態で、ダイオード部302に逆バイアスがかけられると、ドリフト領域307に注入された大量の正孔312は、ボディ領域308側へと流れる。すなわち、リカバリ電流が流れる。
上述のように、逆導通IGBTにおいては、ダイオードに順方向バイアスがかけられ、順方向電流が流れている間に、ダイオード部に隣接するIGBT部のp層からもダイオード部のn層に大量の正孔が注入されることで、大きなリカバリ電流を発生させてしまう。従って、逆導通IGBTに内蔵されたダイオードにおけるリカバリ電流の低減が、より重要な課題となっている。
例えば、非特許文献1に記載されているように、相補的にオンされる一対のIGBTが直列に接続された回路においては、デッドタイムを短くすることによって、リカバリ電流を低減することができる。ここで、デッドタイムとは、相補的にオンされる一対のIGBTの一方がオフされてから、他方のIGBTがオンされるまでの間の時間をいう。一対のIGBTが直列に接続された回路においては、一方のIGBTがオンからオフにされたときに、他方のIGBTに内蔵されたダイオードにおいてリカバリ電流が発生する。リカバリ電流が発生する直前まで他方のIGBTのゲート電極に電圧が印加されることでIGBT部のp層からダイオード部のn層への正孔の注入を抑制することができ、リカバリ電流を低減させることができる。
エム・ラヒモ(M.Rahimo)他、第20回パワー半導体デバイス国際シンポジウム2008(ISPSD08:Proceedings of the 20th International Symposium on Power Semiconductor Devices and ICs 2008)、2008年5月18−22日、p.68〜71
非特許文献1に記載されているように、デッドタイムを短くすることによってリカバリ電流を低減させることができるが、効果を得るには、デッドタイムを1マイクロ秒以下に設定する必要があることが分かっている。しかしながら、デッドタイムは安易に短くすることができない。一対のIGBTが直列に接続された回路においては、電源が短絡してしまうため双方のIGBTを同時にオンさせることができないところ、デッドタイムは素子の特性のばらつき等により変動し、デッドタイムを短くすると、素子のばらつきにより双方のIGBTがオンされる期間が発生してしまう虞があるためである。
そこで、本発明は、逆導通IGBTに内蔵されているダイオードにおいて発生するリカバリ電流を低減させるゲート駆動回路を提供することを目的とする。
(1)本発明は、直列に接続された第1及び第2の逆導通IGBTと、前記第1及び第2の逆導通IGBTのゲート−エミッタ間に、前記第1及び第2の逆導通IGBTのゲート閾値電圧以上の電圧を印加するか否かにより、前記第1及び第2の逆導通IGBTを相補的にオンオフさせる制御回路と、前記制御回路が前記第1の逆導通IGBTをオフとする制御信号を出力する所定時間前であって、かつ前記第1の逆導通IGBTに内蔵されているダイオードに順方向電流が流れているときに、前記第1の逆導通IGBTのゲート−エミッタ間に前記第1の逆導通IGBTのゲート閾値電圧未満の一定電圧を印加する電圧印加手段と、を有することを特徴とする。
(2)上記(1)のゲート駆動回路であって、前記制御回路は、前記電圧印加手段が前記第1の逆導通IGBTのゲート−エミッタ間に前記第1の逆導通IGBTのゲート閾値電圧未満の一定電圧を印加した後に、前記第2の逆導通IGBTをオンとする制御信号を出力することが好ましい。
(3)上記(2)のゲート駆動回路であって、前記制御回路は、前記第1の逆導通IGBTをオンとする制御信号を出力している間に、前記第2の逆導通IGBTをオンとする制御信号を出力することが好ましい。
(4)上記(2)のゲート駆動回路であって、前記制御回路は、前記第1の逆導通IGBTをオフとする制御信号を出力した後に、前記第2の逆導通IGBTをオンとする制御信号を出力することが好ましい。
(5)上記(4)のゲート駆動回路であって、前記制御回路は、前記第1の逆導通IGBTをオフとする制御信号を出力した後、1マイクロ秒以内に前記第2の逆導通IGBTをオンとする制御信号を出力することが好ましい。
(6)上記(1)乃至(5)のいずれかのゲート駆動回路であって、前記電圧印加手段は、前記第1の逆導通IGBTのゲート−エミッタ間に、前記第1の逆導通IGBTのゲート閾値電圧未満の一定電圧を印加する第1の電圧印加手段と、前記第2の逆導通IGBTのゲート−エミッタ間に、前記第2の逆導通IGBTのゲート閾値電圧未満の一定電圧を印加する第2の電圧印加手段と、を有することが好ましい。
(7)上記(6)のゲート駆動回路であって、前記第1の電圧印加手段は、前記第1の逆導通IGBTのゲート−エミッタ間に、直列に接続されたツェナーダイオードとスイッチ素子を有することが好ましい。
(8)上記(6)のゲート駆動回路であって、前記第2の電圧印加手段は、前記第2の逆導通IGBTのゲート−エミッタ間に、直列に接続されたツェナーダイオードとスイッチ素子を有することが好ましい。
本発明によれば、逆導通IGBTに内蔵されているダイオードにおいて発生するリカバリ電流を低減させることができる。
以下、図面に基づき本発明の好適な実施形態について説明する。
図1は、第1の実施形態に係るゲート駆動回路の一例を示す図である。ゲート駆動回路1は、3相インバータやフルブリッジインバータのうち、1相のみを示した図である。ゲート駆動回路1は、IGBT部11aとダイオード部12aを有する逆導通IGBT10a、IGBT部11bとダイオード部12bを有する逆導通IGBT10b、電圧抑制手段であるツェナーダイオード13a及び13b、スイッチ素子14a及び14b、逆導通IGBT10a及びスイッチ素子14aを制御する高電圧側制御回路15a、逆導通IGBT10b及びスイッチ素子14bを制御する低電圧側制御回路15b、モータ16、リチウムイオン電池等からなる直流電源17を備えている。ツェナーダイオード13aの降伏電圧は、逆導通IGBT10aのゲート閾値電圧よりも低く、ツェナーダイオード13bの降伏電圧は、逆導通IGBT10bのゲート閾値電圧よりも低く設定されている。なお、図1において、スイッチ素子14a及び14bには、メカニカルスイッチの回路記号が用いられているが、トランジスタ等の半導体スイッチ素子も用いることができる。
逆導通IGBT10a及び10bは、直列に接続され、逆導通IGBT10aのエミッタと逆導通IGBT10bのコレクタが接続される。ツェナーダイオード13aとスイッチ素子14aは、逆導通IGBT10aのゲートとエミッタとの間に直列に接続され、ツェナーダイオード13aのカソード側と逆導通IGBT10aのゲートが接続され、ツェナーダイオード13aのアノード側と逆導通IGBT10aのエミッタが、スイッチ素子14aを介して接続される。ツェナーダイオード13bとスイッチ素子14bは、逆導通IGBT10bのゲートとエミッタとの間に直列に接続され、ツェナーダイオード13bのカソード側と逆導通IGBT10bのゲートが接続され、ツェナーダイオード13bのアノード側と逆導通IGBT10bのエミッタが、スイッチ素子14bを介して接続される。高電圧側制御回路15aは、逆導通IGBT10a及びスイッチ素子14aを制御できるように、逆導通IGBT10aのゲート及びスイッチ素子14aと接続され、低電圧側制御回路15bは、逆導通IGBT10b及びスイッチ素子14bを制御できるように、逆導通IGBT10bのゲート及びスイッチ素子14bと接続される。モータ16は、逆導通IGBT10aのエミッタ及び逆導通IGBT10bのコレクタに接続されている。直流電源17の正極は逆導通IGBT10aのコレクタに、負極は逆導通IGBT10bのエミッタに接続されている。
次に、第1の実施形態である駆動回路1の動作を説明する。図2は、高電圧側制御回路15aが逆導通IGBT10aのゲート端子及びスイッチ素子14aに対して出力し、低電圧側制御回路15bが逆導通IGBT10bのゲート端子及びスイッチ素子14bに対して出力する制御信号のタイムチャートを示した図である。
逆導通IGBT10aに内蔵されているダイオード部12aで発生するリカバリ電流を低減させる動作について説明する。回生時、すなわちモータ16から直流電源17へと電力が供給される場合において、逆導通IGBT10aがオンされており、逆導通IGBT10bがオフされている期間(図2に示すT1の期間)には、電流がモータ16からダイオード部12aを経由し直流電源17へと流れる。すなわち、図2に示すT1の期間では、ダイオード部12aには順方向電流が流れている。
図2に示すT1の期間においては、ダイオード部12aに順方向電流が流れているが、隣接するIGBT部11aのゲート端子に、逆導通IGBT10aのゲート閾値電圧よりも高い電圧が印加されており、IGBT部11aがオンされているため、以下に説明するように、IGBT部11aのn層であるドリフト領域には正孔が注入されない。
図3は、ゲート−エミッタ間にゲート閾値電圧よりも高い電圧が印加されたときの逆導通IGBT10a、10bの断面図である。IGBT10a、10bの構造は、図5に示したIGBTと同様である。
図3において、ゲート電極303−エミッタ電極306間の電位差が逆導通IGBT10aのゲート閾値電圧以上であるため、トレンチゲート電極311近傍のボディ領域308にn層であるチャネル313が形成される。そのため、コレクタ電極305とエミッタ電極306との電位差が無くなり、正孔がドリフト領域307へ注入されなくなる。
第1の実施形態では、図2に示すT1の期間の後、逆導通IGBT10aの制御信号をHigh(ゲート閾値電圧よりも高い電圧)に保ったまま、スイッチ素子14aをオンさせることに特徴がある。スイッチ素子14aがオンになると、逆導通IGBT10aのゲート−エミッタ間にツェナーダイオード13aが接続される。逆導通IGBT10aの制御信号をHighに保ったまま、逆導通IGBT10aのゲート−エミッタ間にツェナーダイオード13aが接続されると、逆導通IGBT10aのゲート端子に印加される電圧は、ツェナーダイオード13aの降伏電圧に抑えられる。上述のように、ツェナーダイオード13aの降伏電圧は、逆導通IGBT10aのゲート閾値電圧よりも低く設定されているため、スイッチ素子14aがオンされ、ツェナーダイオード13aが逆導通IGBT10aのゲート−エミッタ間に接続されると、逆導通IGBT10aはオフされる(図2に示すT2の期間)。
図2に示すT2の期間では、逆導通IGBT10aと逆導通IGBT10bはいずれもオフであり、ダイオード部12aにも順方向電流が流れているが、逆導通IGBT10aのゲート端子にゲート閾値電圧よりも低い電圧が印加されているため、以下に説明するとおり、IGBT部11aからダイオード部12aへの正孔の注入が抑制される。
上述のように、ゲート−エミッタ間にゲート閾値電圧よりも高い電圧が印加されたときは、逆導通IGBT10aのドリフト領域307への正孔の注入が阻止されるが、ゲート−エミッタ間にゲート閾値電圧よりも低い電圧が印加されることによってもドリフト領域307への正孔の注入が抑制される。すなわち、ゲート電極303及びトレンチゲート電極311にゲート閾値電圧よりも低い電圧が印加されると、ボディ領域308の正孔密度が下がる。ドリフト領域307へ注入される正孔供給源は、ボディ領域308であるから、ボディ領域308の正孔密度が下がることによって、ドリフト領域307へ注入される正孔の量が抑制される。
その後、逆導通IGBT10bの制御信号がHighになり、逆導通IGBT10bがオンされると(図2に示すT3の期間)、ダイオード部12aには逆バイアスがかけられ、ダイオード部12aでリカバリ電流が発生することになるが、ダイオード部12aに順方向電流が流れている間に、上述のようにドリフト領域307への正孔の注入が抑制されているため、発生するリカバリ電流を低減させることができる。
同様にして、ダイオード部12bで発生するリカバリ電流も低減させることができる。力行時、すなわち直流電源17からモータ16へと電力が供給される場合において、逆導通IGBT10bがオンされており、逆導通IGBT10aがオフされている期間(図2に示すT4の期間)には、電流が直流電源17からダイオード部12bを経由し、モータ16へと流れる。すなわち、図2に示すT4の期間では、ダイオード部12bには順方向電流が流れている。
図2に示すT4の期間の後、逆導通IGBT10bの制御信号をHighに保ったまま、スイッチ素子14bをオンさせることにより、逆導通IGBT10bのゲート−エミッタ間にツェナーダイオード13bが接続される。ツェナーダイオード13bが逆導通IGBT10bのゲート−エミッタ間に接続されると、上述のように、逆導通IGBT10bはオフされる(図2に示すT5の期間)。
図2に示すT5の期間では、逆導通IGBT10aと逆導通IGBT10bはいずれもオフされており、ダイオード部12bにも順方向電流が流れているが、逆導通IGBT10bのゲート端子にゲート閾値電圧よりも低い電圧が印加されていることにより、図2に示すT5の期間において、IGBT部11bからダイオード部12bへの正孔の注入が抑制される。
その後、逆導通IGBT10aの制御信号がHighになり、逆導通IGBT10aがオンされると(図2示すT6の期間)、ダイオード部12bには逆バイアスがかけられ、ダイオード部12bでリカバリ電流が発生することになるが、ダイオード部12bに順方向電流が流れている間に、上述のようにドリフト領域307への正孔の注入が抑制されているため、発生するリカバリ電流を低減させることができる。
第1の実施形態によれば、電源を短絡させる虞なくリカバリ電流を低減させることができる。また、逆導通IGBT10aと逆導通IGBT10bの制御信号についてみれば、従来においては、電源の短絡を防ぐために、逆導通IGBT10bの制御信号がHighになる前に必ず逆導通IGBT10aの制御信号をLow(ゲート閾値電圧よりも低い電圧)にする必要があった。さらに、損失を最小にするために逆導通IGBT10aの制御信号をLowにしてから逆導通IGBT10bの制御信号をHighにするまでの期間、すなわちデッドタイムを最小にする必要があり、逆導通IGBT10a、10bの制御信号のタイミング調整が困難なものであった。第1の実施形態によれば、図2に示すT3の期間のように、逆導通IGBT10a、10bの双方の制御信号がHighである期間があってもよく、制御信号のタイミング調整を従来よりも容易にすることができる。
次に、第2の実施形態について説明する。
図4は、第2の実施形態における、高電圧側制御回路15aが逆導通IGBT10aのゲート端子及びスイッチ素子14aに対して出力し、低電圧側制御回路15bが逆導通IGBT10bのゲート端子及びスイッチ素子14bに対して出力する制御信号のタイムチャートを示した図である。第2の実施形態は、第1の実施形態から、逆導通IGBT10a、10bの制御タイミングのみを変更したものである。
第2の実施形態は、ダイオード部12aで発生するリカバリ電流を低減させる場合、逆導通IGBT10aの制御信号及びスイッチ素子14aの制御信号をLowにした後に逆導通IGBT10bの制御信号をHighにすることを特徴とする。逆導通IGBT10aの制御信号をLowにした後に逆導通IGBT10bの制御信号をHighにすることにより、確実に電源の短絡を防ぐことができる。
図4に示すS1の期間は、スイッチ素子14aがオンされており、第1の実施形態と同様に逆導通IGBT10aのゲート−エミッタ間にツェナーダイオード13aが接続されている。そのため、逆導通IGBT10aはオフされているが、ゲート−エミッタ間にゲート閾値電圧以下の電圧が印加されているため、ドリフト領域307への正孔の注入が抑制されている。図4に示すS2の期間は、逆導通IGBT10aの制御信号がLowになっており、ゲート−エミッタ間の電位差が0Vである。ダイオード部12aに順方向電流が流れているため、図4に示すS2の期間においては、逆導通IGBT10aのドリフト領域307に正孔が注入されてしまう。
しかしながら、第2の実施形態においては、図4に示すS2の期間を容易に短くすることができる。すなわち、図4に示すS1の期間において逆導通IGBT10aは既にオフされているため、素子のばらつき等により、図4に示すS1の期間において逆導通IGBT10bがオンされてしまったとしても、電源の短絡が生じないからである。上述のとおり、図4に示すS2の期間を1マイクロ秒以下にすることで、ダイオード部12aで発生するリカバリ電流を低減させることができる。第2の実施形態によれば、図4に示すS2の期間を容易に1マイクロ秒以内に設定することができる。
第2の実施形態のように、逆導通IGBT10aの制御信号及びスイッチ素子14aの制御信号をLowにした後に逆導通IGBT10bの制御信号をHighにすることによっても、ダイオード部12aで発生するリカバリ電流を低減させることができる。すなわち、図4に示すS1の期間においては、逆導通IGBT10aのゲート−エミッタ間にゲート閾値電圧よりも小さい電圧を印加することにより、逆導通IGBT10aがオフされつつ、ドリフト領域307への正孔の注入を抑制することができる。さらに、図4に示すS2の期間を容易に短くすることができ、ドリフト領域307の正孔の注入を最小限に抑えることができる。その結果、ダイオード部12aで発生するリカバリ電流を低減することができる。
同様に、逆導通IGBT10bの制御信号をLowにした後に逆導通IGBT10aの制御信号をHighにすることによっても、ダイオード部12bで発生するリカバリ電流を低減させることができる。すなわち、図4に示すS3の期間においては、逆導通IGBT10bのゲート−エミッタ間にゲート閾値電圧よりも小さい電圧を印加することにより、逆導通IGBT10bがオフされつつ、ドリフト領域307への正孔の注入を抑制することができる。さらに、図4に示すS4の期間を容易に短くすることができ、ドリフト領域307の正孔の注入を最小限に抑えることができる。その結果、ダイオード部12bで発生するリカバリ電流を低減することができる。
なお、第1及び第2の実施形態では、逆導通IGBT10aとスイッチ素子14aはいずれも高電圧側制御回路15aによりオンオフされているが、逆導通IGBT10aとスイッチ素子14aが異なる制御回路によりオンオフされるようにしてもよい。逆導通IGBT10bとスイッチ素子14bについても同様である。また、第1及び第2の実施形態では、制御回路が高電圧側制御回路15aと低電圧側制御回路15bに分かれているが、逆導通IGBT10a、10b及びスイッチ素子14a、14bが同一の制御回路によりオンオフされるようにしてもよい。
10a,10b 逆導通IGBT、11a,11b IGBT部、12a,12b ダイオード部、13a,13b ツェナーダイオード、14a,14b スイッチ素子、15a 高電圧側制御回路 15b 低電圧側制御回路、16 モータ、17 直流電源、301 IGBT部、302 ダイオード部、303 ゲート電極、304 エミッタ領域、305 コレクタ電極、306 エミッタ電極、307 ドリフト領域、 308 ボディ領域、309 コレクタ領域、310 カソード領域、311 トレンチゲート電極、312 正孔、313 チャネル。
Claims (8)
- 直列に接続された第1及び第2の逆導通IGBTと、
前記第1及び第2の逆導通IGBTのゲート−エミッタ間に、前記第1及び第2の逆導通IGBTのゲート閾値電圧以上の電圧を印加するか否かにより、前記第1及び第2の逆導通IGBTを相補的にオンオフさせる制御回路と、
前記制御回路が前記第1の逆導通IGBTをオフとする制御信号を出力する所定時間前であって、かつ前記第1の逆導通IGBTに内蔵されているダイオードに順方向電流が流れているときに、前記第1の逆導通IGBTのゲート−エミッタ間に前記第1の逆導通IGBTのゲート閾値電圧未満の一定電圧を印加する電圧印加手段と、
を有することを特徴とするゲート駆動回路。 - 請求項1に記載のゲート駆動回路であって、
前記制御回路は、前記電圧印加手段が前記第1の逆導通IGBTのゲート−エミッタ間に前記第1の逆導通IGBTのゲート閾値電圧未満の一定電圧を印加した後に、前記第2の逆導通IGBTをオンとする制御信号を出力することを特徴とするゲート駆動回路。 - 請求項2に記載のゲート駆動回路であって、
前記制御回路は、前記第1の逆導通IGBTをオンとする制御信号を出力している間に、前記第2の逆導通IGBTをオンとする制御信号を出力することを特徴とするゲート駆動回路。 - 請求項2に記載のゲート駆動回路であって、
前記制御回路は、前記第1の逆導通IGBTをオフとする制御信号を出力した後に、前記第2の逆導通IGBTをオンとする制御信号を出力することを特徴とするゲート駆動回路。 - 請求項4に記載のゲート駆動回路であって、
前記制御回路は、前記第1の逆導通IGBTをオフとする制御信号を出力した後、1マイクロ秒以内に前記第2の逆導通IGBTをオンとする制御信号を出力することを特徴とするゲート駆動回路。 - 請求項1乃至5のいずれかに記載のゲート駆動回路であって、
前記電圧印加手段は、
前記第1の逆導通IGBTのゲート−エミッタ間に、前記第1の逆導通IGBTのゲート閾値電圧未満の一定電圧を印加する第1の電圧印加手段と、
前記第2の逆導通IGBTのゲート−エミッタ間に、前記第2の逆導通IGBTのゲート閾値電圧未満の一定電圧を印加する第2の電圧印加手段と、
を有することを特徴するゲート駆動回路。 - 請求項6に記載のゲート駆動回路であって、
前記第1の電圧印加手段は、前記第1の逆導通IGBTのゲート−エミッタ間に、直列に接続されたツェナーダイオードとスイッチ素子を有することを特徴とするゲート駆動回路。 - 請求項6に記載のゲート駆動回路であって、
前記第2の電圧印加手段は、前記第2の逆導通IGBTのゲート−エミッタ間に、直列に接続されたツェナーダイオードとスイッチ素子を有することを特徴とするゲート駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011239541A JP2013098336A (ja) | 2011-10-31 | 2011-10-31 | ゲート駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011239541A JP2013098336A (ja) | 2011-10-31 | 2011-10-31 | ゲート駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013098336A true JP2013098336A (ja) | 2013-05-20 |
Family
ID=48619995
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011239541A Pending JP2013098336A (ja) | 2011-10-31 | 2011-10-31 | ゲート駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013098336A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015019370A (ja) * | 2013-07-15 | 2015-01-29 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | 逆導通igbtおよびゲートドライバ回路を有する電子回路 |
CN111398764A (zh) * | 2020-03-31 | 2020-07-10 | 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) | 功率管电压测试方法、装置和测试电路 |
US10938388B2 (en) | 2019-01-04 | 2021-03-02 | Kabushiki Kaisha Toshiba | Control circuit, semiconductor device, and electrical circuit device |
-
2011
- 2011-10-31 JP JP2011239541A patent/JP2013098336A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015019370A (ja) * | 2013-07-15 | 2015-01-29 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | 逆導通igbtおよびゲートドライバ回路を有する電子回路 |
US9337827B2 (en) | 2013-07-15 | 2016-05-10 | Infineon Technologies Ag | Electronic circuit with a reverse-conducting IGBT and gate driver circuit |
US10938388B2 (en) | 2019-01-04 | 2021-03-02 | Kabushiki Kaisha Toshiba | Control circuit, semiconductor device, and electrical circuit device |
CN111398764A (zh) * | 2020-03-31 | 2020-07-10 | 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) | 功率管电压测试方法、装置和测试电路 |
CN111398764B (zh) * | 2020-03-31 | 2022-06-14 | 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) | 功率管电压测试方法、装置和测试电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5861787B2 (ja) | 半導体素子の駆動装置、半導体装置 | |
US10511218B2 (en) | Gate drive circuit, that supplies power to a gate of a semiconductor switching element, and carries out a driving on and off of the gate | |
JP6227677B2 (ja) | 半導体素子の駆動装置およびそれを用いた電力変換装置 | |
JP5993749B2 (ja) | 半導体装置のゲート駆動回路およびそれを用いた電力変換装置 | |
WO2017134949A1 (ja) | ダイオードおよび半導体装置 | |
JP2011205394A (ja) | 半導体素子の駆動回路、および駆動回路を有する半導体装置 | |
JP2014171356A (ja) | 駆動制御装置 | |
US20150124502A1 (en) | Driving apparatus for driving switching elements of power conversion circuit | |
CA2928925A1 (en) | Power converter configured for limiting switching overvoltage | |
JP5619673B2 (ja) | スイッチング回路及び半導体モジュール | |
JP2013098336A (ja) | ゲート駆動回路 | |
JP2019057991A (ja) | Dc−dcコンバータ | |
KR102090665B1 (ko) | 전력 변환 회로 | |
JP2012186605A (ja) | 電力用半導体素子の駆動保護回路 | |
JP6233330B2 (ja) | 電力変換装置 | |
JP2008305956A (ja) | 絶縁ゲート型半導体素子の駆動装置 | |
JP2015019489A (ja) | 駆動制御装置 | |
JP2011146555A (ja) | 半導体素子の駆動方法及びその半導体素子を備えた電力変換装置 | |
JP6739865B2 (ja) | 半導体装置 | |
JP5476929B2 (ja) | 給電装置 | |
JP6338145B2 (ja) | 半導体装置及びそれを用いた電力変換装置 | |
JP2009017723A (ja) | 電流増幅半導体素子の駆動回路 | |
JP6004988B2 (ja) | 電力用半導体素子のゲート制御装置 | |
WO2016192799A1 (en) | Parallel-coupled switching devices and switch-mode power converter | |
JP6024641B2 (ja) | 半導体装置の駆動制御装置 |