JP2013085217A - パリティ共有データ符号化のためのシステム及び方法 - Google Patents

パリティ共有データ符号化のためのシステム及び方法 Download PDF

Info

Publication number
JP2013085217A
JP2013085217A JP2012092606A JP2012092606A JP2013085217A JP 2013085217 A JP2013085217 A JP 2013085217A JP 2012092606 A JP2012092606 A JP 2012092606A JP 2012092606 A JP2012092606 A JP 2012092606A JP 2013085217 A JP2013085217 A JP 2013085217A
Authority
JP
Japan
Prior art keywords
low density
parity check
density parity
codeword
subcodeword
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012092606A
Other languages
English (en)
Other versions
JP2013085217A5 (ja
JP5897384B2 (ja
Inventor
Haiteo Xia
ハイタオ，シア
Shaohua Yang
シャオフア，ヤン
Yen Johnson
ジョンソン，イェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Original Assignee
LSI Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Corp filed Critical LSI Corp
Publication of JP2013085217A publication Critical patent/JP2013085217A/ja
Publication of JP2013085217A5 publication Critical patent/JP2013085217A5/ja
Application granted granted Critical
Publication of JP5897384B2 publication Critical patent/JP5897384B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2942—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes wherein a block of parity bits is computed only from combined information bits or only from parity bits, e.g. a second block of parity bits is computed from a first block of parity bits obtained by systematic encoding of a block of information bits, or a block of parity bits is obtained by an XOR combination of sub-blocks of information bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3761—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 using code combining, i.e. using combining of codeword portions which may have been transmitted separately, e.g. Digital Fountain codes, Raptor codes or Luby Transform [LT] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6331—Error control coding in combination with equalisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6343—Error control coding in combination with techniques for partial response channels, e.g. recording
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G11B2020/185—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information using an low density parity check [LDPC] code
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2508—Magnetic discs
    • G11B2220/2516—Hard disks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Abstract

【課題】データ処理のためのシステム及び方法を提供する。
【解決手段】低密度パリティチェック符号化器回路と、結合回路とを備える低密度パリティチェック符号化システム。低密度パリティチェック符号化器回路は、第１のデータセットを符号化して第１の低密度パリティチェック符号化された部分符号語をもたらすように、かつ第２のデータセットを符号化して第２の低密度パリティチェック符号化された部分符号語をもたらすように動作可能である。結合回路は、少なくとも第１の低密度パリティチェック符号化された部分符号語及び第２の低密度パリティチェック符号化された部分符号語を数学的に結合することによって低密度パリティチェック部分符号語の複合体を生成するように、かつ少なくとも第１の低密度パリティチェック符号化された部分符号語及び低密度パリティチェック部分符号語の複合体を結合して全体符号語にするように動作可能である。
【選択図】図１

Description

本発明は、データ処理のためのシステム及び方法に関し、より詳細にはデータ復号のためのシステム及び方法に関する。
様々なストレージシステムが、データ復号回路を用いて実装されたデータ処理回路部を備える。いくつかの場合、データ復号回路は、複数のパリティビットを含む非常に大きな符号語に対して操作を行なう。データ処理性能の増大を達成するためにますます大きな符号語を用いることが有利である。しかしながら、そのような大きな符号語は、大規模で複雑なデータ復号回路を必要とする。そのような大規模で複雑なデータ復号回路はかなりのダイ面積及び電力を必要とする。この状況に対処する１つの手法は、合わせて連結された複数の小さな符号語から非常に大きな符号語を作成することである。そのような小さな符号語によって、データ復号回路が必要とするサイズ及び電力を低減することが可能になるが、それに応じた処理性能の低減が伴う。
このため、少なくとも上述した理由から、当該技術分野においてデータ処理のための進化したシステム及び方法が必要とされている。
本発明は、データ処理のためのシステム及び方法に関し、より詳細にはデータ復号のためのシステム及び方法に関する。
本発明の様々な実施の形態は、低密度パリティチェック符号化システムを提供する。そのような符号化システムは、低密度パリティチェック符号化器回路と、結合回路とを備える。低密度パリティチェック符号化システムは、第１のデータセットを符号化して第１の低密度パリティチェック符号化された部分符号語をもたらすように、かつ第２のデータセットを符号化して第２の低密度パリティチェック符号化された部分符号語をもたらすように動作可能である。結合回路は、少なくとも第１の低密度パリティチェック符号化された部分符号語及び第２の低密度パリティチェック符号化された部分符号語を数学的に結合することによって低密度パリティチェック部分符号語の複合体を生成するように、かつ少なくとも該第１の低密度パリティチェック符号化された部分符号語及び該低密度パリティチェック部分符号語の複合体を結合して全体符号語にするように、動作可能である。
上述した実施の形態のいくつかの例では、低密度パリティチェック部分符号語の複合体を生成することは、第１の低密度パリティチェック符号化された部分符号語及び第２の低密度パリティチェック符号化された部分符号語のビット単位の２を法とした数学的プロセスを実行して低密度パリティチェック部分符号語の複合体をもたらすことを含む。上述した実施の形態の様々な例では、少なくとも第１の低密度パリティチェック符号化された部分符号語及び第２の低密度パリティチェック符号化された部分符号語を数学的に結合して有効な低密度パリティチェック符号語をもたらす。上述した実施の形態の１つ又は複数の例では、低密度パリティチェック部分符号語の複合体、第１の低密度パリティチェック符号化された部分符号語、及び第２の低密度パリティチェック符号化された部分符号語は全て同じ低密度パリティチェック復号アルゴリズムを用いて復号可能である。
本発明の他の実施の形態は、データを符号化する方法を提供する。本方法は、低密度パリティチェック符号化アルゴリズムを用いて第１のデータセットを符号化することであって、第１の低密度パリティチェック符号化された部分符号語をもたらす、符号化すること、低密度パリティチェック符号化アルゴリズムを用いて第２のデータセットを符号化することであって、第２の低密度パリティチェック符号化された部分符号語をもたらす、符号化すること、少なくとも部分的に、該第１の低密度パリティチェック符号化された部分符号語及び該第２の低密度パリティチェック符号化された部分符号語に基づいて、低密度パリティチェック部分符号語の複合体を数学的に計算すること、並びに少なくとも該第１の低密度パリティチェック符号化された部分符号語及び該低密度パリティチェック部分符号語の複合体を結合することであって、全体符号語にする、結合すること、を含む。いくつかの場合、低密度パリティチェック部分符号語の複合体を数学的に計算することは、該第１の低密度パリティチェック符号化された部分符号語及び該第２の低密度パリティチェック符号化された部分符号語のビット単位の２を法とした結合を実行することを含む。様々な場合において、低密度パリティチェック部分符号語の複合体を数学的に計算することは、有効な低密度パリティチェック符号語をもたらす。１つ又は複数の場合、低密度パリティチェック部分符号語の複合体、第１の低密度パリティチェック符号化された部分符号語、及び第２の低密度パリティチェック符号化された部分符号語は、全て同じ低密度パリティチェック復号アルゴリズムを用いて復号可能である。
本発明の様々な実施の形態は、データ検出器回路と、データ復号器回路と、処理回路とを備えたデータ処理システムを提供する。データ検出器回路は、データセットにデータ検出アルゴリズムを適用して、検出された出力をもたらすように動作可能である。データセットは、少なくとも第１の符号化された部分符号語及び部分符号語の複合体を含む。データ復号器回路は、符号化された部分符号語にデータ復号アルゴリズムを適用して第１の復号された出力をもたらすように、かつ部分符号語の複合体にデータ復号アルゴリズムを適用して第２の復号された出力をもたらすように動作可能である。処理回路は、第１の符号化された部分符号語及び部分符号語の複合体を含むデータの結合から第２の符号化された部分符号語を再構成するように、かつ少なくとも部分的に、第１の符号化された部分符号語、第２の符号化された部分符号語、及び部分符号語の複合体の結合に基づいて、第１の符号化された部分符号語及び第２の符号化された部分符号語のうちの一方における誤りを訂正するように動作可能である。
上述した実施の形態のいくつかの例では、データ処理システムはストレージデバイス又は受信デバイスの一部分として実装される。いくつかの場合、ストレージデバイスはディスクに基づくストレージデバイスである。他の場合、ストレージデバイスは固体ストレージデバイスである。上述した実施の形態の様々な例では、データ処理システムは集積回路の一部分として実装される。上述した実施の形態の１つ又は複数の例では、データ検出アルゴリズムは最大事後データ検出アルゴリズムである。他の例では、データ検出アルゴリズムはビタビ検出アルゴリズムである。上述した実施の形態のいくつかの例では、データ復号アルゴリズムは低密度パリティチェックアルゴリズムである。
上述した実施の形態のいくつかの例では、符号語の複合体は、少なくとも第１の符号化された部分符号語及び第２の符号化された部分符号語の数学的結合である。上述した実施の形態の特定の例では、符号語の複合体は、少なくとも第１の符号化された部分符号語及び第２の符号化された部分符号語の２を法とした結合である。いくつかの場合、第１の符号化された部分符号語及び部分符号語の複合体を含むデータの結合から第２の符号化された部分符号語を再構成することは、少なくとも第１の符号化された部分符号語及び第２の符号化された部分符号語の数学的結合を逆に行うことを含む。特定の場合、少なくとも部分的に第１の符号化された部分符号語、第２の符号化された部分符号語、及び部分符号語の複合体の結合に基づいて第１の符号化された部分符号語及び第２の符号化された部分符号語のうちの一方における誤りを訂正することは、少なくとも第１の符号化された部分符号語及び第２の符号化された部分符号語の数学的結合によって正しい数学的関係がもたらされるように第１の符号化された部分符号語及び第２の符号化された部分符号語のうちの一方の要素を変更することを含む。いくつかの場合、データ復号器回路は、データ復号アルゴリズムを符号化された部分符号語に適用して第１の復号された出力をもたらすように動作可能な第１の復号回路と、データ復号アルゴリズムを部分符号語の複合体に適用して第２の復号された出力をもたらすように動作可能な第２の復号回路とを備える。他の場合、データ復号器回路は、第１の時間期間中にデータ復号アルゴリズムを符号化された部分符号語に適用して、第１の復号された出力をもたらすように、かつ第２の時間期間中にデータ復号アルゴリズムを部分符号語の複合体に適用して、第２の復号された出力をもたらすように動作可能な復号回路を備える。
本発明の他の実施の形態は、データ処理のための方法を提供する。本方法は、少なくとも第１の符号化された部分符号語と部分符号語の複合体とを含むデータセットを受信することを含む。データ検出器回路によって、データセットに対しデータ検出アルゴリズムが実行され、検出された出力がもたらされる。検出された出力から取り出された第２のデータセットに対しデータ復号アルゴリズムが実行され、第１の符号化された部分符号語に対応する第１の復号された出力がもたらされ、検出された出力から取り出された第３のデータセットに対しデータ復号アルゴリズムが実行され、部分符号語の複合体に対応する第２の復号された出力がもたらされる。第２の符号化された部分符号語が、第２の復号された出力及び第１の復号された出力を含むデータの結合から再構成され、第１の復号された出力及び第２の復号された出力のうちの一方における誤りが、少なくとも部分的に、第１の符号化された部分符号語、第２の符号化された部分符号語、及び部分符号語の複合体の結合に基づいて訂正される。いくつかの場合、符号語の複合体は、少なくとも第１の符号化された部分符号語及び第２の符号化された部分符号語の数学的結合である。様々な場合において、第２の復号された出力及び第１の復号された出力を含むデータの結合から第２の符号化された部分符号語を再構成することは、少なくとも第１の符号化された部分符号語及び第２の符号化された部分符号語の数学的結合を逆に行うことを含む。いくつかのそのような場合、少なくとも部分的に、第１の符号化された部分符号語、第２の符号化された部分符号語、及び部分符号語の複合体の結合に基づいて第１の復号された出力及び第２の復号された出力のうちの一方における誤りを訂正することは、第１の符号化された部分符号語及び第２の符号化された部分符号語のうちの一方の要素を、少なくとも第１の符号化された部分符号語及び第２の符号化された部分符号語の数学的結合が正しい数学的関係をもたらすように変更することを含む。
この概要は、本発明のいくつかの実施の形態の概略のみを提供するものである。本発明の多くの他の目的、特徴、利点、及び他の実施の形態は、以下の詳細な説明、添付の特許請求の範囲、及び添付の図面からより完全に明らかとなるであろう。
図面を参照することにより、本発明の様々な実施の形態の更なる理解を実現することができ、これらの実施の形態については明細書の残りの部分で説明する。図面において、同様の参照符号がいくつかの図面の全てにわたって類似の構成要素を指すのに用いられる。いくつかの例では、下付き文字からなるサブラベルが、複数の類似の構成要素のうちの１つを表すように参照符号に関連付けられる。存在するサブレベルを指定することなく参照符号が参照されるとき、そのような複数の類似の構成要素全てを指すことが意図される。
本発明の１つ又は複数の実施形態による、共有パリティデータ復号回路を含むデータ処理回路を示す図である。 本発明の実施形態に関連して用いることができる共有パリティ符号語を生成するプロセスを図式的に示す図である。 本発明の１つ又は複数の実施形態による、共有パリティデータ復号回路部を有する読取りチャネルを含むディスクに基づくストレージデバイスを示す図である。 本発明の１つ又は複数の実施形態による、共有パリティデータ復号回路部を有するフラッシュアクセスコントローラーを備えた固体ストレージデバイスを示す図である。 本発明のいくつかの実施形態による、共有パリティデータ復号回路部を有する受信機を備えたデータ送信システムを示す図である。 本発明の様々な実施形態による共有パリティ符号語処理のための方法を示す流れ図である。 本発明のいくつかの実施形態による、共有パリティ符号語符号化回路を示す図である。 本発明の１つ又は複数の実施形態による、共有パリティ符号語を符号化する方法を示す流れ図である。
図１
１０５ Analog Input アナログ入力
１１０ Analog Front End Circuit アナログフロントエンド回路
１１４ Analog to Digital Converter Circuit アナログ／デジタル変換器回路
１２０ DFIR Circuit ＤＦＩＲ回路
１３０ Data Detector Circcuit データ検出器回路
１４２ Local Interleaver Circuit 局所インターリーバー回路
１４４ Local De-Interleaver Circuit 局所デインターリーバー回路
１５０ Central Memory Circuit 中央メモリ回路
１６２、１６４、１６６ Subset Decoder Circuit サブセット復号器回路
１７５ Soft Data Processing Circuit 軟データ処理回路
１８０ De-Interleaver Circuit デインターリーバー回路
１８４ Global Interleaver/Deinterleaver Circuit 大域インターリーバー／デインターリーバー回路
１９０ Hard Decision Circuit 硬判定出力回路
Hard Decision Output 硬判定出力
図２
２０５、２１０、２１５ Encoded Sub-Codeword 符号化された部分符号語
２２０ Composite Encoded Sub-Codeword 符号化された部分符号語の複合体
図３
３０１ Write Data 書込みデータ
３０３ Read Data 読取りデータ
３１０ Read Channel Including Shared Parity Codeword Circuitry
共有パリティデータ復号符号語回路部を備えた読取りチャネル
３２０ Interface Contoroller インターフェースコントローラー
３６６ Hard Disk Controller ハードディスクコントローラー
３６８ Motor Controller モーターコントローラー
３７０ Preamp 前置増幅器
３７２ Spindle Motor スピンドルモーター
３７６ Read/Write Head 読取り／書込みヘッド
３７８ Disk Platter ディスクプラッター
図４
４１０ Input Buffer Circuit 入力バッファー回路
４２０ Output Buffer Circuit 出力バッファー回路
４３０ Flash Access Controller Including Shared Parity Codeword Circuitry
共有パリティ符号語回路部を備えたフラッシュアクセスコントローラー
４４０ Solid State Memory Circuit 固体メモリ回路
図５
５１０ Transmitter 送信機
５２０ Transreceiver Including Shared Parity Codeword Circuitry
共有パリティ符号語回路部を備えた送受信機
５３０ Transfer Medium 転送媒体
図６
６０５ Receive Analog Input アナログ入力を受信する
６１０ Convert Analog Input to a Series of Digital Samples
アナログ入力を一連のデジタルサンプルに変換する
６１５ Equalize the Series of Digital Samples to Yield an Equalized Output
一連のデジタルサンプルを等化して、等化出力をもたらす
６２０ Data Detector Circuit Free? データ検出器回路が空いている？
６２５ Perform Data Detection on the Equalized Output Guided by aDerivative of a Decoded Output if Available from the Central Memory Circuit toYield a Detected Output
復号された出力が中央メモリ回路から入手可能である場合に該復号された出力から取り出されたものによって導かれた等化出力に対しデータ検出を実行し、検出された出力をもたらす
６３０ Store a Derivative of the Detected Output to a Central MemoryCircuit
検出された出力から取り出されたものを中央メモリ回路に格納する
６４０ Data Decoder Circuit Free? データ復号器回路が空いているか？
６４５ Access a Derivative of a Detected Output from the Central MemoryCircuit 中央メモリ回路からの検出された出力から取り出されたものにアクセスする
６５０ Disaggregate the Detected Output Into Sub-Codewords and CompositeSub-Codeword
検出された出力を部分符号語及び部分符号語の複合体に分解する
６５５ Perform Data Decode Algorithm on the Sub-Codewords and ComposeteSub-Codeword to Yield Corresponding Decoded Outputs
部分符号語及び部分符号語の複合体に対しデータ復号アルゴリズムを実行し、対応する復号された出力をもたらす
６６０ Reconstitute All Sub-Codewords Using the Sub-Codewords and theComposite Sub-Codeward
部分符号語及び部分符号語の複合体を用いて全ての部分符号語を再構成する
６６５ All Sub-Codewords and Composite Sub-Codewords Converged?
全ての部分符号語及び部分符号語の複合体が収束した？
６７０ Apply Error Correction Using Reconsituted Sub-Codewords
再構成された部分符号語を用いて誤り訂正を適用する
６７５ Remaining Errors Corrected? 訂正された誤りが残っている？
６８０ Provide Combined Sub-Codewords as a Data Output
結合された部分符号語をデータ出力として与える
６８５ Another Local Iteration? 別の局所反復？
６９０ Store the Decoded Output to the Central Memory Circuit
復号された出力を中央メモリ回路に格納する
図７
７０５ Data Input データ入力
７１０ Sub-Codeword Encoder Circuit 部分符号語符号化器回路
７２０ Sub-Codeword Combining Circuit 部分符号語結合回路
７３０ Combined Codeword Writing Circuit 結合符号語書込み回路
７３５ Codeword 符号語
図８
８０５ Receive Data Input as User Bits
データ入力をユーザービットとして受信する
８１０ Collect User Bits for a Sub-Codeword
部分符号語のためにユーザービットを収集する
８１５ Enough User Bits for a Sub-Codeword? 部分符号語に十分なユーザービット？
８２０ Encode Sub-Codeword 部分符号語を符号化する
８２５ Enough Sub-Codeword for a Codeword? 符号語に十分な部分符号語？
８３０ Start Next Sub-Codeward 次の部分符号語を開始する
８４０ Generate a Composite Sub-Codeword 部分符号語の複合体を生成する
８５０ Combine the Composite Sub-codeword with Other Encoded Sub-codewordsto Yield an Overall Codeword
部分符号語の複合体を他の符号化された部分符号語と結合して全体符号語をもたらす
本発明は、データ処理のためのシステム及び方法に関し、より詳細にはデータ復号のためのシステム及び方法に関する。
本発明の様々な実施形態が、データ処理のためのシステム及び方法を提供する。そのようなシステム及び方法は、複数の部分符号語間でパリティを共有する全体符号語に依存する。そのような手法によってデータ処理性能を向上することが可能になり、全体符号語の誤り訂正能力（error crrection power）がいずれの１つの部分符号語よりも大きくなる一方、回路サイズ及び電力を低減することが可能である。本発明のいくつかの実施形態では、共有パリティ符号語は、複数の部分符号語を統合し、該複数の部分符号語のうちの１つを、複数の部分符号語にわたる処理を表すパリティを含めるように符号化することによって作成される。１つ又は複数の部分符号語のデータ復号が収束に失敗する場合、複数にわたる部分符号語からのパリティを組み込んだ部分符号語を用いて、そうでない場合に収束しない部分符号語を再生することができる。いくつかの場合、２つ以上の部分符号語を時間共有手法で共通データ復号器回路によって処理することができ、それによって回路サイズが更に低減する。
図１を見ると、本発明の１つ又は複数の実施形態による、共有パリティ符号語を復号するように動作可能な共有パリティデータ復号回路１７０を備えたデータ処理回路１００が示されている。データ処理回路１００は、アナログ信号１０５を受信するアナログフロントエンド回路１１０を備える。アナログフロントエンド回路１１０はアナログ信号１０５を処理し、処理済みのアナログ信号１１２をアナログ／デジタル変換器回路１１４に与える。アナログフロントエンド回路１１０には、限定ではないが、当該技術分野において既知のアナログフィルター及び増幅器回路を含めることができる。本明細書において提供される開示に基づいて、当業者であれば、アナログフロントエンド回路１１０の一部として含めることができる種々の回路部を認識するであろう。いくつかの場合、アナログ信号１０５はストレージ媒体（図示せず）に関連して配置される読取り／書込みヘッド機構（図示せず）から取り出される。他の場合、アナログ信号１０５は送信媒体（図示せず）から信号を受信するように動作可能な受信機回路（図示せず）から取り出される。送信媒体は有線又は無線とすることができる。本明細書において提供される開示に基づいて、当業者であれば、アナログ入力１０５を取り出すことができる種々のソースを認識するであろう。
アナログ／デジタル変換器回路１１４は処理済みのアナログ信号１１２を対応する一連のデジタルサンプル１１６に変換する。アナログ／デジタル変換器回路１１４は、アナログ入力信号に対応するデジタルサンプルを生成することが可能な当該技術分野において既知の任意の回路とすることができる。本明細書において提供される開示に基づいて、当業者であれば、本発明の様々な実施形態に関連して用いることができる種々のアナログ／デジタル変換器回路を認識するであろう。デジタルサンプル１１６が等化器回路１２０に提供される。等化器回路１２０はデジタルサンプル１１６に等化アルゴリズムを適用して、等化出力１２５をもたらす。本発明のいくつかの実施形態では、等化器回路１２０は当該技術分野において既知のデジタル有限インパルス応答フィルターである。いくつかの場合、等化器１２０は、データ検出器回路１３０が処理に利用可能になるまで１つ又は複数の符号語を保持するのに十分なメモリを備える。等化出力１２５を例えば固体ストレージシステム内のストレージデバイスから直接受信することができることが可能な場合もある。そのような場合、データがデジタルデータ入力として受信される場合に、アナログフロントエンド回路１１０、アナログ／デジタル変換器回路１１４、及び等化器回路１２０を省くことができる。
データ検出器回路１３０は、データ検出アルゴリズムを受信した符号語又はデータセットに適用するように動作可能であり、いくつかの場合、データ検出器回路１３０は２つ以上の符号語を並行に処理することができる。本発明のいくつかの実施形態では、データ検出器回路１３０は当該技術分野において既知のビタビアルゴリズムデータ検出器回路である。本発明の他の実施形態では、データ検出器回路１３０は当該技術分野において既知の最大事後データ検出器回路である。一般的なフレーズ「ビタビデータ検出アルゴリズム」又は「ビタビアルゴリズムデータ検出器回路」は、任意のビタビ検出アルゴリズム若しくはビタビアルゴリズム検出器回路又はそれらの変形を意味するように最も広い意味で用いられることに留意されたい。それらの変形には、限定ではないが、双方向ビタビ検出アルゴリズム又は双方向ビタビアルゴリズム検出器回路が含まれる。また、一般的なフレーズ「最大事後データ検出アルゴリズム」又は「最大事後データ検出器回路」は、任意の最大事後検出アルゴリズム若しくは最大事後検出器回路又はそれらの変形を意味するように最も広い意味で用いられる。それらの変形には、限定ではないが、単純化された最大事後データ検出アルゴリズム、及び最大対数最大事後データ検出アルゴリズム、又は対応する検出器回路が含まれる。本明細書において提供される開示に基づいて、当業者であれば、本発明の様々な実施形態に関連して用いることができる種々のデータ検出器回路を認識するであろう。データ検出器回路１３０は、等化器回路１２０又は中央メモリ回路１５０からのデータセットが利用可能であることに基づいて始動される。
完了すると、データ検出器回路１３０は検出器出力１９６を与える。検出器出力１９６は軟データを含む。本明細書において用いられるとき、フレーズ「軟データ」は、信頼度データを意味するように最も広い意味で用いられ、該信頼度データの各インスタンスは、対応するビット位置又はビット位置の群が正しく検出されている尤度を示す。本発明のいくつかの実施形態では、軟データ又は信頼度データは当該技術分野において既知の対数尤度比データである。検出された出力１９６は局所インターリーバー回路１４２に与えられる。局所インターリーバー回路１４２は、検出された出力として含まれるデータセットの副部分（sub-portion）（すなわち局所チャンク）をシャッフルするように動作可能であり、インターリーブされた符号語１４６を与え、該インターリーブされた符号語１４６は中央メモリ回路１５０に格納される。インターリーバー回路１４２は、データセットをシャッフルして再構成されたデータセットをもたらすことが可能な当該技術分野において既知の任意の回路とすることができる。インターリーブされた符号語１４６は中央メモリ回路１５０に格納される。インターリーブされた符号語１４６は、ダウンストリームデータ復号器回路の複雑度を低減するように設計される一方、妥当な処理能力を維持する、複数の符号化された部分符号語で構成される。符号化された部分符号語で構成されるそのような符号語の例が図２に関連して検討される。
図２を見ると、本発明の実施形態に関連して用いることができる共有パリティ符号語を生成するプロセスの図式表現２００。図式表現２００は、複数の符号化された部分符号語２０５、２１０、２１５で形成される４Ｋｂの符号語を示している。この符号語は単なる例であり、４Ｋｂよりも大きいか又は小さい符号語を用いることもでき、符号語を図示されている３つよりも多いか又は少ない符号化された部分符号語に分割することもできることに留意すべきである。いくつかの場合、符号化された部分符号語は当該技術分野において既知の低密度パリティチェック（ＬＤＰＣ）符号化を用いて符号化される。
符号化された部分符号語２０５、２１０、２１５は、それぞれユーザーデータの一部分の符号化によって、部分符号語のそれぞれが、それぞれの部分符号語によって表されるユーザーデータの部分に基づいて計算された、符号化プロセス中に計算されたパリティビットを含むように構築される。パリティチェック行列
Figure 2013085217
 は、Ｈ２＝φとなるように設計することができ、部分符号語２０５及び部分符号語２１５は同じ符号である。部分符号語２０５及び部分符号語２１５は、Ｈ１として類似したパリティチェック行列部分を有するため、符号化された部分符号語２０５、符号化された部分符号語２１０、及び符号化された部分符号語２１５の符号化は、回路部の一部分を共有することができるので単純化することができる。符号化はこの単純な例（Ｈ１及びＨ２）に限定されるものであってはならず、むしろ構成要素の符号語として異なる訂正能力の低密度パリティチェック符号を構築することができる任意のものとすることができる。
符号化された部分符号語をストレージ媒体に、又は別の転送媒体を介して転送する前に、符号化された部分符号語２０５、符号化された部分符号語２１０、及び符号化された部分符号語２１５は数学的に結合され、符号化された部分符号語の複合体２２０をもたらす。本発明の１つの特定の実施形態では、数学的結合は２を法とした演算である。そのような場合、符号化された部分符号語２０５は２を法としたプロセスを用いて要素単位で結合され、仮符号語がもたらされる。次に、仮符号語は、２を法としたプロセスを用いて、符号化された部分符号語２１５と要素単位で結合され、符号化された部分符号語の複合体２２０がもたらされる。２つ以上の符号化された部分符号語をそのように結合することによって、２つ以上の符号化された部分符号語からの情報に関連したパリティを組み込んだ有効な符号化された符号語がもたらされることに留意されたい。結合が完了すると、符号化された部分符号語は結合され、全体符号語２５０がもたらされ、ここで符号化された部分符号語２１５は符号化された部分符号語の複合体２２０と置き換えられている。次に、全体符号語２５０はストレージ媒体又は他の転送媒体に転送される。全体符号語２５０は、部分符号語単位で処理することができるが、複数の符号化された部分符号語からの情報を表すパリティを有する符号化された部分符号語の複合体２２０を含んでいるので、符号化された部分符号語２０５、２１０、２１５が別個に処理されるのと比較して増大した処理性能が達成可能であるという利点を有する。
図１に戻ると、共有パリティデータ復号回路１７０が利用可能になると、以前に格納されたインターリーブされた符号語１４６が格納された符号語１８６として中央メモリ回路１５０からアクセスされ、大域インターリーバー／デインターリーバー回路１８４によって大域的にインターリーブされる。大域インターリーバー／デインターリーバー回路１８４は、符号語を大域的に再構成することが可能な、当該技術分野において既知の任意の回路とすることができる。大域インターリーバー／デインターリーバー回路１８４は、復号器入力１５２を与える。以下でより詳細に説明するように、復号器入力１５２は、パリティをそれぞれ含む複数の部分符号語を含み、それらの部分符号語のうちの少なくとも１つが、複数の部分符号語からの情報を組み込んだパリティを含む。部分符号語のそれぞれが、共有パリティデータ復号回路１７０内に組み込まれたサブセット復号器回路１６２、サブセット復号器回路１６４、及びサブセット復号器回路１６６のそれぞれに与えられる。サブセット復号器回路１６２、サブセット復号器回路１６４、及びサブセット復号器回路１６６のそれぞれが、それぞれの部分符号語にデータ復号アルゴリズムを適用するように動作可能である。サブセット復号器回路１６２は部分復号された出力１６３を与え、サブセット復号器回路１６４は部分復号された出力１６５を与え、サブセット復号器回路１６６は部分復号された出力１６７を与える。本発明のいくつかの実施形態では、データ復号アルゴリズムは当該技術分野において既知の低密度パリティチェックアルゴリズムである。本明細書において提供される開示に基づいて、当業者であれば、本発明の異なる実施形態に関連して用いることができる他の復号アルゴリズムを認識するであろう。共有パリティデータ復号回路１７０は３つの別個のサブセット復号器回路１６２、１６４、１６６を有して示されているが、物理的に別々のサブセット復号器回路を有することは必要とされていない。そうではなく、少数の復号器回路内で時分割を用いて、回路設計を単純化し、更には回路エリアを低減することができる。例えば、（１）第１のタイムスロット中に、可変ノード更新又は可変ノードに対し部分的な符号語チェックを実行してノードをチェックすることによって符号化された部分符号語２０５を処理し、（２）第２のタイムスロット中に、可変ノード更新又は可変ノードに対し部分的な符号語チェックを実行してノードをチェックすることによって符号化された部分符号語２１０を処理し、（３）第３のタイムスロット中に、可変ノード更新又は可変ノードに対し部分的な符号語チェックを実行してノードをチェックすることによって符号化された部分符号語２２０を処理し、以下同様に処理する単一のサブセット復号器回路を用いることができる。
サブセット復号器回路１６２、１６４、１６６のそれぞれは、それぞれの回路が符号化された部分符号語の全てを含む一体化された符号語を処理する場合に動作する対象となる符号語よりも小さな符号語（例えば符号化された部分符号語２０５、符号化された部分符号語２１０、又は符号化された部分符号語の複合体２２０のうちの１つ）に対して動作する。これに起因して、サブセット復号器回路１６２、１６４、１６６の集約サイズ及び電力要件は、部分符号語の全てを含む一体化された符号語が単一のデータ復号回路によって処理される場合に必要となるよりも少ない。図１は３つのサブセット復号器回路を示しているが、本発明の様々な実施形態に関連して３つより多いか又は少ないサブセット復号器回路を用いることができることに留意すべきである。
特に、図２の例を用いると、サブセット復号器回路１６２は符号化された部分符号語２０５を受信し、サブセット復号器回路１６４は符号化された部分符号語２１０を受信し、サブセット復号器回路１６６は符号化された部分符号語の複合体２２０を受信する。符号化された部分符号語２０５、符号化された部分符号語２１０、及び符号化された部分符号語の複合体２２０のそれぞれが、様々なソースから導入された雑音を含むことに留意されたい。この雑音は、符号化された部分符号語２０５の場合にＥ１で表され、符号化された部分符号語２１０場合にＥ２で表され、符号化された部分符号語の複合体２２０の場合にＥ３で表される。サブセット復号器回路１６２、１６４、１６６のそれぞれは、受信した符号化された部分符号語にＬＤＰＣ復号アルゴリズムを適用し、それぞれ部分復号された出力１６３、部分復号された出力１６５、及び部分復号された出力１６７をもたらす。
部分復号された出力１６３、部分復号された出力１６５、及び部分復号された出力１６７は、共有パリティデータ復号回路１７０の一部として含まれる軟データ処理回路１７５に与えられる。軟データ処理回路１７５は、様々な部分復号された出力を組み立て、それぞれの部分復号された出力が収束した（すなわち、結果としての部分復号された出力が、パリティエラーがないことによって示されるような元々書き込まれたデータセットに適合する）か否かを判断するように動作可能である。部分復号された出力の全てが収束した場合、軟データ処理回路１７５は部分復号された出力を組み立てて出力符号語１７２にする。出力符号語１７２はデインターリーバー回路１８０に与えられる。デインターリーバー回路１８０はデータを再構成して、データに適用された大域インターリーブ及び局所インターリーブの双方を逆に行い、デインターリーブされた出力１８２をもたらす。デインターリーブされた出力１８２は硬判定出力回路１９０に与えられる。硬判定出力回路１９０は、順序がばらばらになる可能性があるデータセットを再順序付けし、元の順序に戻すように動作可能である。次に、元の順序のデータセットは硬判定出力１９２として与えられる。
代替的に、部分復号された出力のうちの１つ又は複数が収束に失敗する場合、軟データ処理回路１７５は他の部分復号された出力からの知識を用いて、所与の部分復号された出力における任意の残りの誤りを訂正する。この処理のために、軟データ処理回路１７５は収束した符号化された部分符号語の軟データを高い信頼度値に設定することができる。そのような高い信頼度値を用いて他の符号化された部分符号語の復号を支援し、他の符号化された部分符号語の収束を高速化する。
例として、符号化された部分符号語２０５及び符号化された部分符号語２１０は、適切に符号化され、収束する部分復号された出力１６３及び部分復号された出力１６５をもたらすことができるが、部分符号語の複合体２２０は適切に復号することができず、それによって部分復号された出力１６７が収束しない場合、図２に関連して上記で検討した部分符号語の複合体２２０を生成するプロセスを逆に行って、訂正された符号化された部分符号語２１５を生成することができる。この逆に行う演算は以下の誤り式、
符号化された部分符号語２１５＝符号化された部分符号語２０５＋符号化された部分符号語２１０＋部分符号語の複合体２２０＋Ｅ３
を用いて符号化された部分符号語２１５を生成することを含む。次に、サブセット復号器回路１６６は以下の情報、
符号化された部分符号語２１５＋Ｅ３
を復号して元の符号化された部分符号語２１５を復元することができ、該元の符号化された部分符号語２１５は、部分復号された出力１６７として軟データ処理回路１７５に与えられ、該軟データ処理回路１７５において、部分復号された出力１６７が収束した場合、該部分復号された出力１６７を他の収束した部分復号された出力と結合して出力符号語１７２をもたらすことができる。
代替的に、いずれの残りの誤りも訂正可能でない場合において、別の局所反復が許可されているとき、軟データ処理回路１７５は所与の部分復号出力のそれぞれの部分を、追加処理のために対応するサブセット復号器回路に戻す。別の局所反復が許可されていないとき、軟データ処理回路１７５は、部分復号された出力を復号された出力１５４として中央メモリ回路１５０に戻して書き込み、該中央メモリ回路１５０においてそれらの部分復号された出力は格納され、データ検出器回路１３０及び共有パリティデータ復号回路１７０を通じた別の大域反復を待つ。復号された出力１５４を中央メモリ回路１５０に格納する前に、復号された出力１５４は大域的にデインターリーブされ、大域的にデインターリーブされた出力１８８がもたらされる。該大域的にデインターリーブされた出力１８８は中央メモリ回路１５０に格納される。大域デインターリーブは格納された符号語１８６に以前に適用された大域インターリーブを逆に行い、復号器入力１５２をもたらす。データ検出器回路１３０が利用可能になると、以前に格納されたデインターリーブされた出力１８８が中央メモリ回路１５０からアクセスされ、デインターリーバー回路１４４によって局所的にデインターリーブされる。デインターリーバー回路１４４は復号器出力１４８を再構成し、インターリーバー回路１４２において元々実行されたシャッフリングを逆に行う。結果としてのデインターリーブされた出力１９７はデータ検出器回路１３０に与えられ、該データ検出器回路１３０において、デインターリーブされた出力１９７を用いて、等化出力１２５として受信される対応するデータセットの後続の検出を誘導する。
いくつかの場合、軟データ処理回路１７５による上述した処理は、データ検出器回路１３０から取り出された軟データ（すなわち対数尤度比（ＬＬＲ）情報）に対して実行することができる。そのような場合、上記からの例を用いて、再構築された符号化された部分符号語２１５のＬＬＲ情報（Ｌ’２１５）を、符号化された部分符号語２０５からの対応するＬＬＲ情報（Ｌ２０５）、符号化された部分符号語２１０からの対応するＬＬＲ情報（Ｌ２１０）、及び符号化された部分符号語の複合体２２０からの対応するＬＬＲ情報（Ｌ２２０）に基づいて以下のように表すことができる。
Figure 2013085217
 ここで、ｊは符号化された部分符号語２０５、符号化された部分符号語２１０、符号化された部分符号語２１５、及び符号化された部分符号語の複合体２２０のｊ番目のビットである。
ＬＤＰＣ復号は、複数の局所反復（すなわち、サブセット復号器回路１６２、１６４、１６６を通じた連続パス）を用いるように設計することができる。局所反復ごとに、ｊ番目のビットについて、符号化された部分符号語２０５のＬＬＲ情報（Ｌ２０５）、符号化された部分符号語２１０のＬＬＲ情報（Ｌ２１０）、及び符号化された部分符号語の複合体２２０のＬＬＲ情報（Ｌ２２０）を以下のように表すことができる。
Figure 2013085217
 、
Figure 2013085217
 、及び
Figure 2013085217
図３を見ると、本発明の１つ又は複数の実施形態による、共有パリティデータ復号回路部を有する読取りチャネル回路３１０を備える、ディスクに基づくストレージデバイス３００が示されている。ディスクに基づくストレージシステム３００は、例えば、ハードディスクドライブとすることができる。ディスクに基づくストレージシステム３００は、前置増幅器３７０、インターフェースコントローラー３２０、ハードディスクコントローラー３６６、モーターコントローラー３６８、スピンドルモーター３７２、ディスクプラッター３７８、及び読取り／書込みヘッド機構３７６も備える。インターフェースコントローラー３２０はディスクプラッター３７８への／からのデータのアドレス指定及びタイミングを制御する。ディスクプラッター３７８上のデータは、機構がディスクプラッター３７８上に適切に位置決めされているときに読取り／書込みヘッド機構３７６によって検出することができる磁気信号の群からなる。１つの実施形態では、ディスクプラッター３７８は長手記録方式又は垂直記録方式のいずれかに従って記録される磁気信号を含む。
通常の読取り動作では、読取り／書込みヘッド機構３７６はモーターコントローラー３６８によって、ディスクプラッター３７８上の所望のデータトラックの上方に正確に位置決めされる。モーターコントローラー３６８は、ハードディスクコントローラー３６６の指示の下で読取り／書込みヘッド機構をディスクプラッター３７８上の適切なデータトラックに移動することによって、ディスクプラッター３７８に対して読取り／書込みヘッド機構３７６を位置決めし、かつスピンドルモーター３７２を駆動する。スピンドルモーター３７２は所定のスピンレート（ＲＰＭ）でディスクプラッター３７８をスピンさせる。読取り／書込みヘッド機構３７８が適切なデータトラックに近接して位置決めされると、ディスクプラッター３７８がスピンドルモーター３７２によって回転するのに応じてディスクプラッター３７８上のデータを表す磁気信号が読取り／書込みヘッド機構３７６によって感知される。感知された磁気信号は、ディスクプラッター３７８上の磁気データを表す連続した微小アナログ信号として与えられる。この微小アナログ信号は、読取り／書込みヘッド機構３７６から、前置増幅器３７０を介して、読取りチャネル回路３１０に送信される。前置増幅器３７０は、ディスクプラッター３７８からアクセスされた微小アナログ信号を増幅するように動作可能である。そして、読取りチャネル回路３１０は受信したアナログ信号を復号及びデジタル化し、ディスクプラッター３７８に元々書き込まれた情報を再生する。このデータは、読取りデータ３０３として受信回路に与えられる。書込み動作は実質的に、先行する読取り動作の反対であり、書込みデータ３０１が読取りチャネル回路３１０に与えられる。次にこのデータは符号化され、ディスクプラッター３７８に書き込まれる。
動作中、データは書込み動作の前に符号化することができる。データ符号化は、データセットが複数の部分符号語に符号化されるように行うことができ、それらの部分符号語のうちの１つ又は複数におけるパリティは複数の部分符号語にわたって共有される。そのような符号化は、図７に関連して以下で検討される回路に類似した回路を用いて行うことができ、かつ／又は図８に関連して以下で検討される方法に類似した方法を用いて符号化を実行することができる。ディスクプラッター３７８から読み戻されたデータは、それぞれの部分符号語に対してそれぞれ動作する複数のサブセット復号器回路を用いて復号することができる。部分符号語のうちの１つ又は複数は複数の部分符号語にわたって延在するパリティを含むことができる。そのような部分符号語復号は、図１に関連して上記で検討した回路に類似した回路を用いて行うことができ、かつ／又は図６を参照して検討される方法と同様に行うことができる。
ストレージシステムは、ＳＡＴＡ、ＳＡＳ、又は当該技術分野において既知の他のストレージ技法を利用することができることに留意すべきである。また、ストレージシステム３００は、例えばＲＡＩＤ（低価格なディスクの冗長アレイ又は独立ディスクの冗長アレイ）ベースのストレージシステム等のより大きなストレージシステムに統合することができる。ストレージシステム４００の様々な機能又はブロックをソフトウェア又はファームウェアのいずれかに実装することができる一方、他の機能又はブロックはハードウェアに実装されることに留意すべきである。
図４を見ると、本発明の１つ又は複数の実施形態による共有パリティデータ復号回路部を有するフラッシュアクセスコントローラー４３０を備えた固体ストレージデバイス４００。固体ストレージデバイス４００は、複数のメモリセルを備えた固体メモリ回路４４０を備える。本発明の１つの特定の実施形態では、固体メモリ回路４４０は当該技術分野において既知の複数のフラッシュメモリセルを備える。フラッシュアクセスコントローラー４３０は複数の符号化された部分符号語を有する全体符号語を符号化するように動作可能な部分符号語符号化回路部を備え、それらの符号化された部分符号語のうちの少なくとも１つが２つ以上にわたる符号化された部分符号語からのパリティ情報を組み込んでいる。そのような符号化回路部は、図７に関連して以下で検討される符号化回路部と同様に実装することができ、かつ／又は図８に関連して以下で検討される方法と同様に動作することができる。また、フラッシュアクセスコントローラー４３０は、複数の符号化された部分符号語を有する全体符号語を復号するように動作可能であり、それらの符号化された部分符号語のうちの少なくとも１つが２つ以上にわたる符号化された部分符号語からのパリティ情報を組み込んでいる。そのような復号回路部は、図１に関連して以下で検討される復号回路部と同様に実装することができ、かつ／又は図６に関連して以下で検討される復号回路部と同様に動作することができる。復号データはフラッシュアクセスコントローラー４３０から入力バッファー回路４１０に与えられ、入力バッファー回路４１０において、ホスト（図示せず）がその復号データにアクセスすることができる。加えて、固体メモリ４４０に格納されることになるデータがホストから受信され、該ホストは、出力バッファー回路４２０にデータを書き込み、そして出力バッファー回路４２０はその情報をフラッシュアクセスコントローラー４３０に提供する。
図５を見ると、本発明のいくつかの実施形態による、信頼度データに基づく同調回路部を有する送受信機５２０を備えたデータ送信システム５００が示されている。データ送信システム５００は、当該技術分野において既知の転送媒体５３０を介して符号化情報を送信するように動作可能な送信機５１０を備える。符号化データは転送媒体５３０から受信機５２０によって受信される。送受信機５２０は部分符号語の復号及び符号化回路部を組み込む。受信データを処理する間、受信データはアナログ信号から一連の対応するデジタルサンプルに変換され、該デジタルサンプルは等化され、等化出力がもたらされる。次に、等化出力はデータ検出器回路及びデータ復号器回路の双方を含むデータ処理回路に与えられる。データは、中央メモリを介してデータ復号器とデータ検出器回路との間で渡され、異なるデータセットに適用される処理反復数間の変動が許容される。転送媒体５３０は、限定ではないが、無線媒体、光媒体、又は有線媒体を含む当該技術分野において既知の任意の転送媒体５３０とすることができることに留意すべきである。本明細書において提供される開示に基づいて、当業者であれば、本発明の様々な実施形態に関連して用いることができる種々の転送媒体を認識するであろう。データは、送受信機５２０によって、別の受信機回路（図示せず）への送信のために符号化することができる。
動作中、データは送受信機５２０による送信動作の前に符号化することができる。データ符号化は、データセットが複数の部分符号語に符号化されるように行うことができ、それらの部分符号語のうちの１つ又は複数におけるパリティが複数の部分符号語にわたって共有されている。そのような符号化は、図７に関連して以下で検討される回路に類似した回路を用いて行うことができ、かつ／又は図８に関連して以下で検討される方法に類似した方法を用いて実行することができる。転送媒体５３０から受信されたデータは、それぞれの部分符号語に対してそれぞれ動作する複数のサブセット復号器回路を用いて復号することができる。部分符号語のうちの１つ又は複数は、複数の部分符号語にわたって延在するパリティを含むことができる。そのような部分符号語復号は、図１に関連して以下で検討される回路に類似した回路を用いて行うことができ、かつ／又は図６に関連して以下で検討される方法と同様に行うことができる。
図６を見ると、流れ図６００が、本発明の様々な実施形態による共有パリティ符号語処理方法を示している。流れ図６００に従って、アナログ入力が受信される（ブロック６０５）。アナログ入力は、例えば、ストレージ媒体又はデータ送信チャネルから取り出すことができる。本明細書において提供される開示に基づいて、当業者であれば、アナログ入力の種々のソースを認識するであろう。アナログ入力は一連のデジタルサンプルに変換される（ブロック６１０）。この変換は、当該技術分野において既知のアナログ／デジタル変換器回路又はシステムを用いて行うことができる。アナログ信号を、受信したアナログ信号を表す一連のデジタル値に変換することが可能な当該技術分野において既知の任意の回路を用いることができることに留意されたい。結果としてのデジタルサンプルは等化され、等化出力がもたらされる（ブロック６１５）。本発明のいくつかの実施形態では、等化は当該技術分野において既知のデジタル有限インパルス応答回路を用いて行われる。本明細書において提供される開示に基づいて、当業者であれば、そのようなデジタル有限インパルス応答回路の代わりに本発明の実施形態による等化を実行するのに用いることができる種々の等化器回路を認識するであろう。等化出力は、図２に関連して上記で検討したものに類似した複数の符号化された部分符号語及び少なくとも１つの符号化された部分符号語の複合体で構成される全体符号語を表す。いくつかの場合、入力はデジタル入力として受信することができる。そのような場合、ブロック６０５、６１０、６１５のプロセスを省くことができる。
データ検出器回路が利用可能であるか否かが判断される（ブロック６２０）。データ検出器回路が利用可能である場合（ブロック６２０）、復号された出力が中央メモリから入手可能である（例えばデータ検出器回路及びデータ復号器回路を通じた２回目以降の反復）ときに該復号された出力から取り出されたデータセットによって導かれた等化出力にデータ検出アルゴリズムが適用され、検出された出力がもたらされる（ブロック６２５）。本発明のいくつかの実施形態では、データ検出アルゴリズムは当該技術分野において既知のビタビアルゴリズムである。本発明の他の実施形態では、データ検出アルゴリズムは当該技術分野において既知の最大事後データ検出器回路である。検出された出力から取り出された信号（例えば、検出された出力の局所的にインターリーブされたバージョン）が中央メモリに格納され、データ復号器回路による処理を待つ（ブロック６３０）。
上記で検討したデータ検出処理に並行して、データ復号器回路が利用可能であるか否かが判断される（ブロック６４０）。データ復号器回路が利用可能である場合（ブロック６４０）、以前に格納された検出された出力から取り出されたもの（derivative）が中央メモリからアクセスされる（ブロック６４５）。アクセスされたデータセットは１つ又は複数の部分符号語及び１つ又は複数の部分符号語の複合体に分解される（ブロック６５０）。このプロセスは、図２の例を用いると、全体符号語２５０を該全体符号語２５０の構成要素部分、すなわち符号化された部分符号語２０５、符号化された部分符号語２１０、及び符号化された部分符号語の複合体２２０に分解する。それぞれの部分符号語（複数の場合もあり）及び符号化された部分符号語の複合体（複数の場合もあり）のそれぞれに対しデータ復号アルゴリズムが実行され、対応する復号された出力がもたらされる（ブロック６５５）。いくつかの場合、データ復号アルゴリズムは当該技術分野において既知の低密度パリティチェックアルゴリズムである。
復号された出力を用いて、元の部分符号語（複数の場合もあり）及び部分符号語の複合体（複数の場合もあり）に適用された数学プロセスを逆に行うことによって元の部分符号語が再構成される（ブロック６６０）。例えば、部分符号語の複合体を作成するための数学プロセスが、図２に関連して上述した数学プロセスである場合、元の部分符号語の再構成は、以下の式を用いて行うことができる。ここで、Ｌ２０５は符号化された部分符号語２０５に対応する復号された出力からの軟データであり、Ｌ２１０は符号化された部分符号語２１０に対応する復号された出力からの軟データであり、Ｌ２２０は符号化された部分符号語の複合体２２０に対応する復号された出力からの軟データである。
Figure 2013085217
 ここで、ｊは符号化された部分符号語２０５、符号化された部分符号語２１０、符号化された部分符号語２１５、及び符号化された部分符号語の複合体２２０のｊ番目のビットであり、Ｌ’２１５は再構成された符号化された部分符号語２１５に対応する軟データである。
復号された出力のそれぞれが収束したか否か（すなわち、部分符号語（複数の場合もあり）及び部分符号語の複合体（複数の場合もあり）に適用された復号アルゴリズムが収束したか否か）が判断される（ブロック６６５）。復号された出力の全てが収束した場合（ブロック６６５）、復号された出力に関連付けられた硬判定データが合わせて組み立てられ、データ出力として与えられる（ブロック６８０）。そうではなく、復号された出力の全てが収束したわけではない場合（ブロック６６５）、部分符号語（複数の場合もあり）、部分符号語の複合体（複数の場合もあり）、及び再構成された部分符号語（複数の場合もあり）を用いて追加の誤り訂正が適用され、そうでなければ収束していなかった１つ又は複数の部分符号語（複数の場合もあり）に残っているいかなる誤りも訂正される（ブロック６７０）。誤り訂正は、部分符号語の複合体を生成するのに元々適用された数学的プロセスに対応する式を利用する。図２の例を用いると、式は以下となる。
Figure 2013085217
 、
Figure 2013085217
 、及び
Figure 2013085217
全ての残りの誤りが訂正されたか否かが判断される（ブロック６７５）。全ての残りの誤りが訂正されている場合（ブロック６７５）、復号された出力に関連付けられた硬判定データが合わせて組み立てられ、データ出力として提供される（ブロック６８０）。そうでない場合、別の局所反復が予期されるか否かが判断される（ブロック６８５）。別の局所反復が予期される場合（ブロック６８５）、ブロック６４０〜６８５のプロセスを通じて、復号された出力（ブロック６５５）が再び処理される。代替的に、別の局所反復が予期されない場合（ブロック６８５）、復号された出力（ブロック６５５）は中央メモリに戻って格納され、ブロック６２０〜６８５のプロセスを通じて別の大域反復を待つ（ブロック６９０）。
図７を見ると、本発明のいくつかの実施形態による共有パリティ符号語符号化回路７００が示されている。共有パリティ符号語符号化回路７００は、データ入力７０５を受信する部分符号語符号化器回路７１０を備える。データ入力７０５は、ストレージ媒体にデータを書き込んでいるか又は転送媒体を介してデータを転送しているホスト（図示せず）から与えられる。データ入力７０５は部分符号語符号化器回路７１０によって複数の部分に分解され、部分符号語符号化器回路７１０はそれぞれの部分にデータ符号化アルゴリズムを適用して複数の符号化された部分符号語７１５をもたらす。本発明のいくつかの実施形態では、データ符号化アルゴリズムは当該技術分野において既知の低密度パリティチェック符号化アルゴリズムである。符号化アルゴリズムは、データ入力７０５のそれぞれの部分に基づいて、符号化された部分符号語にパリティ情報を加える。符号化された部分符号語７１５は部分符号語結合回路７２０に与えられ、該部分符号語結合回路７２０において、２つ以上の符号化された部分符号語７１５が数学的に結合され、符号化された部分符号語の複合体がもたらされる。部分符号語結合回路７２０は、そのうちの１つが符号化された部分符号語の複合体と置き換わっている符号化された部分符号語７１５を組み立てて全体符号語７２５をもたらす。符号化された部分符号語の複合体の数学的生成は、複数の符号化された部分符号語の２を法とした結合を用いて符号化された部分符号語の複合体をもたらすことができ、後続の符号化された部分符号語と符号化された部分符号語の複合体との結合は図２に関して上述したものと同様に行うことができる。全体符号語７２５は結合符号語書込み回路７３０に与えられ、該結合符号語書込み回路７３０は符号語７３５をストレージ媒体又は受信デバイスに送信する準備における任意の残りの動作を実行する。
図８を見ると、流れ図８００は本発明の１つ又は複数の実施形態による共有パリティ符号語を符号化する方法を示している。流れ図８００に従って、データ入力が受信される（ブロック８０５）。データ入力はユーザービットを含み、例えばホストから受信することができる。複数のユーザービットが部分符号語に含めるために収集される（ブロック８１０）。いくつかの場合、ビット数は予め規定されている。他の場合、ビット数はプログラム可能である。部分符号語を形成するのに十分なビットが受信されているか否かが判断される（ブロック８１５）。収集されたユーザービット数が不十分である場合（ブロック８１５）、ブロック８０５〜８１５のプロセスが反復される。代替的に、十分なユーザービット数が収集された場合（ブロック８１５）、収集されたユーザービットが符号化され、符号化された部分符号語がもたらされる（ブロック８２０）。本発明のいくつかの実施形態では、データ符号化は当該技術分野において既知の低密度パリティチェック符号化である。符号化アルゴリズムは収集されたユーザービットにパリティ情報を加え、符号化された部分符号語をもたらす。
全体符号語を作成するのに十分な部分符号語が符号化されたか否かが判断される（ブロック８２５）。符号化された部分符号語が不十分である場合（ブロック８２５）、十分な部分符号語が準備されるまでブロック８０５〜８２５のプロセスを反復することによって次の部分符号語が準備される（ブロック８３０）。そうではなく、十分な部分符号語が符号化されている場合（ブロック８１５）、符号語の複合体が生成される（ブロック８４０）。符号語の複合体を生成することは、複数の符号化された部分符号語を数学的に結合して部分符号語の複合体をもたらすことを含む。いくつかの場合、結合のための数学的プロセスは、２つ以上の符号化された部分符号語の２を法とした結合である。符号化された部分符号語は部分符号語の複合体と結合され、全体符号語がもたらされる。（ブロック８５０）。結合プロセスは、符号化された部分符号語のうちの１つを部分符号語の複合体と置き換えることを含む。符号化された部分符号語の複合体の数学的生成、並びにその後の符号化された部分符号語と符号化された部分符号語の複合体との結合は、図２に関して上述したのと同様に行うことができる。
上記のアプリケーションにおいて検討された様々なブロックは、他の機能とともに集積回路において実施することができることに留意すべきである。そのような集積回路は、所与のブロック、システム、若しくは回路の機能のすべて、又はブロック、システム、若しくは回路の部分集合のみを含むことができる。また、ブロック、システム、又は回路の要素を複数の集積回路にわたって実装することができる。そのような集積回路は、限定ではないが、モノリシック集積回路、フリップチップ集積回路、マルチチップモジュール集積回路、及び／又は混合信号集積回路を含む、当該技術分野において既知の任意のタイプの集積回路とすることができる。本明細書において検討されたブロック、システム、又は回路の様々な機能を、ソフトウェア又はファームウェアのいずれでも実施することができることにも留意すべきである。いくつかのそのような場合、システム、ブロック、又は回路全体を、そのソフトウェア等価物又はファームウェア等価物を用いて実施することができる。他の場合、所与のシステム、ブロック、又は回路の一部分をソフトウェア又はファームウェアにおいて実装することもできる一方、他の部分はハードウェアにおいて実装される。
結論として、本発明はデータ処理のために新規なシステム、デバイス、方法、及び構成を提供する。本発明の１つ又は複数の実施形態の詳細な説明が上記で与えられたが、本発明の趣旨を変えることなく、様々な代替形態、変更形態、及び等価物が当業者には明らかとなろう。したがって、上記の説明は本発明の範囲を限定するものとして解釈されるべきではなく、本発明の範囲は添付の特許請求の範囲によって規定される。

Claims (20)

  1. 低密度パリティチェック符号化システムであって、
    第１のデータセットを符号化して第１の低密度パリティチェック符号化された部分符号語をもたらすように、かつ第２のデータセットを符号化して第２の低密度パリティチェック符号化された部分符号語をもたらすように動作可能な低密度パリティチェック符号化器回路と、
    結合回路であって、
    少なくとも該第１の低密度パリティチェック符号化された部分符号語及び該第２の低密度パリティチェック符号化された部分符号語を数学的に結合することによって低密度パリティチェック部分符号語の複合体を生成するように、かつ
    少なくとも該第１の低密度パリティチェック符号化された部分符号語及び該低密度パリティチェック部分符号語の複合体を結合して全体符号語にするように、
    動作可能な結合回路と、
    を備える、低密度パリティチェック符号化システム。
  2. システムは、ディスクに基づくストレージデバイス、固体ストレージデバイス、及び受信デバイスからなる群から選択されたデバイスの一部分として実装される、請求項１に記載のシステム。
  3. システムは集積回路の一部分として実装される、請求項１に記載のシステム。
  4. 低密度パリティチェック部分符号語の複合体を生成することは、該第１の低密度パリティチェック符号化された部分符号語及び該第２の低密度パリティチェック符号化された部分符号語のビット単位の２を法とした数学的プロセスを実行して該低密度パリティチェック部分符号語の複合体をもたらすことを含む、請求項１に記載のシステム。
  5. 少なくとも該第１の低密度パリティチェック符号化された部分符号語及び該第２の低密度パリティチェック符号化された部分符号語を数学的に結合して有効な低密度パリティチェック符号語をもたらす、請求項１に記載のシステム。
  6. 低密度パリティチェック部分符号語の複合体、該第１の低密度パリティチェック符号化された部分符号語、及び該第２の低密度パリティチェック符号化された部分符号語は全て同じ低密度パリティチェック復号アルゴリズムを用いて復号可能である、請求項１に記載のシステム。
  7. 低密度パリティチェック符号化器回路は、第３のデータセットを符号化して第３の低密度パリティチェック符号化された部分符号語をもたらすように更に動作可能であり、該低密度パリティチェック部分符号語の複合体を生成することは、少なくとも該第１の低密度パリティチェック符号化された部分符号語、該第２の低密度パリティチェック符号化された部分符号語、及び該第３の低密度パリティチェック符号化された部分符号語を数学的に結合することによって行われ、少なくとも該第１の低密度パリティチェック符号化された部分符号語及び該低密度パリティチェック部分符号語の複合体を結合して該全体符号語にすることは、少なくとも該第１の低密度パリティチェック符号化された部分符号語、該第２の低密度パリティチェック符号化された部分符号語、及び該低密度パリティチェック部分符号語の複合体を結合して該全体符号語をもたらすことを含む、請求項１に記載のシステム。
  8. データを符号化する方法であって、
    低密度パリティチェック符号化アルゴリズムを用いて第１のデータセットを符号化することであって、第１の低密度パリティチェック符号化された部分符号語をもたらす、符号化すること、
    低密度パリティチェック符号化アルゴリズムを用いて第２のデータセットを符号化することであって、第２の低密度パリティチェック符号化された部分符号語をもたらす、符号化すること、
    少なくとも部分的に、該第１の低密度パリティチェック符号化された部分符号語及び該第２の低密度パリティチェック符号化された部分符号語に基づいて、低密度パリティチェック部分符号語の複合体を数学的に計算すること、並びに
    少なくとも該第１の低密度パリティチェック符号化された部分符号語及び該低密度パリティチェック部分符号語の複合体を結合することであって、全体符号語にする、結合すること、
    を含む、データを符号化する方法。
  9. 低密度パリティチェック部分符号語の複合体を数学的に計算することは、該第１の低密度パリティチェック符号化された部分符号語及び該第２の低密度パリティチェック符号化された部分符号語のビット単位の２を法とした結合を実行することを含む、請求項８に記載の方法。
  10. 低密度パリティチェック部分符号語の複合体を数学的に計算することは、有効な低密度パリティチェック符号語をもたらす、請求項８に記載の方法。
  11. 低密度パリティチェック部分符号語の複合体、該第１の低密度パリティチェック符号化された部分符号語、及び該第２の低密度パリティチェック符号化された部分符号語は、全て同じ低密度パリティチェック復号アルゴリズムを用いて復号可能である、請求項８に記載の方法。
  12. 方法は、
    低密度パリティチェック符号化アルゴリズムを用いて第３のデータセットを符号化することであって、第３の低密度パリティチェック符号化された部分符号語をもたらす、符号化することを更に含み、
    少なくとも部分的に、該第１の低密度パリティチェック符号化された部分符号語、該第２の低密度パリティチェック符号化された部分符号語、及び該第３の低密度パリティチェック符号化された部分符号語に基づいて、低密度パリティチェック部分符号語の複合体を数学的に計算し、
    少なくとも該第１の低密度パリティチェック符号化された部分符号語及び該低密度パリティチェック部分符号語の複合体を結合することであって、前記全体符号語にする、結合することは、少なくとも該第１の低密度パリティチェック符号化された部分符号語、該第２の低密度パリティチェック符号化された部分符号語、及び該低密度パリティチェック部分符号語の複合体を結合することであって、該全体符号語をもたらす、結合することを含む、請求項８に記載の方法。
  13. データ転送デバイスであって、
    第１のデータセットを符号化して第１の低密度パリティチェック符号化された部分符号語をもたらすように、かつ第２のデータセットを符号化して第２の低密度パリティチェック符号化された部分符号語をもたらすように動作可能な低密度パリティチェック符号化器回路と、
    結合回路であって、
    少なくとも該第１の低密度パリティチェック符号化された部分符号語及び該第２の低密度パリティチェック符号化された部分符号語を数学的に結合することによって低密度パリティチェック部分符号語の複合体を生成するように、かつ
    少なくとも該第１の低密度パリティチェック符号化された部分符号語及び該低密度パリティチェック部分符号語の複合体を結合して全体符号語にするように、
    動作可能な結合回路と、
    該全体符号語を転送するように動作可能な書込み回路と、
    を備える、データ転送デバイス。
  14. データ転送デバイスはストレージ媒体を有するストレージデバイスであり、該ストレージデバイスは該全体符号語から取り出された情報を該ストレージ媒体に転送する、請求項１３に記載のデータ転送デバイス。
  15. ストレージ媒体は、磁気ストレージ媒体、及び固体メモリからなる群から選択される、請求項１４に記載のデータ転送デバイス。
  16. データ転送デバイスは送受信機である、請求項１３に記載のデータ転送デバイス。
  17. 低密度パリティチェック部分符号語の複合体を生成することは、該第１の低密度パリティチェック符号化された部分符号語及び該第２の低密度パリティチェック符号化された部分符号語のビット単位の２を法とした数学的プロセスを実行して該低密度パリティチェック部分符号語の複合体をもたらすことを含む、請求項１３に記載のデータ転送デバイス。
  18. 少なくとも該第１の低密度パリティチェック符号化された部分符号語及び該第２の低密度パリティチェック符号化された部分符号語を数学的に結合して有効な低密度パリティチェック符号語をもたらす、請求項１３に記載のデータ転送デバイス。
  19. 低密度パリティチェック部分符号語の複合体、該第１の低密度パリティチェック符号化された部分符号語、及び該第２の低密度パリティチェック符号化された部分符号語は、全て同じ低密度パリティチェック復号アルゴリズムを用いて復号可能である、請求項１３に記載のデータ転送デバイス。
  20. 低密度パリティチェック符号化器回路は、第３のデータセットを符号化して第３の低密度パリティチェック符号化された部分符号語をもたらすように更に動作可能であり、
    該低密度パリティチェック部分符号語の複合体を生成することは、少なくとも該第１の低密度パリティチェック符号化された部分符号語、該第２の低密度パリティチェック符号化された部分符号語、及び該第３の低密度パリティチェック符号化された部分符号語を数学的に結合することによって行われ、
    少なくとも該第１の低密度パリティチェック符号化された部分符号語及び該低密度パリティチェック部分符号語の複合体を結合することであって、該全体符号語にする、結合することは、少なくとも該第１の低密度パリティチェック符号化された部分符号語、該第２の低密度パリティチェック符号化された部分符号語、及び該低密度パリティチェック部分符号語の複合体を結合することであって、該全体符号語をもたらす、結合することを含む、請求項１３に記載のデータ転送デバイス。
JP2012092606A 2011-10-10 2012-04-16 パリティ共有データ符号化のためのシステム及び方法 Expired - Fee Related JP5897384B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/269,852 US8862960B2 (en) 2011-10-10 2011-10-10 Systems and methods for parity shared data encoding
US13/269,852 2011-10-10

Publications (3)

Publication Number Publication Date
JP2013085217A true JP2013085217A (ja) 2013-05-09
JP2013085217A5 JP2013085217A5 (ja) 2015-04-30
JP5897384B2 JP5897384B2 (ja) 2016-03-30

Family

ID=47221107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012092606A Expired - Fee Related JP5897384B2 (ja) 2011-10-10 2012-04-16 パリティ共有データ符号化のためのシステム及び方法

Country Status (6)

Country Link
US (1) US8862960B2 (ja)
EP (1) EP2582053B1 (ja)
JP (1) JP5897384B2 (ja)
KR (1) KR20130038791A (ja)
CN (1) CN103034556B (ja)
TW (1) TWI499221B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136874B2 (en) * 2013-03-15 2015-09-15 Ibiquity Digital Corporation Method and apparatus for transmission and reception of in-band on-channel radio signals including complementary low density parity check coding
US9047882B2 (en) * 2013-08-30 2015-06-02 Lsi Corporation Systems and methods for multi-level encoding and decoding
US9219503B2 (en) * 2013-10-16 2015-12-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for multi-algorithm concatenation encoding and decoding
US9378765B2 (en) 2014-04-03 2016-06-28 Seagate Technology Llc Systems and methods for differential message scaling in a decoding process
US9984752B2 (en) * 2016-03-14 2018-05-29 Toshiba Memory Corporation Memory system and data encoding and decoding method to mitigate inter-cell interference
US11031956B2 (en) * 2019-06-25 2021-06-08 Samsung Electronics Co., Ltd. Generalized concatenated error correction coding scheme with locality
US11581906B1 (en) * 2021-12-28 2023-02-14 Samsung Electronics Co., Ltd. Hierarchical error correction code decoding using multistage concatenated codes

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002064579A (ja) * 2000-08-21 2002-02-28 Hitachi Kokusai Electric Inc 多値変調方式の伝送装置
JP2006504371A (ja) * 2002-10-25 2006-02-02 クゥアルコム・インコーポレイテッド 通信システム上の外部デコーダでコード結合するための方法およびシステム
JP2009124692A (ja) * 2007-10-19 2009-06-04 Trellisware Technologies Inc 最小限の調整による協調的通信のための方法及びシステム
JP2010041252A (ja) * 2008-08-01 2010-02-18 Toyota Central R&D Labs Inc 通信方法および通信装置
WO2011024260A1 (ja) * 2009-08-25 2011-03-03 富士通株式会社 送信機、符号化装置、受信機、及び、復号化装置
JP2012114598A (ja) * 2010-11-22 2012-06-14 Fujitsu Ltd プログラムおよび通信装置
US8321752B1 (en) * 2008-11-12 2012-11-27 Marvell International Ltd. Integrated 2-level low density parity check (LDPC) codes
JP5459878B2 (ja) * 2011-10-03 2014-04-02 エルエスアイ コーポレーション パリティ共有データ処理のためのシステム及び方法

Family Cites Families (143)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0443721A (ja) 1990-06-11 1992-02-13 Matsushita Electric Ind Co Ltd ディジタル信号復号装置
US5612964A (en) 1991-04-08 1997-03-18 Haraszti; Tegze P. High performance, fault tolerant orthogonal shuffle memory and method
CA2067669C (en) 1991-04-30 1997-10-28 Akihisa Ushirokawa Method and apparatus of estimating data sequence transmitted using viterbi algorithm
US5278703A (en) 1991-06-21 1994-01-11 Digital Equipment Corp. Embedded servo banded format for magnetic disks for use with a data processing system
EP0522578A3 (en) 1991-07-12 1993-06-16 Pioneer Electronic Corporation Noise removing circuit
US5392299A (en) 1992-01-15 1995-02-21 E-Systems, Inc. Triple orthogonally interleaed error correction system
US5317472A (en) 1992-03-17 1994-05-31 Schweitzer Engineering Laboratories, Inc. Apparatus for insuring the security of output signals from protective relays used in electric power systems
US5513192A (en) 1992-08-28 1996-04-30 Sun Microsystems, Inc. Fault tolerant disk drive system with error detection and correction
EP0631277A3 (en) 1993-06-22 1995-02-22 Quantum Corp Data sector format without identity code and data control unit for disk drive.
ZA947317B (en) 1993-09-24 1995-05-10 Qualcomm Inc Multirate serial viterbi decoder for code division multiple access system applications
US5523903A (en) 1993-12-23 1996-06-04 International Business Machines Corporation Sector architecture for fixed block disk drive
US5550870A (en) 1994-03-02 1996-08-27 Lucent Technologies Inc. Viterbi processor
JPH07245635A (ja) 1994-03-04 1995-09-19 Sony Corp 信号点マッピング方法および信号点検出方法
US5471500A (en) 1994-03-08 1995-11-28 At&T Ipm Corp. Soft symbol decoding
EP0677967A3 (en) 1994-04-12 1997-07-23 Gold Star Co Viterbi decoder for high-definition television.
JP3328093B2 (ja) 1994-07-12 2002-09-24 三菱電機株式会社 エラー訂正装置
US5898710A (en) 1995-06-06 1999-04-27 Globespan Technologies, Inc. Implied interleaving, a family of systematic interleavers and deinterleavers
US5701314A (en) 1995-12-21 1997-12-23 Cirrus Logic, Inc. On-the-fly error correction using thermal asperity erasure pointers from a sampled amplitude read channel in a magnetic disk drive
JPH09232973A (ja) 1996-02-28 1997-09-05 Sony Corp ビタビ復号器
US6023783A (en) 1996-05-15 2000-02-08 California Institute Of Technology Hybrid concatenated codes and iterative decoding
US5978414A (en) 1996-07-03 1999-11-02 Matsushita Electric Industrial Co., Ltd. Transmission rate judging unit
SG52990A1 (en) 1996-07-09 1998-09-28 Ibm Improvements to radial self-propagation pattern generation for disk file servowriting
US5802118A (en) 1996-07-29 1998-09-01 Cirrus Logic, Inc. Sub-sampled discrete time read channel for computer storage systems
JP3310185B2 (ja) 1996-11-21 2002-07-29 松下電器産業株式会社 誤り訂正装置
US6377610B1 (en) 1997-04-25 2002-04-23 Deutsche Telekom Ag Decoding method and decoding device for a CDMA transmission system for demodulating a received signal available in serial code concatenation
US5983383A (en) 1997-01-17 1999-11-09 Qualcom Incorporated Method and apparatus for transmitting and receiving concatenated code data
US6671404B1 (en) 1997-02-14 2003-12-30 Hewlett-Packard Development Company, L.P. Method and apparatus for recognizing patterns
US6029264A (en) 1997-04-28 2000-02-22 The Trustees Of Princeton University System and method for error correcting a received data stream in a concatenated system
KR100484127B1 (ko) 1997-08-07 2005-06-16 삼성전자주식회사 비터비디코더
US6275965B1 (en) * 1997-11-17 2001-08-14 International Business Machines Corporation Method and apparatus for efficient error detection and correction in long byte strings using generalized, integrated, interleaved reed-solomon codewords
US6005897A (en) 1997-12-16 1999-12-21 Mccallister; Ronald D. Data communication system and method therefor
JP3900637B2 (ja) 1997-12-19 2007-04-04 ソニー株式会社 ビタビ復号装置
JP2912323B1 (ja) 1998-01-29 1999-06-28 日本放送協会 デジタルデータの受信装置
US6145110A (en) 1998-06-22 2000-11-07 Ericsson Inc. Digital data decoder that derives codeword estimates from soft data
US6304992B1 (en) 1998-09-24 2001-10-16 Sun Microsystems, Inc. Technique for correcting single-bit errors in caches with sub-block parity bits
KR100277764B1 (ko) * 1998-12-10 2001-01-15 윤종용 통신시스템에서직렬쇄상구조를가지는부호화및복호화장치
US6381726B1 (en) 1999-01-04 2002-04-30 Maxtor Corporation Architecture for soft decision decoding of linear block error correcting codes
US6216249B1 (en) 1999-03-03 2001-04-10 Cirrus Logic, Inc. Simplified branch metric for reducing the cost of a trellis sequence detector in a sampled amplitude read channel
US6216251B1 (en) 1999-04-30 2001-04-10 Motorola Inc On-chip error detection and correction system for an embedded non-volatile memory array and method of operation
GB2350531B (en) 1999-05-26 2001-07-11 3Com Corp High speed parallel bit error rate tester
US6351832B1 (en) 1999-05-28 2002-02-26 Lucent Technologies Inc. Turbo code symbol interleaver
US6266795B1 (en) 1999-05-28 2001-07-24 Lucent Technologies Inc. Turbo code termination
US6473878B1 (en) 1999-05-28 2002-10-29 Lucent Technologies Inc. Serial-concatenated turbo codes
SE516157C2 (sv) 1999-05-28 2001-11-26 Ericsson Telefon Ab L M Rättning av statiska fel i en AD-omvandlare
US6657803B1 (en) 1999-11-22 2003-12-02 Seagate Technology Llc Method and apparatus for data error recovery using defect threshold detector and viterbi gain
US6810502B2 (en) 2000-01-28 2004-10-26 Conexant Systems, Inc. Iteractive decoder employing multiple external code error checks to lower the error floor
JP2001274698A (ja) 2000-03-24 2001-10-05 Sony Corp 符号化装置、符号化方法及び符号化プログラムが記録された記録媒体、並びに、復号装置、復号方法及び復号プログラムが記録された記録媒体
US7184486B1 (en) 2000-04-27 2007-02-27 Marvell International Ltd. LDPC encoder and decoder and method thereof
US6757862B1 (en) 2000-08-21 2004-06-29 Handspring, Inc. Method and apparatus for digital data error correction coding
JP4324316B2 (ja) 2000-10-23 2009-09-02 株式会社日立グローバルストレージテクノロジーズ 垂直磁気記録再生装置
US7093179B2 (en) 2001-03-22 2006-08-15 University Of Florida Method and coding means for error-correction utilizing concatenated parity and turbo codes
US7236757B2 (en) 2001-07-11 2007-06-26 Vativ Technologies, Inc. High-speed multi-channel communications transceiver with inter-channel interference filter
US20030112896A1 (en) 2001-07-11 2003-06-19 Raghavan Sreen A. Multi-channel communications transceiver
US7295623B2 (en) 2001-07-11 2007-11-13 Vativ Technologies, Inc. High-speed communications transceiver
US6904084B2 (en) 2001-09-05 2005-06-07 Mediatek Incorporation Read channel apparatus and method for an optical storage system
US7073118B2 (en) 2001-09-17 2006-07-04 Digeo, Inc. Apparatus and method for saturating decoder values
US7173783B1 (en) 2001-09-21 2007-02-06 Maxtor Corporation Media noise optimized detector for magnetic recording
US20030061558A1 (en) 2001-09-25 2003-03-27 Fackenthal Richard E. Double error correcting code system
WO2003030168A1 (en) 2001-10-02 2003-04-10 Seagate Technology Llc Method and apparatus for detecting media defects
JP3759711B2 (ja) 2001-11-09 2006-03-29 富士通株式会社 磁気ディスクシステム
US6986098B2 (en) 2001-11-20 2006-01-10 Lsi Logic Corporation Method of reducing miscorrections in a post-processor using column parity checks
KR100925672B1 (ko) 2001-11-21 2009-11-10 코닌클리케 필립스 일렉트로닉스 엔.브이. 데이터 전송속도에 비동기적인 샘플링속도에서 동작하는적응형 등화기
US7136244B1 (en) 2002-02-22 2006-11-14 Western Digital Technologies, Inc. Disk drive employing data averaging techniques during retry operations to facilitate data recovery
EP1518328B1 (en) 2002-07-03 2007-04-18 The DIRECTV Group, Inc. Encoding of low-density parity check (ldpc) codes using a structured parity check matrix
JP2004080210A (ja) 2002-08-13 2004-03-11 Fujitsu Ltd デジタルフィルタ
US7113356B1 (en) 2002-09-10 2006-09-26 Marvell International Ltd. Method for checking the quality of servo gray codes
US6785863B2 (en) 2002-09-18 2004-08-31 Motorola, Inc. Method and apparatus for generating parity-check bits from a symbol set
US7058873B2 (en) 2002-11-07 2006-06-06 Carnegie Mellon University Encoding method using a low density parity check code with a column weight of two
US7702986B2 (en) 2002-11-18 2010-04-20 Qualcomm Incorporated Rate-compatible LDPC codes
US7047474B2 (en) 2002-12-23 2006-05-16 Do-Jun Rhee Decoding concatenated codes via parity bit recycling
US7505537B1 (en) 2003-03-25 2009-03-17 Marvell International Ltd. System and method for controlling gain and timing phase in a presence of a first least mean square filter using a second adaptive filter
US7117427B2 (en) 2003-07-09 2006-10-03 Texas Instruments Incorporated Reduced complexity decoding for trellis coded modulation
JP4095504B2 (ja) 2003-07-31 2008-06-04 株式会社東芝 ディスク記憶装置及びシンクマーク書込み方法
US7313750B1 (en) 2003-08-06 2007-12-25 Ralink Technology, Inc. Efficient soft decision demapper to minimize viterbi decoder complexity
KR100510549B1 (ko) 2003-09-26 2005-08-26 삼성전자주식회사 코채널 간섭을 검출하고 경감시키는 디지털 비디오 방송수신기의 채널 상태 평가 장치 및 그 방법
US7133228B2 (en) 2003-10-10 2006-11-07 Seagate Technology Llc Using data compression to achieve lower linear bit densities on a storage medium
EP1528702B1 (en) 2003-11-03 2008-01-23 Broadcom Corporation FEC (forward error correction) decoding with dynamic parameters
KR100918763B1 (ko) * 2003-11-14 2009-09-24 삼성전자주식회사 병렬 연접 저밀도 패리티 검사 부호를 사용하는 채널 부호화/복호 장치 및 방법
US7233164B2 (en) 2003-12-17 2007-06-19 Rambus Inc. Offset cancellation in a multi-level signaling system
US7673213B2 (en) 2004-02-19 2010-03-02 Trellisware Technologies, Inc. Method and apparatus for communications using improved turbo like codes
US7958425B2 (en) 2004-02-19 2011-06-07 Trelliware Technologies, Inc. Method and apparatus for communications using turbo like codes
CA2499334A1 (en) 2004-03-05 2005-09-05 General Dynamics C4 Systems, Inc. A method and system for capacity analysis for on the move adhoc wireless packet-switched networks
US7415651B2 (en) 2004-06-02 2008-08-19 Seagate Technology Data communication system with multi-dimensional error-correction product codes
US7346832B2 (en) 2004-07-21 2008-03-18 Qualcomm Incorporated LDPC encoding methods and apparatus
CN101128981B (zh) 2004-08-09 2013-03-20 Lg电子株式会社 使用低密度奇偶校验矩阵的编码和解码方法
US7996746B2 (en) 2004-10-12 2011-08-09 Nortel Networks Limited Structured low-density parity-check (LDPC) code
US20060123285A1 (en) 2004-11-16 2006-06-08 De Araujo Daniel F Dynamic threshold scaling in a communication system
US7646829B2 (en) 2004-12-23 2010-01-12 Agere Systems, Inc. Composite data detector and a method for detecting data
US7779325B2 (en) 2005-01-24 2010-08-17 Agere Systems Inc. Data detection and decoding system and method
US7730384B2 (en) 2005-02-28 2010-06-01 Agere Systems Inc. Method and apparatus for evaluating performance of a read channel
US7889823B2 (en) 2005-03-03 2011-02-15 Seagate Technology Llc Timing recovery in a parallel channel communication system
US7370258B2 (en) 2005-04-28 2008-05-06 Sandbridge Technologies Inc. Iterative concatenated convolutional Reed-Solomon decoding method
US7587657B2 (en) 2005-04-29 2009-09-08 Agere Systems Inc. Method and apparatus for iterative error-erasure decoding
KR100629509B1 (ko) 2005-05-16 2006-09-28 삼성전자주식회사 광디스크에서 독출된 신호의 신호대 잡음비 측정 장치 및그 방법
JP2008544622A (ja) 2005-06-16 2008-12-04 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Ｃｓｉに基づくｌｌｒメトリックを有するｏｆｄｍ受信器
US7802172B2 (en) 2005-06-20 2010-09-21 Stmicroelectronics, Inc. Variable-rate low-density parity check codes with constant blocklength
US20070047635A1 (en) 2005-08-24 2007-03-01 Stojanovic Vladimir M Signaling system with data correlation detection
US7394608B2 (en) 2005-08-26 2008-07-01 International Business Machines Corporation Read channel apparatus for asynchronous sampling and synchronous equalization
JP4356670B2 (ja) 2005-09-12 2009-11-04 ソニー株式会社 雑音低減装置及び雑音低減方法並びに雑音低減プログラムとその電子機器用収音装置
US7523375B2 (en) 2005-09-21 2009-04-21 Distribution Control Systems Set of irregular LDPC codes with random structure and low encoding complexity
US7559008B1 (en) * 2005-10-03 2009-07-07 Maxtor Corporation Nested LDPC encoders and decoder
US7929597B2 (en) 2005-11-15 2011-04-19 Qualcomm Incorporated Equalizer for a receiver in a wireless communication system
US7844877B2 (en) * 2005-11-15 2010-11-30 Ramot At Tel Aviv University Ltd. Method and device for multi phase error-correction
CN100425017C (zh) * 2005-12-08 2008-10-08 西安电子科技大学 基于预编码的并行卷积ldpc码的编码器及其快速编码方法
US7509927B2 (en) 2006-01-25 2009-03-31 Comfort-Sinusverteiler Gmbh Hydraulic header for a heating system
US7712008B2 (en) 2006-01-26 2010-05-04 Agere Systems Inc. Systems and methods for error reduction associated with information transfer
KR101102396B1 (ko) 2006-02-08 2012-01-05 엘지전자 주식회사 이동통신 시스템에서의 코드워드 크기 정합 방법 및 송신장치
US7752523B1 (en) 2006-02-13 2010-07-06 Marvell International Ltd. Reduced-complexity decoding of parity check codes
US7808956B2 (en) 2006-03-31 2010-10-05 Motorola, Inc. Dynamic, adaptive power control for a half-duplex wireless communication system
US7230550B1 (en) * 2006-05-16 2007-06-12 Motorola, Inc. Low-complexity bit-robust method and system for combining codewords to form a single codeword
US7801200B2 (en) 2006-07-31 2010-09-21 Agere Systems Inc. Systems and methods for code dependency reduction
US7802163B2 (en) 2006-07-31 2010-09-21 Agere Systems Inc. Systems and methods for code based error reduction
US7738201B2 (en) 2006-08-18 2010-06-15 Seagate Technology Llc Read error recovery using soft information
US20080049825A1 (en) 2006-08-25 2008-02-28 Broadcom Corporation Equalizer with reorder
US8705752B2 (en) 2006-09-20 2014-04-22 Broadcom Corporation Low frequency noise reduction circuit architecture for communications applications
US7702989B2 (en) 2006-09-27 2010-04-20 Agere Systems Inc. Systems and methods for generating erasure flags
US8255763B1 (en) * 2006-11-08 2012-08-28 Marvell International Ltd. Error correction system using an iterative product code
FR2909499B1 (fr) 2006-12-01 2009-01-16 Commissariat Energie Atomique Procede et dispositif de decodage pour codes ldpc, et appareil de communication comprenant un tel dispositif
KR100808664B1 (ko) * 2006-12-08 2008-03-07 한국전자통신연구원 패리티 검사행렬 저장 방법 및 이를 이용한 블록 저밀도패리티 검사 부호화 방법 및 장치
US7971125B2 (en) 2007-01-08 2011-06-28 Agere Systems Inc. Systems and methods for prioritizing error correction data
US8418023B2 (en) 2007-05-01 2013-04-09 The Texas A&M University System Low density parity check decoder for irregular LDPC codes
WO2009041979A1 (en) 2007-09-28 2009-04-02 Agere Systems Inc. Systems and methods for reduced complexity data processing
CN101647203B (zh) 2007-10-01 2014-07-09 艾格瑞系统有限公司 介质缺陷检测系统及方法
ES2562031T3 (es) * 2007-10-30 2016-03-02 Sony Corporation Aparato y método de procesamiento de datos
US8711984B2 (en) 2008-01-22 2014-04-29 Agere Systems Llc Methods and apparatus for map detection with reduced complexity
JP5007676B2 (ja) * 2008-01-31 2012-08-22 富士通株式会社 符号化装置、復号化装置、符号化・復号化装置及び記録再生装置
US8161348B2 (en) 2008-02-05 2012-04-17 Agere Systems Inc. Systems and methods for low cost LDPC decoding
US8832518B2 (en) * 2008-02-21 2014-09-09 Ramot At Tel Aviv University Ltd. Method and device for multi phase error-correction
US8161357B2 (en) 2008-03-17 2012-04-17 Agere Systems Inc. Systems and methods for using intrinsic data for regenerating data from a defective medium
US8095855B2 (en) 2008-03-17 2012-01-10 Agere Systems Inc. Systems and methods for regenerating data from a defective medium
US7872978B1 (en) 2008-04-18 2011-01-18 Link—A—Media Devices Corporation Obtaining parameters for minimizing an error event probability
US8599973B2 (en) 2008-04-30 2013-12-03 HGST Netherlands B.V. Detection of synchronization mark from output of matched filter upstream of Viterbi detector
US8245104B2 (en) 2008-05-02 2012-08-14 Lsi Corporation Systems and methods for queue based data detection and decoding
EP2191569B1 (en) 2008-05-19 2018-11-21 Avago Technologies General IP (Singapore) Pte. Ltd. Systems and methods for mitigating latency in a data detector feedback loop
WO2010019169A1 (en) 2008-08-15 2010-02-18 Lsi Corporation Rom list-decoding of near codewords
US8660220B2 (en) 2008-09-05 2014-02-25 Lsi Corporation Reduced frequency data processing using a matched filter set front end
US8245120B2 (en) 2008-09-17 2012-08-14 Lsi Corporation Power reduced queue based data detection and decoding systems and methods for using such
KR101005217B1 (ko) 2008-10-29 2010-12-31 충북대학교 산학협력단 회전스프링을 사용하는 단방향 기류 밸브관
US20110080211A1 (en) 2008-11-20 2011-04-07 Shaohua Yang Systems and Methods for Noise Reduced Data Detection
KR101473046B1 (ko) 2009-03-05 2014-12-15 엘에스아이 코포레이션 반복 복호기들을 위한 개선된 터보-등화 방법들
WO2010126482A1 (en) 2009-04-28 2010-11-04 Lsi Corporation Systems and methods for dynamic scaling in a read data processing system
FR2952252B1 (fr) 2009-11-05 2011-12-09 Canon Kk Procede et dispositif de decodage, produit programme d'ordinateur, moyen de stockage correspondants et noeud destination correspondants
US8683306B2 (en) 2010-01-04 2014-03-25 Lsi Corporation Systems and methods for data detection including dynamic scaling

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002064579A (ja) * 2000-08-21 2002-02-28 Hitachi Kokusai Electric Inc 多値変調方式の伝送装置
JP2006504371A (ja) * 2002-10-25 2006-02-02 クゥアルコム・インコーポレイテッド 通信システム上の外部デコーダでコード結合するための方法およびシステム
JP2009124692A (ja) * 2007-10-19 2009-06-04 Trellisware Technologies Inc 最小限の調整による協調的通信のための方法及びシステム
JP2010041252A (ja) * 2008-08-01 2010-02-18 Toyota Central R&D Labs Inc 通信方法および通信装置
US8321752B1 (en) * 2008-11-12 2012-11-27 Marvell International Ltd. Integrated 2-level low density parity check (LDPC) codes
WO2011024260A1 (ja) * 2009-08-25 2011-03-03 富士通株式会社 送信機、符号化装置、受信機、及び、復号化装置
JP2012114598A (ja) * 2010-11-22 2012-06-14 Fujitsu Ltd プログラムおよび通信装置
JP5459878B2 (ja) * 2011-10-03 2014-04-02 エルエスアイ コーポレーション パリティ共有データ処理のためのシステム及び方法

Also Published As

Publication number Publication date
CN103034556A (zh) 2013-04-10
EP2582053B1 (en) 2015-11-18
US20130091400A1 (en) 2013-04-11
CN103034556B (zh) 2016-07-06
TW201316695A (zh) 2013-04-16
JP5897384B2 (ja) 2016-03-30
KR20130038791A (ko) 2013-04-18
US8862960B2 (en) 2014-10-14
TWI499221B (zh) 2015-09-01
EP2582053A1 (en) 2013-04-17

Similar Documents

Publication Publication Date Title
JP5897384B2 (ja) パリティ共有データ符号化のためのシステム及び方法
JP5459878B2 (ja) パリティ共有データ処理のためのシステム及び方法
US8683309B2 (en) Systems and methods for ambiguity based decode algorithm modification
US8443271B1 (en) Systems and methods for dual process data decoding
US9230596B2 (en) Systems and methods for variable rate coding in a data processing system
US8443251B1 (en) Systems and methods for out of order processing in a data retry
US20130254623A1 (en) Systems and Methods for Variable Redundancy Data Protection
US8850276B2 (en) Systems and methods for efficient data shuffling in a data processing system
US8527858B2 (en) Systems and methods for selective decode algorithm modification
US9196299B2 (en) Systems and methods for enhanced data encoding and decoding
TW201407464A (zh) 以亂序傳送之資料處理系統
US8782487B2 (en) Systems and methods for locating and correcting decoder mis-corrections
US8885276B2 (en) Systems and methods for shared layer data decoding
US8947804B2 (en) Systems and methods for combined binary and non-binary data processing
US8959414B2 (en) Systems and methods for hybrid layer data decoding
US8868854B2 (en) Systems and methods for handling out of order reporting in a storage device
US8775898B2 (en) Systems and methods for hardware flexible low density parity check conversion
US9112539B2 (en) Systems and methods for iterative data processing using feedback iteration
US20130111297A1 (en) Systems and Methods for Symbol Selective Scaling in a Data Processing Circuit

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20140716

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150309

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150309

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20150522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160302

R150 Certificate of patent or registration of utility model

Ref document number: 5897384

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees