TW201407464A - 以亂序傳送之資料處理系統 - Google Patents

以亂序傳送之資料處理系統 Download PDF

Info

Publication number
TW201407464A
TW201407464A TW102108656A TW102108656A TW201407464A TW 201407464 A TW201407464 A TW 201407464A TW 102108656 A TW102108656 A TW 102108656A TW 102108656 A TW102108656 A TW 102108656A TW 201407464 A TW201407464 A TW 201407464A
Authority
TW
Taiwan
Prior art keywords
data
processing system
processing
output
data block
Prior art date
Application number
TW102108656A
Other languages
English (en)
Inventor
Johnson Yen
Shaohua Yang
Bruce Wilson
Jefferson E Singleton
Original Assignee
Lsi Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lsi Corp filed Critical Lsi Corp
Publication of TW201407464A publication Critical patent/TW201407464A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2778—Interleaver using block-wise interleaving, e.g. the interleaving matrix is sub-divided into sub-matrices and the permutation is performed in blocks of sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6325—Error control coding in combination with demodulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6343—Error control coding in combination with techniques for partial response channels, e.g. recording
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G11B2020/185—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information using an low density parity check [LDPC] code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Mathematical Physics (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Computer And Data Communications (AREA)
  • Error Detection And Correction (AREA)

Abstract

本發明之各種實施例提供以亂序傳送之資料處理系統及方法。舉例來說，係揭露資料處理系統包含資料處理器，其可操作以處理輸入資料區塊及產生對應的經處理的輸出資料區塊，其中經處理的輸出資料區塊係自資料處理器依在其中其處理完成之次序輸出，及一排程器，可操作以接收輸入資料區塊之處理優先序請求及根據優先序請求來分配資料處理器中之處理資源。

Description

以亂序傳送之資料處理系統
本發明係關於一種以亂序傳送之資料處理系統。
各種資料處理系統已被開發，包含儲存系統、行動電話系統、及無線電傳送系統。於各系統中，資料係經由某些媒體自傳送器傳送至接收器。舉例來說，於儲存系統中，資料係經由一儲存媒體自一傳送器(亦即，寫入功能)傳送至一接收器(亦即，讀取功能)。當資訊係以數位資料的形式被儲存及傳送時，錯誤會產生，而若未被校正，會使資料損壞而造成資訊無法使用。任何傳送的效果會受到資料中因各種因素造成的損失之影響。許多類型的資料處理器已發展以用於偵測及校正數位資料中之錯誤。舉例來說，資料偵測器及解碼器，例如最大後機率(Maximum a Posteriori；MAP)偵測器及低密度同位檢查(Low Density Parity Check；LDPC)解碼器可被使用以偵測及解碼自儲存器或傳送系統擷取的資料位元或多位元符號的值。
自儲存系統或其他資料區塊之資料的區段可在信號噪音比(signal to noise ratio：SNR)及在儲存或傳送後恢復原始資料的難度上不同。當資料被連續地擷取或接收，記憶體緩衝區可被提供於資料處理系統中以儲存經處理的資料。然而，資料區塊(例如具有不佳的SNR者)會比其他者花較長的時間來處理。雖然如此會增加整體等待時間，需要額外處理時間的資料區塊可在處理期間被保存於記憶體中較長的時間，因而使後來的資料區塊(即使其處理完成)退回記憶體中。替代地，透過系統的資料流可被維持以防止已完成的資料區塊退回記憶體中，雖然如此可防止一些資料區塊在其被完整地處理之前被輸出及清除而可能留下未校正的錯誤。
本發明之各種實施例提供以亂序傳送之資料處理系統及方法。舉例來說，係揭露資料處理系統包含資料處理器，其可操作以處理輸入資料區塊及產生對應的經處理的輸出資料區塊，其中經處理的輸出資料區塊係自資料處理器依在其中其處理完成之次序輸出，及一排程器，可操作以接收輸入資料區塊之處理優先序請求及根據優先序請求來分配資料處理器中之處理資源。在某些例子中，排程器可操作以接收該輸入資料區塊之次序請求及根據該次序請求處理輸入資料區塊。資料區塊可被識別為其係自資料處理器輸出。在某些實施例中，資料處理器為可操作以實現 低密度同位檢查演算法之資料解碼器，且資料處理系統亦包含一資料偵測器，可操作以偵測該輸入資料區塊中之資料值。排程器可操作以基於該優先序請求來設定該資料解碼器中區域迭代的數目及該資料偵測器與該資料解碼器中全域迭代的數目。
此發明說明僅提供根據本發明之某些實施例的一般概述。藉由以下詳細說明、後附申請專利範圍及圖式，本發明之許多其他目的、特徵、優點、及其他實施例將變得更為完全明顯的。
100‧‧‧儲存系統
102‧‧‧讀取通道電路
104‧‧‧前置放大器
106‧‧‧介面控制器
110‧‧‧硬碟控制器
112‧‧‧馬達控制器
114‧‧‧轉軸馬達
116‧‧‧磁碟盤
120‧‧‧讀取/寫入頭組件
122‧‧‧讀取資料
124‧‧‧寫入資料
200‧‧‧無線通訊系統
202‧‧‧發射器
204‧‧‧接收器
206‧‧‧傳送媒體
300‧‧‧資料處理系統
302‧‧‧類比前端電路
304‧‧‧類比訊號
306‧‧‧經處理的類比訊號
310‧‧‧類比數位轉換器電路
312‧‧‧數位取樣
314‧‧‧均衡電路
316‧‧‧經均衡化的輸出
318‧‧‧Y佇列
320‧‧‧資料偵測器電路
322‧‧‧偵測器輸出
324‧‧‧本地交錯器電路
326‧‧‧經交錯的碼字
330‧‧‧LE佇列
332‧‧‧經儲存的碼字
334‧‧‧全域交錯器/解交錯器電路
336‧‧‧解碼器輸入
340‧‧‧低密度同位檢查
342‧‧‧解碼的輸出
344‧‧‧經全域地解交錯的輸出
346‧‧‧解交錯器電路
350‧‧‧解碼器輸出
352‧‧‧解交錯的輸出
354‧‧‧輸出碼字
356‧‧‧解交錯器電路
360‧‧‧解交錯的輸出
362‧‧‧控制器
370‧‧‧排程器
372‧‧‧輸入控制訊號
374‧‧‧輸出控制訊號
400‧‧‧記憶體
402‧‧‧區段
404‧‧‧區段
406‧‧‧區段
410‧‧‧區段
500‧‧‧輸出序列
502‧‧‧區段
504‧‧‧區段
506‧‧‧區段
510‧‧‧區段
600‧‧‧輸出序列
602‧‧‧區段
604‧‧‧區段
606‧‧‧區段
610‧‧‧區段
700‧‧‧資料處理系統
702‧‧‧讀取通道
704‧‧‧硬碟控制器
706‧‧‧控制訊號
710‧‧‧rdgate訊號
712‧‧‧sector_tag訊號
714‧‧‧sector_priority訊號
716‧‧‧data_valid_r訊號
720‧‧‧last_data_r訊號
722‧‧‧nrz_clk訊號
724‧‧‧nrz_data訊號
726‧‧‧nrz_tag訊號
810‧‧‧開始
812‧‧‧結束
900‧‧‧流程圖
902‧‧‧方塊
904‧‧‧方塊
906‧‧‧方塊
908‧‧‧方塊
910‧‧‧方塊
912‧‧‧方塊
914‧‧‧方塊
916‧‧‧方塊
918‧‧‧方塊
920‧‧‧方塊
922‧‧‧方塊
924‧‧‧方塊
926‧‧‧方塊
928‧‧‧方塊
本發明之各種實施例的進一步了解可藉由參考在說明書之其餘部分中所說明的圖式來實現。於圖式中，相同的元件符號可被使用於數個圖式中以表示相同的組件。
第1圖圖示根據本發明之各種實施例的儲存系統，包含以亂序傳送之資料處理系統；第2圖圖示根據本發明之各種實施例的無線通訊系統，包含以亂序傳送之資料處理系統；第3圖圖示根據本發明之各種實施例的以亂序傳送之資料處理系統的方塊圖；第4圖圖示記憶體中之區段配置，其可被使用於例如第3圖之資料處理系統中；第5圖圖示一圖式，顯示資料處理系統之資料區塊的依序傳送； 第6圖圖示一圖式，顯示資料處理系統之資料區塊的亂序傳送；第7圖圖示根據本發明之各種實施例的範例資料處理系統中之輸入/輸出(I/O)埠以及讀取通道與硬碟控制器之間的連接；第8A及8B圖分別圖示根據本發明之各種實施例的第7圖的一些輸入及輸出I/O埠之訊號波形；及第9圖圖示根據本發明之各種實施例的流程圖，顯示以亂序傳送之資料處理方法。
本發明之各種實施例係有關於用於以亂序傳送之資料處理系統的裝置及方法。資料處理系統於資料區塊施行例如錯誤偵測及校正之功能，且可操作以使用與資料區塊由資料處理系統接收的不同次序來傳送或輸出資料區塊。被迅速處理的資料係自資料處理系統輸出當作其係完成，而需要額外處理或時間的資料(即使其在該已完成的資料之前被接收)可繼續在資料處理系統中被處理。控制訊號係被提供於資料處理系統之一些實施例，允許所要請求的特定資料區塊之處理、或分配處理優先序至資料區塊。
於此揭露的以亂序傳送之資料處理系統係可應用以處理儲存於或傳送經由事實上任何媒體上的資訊之事實上任何通道或儲存器的資料。傳送應用包含(但不限於)光纖、無線射頻通道、有線或無線區域網路、數位用戶線路 技術(digital subscriber line technologies)、無線蜂巢式(wireless cellular)、透過任何媒介(例如銅或光纖)之乙太網路(Ethernet)、電纜通道(例如有線電視)、及地球衛星通訊。儲存器應用包含(但不限於)硬碟、CD、DVD、磁帶、及記憶體裝置(例如DRAM、NAND flash、NOR flash、其他非揮發性記憶體)、及固態硬碟。舉例來說，資料處理系統可為(但不限於)磁性硬碟機中的讀取通道，自該碟機偵測及解碼資料區段。
用語「區段(sector)」係關於數個範例實施例於此處使用，但可被視為大致有關以亂序傳送之於資料處理系統中所處理的資料區塊，不管資料的來源或格式。在某些實施例中，資料處理系統可操作以當處理係於區段中完成時傳送出各區段，例如當資料於資料處理系統中收歛至特定值或硬決定(hard decision)。迅速收歛的區段係當完成時被傳送出，而需要額外處理至收斂或無法收歛的區段係被允許保持於資料處理系統中以進行額外處理，而不會妨礙之後完成的區段。在某些實施例中，資料處理系統係可操作以於請求時傳送出特定區段。資料處理系統亦可操作以接收用於各區段之優先序值(當其被接收時)及基於其優先序值來分配處理資源或技術至區段。
雖然此處所揭露的以亂序傳送之資料處理系統係不限於任何特定應用，數個應用的範例係展示於得益自本發明之實施例的第1圖及第2圖。如第1圖所示，儲存系統100係顯示為根據本發明之某些實施例的以亂序傳送之資 料處理系統的範例應用。儲存系統100包含具有根據本發明之某些實施例的以亂序傳送之資料處理系統的讀取通道電路102。儲存系統100可例如為硬碟。儲存系統100一包含前置放大器104、介面控制器106、硬碟控制器110、馬達控制器112、轉軸馬達114、磁碟盤116、及讀取/寫入頭組件120。介面控制器106控制資料至/自(to/from)磁碟盤116的定址(addressing)及時序(timing)。磁碟盤116之資料由磁性訊號之群組所組成，當讀取/寫入頭組件120係適當地安置於磁碟盤116之上時，其可由讀取/寫入頭組件120偵測。於一實施例，磁碟盤116包含根據縱向式或垂直式記錄方案所記錄之磁性訊號。
於典型讀取操作中，讀取/寫入頭組件120係由馬達控制器112正確地安置於磁碟盤116上期望的資料軌上方。馬達控制器112係關於磁碟盤116而安置讀取/寫入頭組件120並藉由在硬碟控制器110之方向下移動讀取/寫入頭組件120至磁碟盤116上適當的資料軌而驅動轉軸馬達114。轉軸馬達114以決定的旋轉速度(RPM)旋轉磁碟盤116。當磁碟盤116係由轉軸馬達114旋轉時，一旦讀取/寫入頭組件120被安置鄰近適當的資料軌時，代表磁碟盤116上之資料的磁性訊號係由讀取/寫入頭組件120感測。所感測的磁性訊號係被提供為代表磁碟盤116上的磁性資料之連續的、微小的(minute)類比訊號。此微小的類比訊號係經由前置放大器104自讀取/寫入頭組 件120傳送至讀取通道電路102。前置放大器104可操作以放大由磁碟盤116存取之微小的類比訊號。接著，讀取通道電路102解碼並數位化所接收的類比訊號以重建(recreate)原始寫入磁碟盤116之資訊。此資料係作為讀取資料122被提供至接收電路。作為解碼所接收的資訊之一部分，讀取通道電路102使用以亂序傳送之資料處理系統來處理所接收的訊號。此以亂序傳送之資料處理系統可與下述有關第3、7、8圖符合而被實現。於某些情形，資料處理可與有關第9圖之以下所揭露的流程圖符合而被施行。寫入操作實質上為先前讀取操作的相對者，而寫入資料124係被提供至讀取通道電路102。此資料接著被編碼並寫入至磁碟盤116。
應了解的是，儲存系統100可被結合至較大的儲存系統(例如RAID(平價磁碟的冗餘陣列或獨立磁碟的冗餘陣列)式儲存系統。透過冗餘、結合多個磁碟作為邏輯單元，此RAID儲存系統增加穩定性及可靠性。根據多種演算法及如同其為單一磁碟般由作業系統存取，資料可被分佈至包含於RAID儲存系統之一數目的磁碟中。舉例來說，資料可被鏡像(mirrored)至RAID儲存系統中之多個磁碟，或可以一數目的技術被切割及分布於多個磁碟。若RAID儲存系統中有小數目的磁碟失效或無法使用，錯誤校正技術可被使用以基於RAID儲存系統中其他磁碟之該資料的其餘部分來重建遺失的資料。RAID儲存系統中的磁碟可為(但不限於)個別的儲存系統(例如儲存系統 100)，且可被置放於彼此鄰近的位置或更廣地分布以增加安全性。於寫入操作中，寫入資料係被提供至控制器，其儲存寫入資料至磁碟中，例如藉由鏡像或藉由拆開(striping)寫入資料。於讀取操作中，控制器自磁碟擷取資料。控制器接著產生所得的讀取資料，如同RAID儲存系統為單一磁碟般。
如第2圖所示，係顯示根據本發明之某些實施例的(包含具有以亂序傳送之資料處理系統的接收器204)之無線通訊系統200或資料傳送裝置。通訊系統200包含發射器202，其可操作以經由傳送媒體206發射經編碼的資訊，如所屬技術領域中所已知者。經編碼的資料係藉由接收器204自傳送媒體206被接收。接收器204結合以亂序傳送之資料處理系統。此以亂序傳送之資料處理系統可與下述有關第3、7、8圖符合而被實現。於某些情形，資料處理可與有關第9圖之以下所揭露的流程圖符合而被施行。
如第3圖所示，係圖示根據本發明之一或多個實施例的具有以亂序傳送之資料處理系統300。資料處理系統300包含類比前端電路302，其接收類比訊號304。類比前端電路302處理類比訊號304並提供經處理的類比訊號306至類比數位轉換器電路310。類比前端電路302可包含(但不限於)類比濾波器及放大器電路，如所屬技術領域中所已知者。基於此處所提供的揭露，所屬技術領域中具有通常知識者將瞭解到可被包含作為類比前端電路302 之部份的許多電路。於某些情形，類比訊號304係由讀取/寫入頭組件(例如120)所導出，其係被關於儲存媒體(例如116)而設置。於其他情形，類比訊號304係由接收器電路(例如204)所導出，其可操作以自傳送媒體(例如206)接收訊號。傳送媒體可為有線或無線。基於此處所提供的揭露，所屬技術領域中具有通常知識者將瞭解到於其中類比輸入304可被導出的許多來源。
類比數位轉換器電路310將經處理的類比訊號306轉換成對應序列的數位取樣312。類比數位轉換器電路310可為所屬技術領域中已知的任何能夠對應類比輸入訊號而產生數位取樣之電路。基於此處所提供的揭露，所屬技術領域中具有通常知識者將瞭解到可被使用以關於本發明之不同的實施例之許多類比數位轉換器電路。數位取樣312係被提供至均衡電路314。均衡電路314應用一均衡演算法至數位取樣312以產生經均衡化的輸出316。於本發明之某些實施例，均衡電路314為數位有限脈衝響應濾波器電路，如所屬技術領域中所已知者。於某些情形，等化器314包含足夠的記憶體以維持一或多個碼字(codeword)，直到資料偵測器電路320有空處理。有可能的是，經均衡化的輸出316可直接自例如固態儲存系統中之儲存裝置被接收。於此情形，類比前端電路302、類比數位轉換器電路310、及均衡電路314可被被剔除，其中資料係被接收作為數位資料輸入。
資料偵測器電路320可操作以應用資料偵測演算法至 接收的碼字或資料集，且於某些情形，資料偵測器電路320可平行處理二或多個碼字。於本發明之某些實施例，資料偵測器電路320為Viterbi演算法資料偵測器電路，如所屬技術領域中具有通常知識者所已知者。於本發明之其他實施例，資料偵測器電路320為最大後機率資料偵測器電路，如所屬技術領域中具有通常知識者所已知者。應注意的是，一般用語「Viterbi資料偵測演算法」或「Viterbi演算法資料偵測器電路」係被使用於其最廣的意義以表示任何Viterbi偵測演算法或Viterbi演算法偵測器電路或其變化，包含(但不限於)雙向Viterbi偵測演算法或雙向Viterbi演算法偵測器電路。同樣的，一般用語「最大後機率資料偵測演算法」或「最大後機率資料偵測器電路」係被使用於其最廣的意義以表示任何最大後機率偵測演算法或偵測器電路或其變化，包含(但不限於)簡化的最大後機率資料偵測演算法及max-log最大後機率資料偵測演算法，或對應的偵測器電路。基於此處所提供的揭露，所屬技術領域中具有通常知識者將瞭解到可被使用以關於本發明之不同的實施例之許多資料偵測器電路。資料偵測器電路320係基於自均衡電路314或自中央記憶體電路330之資料集的可用性(availability)而開始。
一旦完成，資料偵測器電路320提供偵測器輸出322。偵測器輸出322包含軟資料(soft data)。如此處所使用者，用語「軟資料」係被使用於其最廣的意義以表示可靠性資料，而可靠性資料的各範例表示對應的位元位置 或位元位置之群組已被正確地偵測的可能。於本發明之某些實施例，軟資料或可靠性資料為對數相似值比(log likelihood ratio)資料，如所屬技術領域中具有通常知識者所已知者。偵測的輸出322係被提供至本地交錯器電路324。本地交錯器電路324可操作以弄混(shuffle)包含作為偵測的輸出322的資料集之子部分(sub-portion)(亦即，本地大塊(local chunk))並提供儲存至中央記憶體電路330之經交錯的(interleaved)碼字326。交錯器電路324可為所屬技術領域中所已知的任何能夠弄混資料集以產生再排列的資料集之電路。經交錯的碼字326係被儲存至中央記憶體電路330。經交錯的碼字326係自中央記憶體電路330存取以作為經儲存的碼字332並藉由全域交錯器/解交錯器電路334而被全域地交錯。全域交錯器/解交錯器電路334可為所屬技術領域中所已知的任何能夠全域地再排列碼字的電路。全域交錯器/解交錯器電路334提供解碼器輸入336至低密度同位檢查(low density parity check；LDPC)340。基於此處所提供的揭露，所屬技術領域中具有通常知識者將瞭解到可被使用以關於本發明之不同的實施例之其他解碼演算法。LDPC解碼器340以可變數目的區域迭代應用資料解碼演算法至解碼器輸入336。
當LDPC解碼器340無法收斂(亦即，無法產生原始寫入的資料集)且透過LDPC解碼器340之區域迭代的數目超過臨限值，所得的經解碼的輸出係被提供作為解碼的 輸出342回到中央記憶體電路330，其係透過資料偵測器電路320及LDPC解碼器340等待另一全域迭代而儲存。多區段可在資料處理系統300中被同時處理，當其他區段收斂於LDPC解碼器340中時，額外的區段係被允許至資料偵測器320且係自Y佇列318及LE佇列330被輸出及清除。
經解碼的輸出342至中央記憶體電路330的儲存之前，經解碼的輸出342係被全域地解交錯以產生經全域地解交錯的輸出344，其係被儲存至中央記憶體電路330。全域解交錯將較早應用至儲存的碼字332以產生解碼器輸入336之全域交錯反向逆轉(reverse)。一旦資料偵測器電路320有空，先前儲存的解交錯輸出344係被自中央記憶體電路330存取且藉由解交錯器電路346而本地地解交錯。解交錯器電路346再排列(re-arrange)解碼器輸出350以逆轉由交錯器電路324原始地施行的弄混。所得的解交錯的輸出352係被提供至資料偵測器電路320，其中其係被使用以引導被接收作為經均衡化的輸出316之對應的資料集之後續偵測。
替代地，當經解碼的輸出於具有低等待時間排程之非二進制LDPC解碼器340中收斂(亦即，產生原始寫入的資料集)，所得的經解碼的輸出係被提供作為輸出碼字354至解交錯器電路356，即使在類比輸入304接收之較早的區段尚未收斂。解交錯器電路356再排列資料以逆轉施加至資料的全域及本地交錯兩者，以產生解交錯的輸出 360。解交錯的硬決定輸出360係被提供至控制器362。在某些實施例中，控制器362為硬碟控制器電路，其開始磁性儲存裝置之讀取操作且其接收所得的資料並將其提供至外部裝置，例如通用電腦系統。
排程器370係被使用以透過資料處理系統330中之偵測器320及LDPC解碼器340並透過內部記憶體佇列330對資料流進行排程，例如藉由配置被偵測及解碼的各碼字之位置及藉由管理所施行的最大數目之本地及全域迭代、基於輸入控制訊號372對區段設定處理優先序、及提供有關輸出控制訊號374上的輸出資料之狀態。特定區段可使用輸入控制訊號372而被請求。排程器控制訊號372及374可被連接至例如硬碟控制器362。
在某些實施例中，排程器370可操作以靈活地對於不同的資料區塊或區段提供不同的處理能力(power)。於處理期間，排程器370基於輸入控制訊號372以及其他因素(例如電力管理方案及區段操作尺度(sector operating metric))分配不同的優先序等級至區段。排程器370分配資料處理系統300中的資源、根據優先序等級提供不同等級的處理能力至區段。舉例來說，排程器370可控制LDPC解碼迭代之數目、重試特徵，例如Yaverage、瞄準的符號交換(Targeted Symbol Flipping；TSF)、No SyncMark Retry(NSM)等。
關於第3圖，用語資料處理系統係被使用以參照整個圖示的讀取通道，自類比輸入304至被提供至控制器362 之硬決定輸出360。然而，以亂序傳送之資料處理系統並不限於此範例應用。一般說來，以亂序傳送之資料處理系統可包含用於以可使用不同於輸入之次序來產生輸出的任何方式來處理資料之任何裝置或系統。在某些實施例中，以亂序傳送之資料處理系統亦包含提供自該系統請求的控制介面致能特定資料，及作出資料優先序分配。舉例來說，若硬碟控制器將區段轉送(forward)至主機(host)的時間限制正在接近時，控制器可使用輸入控制訊號372自資料處理系統請求該區段並造成該區段被早點處理。於另一範例，對於被「推測地(speculatively)」讀取的區段，其尚未被藉由外部主機而請求但基於先前的讀取區段其可能被請求，低優先序可被指明。
記憶體使用的效率係增加，因為當處理完成時資料區段可自記憶體被亂序輸出及清除，且僅保持目前正被處理的區段。使用控制訊號的區段標記(tagging)識別被輸出的區段。SNR增益可藉由運行更多解碼迭代於慢收斂區段(而不退回之後的解碼已被完成之區段)而增加。相反地，具有大量錯誤的區段(其收斂失效)可自系統較正常時為早的情況來清除，而不需等待最大數目的待完成的區域或全域迭代，降低重試操作之數目並將其輸出如同對於其他類型的處理及清空資料處理系統之其他區段。
根據本發明之某些實施例的亂序傳送之區段係顯示於第4-6圖。記憶體400中之區段(例如之Y佇列318及LE佇列330)的配置係顯示於第4圖，其中第一、第二、 第三、及第四資料區段402、404、406、及410係儲存於記憶體400之不同位置中。區段402、404、406、及410可被依序(如第4圖所示)或亂序儲存，只要其可被排程器370識別及追蹤。當區段的處理係完成且由資料處理系統輸出時，其係自記憶體400被清除，允許另一輸入區段被接收及儲存以供處理。當各區段的處理係完成時，區段可自記憶體400被輸出及清除，或是，可使用輸入控制訊號372來指明次序。一範例輸出序列500係顯示於第5圖，其顯示當由第3圖之資料處理系統300中的硬決定輸出360產生時，區段502、504、506、及510的次序。於此實施例中，四個區段502、504、506、及510中的第一、第二、第三、及第四者係依序輸出，不是因為處理係以該次序完成，就是因為該序列係由控制器362使用輸入控制訊號372所請求，或是因為亂序傳送係被去能(disabled)。另一範例輸出序列600係顯示於第6圖，其中第一區段610直到第二、第三、及第四區段602、604、及606之後才被輸出。同樣的，此序列600會發生，是因為區段610之處理係在區段602、604、及606之後完成，或是因為該序列係由控制器362使用輸入控制訊號372所請求。
如第7圖所示，範例資料處理系統700係被顯示，根據本發明之某些實施例其包含讀取通道702及硬碟控制器704。外部主機(未顯示)可與硬碟控制器704通訊，請求已被儲存於磁性儲存裝置之資料。硬碟控制器704指示 讀取通道702偵測及解碼含有該資料的區段。硬碟控制器704亦可指明個別區段應被讀取通道702處理之次序及優先序。在某些實施例中，這些指令亦觸發磁碟盤上藉由讀取/寫入頭組件之磁性訊號的感測，如以上關於第1圖所述者。
當區段已被讀取通道702偵測及解碼，連同標記被傳送的區段之訊號(以對其識別)，其被傳送至硬碟控制器704。根據本發明之某些實施例，可被使用於讀取通道702及硬碟控制器704之間的某些控制訊號706係顯示於第7圖。硬碟控制器704使用rdgate訊號710以指示讀取通道702施行讀取操作。硬碟控制器704可使用sector_tag訊號712以識別所要讀取的一個區段或複數個區段，且亦使用sector_priority訊號714以指明各請求的區段之處理優先序。在某些實施例中，sector_tag訊號712係被使用以請求讀取通道702傳送特定區段，且當sector_tag訊號712未被使用，rdgate訊號710係被單獨使用以請求讀取通道702讀取下一區段，當其備妥時，將自讀取通道702被傳送，而不管輸出次序。讀取通道702可施行處理功能，例如用以偵測及解碼資料區段之如前文中所揭露者。當資料區段已由讀取通道702處理時，例如當區段之資料值已收斂於解碼器且同位檢查亦符合時，讀取通道702傳送資料至硬碟控制器704。自讀取通道702至硬碟控制器704之data_valid_r訊號716表示有效資料係被傳送。last_data_r訊號720係在資料區段傳送結束之 前那時被判斷提示(asserted)，指示硬碟控制器704為傳送的結束作準備。時脈及資料係以nrz_clk訊號722及nrz_data訊號724傳送，其於某些實施例中係以不歸零(non-return to zero)格式傳送。自讀取通道702傳送至硬碟控制器704之區段係以nrz_tag訊號726識別。區段可以任何合適的方式識別，例如藉由區段號碼。控制訊號706亦可包含狀態訊號，表示經處理的區段在處理之後是否通過同位檢查或其他錯誤檢查。當硬碟控制器704已接收區段，其可在將請求的資料回到外部主機之前重新排序(reorder)區段，或可將區段退回其自讀取通道702接收的任何次序。硬碟控制器704亦可在將資料退回外部主機之前對資料施行其他功能。
如第8A及8B圖所示，係顯示根據本發明之各種實施例的第7圖之讀取通道702及硬碟控制器704之間的某些輸入及輸出I/O埠之訊號波形。自硬碟控制器704至讀取通道702的訊號係顯示於第8A圖，而自讀取通道702至硬碟控制器704的訊號係顯示於第8B圖。應注意的是，訊號可使用其他機制(例如匯流排)被結合或傳送。訊號可為單向或雙向。舉例來說，nrz_clk訊號722可被產生於讀取通道702或硬碟控制器704，及使用以在讀取通道702及硬碟控制器704之間以雙向來同步化其他訊號，或者分開的時脈訊號可被使用於讀取通道702及硬碟控制器704之間。rdgate訊號710係被硬碟控制器704判斷提示以請求區段之讀取操作，及sector_tag 714識別所 要讀取的區段。sector_tag 714可在rdgate訊號710被使用(asserted)的整個期間、或在nrz_clk722的周期之期間、或其他期間保持主動的(active)。rdgate訊號710可保持判斷提示於任何合適的期間，例如直到讀取通道702使用另一訊號(未顯示)來告知收到、或經過一預定期間的時間。
讀取通道702判斷提示data_valid_r訊號716同時傳送區段至硬碟控制器704，且再次，last_data_r訊號720可被使用以通知區段的結束，例如於區段之nrz_clk722的最終周期期間判斷提示。nrz_tag訊號726識別區段自讀取通道702傳送至硬碟控制器704，且可例如自區段的開始810至結束812保持於該狀態，或可僅被使用於區段的開始。
在沒有此處所揭露的亂序傳送的情況下，讀取通道702將依序轉送(forward)區段至硬碟控制器704，亦即根據rdgate命令710的序列(不管解碼器中區段收斂的次序)，順序地傳送區段資料與相關聯的旗標至硬碟控制器704。於該情形中，不是慢收斂區段在其完成之前自讀取通道702被踢出以防止退回已完成的快收斂區段，就是快收斂區段係允許退回以允許處理慢收斂區段來繼續。
如第9圖所示，流程圖900圖示根據本發明之各種實施例的以亂序傳送之處理資料處理系統中之資料的方法。流程圖900顯示處理資料區段之方法，其可藉由例如第3及7圖所揭露的電路來施行。流程圖900中，讀取資料區 段之請求係被接收(方塊902)。可藉由例如硬碟控制器(例如362)於讀取通道中對排程器(例如370)發出訊號來做出請求。該請求可指明特定區段，其將影響輸出次序，例如使用sector_tag訊號712，或可請求下一個所要讀取的區段。於本發明之某些實施例中，當處理完成時，區段係自讀取通道輸出，不管其中讀取請求係自硬碟控制器接收的次序。當優先序請求被接收時，資料區段之處理優先序係被分配(方塊904)。舉例來說，若優先序請求係由硬碟控制器做出，則讀取通道中的排程器可分配資源(例如所要施行的區域解碼迭代及全域處理迭代之處理次序、數目等。
當藉由讀取/寫入頭或資料傳送通道自磁性媒體(例如磁碟盤)讀取時，對應至所請求的資料區段之類比訊號係由資料處理系統接收(方塊906)。基於此處所提供的揭露，所屬技術領域中具有通常知識者將瞭解到類比輸入的各種來源。類比輸入係被轉換成一連串的數位取樣(方塊908)。此轉換可使用類比數位轉換器電路或所屬技術領域中所已知的系統來完成。應注意的是，可使用所屬技術領域中所已知的任何能夠將類比訊號轉換成一連串的表示所接收的類比訊號之數位值的電路。所得的數位取樣係被均衡化以產生經均衡化的輸出(方塊910)。於本發明之某些實施例中，均衡化係使用所屬技術領域中具有通常知識者所已知的數位有限脈衝響應電路來完成。基於此處所提供的揭露，根據本發明之不同實施例，所屬技術領域 中具有通常知識者將瞭解到可被使用以代替此數位有限脈衝響應電路以施行均衡化的多種均衡化電路。
決定是否資料偵測器電路可利用(方塊912)。當資料偵測器電路可利用時(方塊912)，資料偵測演算法係被應用至經均衡化的輸出(其由資料集所引導，資料集係由經解碼的輸出所導出，自中央記憶體電路為可利用(例如透過資料偵測器電路及資料解碼器電路之第二及之後的迭代))以產生經偵測的輸出(方塊914)。於本發明之某些實施例中，資料偵測演算法為如所屬技術領域中所已知之Viterbi演算法。於本發明之其他實施例，資料偵測演算法為如所屬技術領域中所已知之最大後機率資料偵測器電路。自偵測的輸出所導出的訊號(例如偵測的輸出之區域地交錯的版本)係被儲存至中央記憶體(例如230)以等待資料解碼器電路之處理(方塊916)。
平行於先前討論的資料偵測處理，係決定資料解碼器電路是否有空(方塊918)。當資料解碼器電路有空時(方塊918)，先前儲存的偵測的輸出之衍生物(derivative)係自中央記憶體存取且被使用作為接收的碼字(方塊920)。接收的碼字係迭代地於資料解碼器電路中處理以產生經解碼的輸出(方塊922)。於本發明之某些實施例，資料解碼演算法為LDPC解碼演算法。基於此處所提供的揭露，所屬技術領域中具有通常知識者將瞭解到可被使用於關於本發明之不同實施例的其他解碼演算法。經解碼的輸出之衍生物係被儲存至中央記憶體電路 (方塊924)。做出是否資料值已收斂於資料解碼電路之決定(方塊926)。在某些實施例中，此包含決定是否表示資料之經解碼的值之對數相似值比(log-likelihood ratio)值可能達到預定臨限值，及/或是否資料的同位檢查方程式係符合。當資料解碼收斂時(方塊926)，資料區段之經解碼的輸出係自資料處理系統輸出(方塊928)。經解碼的輸出可被傳送出作為硬決定資料及自中央記憶體電路清除，以釋放所要讀取、偵測、及解碼的另一資料區段之空間。資料區段係以完成的次序(或於某些情形，以請求的次序)傳送出資料處理系統。替代地，當資料解碼無法收斂(方塊926)，資料處理繼續另一區域迭代(方塊918)，直到最大數目的區域迭代已被施行，於該點，另一全域迭代係被施行(方塊912)。
應注意的是，第9圖之步驟所施行的次序並不限於所顯示者，且步驟可被平行施行。舉例來說，多個區段可被一起處理，被儲存於中央記憶體電路(例如230)，當空間有空時，中央記憶體電路中的區段之全域迭代係根據請求的讀取次序(若有的話)、及/或分配至各區段的處理優先序而被交錯。
應了解的是，於以上所討論的各種方塊可連同其他功能被實現於積體電路。此積體電路可包含給定方塊、系統、或電路的所有功能、或方塊、系統、或電路的部份功能。再者，方塊、系統、或電路的元件可被實現於多個積體電路。此積體電路可為所屬技術領域中已知的任何類型 的積體電路，包含(但不限於)單片(monolithic)積體電路、覆晶(flip chip)積體電路、多晶片模組積體電路、及/或混合訊號積體電路。應注意的是，此處討論的方塊、系統、或電路的各種功能可以軟體或韌體來實現。於某些情形，整個系統、方塊、或電路可使用其軟體或韌體等效來實現。於其他情形，給定系統、方塊、或電路的一部分可以軟體或韌體來實現，而其他部分係以硬體來實現。
綜上所述，本發明提供以亂序傳送之資料處理系統之新穎裝置、系統、及方法。雖然本發明之一或多個實施例的詳細說明已如上所述，各種變化、修改、及等效對於所屬技術領域中具有通常知識者而言在不改變本發明之精神下是很顯而易見的。因此，以上說明並非用以限制本發明之範疇，本發明之範疇係由所附申請專利範圍所界定。
100‧‧‧儲存系統
102‧‧‧讀取通道電路
104‧‧‧前置放大器
106‧‧‧介面控制器
110‧‧‧硬碟控制器
112‧‧‧馬達控制器
114‧‧‧轉軸馬達
116‧‧‧磁碟盤
120‧‧‧讀取/寫入頭組件
122‧‧‧讀取資料
124‧‧‧寫入資料

Claims (20)

  1. 一種資料處理系統，包含：一資料處理器，可操作以處理輸入資料區塊及產生對應的經處理的輸出資料區塊，其中該經處理的輸出資料區塊係自該資料處理器依在其中輸出資料區塊處理完成之次序輸出；一排程器，可操作以接收用該於輸入資料區塊之處理優先序請求，及根據該優先序請求來分配該資料處理器中之處理資源。
  2. 如申請專利範圍第1項之資料處理系統，其中該排程器進一步可操作以接收該輸入資料區塊之次序請求，及根據該次序請求處理輸入資料區塊。
  3. 如申請專利範圍第1項之資料處理系統，其中該資料處理器包含一資料解碼器，可操作以實現低密度同位檢查演算法。
  4. 如申請專利範圍第3項之資料處理系統，其中該排程器可操作以針對其解碼失效於輸入資料區塊設定重試操作的數目。
  5. 如申請專利範圍第3項之資料處理系統，更包含一資料偵測器，可操作以偵測該輸入資料區塊中之資料值。
  6. 如申請專利範圍第3項之資料處理系統，其中該排程器可操作以基於該優先序請求來設定該資料解碼器中區域迭代的數目及該資料偵測器與該資料解碼器中全域迭 代的數目。
  7. 如申請專利範圍第1項之資料處理系統，更包含一記憶體，可操作以儲存該輸入資料區塊，其中該資料處理系統可操作以當該對應的經處理的輸出資料區塊自該資料處理器輸出時，自該記憶體清除該輸入資料區塊。
  8. 如申請專利範圍第7項之資料處理系統，其中該資料處理系統可操作以當其對應的輸出資料區塊自資料處理器輸出時，當輸入資料區塊之前者自該記憶體被清除，則接受輸入資料區塊之其中一者。
  9. 如申請專利範圍第1項之資料處理系統，包含一資料區塊識別輸出，可操作以當該經處理的輸出資料區塊係自該資料處理器輸出時，識別該經處理的輸出資料區塊。
  10. 如申請專利範圍第1項之資料處理系統，其中該資料處理系統係被實現為一積體電路。
  11. 如申請專利範圍第1項之資料處理系統，其中該資料處理系統係被結合於一儲存裝置中。
  12. 如申請專利範圍第1項之資料處理系統，其中該資料處理系統係被結合於一儲存系統中，該儲存系統包含獨立磁碟之冗餘陣列。
  13. 如申請專利範圍第1項之資料處理系統，其中該資料處理系統係被結合於傳送系統中。
  14. 一種處理資料的方法，包含：接收複數個請求以處理來自一資料輸入之資料區塊， 其中該請求指明至少一些資料區塊的一處理次序；處理該資料區塊；及當處理完成時，輸出各資料區塊作為經處理的資料區塊，其中該經處理的資料區塊之一輸出次序可不同於該資料區塊之一輸入次序。
  15. 如申請專利範圍第14項之方法，其中更包含接收指明至少一些資料區塊之處理優先序的請求，及基於至少部份的指明處理優先序之請求來分配用以處理該資料區塊的處理資源。
  16. 如申請專利範圍第14項之方法，其中該處理包含偵測於一資料偵測器中之資料區塊的資料值及對於一資料解碼器中之資料區塊執行錯誤校正。
  17. 如申請專利範圍第16項之方法，更包含基於該複數個請求中所請求的處理次序請求，來設定該資料解碼器中區域解碼迭代的數目及該資料偵測器與該資料解碼器中全域迭代的數目。
  18. 如申請專利範圍第16項之方法，包含決定當資料值收斂於該資料解碼器中時，對於該資料區塊之其中一者的處理係完成。
  19. 如申請專利範圍第16項之方法，更包含決定當資料值在施行一限制數目的解碼迭代之後無法收斂於該資料解碼器時，對於該資料區塊之其中一者的處理係完成。
  20. 一種儲存系統，包含：一儲存媒體，維持一資料集； 一讀取/寫入頭組件，可操作以感測該儲存媒體上的該資料集及提供對應該資料集的一類比輸出；一類比數位轉換器，可操作以取樣一連續訊號以產生一數位輸出；及一資料處理系統，包含：一資料處理器，可操作以處理該數位輸出中的輸入資料區塊及產生對應的經處理的輸出資料區塊，其中該經處理的輸出資料區塊係自該資料處理器依在其中輸出資料區塊處理完成之次序輸出；一排程器，可操作以接收該輸入資料區塊之處理優先序請求，及根據該優先序請求來分配該資料處理器中之處理資源。
TW102108656A 2012-04-12 2013-03-12 以亂序傳送之資料處理系統 TW201407464A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/445,858 US8826105B2 (en) 2012-04-12 2012-04-12 Data processing system with out of order transfer

Publications (1)

Publication Number Publication Date
TW201407464A true TW201407464A (zh) 2014-02-16

Family

ID=47832899

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102108656A TW201407464A (zh) 2012-04-12 2013-03-12 以亂序傳送之資料處理系統

Country Status (6)

Country Link
US (1) US8826105B2 (zh)
EP (1) EP2650773A3 (zh)
JP (1) JP2013223240A (zh)
KR (1) KR20130116014A (zh)
CN (1) CN103377007A (zh)
TW (1) TW201407464A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8760780B1 (en) * 2012-03-22 2014-06-24 Amazon Technologies, Inc. System and method for disk sector failure prediction
US9385756B2 (en) * 2012-06-07 2016-07-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Data processing system with retained sector reprocessing
US9135112B2 (en) * 2012-12-11 2015-09-15 Seagate Technology Llc Policy for read operations addressing on-the-fly decoding failure in non-volatile memory
US9384778B2 (en) * 2014-03-07 2016-07-05 Avago Technologies General Ip (Singapore) Pte Ltd. Online iteration resource allocation for large sector format drive
TWI554945B (zh) * 2015-08-31 2016-10-21 晨星半導體股份有限公司 例行工作的分配方法及應用其之多核心電腦
US11403134B2 (en) * 2020-01-31 2022-08-02 Hewlett Packard Enterprise Development Lp Prioritizing migration of data associated with a stateful application based on data access patterns

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3328093B2 (ja) 1994-07-12 2002-09-24 三菱電機株式会社 エラー訂正装置
US5701314A (en) 1995-12-21 1997-12-23 Cirrus Logic, Inc. On-the-fly error correction using thermal asperity erasure pointers from a sampled amplitude read channel in a magnetic disk drive
JPH09282108A (ja) * 1996-04-16 1997-10-31 Hitachi Ltd ディスク装置
KR100321978B1 (ko) * 1998-12-31 2002-07-02 윤종용 통신시스템에서반복복호장치및방법
GB2350531B (en) 1999-05-26 2001-07-11 3Com Corp High speed parallel bit error rate tester
DE10085214T1 (de) 1999-11-22 2002-10-31 Seagate Technology Llc Verfahren und Vorrichtung für Data-Error-Recovery mit Defekt-Schwellwertdetektor und Viterbi-Verstärkungsfaktor
US7136244B1 (en) 2002-02-22 2006-11-14 Western Digital Technologies, Inc. Disk drive employing data averaging techniques during retry operations to facilitate data recovery
US7730384B2 (en) 2005-02-28 2010-06-01 Agere Systems Inc. Method and apparatus for evaluating performance of a read channel
JP2007006382A (ja) * 2005-06-27 2007-01-11 Matsushita Electric Ind Co Ltd 受信装置および反復復号方法
KR100728221B1 (ko) * 2005-12-08 2007-06-13 한국전자통신연구원 터보부호 ｏｆｄｍ 시스템용 반복적 잔류 주파수 위상 보정장치 및 그 방법
JP4443518B2 (ja) * 2006-01-25 2010-03-31 ローム株式会社 復号装置および復号方法
JP4253332B2 (ja) * 2006-07-03 2009-04-08 株式会社東芝 復号装置、方法およびプログラム
US8028214B2 (en) * 2006-08-17 2011-09-27 Mobile Techno Corp. Low density parity check codes decoder and method thereof
US7738201B2 (en) 2006-08-18 2010-06-15 Seagate Technology Llc Read error recovery using soft information
US7702989B2 (en) 2006-09-27 2010-04-20 Agere Systems Inc. Systems and methods for generating erasure flags
US7971125B2 (en) 2007-01-08 2011-06-28 Agere Systems Inc. Systems and methods for prioritizing error correction data
US8085786B2 (en) * 2007-03-16 2011-12-27 Qualcomm Incorporated H-ARQ throughput optimization by prioritized decoding
US8418023B2 (en) * 2007-05-01 2013-04-09 The Texas A&M University System Low density parity check decoder for irregular LDPC codes
JP4353295B2 (ja) * 2007-10-03 2009-10-28 ソニー株式会社 再生装置および再生方法
KR101434267B1 (ko) * 2007-12-14 2014-08-27 삼성전자주식회사 통신 시스템에서 신호 수신 장치 및 방법
US8161357B2 (en) * 2008-03-17 2012-04-17 Agere Systems Inc. Systems and methods for using intrinsic data for regenerating data from a defective medium
US8245104B2 (en) * 2008-05-02 2012-08-14 Lsi Corporation Systems and methods for queue based data detection and decoding
US8225183B2 (en) * 2008-09-30 2012-07-17 Lsi Corporation Methods and apparatus for selective data retention decoding in a hard disk drive
CN102037513A (zh) 2008-11-20 2011-04-27 Lsi公司 用于噪声降低的数据检测的系统和方法
JP4799637B2 (ja) * 2009-04-15 2011-10-26 株式会社モバイルテクノ 低密度パリティチェック符号復号装置及び方法
US7990642B2 (en) 2009-04-17 2011-08-02 Lsi Corporation Systems and methods for storage channel testing
US8250434B2 (en) * 2009-06-18 2012-08-21 Lsi Corporation Systems and methods for codec usage control during storage pre-read
US8176404B2 (en) 2009-09-09 2012-05-08 Lsi Corporation Systems and methods for stepped data retry in a storage system
US8504887B1 (en) * 2009-12-24 2013-08-06 Marvell International Ltd. Low power LDPC decoding under defects/erasures/puncturing
US8688873B2 (en) 2009-12-31 2014-04-01 Lsi Corporation Systems and methods for monitoring out of order data decoding
US8578253B2 (en) * 2010-01-04 2013-11-05 Lsi Corporation Systems and methods for updating detector parameters in a data processing circuit
US8677218B2 (en) * 2010-01-27 2014-03-18 Sk Hynix Memory Solutions Inc. LDPC decoding with on the fly error recovery
CN101820542A (zh) * 2010-03-04 2010-09-01 上海大学 一种不均等功耗有效控制的视频传输方法
US20110280133A1 (en) * 2010-05-11 2011-11-17 Qualcomm Incorporated Scalable scheduler architecture for channel decoding
US8810940B2 (en) 2011-02-07 2014-08-19 Lsi Corporation Systems and methods for off track error recovery
US8693120B2 (en) 2011-03-17 2014-04-08 Lsi Corporation Systems and methods for sample averaging in data processing

Also Published As

Publication number Publication date
EP2650773A2 (en) 2013-10-16
EP2650773A3 (en) 2016-10-19
JP2013223240A (ja) 2013-10-28
KR20130116014A (ko) 2013-10-22
US8826105B2 (en) 2014-09-02
US20130275986A1 (en) 2013-10-17
CN103377007A (zh) 2013-10-30

Similar Documents

Publication Publication Date Title
US9230596B2 (en) Systems and methods for variable rate coding in a data processing system
US9043684B2 (en) Systems and methods for variable redundancy data protection
US8762807B2 (en) Systems and methods for out of order processing in a data retry
US9385756B2 (en) Data processing system with retained sector reprocessing
TW201407464A (zh) 以亂序傳送之資料處理系統
US8775897B2 (en) Data processing system with failure recovery
JP5415638B2 (ja) バイナリ復号化及び非バイナリ復号化の二重処理のためのシステム及び方法
US20130262788A1 (en) Systems and Methods for External Priority Controlled Data Transfer
JP5680696B2 (ja) シンボルの再グループ化による復号化処理のためのシステム及び方法
US8868854B2 (en) Systems and methods for handling out of order reporting in a storage device
US8850289B2 (en) Quality based priority data processing with soft guaranteed iteration
US20130275717A1 (en) Multi-Tier Data Processing
US20140129905A1 (en) Flexible Low Density Parity Check Code Seed
US20130263147A1 (en) Systems and Methods for Speculative Read Based Data Processing Priority
US20140101483A1 (en) Systems and Methods for Modified Quality Based Priority Scheduling During Iterative Data Processing
US8817404B1 (en) Systems and methods for data processing control
US8910005B2 (en) Systems and methods for selective retry data retention processing
EP2637337A2 (en) Systems and methods for out of order data reporting
US20150039978A1 (en) Systems and Methods for Hybrid Priority Based Data Processing
US9324371B2 (en) Systems and methods for multi-stage decoding processing