JP2013074169A

JP2013074169A - 薄膜配線基板

Info

Publication number: JP2013074169A
Application number: JP2011212808A
Authority: JP
Inventors: Naoki Horinouchi; 直樹堀之内
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2011-09-28
Filing date: 2011-09-28
Publication date: 2013-04-22

Abstract

【課題】配線導体および薄膜配線層と貫通導体との電気的な接続信頼性が高い薄膜配線基板を提供する。
【解決手段】上面に配線導体11が形成されたセラミック基板１と、セラミック基板１の上面に積層された接合層２と、接合層２の上面に積層された薄膜配線層３とを備えており、接合層２に貫通導体21が設けられているとともに、貫通導体21を介してセラミック基板１の配線導体11と薄膜配線層３とが電気的に接続されており、貫通導体21は、上端部21ａおよび下端部21ｂにおける弾性率が中央部21ｃにおける弾性率よりも小さい薄膜配線基板である。貫通導体21の上下端部21ａ，21ｂにおいて熱応力が緩和され、熱応力による貫通導体21の上下端部21ａ，21ｂにおけるクラック等の発生が抑制される。そのため、配線導体11および薄膜配線層３と貫通導体21との電気的な接続信頼性が高い。
【選択図】図２

Description

本発明は、セラミック基板の上面に薄膜配線層が積層されてなる薄膜配線基板に関するものである。

従来、半導体素子を上面の端子に接続し、この端子と電気的に接続された下面の接続パッドを外部電気回路に電気的に接続するための配線基板（スペーストランスフォーマー基板）として、薄膜配線層がセラミック基板の上面に積層されてなる薄膜配線基板が知られている。このような薄膜配線基板は、例えば、半導体素子の電気的な検査を行なう、いわゆるプローブカード用の基板として用いられている。半導体素子の検査時には、薄膜配線基板が所定の圧力で半導体素子に押し付けられる。

セラミック基板は、酸化アルミニウム質焼結体等からなる絶縁基体の上面に配線導体が形成されているとともに、下面等の外面に外部接続用の接続パッドが形成されており、配線導体と接続パッドとが電気的に接続されている。薄膜配線層は、例えば銅のめっき層等からなる薄膜導体が樹脂絶縁層の表面に被着されて形成されている。薄膜導体のうち薄膜配線層の最上面に露出した部分が半導体素子の電極と接続される端子として機能する。

薄膜配線基板においては、近年、別々に作製された薄膜配線層とセラミック基板とが、接着用の樹脂材料からなる接合層を介して接合されたものが提案されている。これは、薄膜配線基板の生産性や実用性（いわゆる多品種対応）を考慮したものである。接合層には、セラミック基板の配線導体と薄膜配線層の薄膜導体とを電気的に接続するための貫通導体（ビア導体）が形成されている。貫通導体は、例えばはんだ粒子が結合されて形成されている。

特開2003−218531号公報特開2006−173333号公報

上記接合層を備えた薄膜配線基板においては、セラミック基板および薄膜配線層のそれぞれと接合層との間に生じる熱応力が貫通導体の上下端部に作用し、この上下端部においてクラック等を生じる可能性がある。そのため、配線導体および薄膜配線層と貫通導体との電気的な接続信頼性を高くすることが課題とされている。

特に近年、セラミック基板と薄膜配線層との間の電気抵抗を小さく抑えるために、接合層の貫通導体の電気抵抗（抵抗率）を小さく抑えることが求められるようになってきている。これに対して、貫通導体を形成するはんだ粒子の充填密度を高くして、はんだ粒子間の空隙をより小さくすることにより電気抵抗を低く抑えるということが考えられる。しかしながら、貫通導体においてはんだ粒子の充填密度を高くすると、貫通導体の弾性率が大きくなって変形しにくくなる傾向があるため、上記クラック等が発生しやすくなる可能性がある。

本発明は上記従来の技術の問題点に鑑みて完成されたものであり、その目的は、配線導体および薄膜配線層と貫通導体との間の電気的な接続信頼性が高い薄膜配線基板を提供す
ることにある。

本発明の第１の態様による薄膜配線基板は、上面に配線導体が形成されたセラミック基板と、前記セラミック基板の前記上面に積層された接合層と、該接合層の上面に積層された薄膜配線層とを備えており、前記接合層に貫通導体が設けられているとともに、該貫通導体を介して前記セラミック基板の前記配線導体と前記薄膜配線層とが電気的に接続されており、前記貫通導体は、上端部および下端部における弾性率が、中央部における弾性率よりも小さいことを特徴とする。

本発明の第２の態様による薄膜配線基板は、上面に配線導体が形成されたセラミック基板と、前記セラミック基板の前記上面に積層された接合層と、該接合層の上面に積層された薄膜配線層とを備えており、前記接合層に貫通導体が設けられているとともに、該貫通導体を介して前記セラミック基板の前記配線導体と前記薄膜配線層とが電気的に接続されており、前記貫通導体は、上端部および下端部における空隙率が、中央部における空隙率よりも大きいことを特徴とする。

本発明の第１の態様による薄膜配線基板によれば、貫通導体の上下端部における弾性率が比較的低いため、貫通導体のうち配線導体および薄膜配線層との界面に近い上下端部に熱応力等の応力が作用したとしても、その応力は、貫通導体の上下端部における変形によって低減される。そのため、配線導体および薄膜配線層との界面において貫通導体にクラック等の機械的な破壊が生じることは効果的に抑制される。したがって、配線導体および薄膜配線層と貫通導体との電気的な接続信頼性を高くすることが可能な薄膜配線基板を提供することができる。

本発明の第２の態様による薄膜配線基板によれば、貫通導体の上下端部における空隙率が比較的大きいため、貫通導体のうち配線導体および薄膜配線層との界面に近い上下端部に熱応力等の応力が作用したとしても、その応力は、貫通導体の上下端部における変形によって低減される。そのため、配線導体および薄膜配線層との界面において貫通導体にクラック等の機械的な破壊が生じることは効果的に抑制される。したがって、配線導体および薄膜配線層と貫通導体との電気的な接続信頼性を高くすることが可能な薄膜配線基板を提供することができる。

本発明の第１の実施の形態の薄膜配線基板を示す断面図である。図１に示す薄膜配線基板の要部を拡大して示す断面図である。本発明の第１の実施の形態の薄膜配線基板の要部を模式的に示す断面図である。本発明の第１の実施の形態の薄膜配線基板の要部を模式的に示す断面図である。本発明の第２の実施の形態の薄膜配線基板の要部を示す断面図である。

本発明の第１および第２の実施の形態の例における薄膜配線基板を、添付の図面を参照して詳細に説明する。

（第１の態様）
図１は本発明の第１の実施の形態における薄膜配線基板を示す断面図であり、図２は、図１に示す薄膜配線基板の要部を拡大して示す要部拡大断面図である。セラミック基板１
の上面に接合層２および薄膜配線層３が順次積層されて薄膜配線基板が基本的に形成されている。

セラミック基板１は、薄膜配線基板全体の剛性を確保する機能を有している。セラミック基板１上に薄膜配線層３が形成されていることによって、半導体素子の電極に対応し得る微細な配線が、剛性の高い基板上に形成されてなる、プローブカード等に使用可能な薄膜配線基板を形成することができる。薄膜配線基板は、プローブカードとして用いられる場合、半導体素子に対する電気的な接続を確実なものとするために、半導体素子に対して所定の圧力で押し付けられる。

セラミック基板１は、例えば酸化アルミニウム質焼結体や窒化アルミニウム質焼結体，ムライト質焼結体，ガラスセラミック焼結体，ガラス母材中に結晶成分を析出させた結晶化ガラスまたは雲母やチタン酸アルミニウム等の微結晶焼結体からなる、金属材料とほぼ同等の精密な機械加工が可能なセラミック材料（いわゆるマシナブルセラミックス）等のセラミック材料により形成されている。

セラミック基板１は、例えば酸化アルミニウム質焼結体からなる場合であれば、次のようにして製作することができる。すなわち、酸化アルミニウムおよび酸化ケイ素等の原料粉末に適当な有機バインダおよび有機溶剤を添加混合して作製したスラリーをドクターブレード法やリップコータ法等のシート成形技術でシート状に成形することによってセラミックグリーンシートを作製して、その後、セラミックグリーンシートを切断加工や打ち抜き加工によって適当な形状および寸法とするとともに、これを約1300〜1500℃の温度で焼成することによって製作することができる。

セラミック基板１の上面には配線導体11が形成されている。配線導体11は、後述する接合層２の貫通導体21を介して薄膜配線層３と電気的に接続されている。また、配線導体11は、セラミック基板１の内部に形成された貫通導体等の内部導体を介して、セラミック基板１の下面に形成された接続パッド12と電気的に接続されている。なお、図１および図２において、内部導体は破線を用いて模式的に示している（符号なし）。

配線導体11、内部導体および接続パッド12は、タングステン，モリブデン，マンガン，銅，銀，パラジウム，金または白金等の金属材料によって形成されている。なお、これらの金属材料は、複数のものが合金等の形態で併用されていても構わない。これらの金属材料は、メタライズ法やめっき法等の方法で、セラミック基板１の所定部位に被着されている。

配線導体11、内部導体および接続パッド12は、例えばタングステンからなる場合であれば、タングステンのペーストをセラミック基板１となるセラミックグリーンシートの表面やあらかじめ形成しておいた貫通孔の内部等に塗布または充填し、セラミックグリーンシートと同時焼成することによって被着させることができる。

接合層２は、セラミック基板１上に薄膜配線層３を接合するためのものである。接合層２には、厚み方向に貫通する貫通導体21が形成されている。接合層２を介してセラミック基板１上に薄膜配線層３が接合された薄膜配線基板は、生産性や実用性（いわゆる多品種対応）に優れている。すなわち、この場合には、別々に作製したセラミック基板１と薄膜配線層３とを接合層２を介して接合すれば薄膜配線基板を製作することができるため、セラミック基板１の上面に薄膜配線層３を直接積層する場合に比べて、製作が容易である。また、種々のパターンの薄膜配線層３をまとめて準備できるため、いわゆる多品種対応も容易である。なお、貫通導体21が形成された接合層２の詳細については後述する。

薄膜配線層３は、例えば、例えば、銅や銀，パラジウム，金，白金，アルミニウム，クロム，ニッケル，コバルト，チタン等の金属材料またはこれらの金属材料の合金材料からなる薄膜導体層31が樹脂絶縁層32の表面に被着されて形成されている。

薄膜導体層31は、上記の金属材料をスパッタリング法や蒸着法，めっき法等の方法で樹脂絶縁層32の主面に被着させ、必要に応じてマスキングやエッチング等のトリミング加工を施すことによって、所定のパターンで樹脂絶縁層32の表面に形成することができる。

樹脂絶縁層32は薄膜導体層31を形成するための基材として機能している。また、樹脂絶縁層32は、薄膜導体層31同士の電気的な絶縁性を確保するための絶縁材として機能している。接合層２（上面）は薄膜導体層31に加えて樹脂絶縁層32の最下面にも接合されている。これにより、接合層２を介したセラミック基板１と薄膜配線層３との機械的な接続の強度を高めている。

樹脂絶縁層32は、例えば長方形状や正方形状等の四角形状、または円形状等で、厚みが約25μｍ程度の層状に形成されている。樹脂絶縁層32は、例えば、エポキシ樹脂やポリイミド樹脂，ポリアミドイミド樹脂，ポリエーテルイミド樹脂，液晶ポリマー等の樹脂材料により形成されている。

樹脂絶縁層32は、例えばポリイミド樹脂やポリアミドイミド樹脂，ポリエーテルイミド樹脂，液晶ポリマー等の樹脂材料によって形成されている。樹脂絶縁層32は、例えば上記樹脂材料の未硬化物を層状に成形して硬化させることによって作製することができる。なお、樹脂材料の未硬化物の成形の際には、ポリエチレン樹脂等の樹脂フィルム等を成形用の基材として用いればよい。樹脂材料を硬化させた後に基材を除去すれば、層状に成形された樹脂絶縁層32を得ることができる。

薄膜導体層31と樹脂絶縁層32とが交互に積層されて薄膜配線層３が形成されている。樹脂絶縁層32の上下の薄膜導体層31は、樹脂絶縁層32に形成されたビア導体等を介して互いに電気的に接続されている。なお、図１においてビア導体等は破線を用い、模式的に示している（符号なし）。

樹脂絶縁層32のビア導体は、例えば樹脂絶縁層32の一部にＣＯ_２レーザやＹＡＧレーザ等によるレーザ加工，ＲＩＥ（リアクティブイオンエッチング）または溶剤によるエッチング等の孔あけ加工で厚み方向に貫通する貫通孔（符号なし）を形成し、この貫通孔内にビア導体となる導体材料を、スパッタリング法や蒸着法，めっき法，導体ペーストの充填等の方法で充填することによって形成することができる。

樹脂絶縁層32のビア導体は、例えば、銅や銀，パラジウム，金，白金，アルミニウム，クロム，ニッケル，コバルト，チタン，タングステン等の金属材料またはこれらの金属材料の合金材料からなる。樹脂絶縁層32のビア導体は、例えば上記の金属材料の粉末を有機溶剤およびバインダと混練して作製した金属ペーストを樹脂絶縁層32の貫通孔内に充填し、その後加熱して有機成分を除去することによって形成することができる。この場合、めっき法やスパッタリング法等の金属膜形成技術を併用してもよい。

薄膜配線層３の最上面に形成された薄膜導体層31が、例えば半導体素子の電極とプローブ４を介して電気的に接続される。また、薄膜配線層３の最下面に形成された薄膜導体層31が接合層２の貫通導体21の上端面と直接に接続されている。

この薄膜配線基板において、接合層２の貫通導体21の下端面がセラミック基板１の配線導体11と電気的に接続されているので、薄膜導体層31と電気的に接続された半導体素子の
電極は、セラミック基板１の下面の接続パッド12と電気的に接続される。この接続パッド12を検査用の電気回路に電気的に接続すれば、半導体素子の電気的な検査（正常に演算や記憶等を行なうか否か等）を行なうことができる。なお、半導体素子としては、ＩＣやＬＳＩ等の半導体集積回路素子や、半導体基板の表面に微小な電子機械機構が形成されてなるマイクロマシン（いわゆるＭＥＭＳ素子）等が挙げられる。

ここで、貫通導体21が形成された接合層２について詳しく説明する。接合層２は、例えば熱硬化性樹脂材料により形成されている。接合層２を形成する熱硬化性樹脂材料は、例えば、半硬化で上下の表面が粘着性（タック性）を有している状態でセラミック基板１と薄膜配線層３との間に介在して、その後に熱硬化されてセラミック基板１と薄膜配線層３とを接合させる。

接合層２を形成する熱硬化性樹脂材料としては、ポリイミド樹脂、ポリエーテルイミド樹脂、ポリアミドイミド樹脂、アラミド樹脂等が挙げられる。また、接合層２の厚みは、例えば約30〜100μｍ程度とすればよい。接合層２を形成する熱硬化性樹脂材料の層は、
１層に限らず、複数層であっても構わない。

接合層２を厚み方向に貫通する貫通導体21は、セラミック基板１の上面の配線導体11と薄膜配線層３とを電気的に接続するためのものである。すなわち、貫通導体21の下端が配線導体11と接合され、貫通導体21の上端が薄膜配線層３の薄膜導体層31と接合されている。これにより、貫通導体21を介して配線導体11と薄膜配線層３（具体的には薄膜導体31）とが互いに電気的に接続されている。

貫通導体21は、例えば接合層２を厚み方向に貫通する貫通孔（符号なし）内に、はんだや銅，金，パラジウム，チタン等の金属材料が配置されて形成されている。はんだとしては、いわゆる共晶はんだ等のスズ−鉛系はんだや、スズ−銀，スズ−銀−銅，スズ−銀−ビスマス等のはんだが用いられる。これらの金属材料は、例えばはんだ等の金属材料の粉末を有機溶剤等の溶剤およびバインダとともに混練して作製した金属ペーストを上記の貫通孔内に充填し、その後有機成分を除去することによって形成されている。

この場合には、はんだ等の多数の粒子が互いに接し合って一つの柱状の導体となり、この柱状の導体が貫通導体21となっている。そのため、貫通導体21の内部には、はんだ等の粒子が充填されていない空隙部分が分散して存在している。

この貫通導体21は、上端部21ａおよび下端部21ｂにおける弾性率が、中央部21ｃにおける弾性率よりも低い。貫通導体21の上下端部21ａ，21ｂにおける弾性率が比較的低いため、貫通導体21のうち配線導体11および薄膜配線層３との界面に近い上下端部21ａ，21ｂに熱応力等の応力が作用したとしても、その応力は、貫通導体21の上下端部21ａ，21ｂにおける変形によって低減される。そのため、配線導体11および薄膜配線層３（具体的には薄膜導体層31）との界面において貫通導体21にクラック等の機械的な破壊が生じることは効果的に抑制される。したがって、配線導体11および薄膜配線層３と貫通導体21との電気的な接続信頼性を高くすることが可能な薄膜配線基板を提供することができる。

なお、貫通導体21の中央部21ｃにおいては弾性率よりも電気抵抗を重視して、銅や銅を主成分とする合金等の低抵抗の金属材料を用いることもできる。そのため、貫通導体21における電気抵抗を従来よりも低く抑えることもできる。

貫通導体21について、上下端部21ａ，21ｂにおける弾性率を中央部21ｃにおける弾性率よりも小さくするには、例えば貫通導体21の上下端部21ａ，21ｂを形成する金属材料の弾性率を、中央部21ｃを形成する金属材料の弾性率よりも小さくすればよい。例えば、貫通
導体21の中央部21ｃを銅（ヤング率が約110ＧＰａ）で形成した場合であれば、その上下
端部21ａ，21ｂを銅よりも弾性率が小さい金（ヤング率が約80ＧＰａ）またはスズ−銀−銅（ヤング率が約30ＧＰａ）等の金属材料で形成すればよい。

貫通導体21について、上下端部21ａ，21ｂおよび中央部21ｃを形成する金属材料を互いに異ならせるには、例えば接合層２の貫通孔内に貫通導体21となる金属ペーストを充填する時に、３回に分けて、互いに異なる金属材料の粉末を用いて作製した金属ペーストを順次層状に注入するようにすればよい。例えば上下端部21ａ，21ｂが銅であり、中央部21ｃが金である場合には、まず銅の金属ペーストを貫通孔の下端部分に層状に注入し、次に、その上に金の金属ペーストを層状に、上端部を残して注入し、最後に、銅の金属ペーストを貫通孔の上端まで層状に注入し、その後有機成分を除去すればよい。

貫通導体21について、上下端部21ａ，21ｂにおける弾性率は、応力を緩和する上では小さいほどよいが、弾性率が低くなり過ぎると、貫通導体21の変形により配線導体11または薄膜導体層31と貫通導体21との機械的な接合強度が低くなる傾向がある。そのため、貫通導体21の上下端部21ａ，21ｂにおける弾性率は、ヤング率として約30〜110ＧＰａ程度で
あることが好ましい。

貫通導体21の弾性率は、例えばナノインデンテーション法により測定できる。

なお、貫通導体21の上下端部21ａ，21ｂを形成する金属材料は、上記のように弾性率が低いものであることに加えて、配線導体11および薄膜導体層31との接合強度が高いものであることや、電気抵抗が低いものであること等が好ましい。このような条件を考慮したときには、貫通導体21の上下端部21ａ，21ｂは、スズ−銀−銅はんだ、銅、金等で形成されていることが好ましい。

貫通導体21について、その弾性率が中央部21ｃよりも小さい上下端部21ａ，21ｂの範囲（長さ）は、貫通導体21と配線導体11および薄膜配線層３（薄膜導体層31）との間に作用する熱応力の大きさに影響を与える条件等の条件に応じて、適宜設定すればよい。このような条件としては、例えば、接合層２を形成する熱硬化性樹脂とセラミック基板１および薄膜配線層３（特に樹脂絶縁層32）との熱膨張率の差、接合層２の厚さ（言い換えれば貫通導体21の長さ）、貫通導体21の上下端部21ａ，21ｂを形成する金属材料の種類等が挙げられる。

例えば、セラミック基板１が酸化アルミニウム質焼結体からなるとともに配線導体11がタングステンまたはモリブデンからなり、樹脂絶縁層32と接合層２との熱膨張率の差が約10×10^−６／℃であり、接合層２の厚さが約50〜100μｍであり、貫通導体21の上下端部21ａ，21ｂを形成する金属材料が、ヤング率が銅よりも小さいもの（金または金を主成分
とする合金等）である場合には、上下端部21ａ，21ｂの範囲は、貫通導体21の上端および下端のそれぞれから約10〜15μｍ程度に設定すればよい。

以上の薄膜配線基板は、前述したように半導体素子の電気的な検査用のプローブカードとして用いられる。薄膜配線層３の最上面に形成された薄膜導体層31がプローブ４を介して半導体素子の電極と電気的に接続され、セラミック基板１の下面に形成された接続パッド12が電気検査用の外部回路と電気的に接続される。これらの電気的な接続を確実なものとするために、薄膜配線基板を半導体素子に押し付ける方向に圧力が加えられる。そして、半導体素子と外部回路とが薄膜配線基板を介して電気的に接続され、半導体素子が正常に動作し得るか否かが検査される。

この場合、半導体素子の電極と接続される薄膜導体層31は、外部回路に接続される接続
パッド12に比べて微細なパターンで、隣接間隔（いわゆるピッチ）を小さくして形成される。また、薄膜配線層３においては、最上面に近いほど薄膜導体層31がより微細かつ狭ピッチで形成されている。これによって、微細な半導体素子の電極と、これに比べて大きく、隣接間隔も広い外部回路との電気的な接続が容易に行なわれる。

なお、上下端部21ａ，21ｂにおける弾性率が中央部21ｃにおける弾性率よりも小さい貫通導体21は、上記のように互いに弾性率が異なる金属材料（例えば銅および金）により上下端部21ａ，21ｂまたは中央部21ｃが形成されたものには限定されない。

例えば、図３に示すように、貫通導体21の全体を、同じ金属材料（例えば銅またははんだ等）からなるとともに、内部に空隙５を有するものとして、その上下端部21ａ，21ｂにおける空隙率を中央部21ｃにおける空隙率よりも大きくするようにしてもよい。なお、図３は、本発明の第１の実施の形態の薄膜配線基板の要部を模式的に示す断面図である。図３において図１および図２と同様の部位には同様の符号を付している。

この場合には、貫通導体21を形成する金属材料自体の物性は貫通導体21の全域において同様であるが、上記空隙率の差により、貫通導体21の上下端部21ａ，21ｂにおける弾性率が中央部21ｃにおける弾性率よりも低くなる。

なお、上記貫通導体21内の空隙５は、例えば貫通導体21を形成するはんだや銅等の金属の粒子の間に生じる。言い換えれば、接合層２の貫通孔の内側の空間のうち上記金属の粒子で充填されない部分が、貫通導体21内の空隙５になっている。貫通導体21における空隙率は、例えば貫通導体21の断面を観察して、その断面の単位面積における空隙５の占める割合を測定することによって、算出することができる。

（第２の態様）
本発明の第２の態様による薄膜配線基板は、接合層２の貫通導体21を除いては、基本的に上記第１の態様による薄膜配線基板と同様の構成であり、例えば全体の断面および要部断面は、図１〜図３に示すような形態である。そのため、以下の説明においては、第１の態様の薄膜配線基板と同様に図１〜図３を用いて説明し、前述した第１の態様と同様の部位については説明を省略する。

第２の態様による薄膜配線基板において、貫通導体21は、上端部21ａおよび下端部21ｂにおける空隙率が、中央部21ｃにおける空隙率よりも大きい。このように、貫通導体21の上下端部21ａ，21ｂにおける空隙率が比較的大きいため、貫通導体21のうち配線導体11および薄膜配線層３との界面に近い上下端部21ａ，21ｂに熱応力等の応力が作用したとしても、その応力は、貫通導体21の上下端部21ａ，21ｂにおける変形によって低減される。そのため、配線導体11および薄膜配線層３（具体的には薄膜導体層31）との界面において貫通導体21にクラック等の機械的な破壊が生じることは効果的に抑制される。したがって、配線導体11および薄膜配線層３と貫通導体21との電気的な接続信頼性を高くすることが可能な薄膜配線基板を提供することができる。

なお、貫通導体21の中央部21ｃにおいては空隙率を小さく抑えることができる。そのため、貫通導体21における電気抵抗を従来よりも低く抑えることもできる。

なお、貫通導体21の上下端部21ａ，21ｂにおける空隙率を中央部21ｃにおける空隙率よりも高くした構成は、前述した第１の態様による薄膜配線基板において貫通導体21の上下端部21ａ，21ｂにおける弾性率を中央部21ｃにおける弾性率よりも小さくするための構成と同様である。ただし、第２の態様による薄膜配線基板においては、貫通導体21の弾性率としての実測が難しい場合でも、比較的容易に、その構成（空隙率を上下端部21ａ，21ｂ
で小さくすること）が実現されているか否かを検知することができる。

すなわち、貫通導体21の空隙率は、前述したように貫通導体21の断面を観察し、その断面における単位面積あたりの空隙５が占める割合を測定することによって、容易に算出することができる。

この場合、いわゆる破壊検査になるため、実際に薄膜配線基板として使用するものの貫通導体21においては、横方向からＸ線観察をすることにより、空隙率を検知するようにしてもよい。すなわち、貫通導体21に横方向（側面）からＸ線を照射して透過させ、この透過したＸ線を可視化したもの（画像）を白黒で２値化することで、面積比から空隙率を判断することができる。

貫通導体21について、上下端部21ａ，21ｂおよび中央部21ｃにおける空隙率を互いに異ならせるには、例えば接合層２の貫通孔内に貫通導体21となる金属ペーストを充填する時に、３回に分けて、互いに金属粉末の充填度（含有率）が異なる金属ペーストを順次層状に注入するようにすればよい。

金属ペーストにおける金属粉末の充填度は、例えば金属粉末の粒径によって調整することができる。例えば、金属ペーストに含まれる金属粉末の粒径を小さくすれば、この金属ペーストを用いて形成した貫通導体21の空隙率を小さくすることができる。これは、図４に示すように、金属粉末（貫通導体21における金属粒子）が小さいほど密に充填されやすく、空隙率が小さくなる傾向があることによる。なお、図４は、本発明の第１の実施形態の薄膜配線基板の要部を模式的に示す断面図である。図４において図１〜図３と同様の部位には同様の符号を付している。

貫通導体21について、上下端部21ａ，21ｂにおける空隙率は、応力を緩和する上では大きいほどよいが、空隙率が大きくなり過ぎると、貫通導体21の電気抵抗が高くなる傾向がある。そのため、貫通導体21の上下端部21ａ，21ｂにおける空隙率は、約10〜20％程度であることが好ましい。

貫通導体21の上下端部21ａ，21ｂにおける空隙率を高くする範囲（長さ）も、貫通導体21と配線導体11および薄膜配線層３（薄膜導体層31）との間に作用する熱応力の大きさに影響を与える前述した条件（接合層２を形成する熱硬化性樹脂とセラミック基板１および薄膜配線層３との熱膨張率の差等）に応じて、適宜設定すればよい。

なお、貫通導体21の上下端部21ａ，21ｂについて、中央部21ｃに比べて空隙率を大きくするとともに、中央部21ｃよりも弾性率が低い金属材料で形成するようにしてもよい。この場合には、応力の緩和をより効果的に行なわせることもできる。

以上の薄膜配線基板は、前述したように半導体素子の電気的な検査用のプローブカードとして用いられる。薄膜配線層３の最上面に形成された薄膜導体層31がプローブ４を介して半導体素子の電極と電気的に接続され、セラミック基板１の下面に形成された接続パッド12が電気検査用の外部回路と電気的に接続される。これらの電気的な接続を確実なもの
とするために、薄膜配線基板を半導体素子に押し付ける方向に圧力が加えられる。そして、半導体素子と外部回路とが薄膜配線基板を介して電気的に接続され、半導体素子が正常に動作し得るか否かが検査される。

この場合、半導体素子の電極と接続される薄膜導体層31は、外部回路に接続される接続パッド12に比べて微細なパターンで、隣接間隔（いわゆるピッチ）を小さくして形成される。また、薄膜配線層３においては、最上面に近いほど薄膜導体層31がより微細かつ狭ピッチで形成されている。これによって、微細な半導体素子の電極と、これに比べて大きく、隣接間隔も広い外部回路との電気的な接続が容易に行なわれる。

（第２の実施形態）
図５は、本発明の第２の実施の形態の薄膜配線基板の要部を示す断面図である。図５において図１と同様の部位には同様の符号を付している。図５に示す例の薄膜配線基板において、接合層２は複数の樹脂層２ａ〜２ｃが積層されて形成されている。接合層２が３層の樹脂層２ａ〜２ｃで形成されている点以外は、前述した第１の実施形態の薄膜配線基板（第１および第２の態様）と同様である。

貫通導体21は、上下端部21ａ，21ｂにおける弾性率が中央部21ｃにおける弾性率よりも小さい。または、貫通導体21は、上下端部21ａ，21ｂにおける空隙率が中央部21ｃにおける空隙率よりも大きい。これにより、貫通導体21の上下端部21ａ，21ｂにおける熱応力の緩和が可能になっている。

接合層２が複数の樹脂層２ａ〜２ｃで形成されている場合には、それぞれの樹脂層２ａ〜２ｃに貫通導体21（長さ方向の一部）を形成しておくことができるため、貫通導体21について、その上下端部21ａ，21ｂおよび中央部21ｃにおける弾性率または空隙率を互いに異ならせることがより容易である。

したがって、この場合には、上記第１の態様および第２の態様のいずれにおいても、生産性を高め上でより有利な薄膜配線基板を提供することができる。

接合層２を形成する複数の樹脂層２ａ〜２ｃは、互いに異なる樹脂材料であってもよいし、同じ樹脂材料であってもよい。また、３層に限らず、２層でもよいし、４層以上でもよい。

なお、樹脂層２ａ〜２ｃを互いに異なる樹脂材料で形成する場合には、最上層および最下層の樹脂層２ａ，２ｂについて、半硬化または未硬化の状態における粘着性が高い樹脂材料（ポリイミド樹脂）で形成するようにしてもよい。最上層および最下層の樹脂層２ａ，２ｂの半硬化または未硬化の状態における粘着性が高い場合には、接合層２のセラミック基板１および薄膜配線層３に対する接合を容易とし、また接合強度を高めることができる。

なお、接合層２を介したセラミック基板１と薄膜配線層３との接合は、例えば以下のように行なわれる。

すなわち、まず、セラミック基板１，薄膜配線層３および接合層２をそれぞれ作製する。接合層２は半硬化の状態とし、貫通孔を形成して貫通導体21となる金属ペーストを充填しておく。

次に、セラミック基板１の上面に接合層２および薄膜配線層３を順次積層する。この場合、薄膜配線層３の薄膜導体層31およびセラミック基板１の配線導体11をそれぞれ接合層
２の貫通導体21の上端および下端にそれぞれ位置合わせする。

その後、接合層２を加熱して硬化させ、接合層２を介してセラミック基板１と薄膜配線層３とを接合する。

以上の工程を経ることによって、セラミック基板１の上面に接合層２および薄膜配線層３が積層された薄膜配線基板を製作することができる。

１・・・・・セラミック基板
11・・・・・配線導体
12・・・・・接続パッド
２・・・・・接合層
２ａ〜２ｃ・樹脂層
21・・・・・貫通導体
21ａ・・・・貫通導体の上端部
21ｂ・・・・貫通導体の下端部
21ｃ・・・・貫通導体の中央部
３・・・・・薄膜配線層
31・・・・・薄膜導体層
32・・・・・樹脂絶縁層
４・・・・・プローブ
５・・・・・空隙

Claims

上面に配線導体が形成されたセラミック基板と、
該セラミック基板の前記上面に積層された接合層と、
該接合層の上面に積層された薄膜配線層とを備えており、
前記接合層に貫通導体が設けられているとともに、該貫通導体を介して前記セラミック基板の前記配線導体と前記薄膜配線層とが電気的に接続されており、
前記貫通導体は、上端部および下端部における弾性率が、中央部における弾性率よりも小さいことを特徴とする薄膜配線基板。
上面に配線導体が形成されたセラミック基板と、
該セラミック基板の前記上面に積層された接合層と、
該接合層の前記上面に積層された薄膜配線層とを備えており、
前記接合層に貫通導体が設けられているとともに、該貫通導体を介して前記セラミック基板の前記配線導体と前記薄膜配線層とが電気的に接続されており、
前記貫通導体は、上端部および下端部における空隙率が、中央部における空隙率よりも大きいことを特徴とする薄膜配線基板。