JP2006300838A - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP2006300838A JP2006300838A JP2005125668A JP2005125668A JP2006300838A JP 2006300838 A JP2006300838 A JP 2006300838A JP 2005125668 A JP2005125668 A JP 2005125668A JP 2005125668 A JP2005125668 A JP 2005125668A JP 2006300838 A JP2006300838 A JP 2006300838A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- layer
- wiring
- insulating layer
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【課題】 配線基板の貫通導体と、貫通導体の導出部に接続されるプローブピンやワイヤなどの部材との接続を強固に保ち、信頼性の高い配線基板を提供すること。
【解決手段】 絶縁基板2上に、配線導体4と絶縁層3とを順次形成するとともに、絶縁層3中に、配線導体4と電気的に接続される貫通導体5を、上端が絶縁層3の上面側に導出するように形成してなる配線基板において、貫通導体5の表面および内部の少なくとも一方に、貫通導体5よりもヤング率の高い支持部材6を形成した。
【選択図】図1
【解決手段】 絶縁基板2上に、配線導体4と絶縁層3とを順次形成するとともに、絶縁層3中に、配線導体4と電気的に接続される貫通導体5を、上端が絶縁層3の上面側に導出するように形成してなる配線基板において、貫通導体5の表面および内部の少なくとも一方に、貫通導体5よりもヤング率の高い支持部材6を形成した。
【選択図】図1
Description
本発明は配線基板に関し、より詳細には半導体素子集積回路素子を収容する半導体素子収納用パッケージや、半導体集積回路等の電気的特性を一括して測定検査するためのプローブカード等に用いられる配線基板に関するものである。
従来より、配線基板は半導体装置やプローブカード等に用いられている。
半導体装置は、半導体素子がワイヤーボンディングやフリップチップ方式によって配線基板表面の配線導体に電気的に接続され、その後、半導体素子が樹脂封止された状態で、または、半導体素子が配線基板と枠体と蓋体とからなる容器内に収納封止された状態で、外部の回路基板等に実装されている。
また、プローブカードは、表面に複数のプローブ電極を有する配線基板で形成され、ワイヤ状のプローブをワイヤーボンディング法を用いて複数のプローブ電極に接続することにより形成されている。このようなプローブカードは、半導体ウェハ上に形成されている複数のチップに形成された電極にプローブピンを接触させることにより、一括してバーンイン等の検査を行うことができるものである。
近年、半導体素子収納用パッケージやプローブカード等に使われる配線基板の構成は、プリント配線板から、基板の上面に薄膜の絶縁層と配線導体層とから成る多層配線部を形成したビルドアップ方式の配線基板へと移り変わってきている。
従来のプローブカード等に用いられる配線基板を図4に示す。図4において、11は配線基板、12は絶縁基板、13は絶縁層(13aを第1の絶縁層、13bを第2の絶縁層とする)、14は配線導体層(14aを第1の配線導体、14bを第2の配線導体とする)、15は貫通導体、15aは貫通導体の導出部、17はプローブピンを示す。
この配線基板11は、絶縁基板12の上面に配線導体14と絶縁層13とから成る多層配線部を有しており、貫通導体15は配線導体14を絶縁層13の最上層に位置する第2の絶縁層13bの上面に導出している。そして、プローブピン17と貫通導体の導出部15aとが接続されることによって、配線基板11とプローブピン17とが電気的に接続された配線基板となる。
特開平11−160356号公報
ところで、プローブカードにおいて、プローブピンを配線基板に接続する際には、一般的にワイヤーボンディング技術を用い、また、半導体装置において、半導体素子を配線基板に接続する際にはワイヤーボンディング法やフリップチップボンディング法を用いる。
しかしながら、プローブカードの場合、ワイヤーボンディング法を用いて、ワイヤ状のプローブピン17を貫通導体の導出部15aに接続する際には、高温状態で加重をかけながら貫通導体の導出部15aにプローブピン17を擦りつけ接着させるため、上記従来の配線基板では、貫通導体15下方に位置する樹脂から成る絶縁層13aが熱の影響により柔らかくなって貫通導体15が変形し、貫通導体の導出部15aが絶縁層13の内方へ沈み込むという問題があった。また、接続時にプローブピン17を貫通導体の導出部15aに押し付ける際に負荷をかけるため、貫通導体15が変形して絶縁層13の内方へさらに押し込まれるという問題があった。この結果、プローブピン17と貫通導体の導出部15aとがボンディングされる接続強度が弱くなり、プローブピン17と貫通導体の導出部15aとの接続を強固に維持できないという問題があった。
また、半導体装置の場合においても、半導体素子の電極に電気的に接続されたワイヤをワイヤーボンディング法によって貫通導体の導出部15aに接続する際、ワイヤ状のプローブピン17を貫通導体の導出部15aに接続する場合と同様、接続時の熱や押し付けの負荷により、ワイヤと貫通導体の導出部15aとの接続を強固に維持できないという問題が生じていた。
また、半導体素子の電極をフリップチップボンディング法で貫通導体15に接続する場合にも、半導体素子に形成したバンプを貫通導体の導出部15aに接続する際に熱をかけて接続する。このため、貫通導体15下方に位置する樹脂からなる絶縁層13aが熱の影響により柔らかくなって貫通導体15が変形し、その結果ボンディング時に熱膨張による歪みが生じ、接続の信頼性を高く保てないという問題もあった。
従って、本発明は上記従来の問題点に鑑みて完成されたものであり、その目的は、貫通導体と、貫通導体の導出部に接続されるプローブピンなどの部材との接続を強固に保ち、高信頼性を有する配線基板を提供することである。
本発明の配線基板は、絶縁基板上に、配線導体と絶縁層とを順次形成するとともに、該絶縁層中に、前記配線導体と電気的に接続される貫通導体を、上端が前記絶縁層の上面側に導出するように形成してなる配線基板において、前記貫通導体の表面および内部の少なくとも一方に、前記貫通導体よりもヤング率の高い支持部材を形成したことを特徴とする。
本発明の配線基板において好ましくは、前記支持部材を前記絶縁層の層方向に略平行となるよう層状に形成したことを特徴とする。
本発明の配線基板は、貫通導体の表面および内部の少なくとも一方に、貫通導体よりもヤング率の高い支持部材を形成したことにより、貫通導体と、貫通導体の導出部に接続されるプローブピンやワイヤ、バンプ等の部材との接続を強固に維持することができる。例えば、ワイヤーボンディング技術を用いてワイヤ状のプローブ等を貫通導体の導出部に接続する場合、高温状態でワイヤ状のプローブ等に加重をかけ、ワイヤ状のプローブ等を貫通導体の導出部に押し付ける。この時、押し付けられる力や熱によって貫通導体が絶縁層の内方へ沈み込もうとしても、貫通導体よりもヤング率の高い支持部材により貫通導体の変形を抑制することができる。この結果、熱で絶縁層が柔らかくなり、貫通導体が変形して生じる貫通導体の沈み込みや、プローブ等が貫通導体の導出部に押し付けられる負荷によって生じる貫通導体の沈み込みはともに抑制され、プローブ等を貫通導体の導出部に接続するための加重を十分に貫通導体の導出部に加えて接触させることができる。よって、貫通導体の沈み込みを抑制し、プローブ等と貫通導体の導出部とを大きな接続強度で接続できる配線基板とすることができる。
また、例えば、半導体素子等を貫通導体の導出部にワイヤーボンディング法を用いて接続する場合にも同様の効果が得られる。すなわち、従来では半導体素子等を貫通導体の導出部にワイヤーボンディングすると、貫通導体が絶縁体の内方へ沈み込み、半導体素子の電極に電気的に接続されたワイヤと貫通導体とを強い接着強度で接続することができなかったが、本発明では貫通導体の表面および内部の少なくとも一方に貫通導体よりもヤング率の高い支持部材を設けたことにより、貫通導体の変形を抑制できる。よって、半導体素子の電極等と貫通導体の導出部とをボンディングするワイヤによって加重される力が貫通導体に十分伝わり、半導体素子の電極等と貫通導体とを強い強度で接着することができる。
また、半導体素子等をフリップチップ技術を用いて貫通導体に接続する際に、熱によって貫通導体下方に位置する樹脂からなる絶縁層が柔らかくなったとしても、貫通導体よりもヤング率の高い支持部材によって貫通導体の変形を抑制できる。よって、ボンディング時に従来生じていた熱膨張による歪みを抑制でき、半導体素子の電極等との接続の信頼性を高く保つことができる配線基板とすることができる。
本発明の配線基板は、支持部材を絶縁層の層方向に略平行となるよう層状に形成したことにより、たとえ貫通導体に接続されるプローブピンや半導体素子が位置ズレを起こし、プローブピンや半導体素子によって貫通導体に加えられる負荷の位置が変わっても、負荷が加わることによって生じる貫通導体の沈み込みを抑制することができる。
以下、図面に基づいて本発明の多層配線基板を詳細に説明する。
図1は本発明の配線基板の実施の形態の一例を示す断面図である。図1において、1は配線基板、2は絶縁基板、3は絶縁層(3aを第1の絶縁層、3bを第2の絶縁層とする)、4は配線導体層(4aを第1の配線導体層、4bを第2の配線導体層とする)、5は貫通導体、5aは貫通導体の導出部、6は支持部材、7はプローブピンである。
図1の配線基板は、絶縁基板2上に、配線導体4と、絶縁層3とを順次形成し、絶縁層3中に、配線導体層4と電気的に接続される貫通導体5を、上端が絶縁層3の上面側に導出するように形成しており、貫通導体5の表面および内部の少なくとも一方に、貫通導体5よりもヤング率の高い支持部材6を形成している。
絶縁基板2は、その上面に絶縁層3と配線導体層4とを多層に積層した多層配線部が配設されており、この多層配線部を支持する支持体として機能する。
絶縁基板2は、酸化アルミニウム質焼結体,ムライト質焼結体等の酸化物系セラミックス、窒化アルミニウム質焼結体,炭化珪素質焼結体等の非酸化物系セラミックス、ガラス繊維から成る基材にエポキシ樹脂を含浸させたガラスエポキシ樹脂、あるいはガラス繊維から成る基材にビスマレイミドトリアジン樹脂を含浸させたもの等の電気絶縁材料で形成されている。なお、非酸化物系セラミックスの表面には酸化物が形成されていてもよい。
絶縁基板2が、例えば、酸化アルミニウム質焼結体で形成されている場合には、アルミナ,シリカ,カルシア,マグネシア等の原料粉末に適当な有機溶剤,溶媒を添加混合して泥漿状となすとともにこれをドクターブレード法やカレンダーロール法を採用することによってセラミックグリーンシート(セラミック生シート)を形成し、しかる後、このセラミックグリーンシートに適当な打ち抜き加工を施し、所定形状となすとともに高温(約1600℃)で焼成することによって製作される。あるいは、アルミナ等の原料粉末に適当な有機溶剤,溶媒を添加混合して原料粉末を調製するとともにこの原料粉末をプレス成形機によって所定形状に成形し、最後にこの成形体を高温(約1600℃)で焼成することによって製作される。また、ガラスエポキシ樹脂から成る場合は、例えばガラス繊維から成る基材にエポキシ樹脂の前駆体を含浸させ、このエポキシ樹脂前駆体を所定の温度で熱硬化させることによって製作される。
また、絶縁基板2には、その上面に複数の絶縁層3と配線導体層4とを多層に積層した多層配線部が配設されている。絶縁層3は上下に位置する配線導体層4を電気的に絶縁し、配線導体層4は電気信号を伝達するための伝達路として機能する。
多層配線部の絶縁層3は、例えば、絶縁フィルム層と絶縁性接着剤層とから構成されており、絶縁フィルム層はポリイミド樹脂,ポリフェニレンサルファイド樹脂,全芳香族ポリエステル樹脂,フッ素樹脂等から成る。また、絶縁性接着剤層はシロキサン変性ポリアミドイミド樹脂,シロキサン変性ポリイミド樹脂,ポリイミド樹脂,ビスマレイミドトリアジン樹脂等から成る。
絶縁層3は、例えば、まず12.5〜50μm程度の絶縁フィルムに絶縁性接着剤をドクターブレード法等を用いて乾燥厚みで5〜20μm程度に塗布し乾燥させたものを準備し、次に、絶縁性接着剤を塗布した絶縁フィルム層を積み重ね、加熱プレス装置を用いて加熱加圧し接着することによって得られる。
また、絶縁層3に用いられる絶縁フィルム層と絶縁性接着剤層の組み合わせは、例えば、絶縁フィルム層をポリイミド樹脂とし、絶縁性接着剤層をシロキサン変性ポリアミドイミド樹脂とする組み合わせが挙げられる。シロキサン変性ポリアミドイミド樹脂とポリイミド樹脂との接着性は良好であり、かつ耐熱性が高いため、多層配線基板をプリント基板等に実装する際の耐半田耐熱性等が良好なものとすることができる。
また、好ましくは絶縁フィルム層をポリイミド樹脂とし、絶縁性接着剤層を絶縁フィルム層よりも融点が低い熱可塑性のポリイミド樹脂とするのがよい。この場合、耐熱性がより高くなるとともに、絶縁フィルム層と絶縁性接着剤層の熱膨張係数差を小さくできるため、熱膨張差による応力を緩和し、配線導体層4と貫通導体5との界面の剥離を抑制することができる。
また、図1において絶縁層3として、第1の絶縁層3aと第2の絶縁層3bとが形成されており、第1の絶縁層3aの表面には配線導体層4が配設されている。そして、配線導体層4を多層配線部の最上層となる第2の絶縁層3bの上方に導出するため、配線基板1には貫通導体5が形成されている。
配線導体層4は、銅(Cu),金(Au),アルミニウム(Al),ニッケル(Ni),クロム(Cr),モリブデン(Mo),チタン(Ti)およびそれらの合金等の金属材料から成り、スパッタリング法,蒸着法,めっき法等の薄膜形成技術によって形成することができる。このような配線導体層4は、絶縁基板2上に形成された第1の配線導体層4aや絶縁層3上に形成された第2の配線導体層4bを含み、これら第1、第2の配線導体層4a、4bは同じ構成であっても異なる構成であってもよい。
また、絶縁基板2上に形成される第1の配線導体層4aの具体的な構成は、例えば、絶縁基板2がセラミックスから成る場合は、Ti,Cr,タンタル(Ta)等からなる密着金属層、白金(Pt),パラジウム(Pd),Ni,Ni−Cr,Ti−W合金等からなる拡散防止層、Cu,Au等からなる主導体層を順次積層した3層構造等が挙げられる。
さらに、このような密着金属層の厚みは0.01〜0.5μmが好ましい。0.01μm未満では絶縁基板2に密着金属層を強固に密着させることが困難と成る傾向があり、0.5μmより大きいと、成膜時の内部応力によって、絶縁基板2から剥離しやすくなる。
また、拡散防止層の厚みは0.1〜0.5μmであるのがよい。0.1μm未満では密着金属層に拡散防止層を強固に密着させ難く成り、0.5μmより大きいと、成膜時の内部応力によって、密着金属層から剥離しやすくなる。
また、主導体層の厚みは0.1〜2μmがよい。0.1μm未満では拡散防止層と主導体層を強固に接続させ難く、2μmより大きいと、成膜時の内部応力によって、拡散防止層から剥離しやすくなる。
さらに、接続信頼性および耐環境信頼性の観点から主導体層の上にNiやAuを被着するとよい。
また、絶縁層3の上に形成される第2の配線導体層4bの具体的な構成は、例えば、銅層を形成し、次にCr,Mo,Ti等から成る拡散防止層を順次積層した2層構造等が挙げられる。
また、貫通導体5はCu,Al等の導電材料から成り、例えば、レーザ等を使い、所望の位置の第1、第2の絶縁層3a,3bを除去することにより貫通孔を形成し、そこに導電材料を充填して形成する。特に、貫通孔の開口径が小さい場合は、紫外線レーザ等で貫通孔を形成するのがよい。
また、貫通導体5の表面および内部の少なくとも一方は、貫通導体5よりもヤング率の高い支持部材6を有している。このような支持部材6は、例えば、Ni,鉄(Fe),Ti、Cr、Pt、Pd等の金属材料や、ガラス、セラミックス等の絶縁性材料、金属粉末または無機粉末を含有した樹脂、またはこれらの複合材料等で形成される。
また、支持部材6は絶縁体であってもよく、また、導電率が0〜10×106ジーメンス/mと低いものであってもよい。この場合、配線導体層4や貫通導体5を通過する電気信号に与える影響を非常に少なくすることができ、電気特性に優れた配線基板とすることができる。なお、このような場合にも、貫通導体5は導通するように形成されている。
そして、本発明の配線基板1は支持部材6を有することによって、例えば、ワイヤ状のプローブピン7を貫通導体の導出部5aに、ワイヤーボンディング技術を用いて高温状態で加重をかけて接続する場合、貫通導体5が絶縁層3の内方へ沈み込もうとしても、貫通導体5の変形を抑制することができる。このように貫通導体5の沈み込みが抑制されると、貫通導体の導出部5aにプローブピン7を接続する際に、プローブピン7を貫通導体の導出部5aに押し付ける力を十分に貫通導体の導出部5aに伝えることができる。このため、貫通導体の導出部5aの表面に形成された酸化膜をプローブピン7で擦りつけて除去し、プローブピン7と貫通導体の導出部5aとを接合することができるため、プローブピン7と貫通導体の導出部5aとの接続を強固なものとすることができる。
また、例えば、半導体素子の電極をワイヤーボンディング法により貫通導体の導出部5aに接続する場合にも、貫通導体5よりもヤング率の高い支持部材6が形成されていることにより、貫通導体5の変形が抑制される。この結果、配線基板と半導体素子の電極とを接続するワイヤ等を貫通導体5に押し付ける力が、十分に貫通導体5に加えられ、ワイヤ等と貫通導体の導出部5aとを強固に接続することができる。
ここで、支持部材6のヤング率は、貫通導体5のヤング率の1.5倍以上3倍以下であるのが好ましい。1.5倍未満であると、支持部材6で貫通導体5の変形を十分に抑制し難く、3倍より大きいと、貫通導体5が変形しようとする力を緩和しにくい。
また、好ましくは、支持部材6はヤング率が13GPa以上の材料から成るのがよい。支持部材6のヤング率が13GPa未満であると、支持部材6による導体バンプやプローブを接続するための配線導体層4の沈み込みを防止する効果が小さくなりやすい。ここで、ヤング率とは、圧縮弾性率ともよばれており、物体に変形を与えた時の応力とひずみの関係を示す指数である。なお、支持部材6および貫通導体5のヤング率はJIS規格Z2280を用いて測定した。
また、支持部材6は貫通導体5のどの位置に設けられていてもよく、貫通導体5の上下面や側面の表面の一部、あるいは貫通導体5の内部の一部に設けられていてもよい。例えば、図2に示すように貫通導体5の側面の全周に支持部材6が設けられると、プローブピン7やワイヤ、バンプ等が貫通導体の導出部5aに接続され、貫通導体5が沈み込もうとしても、貫通導体5の表面全周に設けられた支持部材6によって貫通導体5の沈み込みが抑制でき、プローブピン7やワイヤ、バンプ等と貫通導体の導出部5aとを強固に接続することができるため好ましい。
また、好ましくは、プローブピン7の直下や、半導体素子の電極に電気的に接続されたワイヤやバンプ等の部材の直下に設けられるのがよい。このような位置に形成することで、プローブピン7やワイヤ、バンプ等が貫通導体の導出部5aに接続される際に、より貫通導体の変形を抑制することができ、貫通導体5が沈み込むのをさらに抑制することができる。
また、さらに好ましくは、支持部材6は絶縁層3の層方向に略平行となるよう層状に形成されるのがよい。このように支持部材6が形成されることにより、たとえ貫通導体5に接続されるプローブピン7や半導体素子が位置ズレを起こし、プローブピン7や半導体素子によって貫通導体に加えられる負荷の位置が変わっても、負荷が加わることによって生じる貫通導体5の沈み込みを抑制することができる。ここで、略平行とは、絶縁層3の層方向に対して0度以上10度以下の傾斜を意味し、より好ましくは0度以上5度以下で傾斜すると、貫通導体の導出部5aから支持部材6までの深さがほぼ一定となり、上からプローブピン7等によって押し付けられる力を均一にすることができるため一部に加重がかかりすぎることがなく、好ましい。
また、支持部材6は、貫通導体5の横断面積の半分以上を占めるように形成されるのが好ましく、さらに、貫通導体5の中央部に形成されるのが好ましい。このように形成されることで、たとえプローブピン7等の部材が貫通導体の導出部5aのどのような位置に接続されても、さらには接触後に位置ズレを起こしたとしても、プローブピン7等の接続される位置は、支持部材6の形成される位置から離れすぎることがなく、よって、貫通導体5の沈み込みをさらに抑制することができる。
また、支持部材6が導電材料からなる場合、さらに好ましくは、支持部材6は、図3に示すように貫通導体5の横断面の全面に形成されるのがよい。このように支持部材6を全面に形成することで、どのような位置にプローブピン7や半導体素子等が位置ズレを起こしても、貫通導体5の沈み込みを抑制することができる。
次に、本発明の配線基板1の製造方法例を示す。例えば、まず、上述したような絶縁基板2を準備し、めっき法やスパッタリング法、真空蒸着法等によってTi等から成る密着金属層、Ti−W等から成る拡散防止層、Cu等から成る主導体層を順次成膜し、フォトリソグラフィ法およびエッチング法によりパターン加工して第1の配線導体層4aを形成する。次に、絶縁基板1と第1の配線導体層4aの上に第1の絶縁層3aを積層し、その後、レーザ等を用いて所望の位置の第1の絶縁層3aを除去して貫通孔Aを形成する。そして、第1の絶縁層3aに、第1の配線導体層4aを形成した要領等で第2の配線導体層4bを形成し、第1の配線導体層4aと第2の配線導体層4bとを貫通孔Aを通るビアで導通する。次に、第1の絶縁層3aと第2の配線導体層4bの上に第2の絶縁層3bを形成する。そして、第2の絶縁層3bの所望の位置に貫通孔Bをレーザ等を用いて形成し、貫通導体5を形成する材料Mを貫通孔B中に、スパッタリング法や真空蒸着法、めっき法等を用いて形成する。その後、支持部材6となる金属材料や、絶縁性材料、金属粉末または無機粉末を含有した樹脂、またはこれらの複合材料等を、貫通孔Bに形成された材料Mの上にスパッタリング法や真空蒸着法、めっき法等を用いて載置し、さらにその上に貫通導体5となる材料Mをスパッタリング法や真空蒸着法、めっき法等で形成する。このようにして図1に示すような、貫通導体5よりもヤング率の高い支持部材6を貫通導体5の内部に有する配線基板1を形成することができる。
かくして、本発明の配線基板1によれば、多層配線部の最上層の第2の絶縁層3の表面に露出した貫通導体5の上面に、半導体集積回路の導体バンプ等を実装するとともに、配線基板1を外部電気回路に電気的に接続することによって半導体装置となる。
あるいは、貫通導体5の上面にプローブピン7を接続し、配線基板1を外部電気回路に電気的および機械的に接続することによって、半導体集積回路等の電気的な検査をするためのプローブカードとなる。
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
例えば、上述の例においては、絶縁層3は絶縁フィルム層と絶縁性接着剤層との2層構造のものを多層に積層したが、絶縁フィルム層を挟んで上下に絶縁性接着剤層を形成したものを多層に積層してもよい。
また絶縁層3は第1の絶縁層3aと第2の絶縁層3bとの2層構造としたが、さらに多層に形成してもよく、貫通孔Aや貫通孔Bの形成される絶縁層3についても一層だけに限定されず種々の変更が可能である。
1:配線基板
2:絶縁基板
3:絶縁層
4:配線導体層
5:貫通導体
6:支持部材
2:絶縁基板
3:絶縁層
4:配線導体層
5:貫通導体
6:支持部材
Claims (2)
- 絶縁基板上に、配線導体と絶縁層とを順次形成するとともに、該絶縁層中に、前記配線導体と電気的に接続される貫通導体を、上端が前記絶縁層の上面側に導出するように形成してなる配線基板において、前記貫通導体の表面および内部の少なくとも一方に、前記貫通導体よりもヤング率の高い支持部材を形成したことを特徴とする配線基板。
- 前記支持部材を前記絶縁層の層方向に略平行となるよう層状に形成したことを特徴とする請求項1に記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005125668A JP2006300838A (ja) | 2005-04-22 | 2005-04-22 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005125668A JP2006300838A (ja) | 2005-04-22 | 2005-04-22 | 配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006300838A true JP2006300838A (ja) | 2006-11-02 |
Family
ID=37469290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005125668A Pending JP2006300838A (ja) | 2005-04-22 | 2005-04-22 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006300838A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013074169A (ja) * | 2011-09-28 | 2013-04-22 | Kyocera Corp | 薄膜配線基板 |
-
2005
- 2005-04-22 JP JP2005125668A patent/JP2006300838A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013074169A (ja) * | 2011-09-28 | 2013-04-22 | Kyocera Corp | 薄膜配線基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6159586A (en) | Multilayer wiring substrate and method for producing the same | |
US20080023819A1 (en) | Package structure having semiconductor chip embedded therein and method for fabricating the same | |
US9326378B2 (en) | Thin-film wiring substrate and substrate for probe card | |
JP2005327780A (ja) | 配線基板及びそれを用いた半導体パッケージ | |
JP2007096246A (ja) | 配線基板およびそれを用いた電子装置 | |
JP3854160B2 (ja) | 多層配線基板 | |
JP4299601B2 (ja) | 多層配線基板 | |
JP4578254B2 (ja) | 多層配線基板 | |
JP2006300838A (ja) | 配線基板 | |
JP5996971B2 (ja) | 多層配線基板およびそれを用いたプローブカード | |
JP4812287B2 (ja) | 多層配線基板及びその製造方法 | |
JP2004214586A (ja) | 多層配線基板 | |
JP2005268259A (ja) | 多層配線基板 | |
JP4295523B2 (ja) | 多層配線基板 | |
JP6741521B2 (ja) | 回路装置 | |
JP4480431B2 (ja) | 多層配線基板 | |
JP2019096817A (ja) | 配線基板およびプローブ基板 | |
JP2006012921A (ja) | 多層配線基板 | |
JP2006120999A (ja) | 多層配線基板 | |
JP4467341B2 (ja) | 多層配線基板の製造方法 | |
JP2005101377A (ja) | 多層配線基板 | |
JP6887862B2 (ja) | 有機回路基板、回路基板およびプローブカード | |
JP2003069233A (ja) | 多層配線基板 | |
JP4606181B2 (ja) | 多層配線基板 | |
JP2009281962A (ja) | 回路基板およびプローブ端子付き回路基板 |