JP2013065101A - 情報処理装置、通信方法およびプログラム - Google Patents
情報処理装置、通信方法およびプログラム Download PDFInfo
- Publication number
- JP2013065101A JP2013065101A JP2011202334A JP2011202334A JP2013065101A JP 2013065101 A JP2013065101 A JP 2013065101A JP 2011202334 A JP2011202334 A JP 2011202334A JP 2011202334 A JP2011202334 A JP 2011202334A JP 2013065101 A JP2013065101 A JP 2013065101A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- packet
- data
- information
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title claims abstract description 239
- 230000010365 information processing Effects 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 title claims description 90
- 239000000725 suspension Substances 0.000 claims abstract description 20
- 230000008569 process Effects 0.000 claims description 78
- 230000007246 mechanism Effects 0.000 abstract description 15
- 230000005540 biological transmission Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 13
- 230000008859 change Effects 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000011144 upstream manufacturing Methods 0.000 description 3
- 238000011143 downstream manufacturing Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/22—Parsing or analysis of headers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17356—Indirect interconnection networks
- G06F15/17368—Indirect interconnection networks non hierarchical topologies
- G06F15/17375—One dimensional, e.g. linear array, ring
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/3754—Coating
- H01L2224/37599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
- H01L2224/4101—Structure
- H01L2224/4103—Connectors having different sizes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Mathematical Physics (AREA)
- Computer Security & Cryptography (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
Abstract
【解決手段】 情報処理装置は、リング状にバス接続されている複数の通信手段を備え、通信手段の各々はそれぞれ所定の処理を実行する処理手段に接続され、通信手段の各々は処理後のデータをパケットとしてバスへ送出し、予め定めた順序でデータの受け渡し及び処理を実行する情報処理装置であって、複数の通信手段のうち少なくとも1つの通信手段は、接続された処理手段が処理を保留した場合、処理の保留を示す値を含めたパケットを生成し、処理の保留を示す値をパケットに含めたか否かを示す情報を記憶する。
【選択図】 図8A
Description
(情報処理装置の構成)
図1は、本実施形態に係る情報処理装置の構成例を示す。制御部100は、演算制御用のCPU101、固定データやプログラムを格納するROM102、データの一時保存やプログラムのロードに使用されるRAM103、および外部データを保持する外部記憶装置104を有する。
図2は、本実施形態に係るデータ処理部120の構成例であり、各処理モジュール間をリング状にバス接続したデータパス制御機構の概略構成を示すブロック図である。以下では、このリング状のバスを「リングバス」と呼ぶ。図中、1201はデータ入出力部、1202−1〜1202−4は通信部、1203−2〜1203−4は通信部1202−2〜1202−4と一対一で設けられているデータ処理部である。
図3にリングバス1206を流れるパケットのデータ構造を示す。図中、201はvalidフラグであり、パケットが有効であることを示す。202はstallフラグでありパケットが受信保留されたことを示す。203はカウント値でありデータの送信順を示し、204はノードIDであり、データの論理的な接続を識別するための接続IDを示す。205は通信部に入力または出力されるデータである。
図5は、通信部1202の概略構成を示すブロック図である。図示のように、通信部1202は受信部301、バッファ302、セレクタ303、送信部304を有する。また、入力端子357と出力端子359を有し、これらの端子により隣接する通信部1202と接続される。具体的には、入力端子357は隣接する通信部1202の出力端子359に接続され、出力端子359は、隣接する通信部1202の入力端子357に接続される。このようにして、リングバス1206において複数の通信部1202−1〜1202−4が接続される。なお、以下では、リングバス1206上で通信部1202に隣接する通信部1202について、入力端子357で接続する通信部1202を、上流側の隣接通信部1202と呼び、出力端子359で接続する通信部1202を下流側の隣接通信部1202と呼ぶ。なお、通信部1202は、信号線351〜356を有し、これらの信号線により、対応する処理部1203(1203−2〜1203−4のいずれか)と接続するものとする。
図6は、受信部301の概略構成を示すブロック図である。受信部301は、図示のように、レジスタ401(記憶部)、カウンタ402、比較部403、判定部404(切換部)、stallカウンタ405、eraseモードレジスタ406を有する。
受信部301が、レジスタ401に記憶された接続IDと同一のIDを有するパケットを受信した場合の動作は、大別すると2つの動作に分類される。すなわち、(1)受信パケットを解析し、処理部1203がデータ処理可能な場合にデータ205を処理部1203へ送信する受理動作と、(2)処理部1203がデータ処理できない場合に、バッファ302に保留パケットを出力する保留動作である。なお、レジスタ401に記憶された接続IDと異なるIDを有するパケットを受信した場合は、バッファ302に記憶されたパケットをそのまま隣接する通信部1202へ出力(スルー)する。
(1−1)stallフラグ202の値を変更しない動作
この動作は、stallカウンタ405の値が「0」の場合の動作である。すなわち、受信部301において保留パケットを出力していない、または一旦保留したデータをすべて処理した後に、この動作を行うこととなる。
この動作は、eraseモードが有効に設定されている通信部1202で、stallカウンタ405が0であることに加えて、所定の条件を満たす場合に実行される。その所定の条件とは、受信パケットに含まれるvalidフラグが有効であり、接続ID一致信号とカウント値一致信号が共に有効であり、stall有効信号が無効であり、さらに信号線353上のstall信号が無効なことである。
この動作は、eraseモードが有効に設定されている通信部1202で、stallカウンタ405が0であることに加えて、所定の条件を満たす場合に実行される。その所定の条件とは、受信パケットに含まれるvalidフラグが有効であり、接続ID一致信号とカウント値一致信号が共に有効であり、stall有効信号が有効であり、さらに信号線353上のstall信号が無効なことである。
この動作は、stallカウンタ405の値が「0」でない場合であって、所定の条件を満たす場合の動作である。所定の条件とは、受信パケットに含まれるvalidフラグが有効であり、接続ID一致信号とカウント値一致信号が共に有効であり、stall有効信号が有効であり、さらに信号線353上のstall信号が無効なことである。
この動作は、eraseモードが有効に設定されている通信部1202で実行される。この場合の動作は、(1−1−1)の動作とほぼ同様であり、バッファ302に記憶されたパケットのvalidフラグ201を無効にする。ただし、(1−1−1)の動作と異なり、判定部404は、バッファ302に記憶されたパケットのstallフラグ202をクリアする制御信号を出力する。その他の、カウント値のインクリメントやデータの出力等の制御については(1−1−1)の動作と同様であるため、説明を省略する。
この動作は、eraseモードが無効に設定されている通信部1202で実行される。この場合の動作は、(1−2−1)の動作と同様に、判定部404は、バッファ302に記憶されたパケットのstallフラグ202をクリアする制御信号を出力する。ただし、判定部404は、バッファ302に記憶されたパケットについて、validフラグ201をクリアすることはせず、有効のままとする。その他の、カウント値のインクリメントやデータの出力等の制御については(1−1−1)の動作と同様であるため、説明を省略する。
信号線353を介したstall信号が有効である場合、処理部1203がデータを取り込めないため、保留動作を行う。この場合、判定部404はstall有効信号及びstallカウンタ405の値を参照して、バッファ302のstallフラグ202を設定するか否かを判定する。同時に、判定部404は信号線351のvalid信号を無効にする。
この動作は、接続ID一致信号とカウント値一致信号が有効で、stall有効信号が無効の場合で、信号線353を介したstall信号が有効の場合に実行される。また、接続ID一致信号が有効で、カウント値一致信号とstall有効信号が無効である場合に、stallカウンタ405の値が0でない場合にも実行される。前者の場合、受信パケットに含まれるデータを、処理部1203が取り込むことができないため、受信パケットのstallフラグを有効とするものである。後者の場合、受信パケットより前のカウント値を有するパケットを受信部301自身が保留したと考えられるため、受信パケットのstallフラグを有効とするものである。この場合、判定部404は、バッファ302に記憶されたパケットのstallフラグ202をセットする制御信号を出力する。また、stallカウンタ405を1だけカウントアップするように制御信号を出力する。この場合は、処理部1203でデータを取り込めないため、判定部404は信号線351のvalid信号を無効とする。また、カウンタ402の値も変えない。
この動作は、接続ID一致信号とカウント値一致信号が有効で、stall有効信号が有効の場合で、信号線353を介したstall信号が有効の場合に実行される。この場合、保留パケットを出力することになるが、判定部404は既にstallフラグ202は有効であるため変更しない。また、stallカウンタ405もカウントアップせず値を保持する。
図7は、送信部304の概略構成を示すブロック図である。図示のように送信部304は、レジスタ501(記憶部)、カウンタ502、パケット生成部503を有する。信号線363を介してバッファ302の出力パケットのvalidフラグ201がパケット生成部503に入力される。また、そのvalidフラグ201は、信号線354を介して処理部1203へも出力される。さらに、処理部1203は、信号線355と信号線356を介して、それぞれデータ及びデータ有効信号(valid信号)をパケット生成部503に入力する。パケット生成部503は生成したパケットを信号線362を介してセレクタ303へ出力する。
次に図8Aおよび図8Bを用いて、図5〜7に示した本実施形態に係る通信部1202を用いた場合の図2の構成のデータパス制御機構における分岐処理の動作を説明する。図8Aおよび図8Bでは、通信部1202−1〜1202−4のそれぞれにおける受信部301の状態を処理ステップに分けて示している。分岐処理として、A→B及びA→Cの並列処理を行う。なお、通信部1202−1〜1202−4内のレジスタ401、レジスタ501の値は、制御部100により分岐処理の実行のための値に設定されているものとする。また、通信部1202−3のeraseモードレジスタ406は無効に設定され、それ以外の通信部は有効に設定されているものとする。
次に本発明の一実施形態である実施形態2を説明する。情報処理装置と、情報処理装置内のデータ処理部は実施形態1と同様に、図1および図2のような構成を備える。
図9にリングバス1206を流れるパケットのデータ構造を示す。図中、実施形態1の図2と同じ機能を有する部品は同一の記号を付し、説明を省略する。異なる点はstallフラグ202がstallID802に置き換わっていることである。stallID802は保留パケットを出力した分岐番号を格納する領域である。ここで、分岐番号とは例えば処理A→B、A→Cの分岐処理を行う場合、分岐の枝としては処理B、処理Cの2つが存在する。それぞれの枝を特定するために、それぞれの通信部1202内の後述するstallIDレジスタ1005に分岐番号を格納する。したがって、この場合、stallID802とは、処理B、処理Cのいずれで処理が保留されたかが特定できる情報であればどのようなものであってもよい。ここでは説明をわかりやすくするため、例えば、入出力、処理A、処理Bおよび処理Cそれぞれの枝に対して「1」、「1」、「2」、「3」を格納する。そして、それぞれの枝で保留パケットを出力した時、パケット上のstallID802にstallIDレジスタ1005の分岐番号を格納する。なお、stallID802が「0」の時は保留パケットでないことを示す。
また、本実施形態に係る受信部301の構成を図10に示す。実施形態1の場合と比較すると、受信部301は、stallカウンタ405に代えてstallIDレジスタ1005を備えた点と、比較部403と判定部404への配線、および比較部403と判定部404の動作が異なる。本実施形態では、受信部301は、受信パケットのstallID802がstallIDレジスタ1005の分岐番号と一致した時のみ、バッファ302に記憶されているパケットのstallID802を無効とすることができる。
送信部304は、実施形態1と同様、図7のような構成を有する。送信部304の動作は実施形態1と同様である。ただし、処理部1203から出力されたデータをパケット化する場合、stallID802を「0」とする。
次に図11Aおよび図11Bを用いて、実施形態2に係るデータパス制御機構の分岐処理の動作を説明する。分岐処理としてはA→B及びA→Cの並列処理を行う。なお、制御部100により、通信部1202−1〜4内のレジスタ401、レジスタ501の値が分岐処理を実現するための値に設定されているものとする。また、通信部1202−3のeraseモードレジスタ406は無効に設定され、それ以外の通信部1202のeraseモードは有効に設定されている。さらに、通信部1202−1〜4内のstallIDレジスタ1005にはそれぞれ1、1、2、3の分岐番号が設定されるものとする。
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。
Claims (15)
- リング状にバス接続されている複数の通信手段を備え、前記通信手段の各々はそれぞれ所定の処理を実行する処理手段に接続され、前記通信手段の各々は接続された前記処理手段が処理を実行した後のデータを、パケットとして前記バスへ送出し、予め定めた順序で前記処理手段の間のデータの受け渡し及び処理を実行する情報処理装置であって、
前記複数の通信手段のうちの少なくとも1つの通信手段は、
接続されている処理手段が処理を保留すると、処理の保留を示す値を含めたパケットを生成する生成手段と、
前記生成手段が前記処理の保留を示す値を含めたパケットを生成したか否かを示す情報を記憶する記憶手段と、
を備えることを特徴とする情報処理装置。 - 前記少なくとも1つの通信手段は、受信したパケットに処理の保留を示す情報が含まれており、前記記憶手段に記憶されている情報が前記生成手段により前記処理の保留を示す値を含めたパケットを生成していないことを示す場合に、当該パケットをそのまま前記バスへ送出する、
ことを特徴とする請求項1に記載の情報処理装置。 - 前記少なくとも1つの通信手段は、受信したパケットに処理の保留を示す情報が含まれ、前記記憶手段に記憶されている情報が前記生成手段が前記処理の保留を示す値を含めたパケットを生成していないことを示す場合であって、接続されている前記処理手段が当該パケットに含まれるデータに対する処理を実行すべきである場合、当該データを処理手段に出力すると共に、前記パケットをそのまま前記バスへ送出する、
ことを特徴とする請求項2に記載の情報処理装置。 - 前記少なくとも1つの通信手段は、受信したパケットに処理の保留を示す情報が含まれている場合で、前記記憶手段に記憶されている情報が前記生成手段が前記処理の保留を示す値を含めたパケットを生成したことを示していた場合、当該パケットに含まれるデータを処理手段に出力すると共に、当該パケットを無効として前記バスへ送出する、
ことを特徴とする請求項1から3のいずれか1項に記載の情報処理装置。 - 前記少なくとも1つの通信手段は、受信したパケットに処理の保留を示す情報が含まれている場合で、前記記憶手段に記憶されている情報が前記生成手段が前記処理の保留を示す値を含めたパケットを生成したことを示していた場合、当該パケットに含まれるデータを処理手段に出力すると共に、当該パケットの処理の保留を示す情報を無効として前記バスへ送出する、
ことを特徴とする請求項1から3のいずれか1項に記載の情報処理装置。 - 前記生成手段が前記処理の保留を示す値を含めたパケットを生成したか否かを示す情報は、前記少なくとも1つの通信手段が生成した処理の保留を示す値を含むパケットであって、処理されずに残っているパケットの個数であり、前記記憶手段は、当該個数をカウントするカウンタであることを特徴とする請求項1から5のいずれか1項に記載の情報処理装置。
- 前記少なくとも1つの通信手段は、処理されずに残っているパケットの個数が0より大きいときに処理の保留を示す情報を含むパケットを受信した場合であって、接続されている前記処理手段が当該パケットに含まれるデータを処理した場合、前記カウンタの値を1だけ減算することを特徴とする請求項6に記載の情報処理装置。
- 前記少なくとも1つの通信手段は、データの入力を開始する際に前記カウンタの値を0とする、ことを特徴とする請求項6又は7に記載の情報処理装置。
- 前記少なくとも1つの通信手段は、受信したパケットに処理の保留を示す情報が含まれていると共に前記記憶手段に記憶されている情報が前記生成手段が前記処理の保留を示す値を含めたパケットを生成したことを示していた場合、又は、受信したパケットに処理の保留を示す情報が含まれていない場合にのみ、前記処理の保留を示す情報を有効から無効へ、又は無効から有効へと変更することが許可される、
ことを特徴とする、請求項1から8のいずれか1項に記載の情報処理装置。 - リング状にバス接続されている複数の通信手段を備え、前記通信手段の各々はそれぞれ所定の処理を実行する処理手段に接続され、前記通信手段の各々は接続された前記処理手段が処理を実行した後のデータを、パケットとして前記バスへ送出し、予め定めた順序で前記処理手段の間のデータの受け渡し及び処理を実行する情報処理装置であって、
前記複数の通信手段のうちの少なくとも1つの通信手段は、
接続されている処理手段を特定する情報を記憶する記憶手段と、
前記接続されている処理手段が処理を保留した場合、当該処理手段を特定する前記情報を含めたパケットを生成する生成手段と、
を備えることを特徴とする情報処理装置。 - 前記少なくとも1つの通信手段は、受信したパケットに処理手段を特定する情報が含まれており、当該情報と前記記憶手段に記憶された前記処理手段を特定する情報とが一致しない場合に、当該パケットをそのまま前記バスへ送出する、
ことを特徴とする請求項10に記載の情報処理装置。 - 前記少なくとも1つの通信手段は、受信したパケットに処理手段を特定する情報が含まれていると共に当該情報と前記記憶手段に記憶された前記処理手段を特定する情報とが一致する場合、又は受信したパケットに処理手段を特定する情報が含まれていない場合にのみ、処理手段を特定する前記情報が含まれていないパケットに当該情報を含め、処理手段を特定する前記情報が含まれているパケットから当該情報を消去することが許可される、
ことを特徴とする請求項10又は11に記載の情報処理装置。 - リング状にバス接続されている複数の通信手段を備え、前記通信手段の各々はそれぞれ所定の処理を実行する処理手段に接続され、前記通信手段の各々は接続された前記処理手段が処理を実行した後のデータを、パケットとして前記バスへ送出し、予め定めた順序で前記処理手段の間のデータの受け渡し及び処理を実行する情報処理装置における通信方法であって、
前記複数の通信手段のうち少なくとも1つの通信手段において、
生成手段が、接続されている処理手段が処理を保留した場合、処理の保留を示す値を含めたパケットを生成する生成工程と、
記憶手段が、前記生成工程において、前記処理の保留を示す値を含めたパケットを生成したか否かを示す情報を記憶する記憶工程と、
を備えることを特徴とする通信方法。 - リング状にバス接続されている複数の通信手段を備え、前記通信手段の各々はそれぞれ所定の処理を実行する処理手段に接続され、前記通信手段の各々は接続された前記処理手段が処理を実行した後のデータを、パケットとして前記バスへ送出し、予め定めた順序で前記処理手段の間のデータの受け渡し及び処理を実行し、前記複数の通信手段のうち少なくとも1つの通信手段が接続された前記処理手段を特定する情報を記憶する記憶手段を備える情報処理装置における通信方法であって、
前記少なくとも1つの通信手段において、
生成手段が、接続されている処理手段が処理を保留した場合、前記処理手段を特定する前記情報を含めた前記パケットを生成する生成工程を備える、
ことを特徴とする通信方法。 - 請求項13または14に記載の通信方法の各工程をコンピュータに実行させるためのプログラム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011202334A JP5922898B2 (ja) | 2011-09-15 | 2011-09-15 | 情報処理装置、通信方法およびプログラム |
US13/572,961 US9201839B2 (en) | 2011-09-15 | 2012-08-13 | Information processing apparatus, communication method and storage medium |
US14/931,052 US9462091B2 (en) | 2011-09-15 | 2015-11-03 | Information processing apparatus, communication method and storage medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011202334A JP5922898B2 (ja) | 2011-09-15 | 2011-09-15 | 情報処理装置、通信方法およびプログラム |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013065101A true JP2013065101A (ja) | 2013-04-11 |
JP2013065101A5 JP2013065101A5 (ja) | 2014-10-30 |
JP5922898B2 JP5922898B2 (ja) | 2016-05-24 |
Family
ID=47880629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011202334A Expired - Fee Related JP5922898B2 (ja) | 2011-09-15 | 2011-09-15 | 情報処理装置、通信方法およびプログラム |
Country Status (2)
Country | Link |
---|---|
US (2) | US9201839B2 (ja) |
JP (1) | JP5922898B2 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015050594A2 (en) * | 2013-06-16 | 2015-04-09 | President And Fellows Of Harvard College | Methods and apparatus for parallel processing |
US10268605B1 (en) * | 2014-04-30 | 2019-04-23 | Altera Corporation | Hybrid architecture for signal processing and signal processing accelerator |
US9614567B2 (en) * | 2015-03-19 | 2017-04-04 | Qualcomm Incorporated | Systems and methods for recovering from stalls on a mobile device |
JP6624881B2 (ja) | 2015-10-19 | 2019-12-25 | キヤノン株式会社 | 画像形成装置及びその制御方法 |
JP6768343B2 (ja) | 2016-05-06 | 2020-10-14 | キヤノン株式会社 | 画像処理装置、画像処理方法及びプログラム |
JP7210294B2 (ja) | 2018-01-26 | 2023-01-23 | キヤノン株式会社 | 画像処理装置、画像処理方法及びプログラム |
CN108871428A (zh) * | 2018-05-09 | 2018-11-23 | 南京思达捷信息科技有限公司 | 一种基于大数据的地质监控平台及其方法 |
JP7214404B2 (ja) | 2018-08-31 | 2023-01-30 | キヤノン株式会社 | 画像処理装置及び画像処理方法、プログラム |
JP2020040334A (ja) | 2018-09-12 | 2020-03-19 | キヤノン株式会社 | 画像処理装置、画像処理方法およびプログラム |
JP7187278B2 (ja) | 2018-11-15 | 2022-12-12 | キヤノン株式会社 | 画像処理装置、画像処理方法、及びプログラム |
US10855877B2 (en) | 2018-12-03 | 2020-12-01 | Canon Kabushiki Kaisha | Image processing apparatus, image processing method and storage medium |
EP3664429B1 (en) | 2018-12-07 | 2022-07-27 | Canon Kabushiki Kaisha | Image processing apparatus, image processing method, and program |
US10834288B2 (en) | 2018-12-21 | 2020-11-10 | Canon Kabushiki Kaisha | Generating image region dot data based on corrected number of dots and determined arrangement priority |
JP2020100064A (ja) | 2018-12-21 | 2020-07-02 | キヤノン株式会社 | 画像処理装置、画像処理方法及びプログラム |
US11020985B2 (en) | 2019-01-31 | 2021-06-01 | Canon Kabushiki Kaisha | Image processing apparatus, image processing method and storage medium |
JP7391619B2 (ja) | 2019-11-07 | 2023-12-05 | キヤノン株式会社 | 画像処理装置、画像処理方法及びプログラム |
JP7475928B2 (ja) | 2020-03-31 | 2024-04-30 | キヤノン株式会社 | 画像処理装置、その制御方法及びプログラム |
JP2021160196A (ja) | 2020-03-31 | 2021-10-11 | キヤノン株式会社 | 画像処理装置、その制御方法及びプログラム |
JP7481935B2 (ja) | 2020-07-21 | 2024-05-13 | キヤノン株式会社 | 画像処理装置、画像処理方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006252554A (ja) * | 2005-03-08 | 2006-09-21 | Microsoft Corp | 仮想マシン環境内でのゲスト物理アドレスの仮想化の方法およびシステム |
JP2010206517A (ja) * | 2009-03-03 | 2010-09-16 | Canon Inc | データ処理装置、データ処理装置の制御方法、およびプログラム |
JP2010282557A (ja) * | 2009-06-08 | 2010-12-16 | Canon Inc | データ処理装置、データ処理方法およびプログラム |
US20110016242A1 (en) * | 2009-07-14 | 2011-01-20 | Canon Kabushiki Kaisha | Data processing apparatus and data processing method |
JP2011128812A (ja) * | 2009-12-16 | 2011-06-30 | Canon Inc | データ処理装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1269438A (en) * | 1986-06-27 | 1990-05-22 | Tomohiko Awazu | Packet data communication system with ring type transmission line |
JP2834210B2 (ja) | 1988-09-14 | 1998-12-09 | 株式会社日立製作所 | リング状ネットワークにおけるメッセージ制御方法 |
JP2734246B2 (ja) | 1991-09-24 | 1998-03-30 | 日本電気株式会社 | パイプラインバス |
EP0802655A3 (en) * | 1996-04-17 | 1999-11-24 | Matsushita Electric Industrial Co., Ltd. | Communication network |
US7539141B2 (en) * | 2004-05-28 | 2009-05-26 | Intel Corporation | Method and apparatus for synchronous unbuffered flow control of packets on a ring interconnect |
US8112491B1 (en) * | 2009-01-16 | 2012-02-07 | F5 Networks, Inc. | Methods and systems for providing direct DMA |
JP5361567B2 (ja) * | 2009-06-25 | 2013-12-04 | キヤノン株式会社 | データ処理装置、データ処理方法およびプログラム |
US8417851B2 (en) * | 2011-06-27 | 2013-04-09 | International Business Machines Corporation | Polling of a target register within a peripheral device |
-
2011
- 2011-09-15 JP JP2011202334A patent/JP5922898B2/ja not_active Expired - Fee Related
-
2012
- 2012-08-13 US US13/572,961 patent/US9201839B2/en not_active Expired - Fee Related
-
2015
- 2015-11-03 US US14/931,052 patent/US9462091B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006252554A (ja) * | 2005-03-08 | 2006-09-21 | Microsoft Corp | 仮想マシン環境内でのゲスト物理アドレスの仮想化の方法およびシステム |
JP2010206517A (ja) * | 2009-03-03 | 2010-09-16 | Canon Inc | データ処理装置、データ処理装置の制御方法、およびプログラム |
JP2010282557A (ja) * | 2009-06-08 | 2010-12-16 | Canon Inc | データ処理装置、データ処理方法およびプログラム |
US20110016242A1 (en) * | 2009-07-14 | 2011-01-20 | Canon Kabushiki Kaisha | Data processing apparatus and data processing method |
JP2011128812A (ja) * | 2009-12-16 | 2011-06-30 | Canon Inc | データ処理装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5922898B2 (ja) | 2016-05-24 |
US9201839B2 (en) | 2015-12-01 |
US20160057256A1 (en) | 2016-02-25 |
US20130070789A1 (en) | 2013-03-21 |
US9462091B2 (en) | 2016-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5922898B2 (ja) | 情報処理装置、通信方法およびプログラム | |
JP5361567B2 (ja) | データ処理装置、データ処理方法およびプログラム | |
EP2312457B1 (en) | Data processing apparatus, data processing method and computer-readable medium | |
JP5538798B2 (ja) | データ処理装置およびデータ処理方法またはプログラム | |
US9021126B2 (en) | Data processing apparatus and method for controlling data processing apparatus | |
JP5014362B2 (ja) | 情報処理装置及びその制御方法、コンピュータプログラム | |
US8230137B2 (en) | Network processor, reception controller and data reception processing method performing direct memory access transfer | |
JP5414506B2 (ja) | データ処理装置、データ処理方法、及びプログラム | |
JP5432587B2 (ja) | データ処理装置、その制御方法およびプログラム | |
US9053225B2 (en) | Data processing apparatus, data processing method, and storage medium | |
US11386029B2 (en) | Direct memory access controller | |
JP2013196509A (ja) | 情報処理装置及びその制御方法 | |
JP7073403B2 (ja) | 高スループット内部通信プロトコルを用いる画像処理プロセッサ | |
JP2020191520A (ja) | 撮像装置及び撮像装置の制御方法 | |
US11983127B2 (en) | Information processing system, information processing method, and information processing device to reduce load on an information processing unit | |
JP2012247907A (ja) | 情報処理装置 | |
JP2007329670A (ja) | データ受信装置およびデータ受信方法 | |
WO2007092747A2 (en) | Multi-core architecture with hardware messaging | |
JP2010067167A (ja) | データ転送装置 | |
JP2004355049A (ja) | プロセッサシステム | |
JP2011170560A (ja) | データ処理装置及びデータ処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140910 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140910 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150929 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160318 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160415 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5922898 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |