JP2013058669A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2013058669A
JP2013058669A JP2011196955A JP2011196955A JP2013058669A JP 2013058669 A JP2013058669 A JP 2013058669A JP 2011196955 A JP2011196955 A JP 2011196955A JP 2011196955 A JP2011196955 A JP 2011196955A JP 2013058669 A JP2013058669 A JP 2013058669A
Authority
JP
Japan
Prior art keywords
film
graphene
carbon nanotubes
catalytic metal
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011196955A
Other languages
English (en)
Other versions
JP5414756B2 (ja
Inventor
Masayuki Katagiri
雅之 片桐
Yuichi Yamazaki
雄一 山崎
Makoto Wada
真 和田
Tadashi Sakai
忠司 酒井
Hisashi Sakuma
尚志 佐久間
Mariko Suzuki
真理子 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011196955A priority Critical patent/JP5414756B2/ja
Publication of JP2013058669A publication Critical patent/JP2013058669A/ja
Application granted granted Critical
Publication of JP5414756B2 publication Critical patent/JP5414756B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Carbon And Carbon Compounds (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 実施形態は、製造工程が簡便な手法によって製造した半導体装置を提供することを目的とする。
【解決手段】 実施形態の半導体装置は、実施形態にかかる半導体装置は、基板と、基板上に触媒金属膜と、触媒金属膜上にグラフェンと、前記グラフェン上に層間絶縁膜と、前記層間絶縁膜を貫通するコンタクトホールと前記コンタクトホールにカーボンナノチューブを水素、窒素、アンモニアと希ガスの中から選ばれる1種以上のガスのプラズマで処理した前記触媒金属膜上に又は前記層間絶縁膜を貫通するカーボンナノチューブを水素、窒素、アンモニアと希ガスの中から選ばれる1種以上のガスのプラズマで処理した前記触媒金属膜上に備えることを特徴とする。
【選択図】 図1

Description

実施形態は、半導体装置とその製造方法に関する。
LSIや3Dメモリの微細化および多層化に伴い、金属配線において配線遅延の増大が大きな問題となっている。配線遅延の低減には、配線抵抗や配線間容量の低減が重要である。配線の低抵抗化には、例えばCuなどの低抵抗材料の適用が実用化されている。しかし、Cu配線においても、ストレスマイグレーションやエレクトロマイグレーションによる信頼性劣化、サイズ効果に起因する電気抵抗率の上昇などが問題となっており、低抵抗かつ電流密度耐性に優れた配線材料が求められている。
低抵抗・高信頼性が期待できる次世代配線材料として、高い電流密度耐性、電気伝導特性、熱伝導率など優れた物性を有するカーボンナノチューブやグラフェン等の炭素系材料の応用が注目されている。特に、縦方向層間配線にカーボンナノチューブを、横方向配線にグラフェンを用いる構造が検討されている。
上記の一方で、横方向グラフェン配線およびカーボンナノチューブビア配線を形成するために、グラフェン成長、カーボンナノチューブ成長それぞれに適した膜厚の触媒層または下地層を形成する必要があり、作製プロセスが煩雑になるという問題がある。
特開2010−147237号公報
そこで、実施形態は、製造工程が簡便な手法によって製造した半導体装置およびその製造方法を提供することを目的とする。
実施形態にかかる半導体装置は、基板と、基板上に触媒金属膜と、触媒金属膜上にグラフェンと、前記グラフェン上に層間絶縁膜と、前記層間絶縁膜を貫通するコンタクトホールと前記コンタクトホールにカーボンナノチューブを水素、窒素、アンモニアと希ガスの中から選ばれる1種以上のガスのプラズマで処理した前記触媒金属膜上に又は前記層間絶縁膜を貫通するカーボンナノチューブを水素、窒素、アンモニアと希ガスの中から選ばれる1種以上のガスのプラズマで処理した前記触媒金属膜上に備えることを特徴とする。
図1は、実施例1の断面構造図である。 図2は、実施例1の導電膜及び触媒金属膜形成工程図である。 図3は、実施例1のグラフェン成長工程図である。 図4は、実施例1の絶縁層形成およびビアホール形成工程図である。 図5は、実施例1のグラフェンエッチング工程図である。 図6は、実施例1の触媒金属微粒化工程図である。 図7は、実施例1のカーボンナノチューブ成長工程図である。 図8は、実施例1の埋め込み膜形成工程図である。 図9は、実施例1の平坦化工程図である。 図10は、実施例2の断面構造図である。 図11は、実施例2の触媒金属微粒化工程図である。 図12は、実施例2のグラフェン成長およびカーボンナノチューブ成長工程図である。 図13は、実施例2の絶縁膜形成工程図である。 図14は、実施例2の平坦化工程図である。
以下、実施例について図面を用いて説明する。実施形態(実施例)は例示であり、発明の範囲はそれらに限定されない。図面は例示である。なお、図面は左右対称であり、同一の符号は省略する。また、図中の形状、大きさ、数などの構成は、実際の半導体装置のものと一致するとは限らない。
(実施例1)
図1は実施例1の半導体装置の層間配線部の断面構造図であり、本発明の基本的な実施形態の半導体装置の層間配線を有する部位の断面図である。実施形態の半導体装置は、基板と、前記基板上に触媒金属膜と、前記触媒金属膜上にグラフェンと、前記グラフェン上に層間絶縁膜と、前記層間絶縁膜を貫通するコンタクトホールと前記コンタクトホールにカーボンナノチューブを水素、窒素、アンモニアと希ガスの中から選ばれる1種以上のガスのプラズマで処理した前記触媒金属膜上に備えることを特徴とする。
実施例1の半導体装置の製造方法は、基板上に触媒金属層を形成する工程と、前記触媒金属層上にグラフェンを形成する工程と、前記グラフェン上に層間絶縁膜を形成する工程と、前記層間絶縁膜を貫通するコンタクトホールを形成する工程と、前記コンタクトホールにある前記グラフェンを除去する工程と、前記コンタクトホールにある前記触媒金属層を水素、窒素、アンモニアと希ガスの中から選ばれる1種以上のガスのプラズマで処理する工程と、前記プラズマ処理した触媒金属層上にカーボンナノチューブを形成する工程と、前記カーボンナノチューブ間に埋め込み膜を形成する工程と、前記カーボンナノチューブおよび前記埋め込み膜を平坦化する工程と、平坦化された前記カーボンナノチューブと前記層間絶縁膜上に上部配線層を形成する工程とを有することを特徴とする。
半導体装置としては、LSIや3Dメモリなどの層間配線を有する形態の半導体装置が挙げられる。図1の断面構造図において、半導体集積回路等が形成された下地基板上に形成された層間絶縁膜1a上には、導電膜2aが形成されている。導電膜2a上の一部には触媒粒子6aが備えられ、触媒金属膜3aが形成されている。触媒金属膜3a上にはグラフェン4aが形成されている。グラフェン4a上には層間絶縁膜9aが形成されている。層間絶縁膜9aを貫通するコンタクトホール5aが形成されている。コンタクトホールの触媒金属膜上には、カーボンナノチューブ7aが形成されている。カーボンナノチューブ7aを形成する触媒金属膜は粒子化され、触媒粒子6aとなっている。コンタクトホール内のカーボンナノチューブ7aが形成されていない領域には、埋め込み膜8aが形成されている。層間絶縁膜9a、埋め込み膜8aとカーボンナノチューブ7a上には導電膜2bが形成されている。カーボンナノチューブ7aは触媒粒子6aと導電膜2bを接続している。導電膜2bを含み導電膜2b上には、aの符号で示したものと同様の層間配線構造が繰り返し形成されている。層間配線の繰り返し数は半導体装置の構成に応じて、任意の数にすることができる。a,b,cの符号は、層間配線のグループを意味する。以下の説明において、a,bとcの符号は省略する場合がある。
実施例1の作製工程を、図2から図9の工程図を用いて説明する。
図2は実施例1の導電膜および触媒金属膜形成工程図である。最初に、半導体集積回路等が形成された下地基板に形成された層間絶縁膜1上に導電膜2および触媒金属膜3を形成する。導電膜2と触媒金属膜の形成方法は、PVD(物理気相成長:Physical
Vapor Deposition)やCVD(化学気相成長:Chemical Vapor Deposition)などの成膜方法を採用することができる。
導電膜2は省略した構成でもよい。導電膜2は、層間配線の導電性を安定させたり向上させたりするため、触媒金属膜下に用いることが好ましい。導電膜2の厚さは、例えば0.5nm以上10nm以下である。また、導電膜2は、カーボンナノチューブ成長又はグラフェン成長の助触媒となる金属が好ましい。ここで、導電膜2は、異なる複数の導電材料が積層された構造を有していてもよい。導電膜2としては金属膜を用いることができる。導電膜2は、上記の理由から、金属膜の中でもTi、Ta、Mn、MoとVからなる群から選ばれる1種以上の元素を含む金属膜が好ましい。さらに、上記の理由から、導電膜2はTi、Ta、Mn、MoとVからなる群から選ばれる1種以上の元素と不可避含有元素で構成される金属膜がより好ましい。
触媒金属膜3は、グラフェンとカーボンナノチューブが成長可能な元素を有する膜が好ましい。上記の理由から、Co、Ni、Fe、RuとCuからなる群から選ばれる1種以上の元素を含む金属膜が好ましい。さらに、上記の理由から、Co、Ni、Fe、RuとCuからなる群から選ばれる1種以上の元素と不可避含有元素で構成される金属膜が好ましい。触媒金属膜3の厚さは、例えば1nm以上100nm以下である。触媒金属膜3を微粒子化することがカーボンナノチューブ7の成長に好ましく、触媒金属膜3の微粒子化の観点から、触媒金属膜3の厚さは、例えば1nm以上20nm以下が好ましい。また、触媒金属膜3は、微粒子化していない領域では、大面積のグラフェン4成長のため、連続膜であることが望ましい。連続膜とは、途切れのない膜を意味する。触媒金属膜3の連続膜を形成するには、PVDやCVDによって成膜することが好ましい。触媒金属膜上に生成したグラフェンとカーボンナノチューブは、断面TEM(TEM:透過型電子顕微鏡)観察によりそれぞれを判別することができる。
次いで、図3の工程図に示すように、グラフェン4を触媒金属膜3が形成された基板全面から成長させる。グラフェン4の成長方法としては、例えば熱CVD法、プラズマCVD法が挙げられる。例えば、プラズマCVD法を用いる場合、反応炉内で基板を昇温し、原料ガスとしてメタンガス、エタンガス、プロパンガス、アセチレンガスなどの炭化水素系ガスを、キャリアガスとして水素を導入して、例えばマイクロ波によってメタンガスを励起・放電させて、原料ガスをプラズマ化させ、触媒金属膜3と反応させて、グラフェン4を成長させる。グラフェンを成長させる際の処理温度は、200℃以上1000℃以下が好ましい。特に、500℃程度が好ましい。200℃未満では、十分な品質のグラフェンが得られない。この処理温度はLSI製造プロセスとの適合性に優れる。
そして、図4の工程図に示すように、例えばSiOCなどの低誘電率絶縁膜を用いた層間絶縁膜1を形成する。次に、例えばフッ素系ガスを用いたドライエッチングにより層間絶縁膜1をグラフェン4まで貫通させ、コンタクトホール5を形成する。ここで、グラフェン4と層間絶縁膜1の間に、グラフェンへの層間絶縁膜形成時のプロセスダメージ導入を防ぐため、図示しない保護層を導入することが望ましい。保護層は例えば、金属膜などを用いることができる。また、層間絶縁膜1は、例えばSiCNなどの絶縁膜を用いたエッチングストップ膜などの積層構造を有していてもよい。
次いで、図5の工程図に示すように、例えば酸素系ガスを用いたドライエッチングにより、グラフェン4を除去する。
図6の工程図は実施例1の触媒金属微粒化工程を示す図である。ここでは、カーボンナノチューブ成長のため、プラズマ表面処理により触媒金属膜3の微粒子化を行った。プラズマの原料ガスは、例えば水素、窒素、アンモニアと希ガスの中から選ばれる1種以上のガスが好ましい。希ガスはアルゴンガスなど特に限定されない。微粒子化は、マイクロ波のプラズマで行うことが好ましい。触媒金属膜の厚さにもよるが、室温(25℃)以上500℃以下で、1分以上、30分以下のプラズマ処理が好ましい。このとき、基板の加熱を行ってもよい。微粒子化後に、非酸化系雰囲気又は真空条件下で基板の加熱処理を行ってもよい。微粒子化後の加熱処理によって、カーボンナノチューブ成長の助触媒として機能する導電膜2の金属と触媒金属膜3の金属が相互拡散によって合金化することが好ましい。微粒子の平均粒子径は1nm以上20nm以下であると、高密度かつ配向性に優れたカーボンナノチューブ成長に適することが好ましい。
次ぎに、図7の実施例1のカーボンナノチューブ成長工程に示すように、反応炉内に、原料ガスとしてメタンガス、エタンガス、プロパンガス、アセチレンガスなどの炭化水素系ガスとキャリアガスとしての水素を導入して、マイクロ波によって炭化水素系ガスを励起・放電させて、原料ガスをプラズマ化させた。次いで、微粒化触媒(水素、窒素、アンモニアと希ガスの中から選ばれる1種以上のガスのプラズマで処理した触媒金属膜3)6を用いてプラズマ化したメタンを反応させて、カーボンナノチューブ7を成長させた。カーボンナノチューブを成長させる際の処理温度は、200℃以上1000℃以下が好ましい。特に、500℃程度が好ましい。200℃十分な品質のカーボンナノチューブが得られない。この処理温度はLSI製造プロセスとの適合性に優れる。
図8の工程図は、実施例1の埋め込み膜形成工程を示す図である。埋め込み膜8は、CMP(化学機械研磨:Chemical Mechanical Polishing)による平坦化研磨の際に研磨を良好に行うため、カーボンナノチューブを固定するために形成する。埋め込み膜は、絶縁性材料または導電性材料であってもよい。埋め込み膜8に絶縁性材料を用いる場合、例えば塗布型絶縁膜であるSOD(Spin On Dielectric)をスピンコートにより形成する。スピンコート後は、例えば400℃で硬化させる。埋め込み膜8に、導電性材料を用いる場合、例えばCuを電解めっきにより形成する。埋め込み膜8に導電性材料を用いると、配線部の低抵抗化が可能になる。
次に、図9の工程図に示すように、ビア部以外の余分なカーボンナノチューブ7および埋め込み膜8を除去するため、CMPにより研磨する。これにより、ビア部にのみカーボンナノチューブ7および埋め込み膜8を残した配線構造が得られる。
次いで、カーボンナノチューブ7および埋め込み膜8上部に、導電膜2および触媒金属膜3を形成し、図3から図9の工程を繰り返すことにより、図1に示すグラフェンとカーボンナノチューブを用いた多層配線構造を有する半導体装置が得られる。このとき、導電膜2は、カーボンナノチューブ7と良好なコンタクト形成できる例えばTiなど材料からなることが望ましい。
(実施例2)
図10は実施例2の断面構造である。実施例2の半導体装置は、基板と、前記基板上に触媒金属膜と、前記触媒金属膜上にグラフェンと、前記グラフェン上に層間絶縁膜と、前記層間絶縁膜を貫通するカーボンナノチューブを水素、窒素、アンモニアと希ガスの中から選ばれる1種以上のガスのプラズマで処理した前記触媒金属膜上に備えることを特徴とする半導体装置。
実施例2の半導体装置の製造方法は、基板上に触媒金属層を形成する工程と、前記触媒金属膜上にマスクを形成する工程と、前記マスクが形成された触媒金属層に水素、窒素、アンモニアと希ガスの中から選ばれる1種以上のガスのプラズマで処理をする工程と、前記マスクを除去する工程と、前記触媒金属層上にグラフェンと前記プラズマ処理した触媒金属層上にカーボンナノチューブを形成する工程と、前記グラフェン上と前記カーボンナノチューブの上部と空隙に層間絶縁膜を形成する工程と、前記カーボンナノチューブおよび前記層間絶縁膜を平坦化する工程と、平坦化された前記カーボンナノチューブと前記層間絶縁膜上に上部配線層を形成する工程とを有することを特徴とする。
実施例2の半導体装置は、コンタクトホール及び埋め込み膜の代わりに層間絶縁膜が用いられていることが実施例1の半導体装置と異なる。実施例2の半導体装置は、導電膜および触媒金属膜形成工程までは実施例1と同様に実施した。実施例2において、例えばリソグラフィなどでレジストマスクを形成し、プラズマ表面処理により触媒金属膜3を微粒化触媒6に加工したことが実施例1の製造方法と異なる。実施例2の半導体装置は、カーボンナノチューブ7とグラフェン4を同時に生成することが実施例1と異なる。
図11の工程図に示すように、例えばリソグラフィなどで微粒子化する領域が開口するようにレジストマスク10を形成する。そして、実施例1と同様に、プラズマ表面処理によりマスクが開口している領域のみを微粒化する。微粒子化する条件は、実施例1と同様の条件でよい。微粒子化後、公知の方法によって、レジストマスク10を除去する。
次いで、図12に示すように、例えばプラズマCVD法を用いて、グラフェン4およびカーボンナノチューブ7を成長させる。プラズマCVD法を用いる場合、反応炉内で基板を例えば500℃に昇温し、原料ガスとしてメタンガスなどの炭化水素系ガスを、キャリアガスとして水素を導入して、例えばマイクロ波によってメタンガスを励起・放電させて、原料ガスをプラズマ化させ、触媒金属膜3および微粒化触媒6と反応させて、グラフェン4およびカーボンナノチューブ7を同時に成長させる。このとき、触媒金属膜3からはグラフェン4が、微粒化触媒6からはカーボンナノチューブ7が成長する。
図13は実施例2の絶縁膜形成工程である。層間絶縁膜9は、例えばCVD法や塗布型絶縁膜であるSODのスピンコートにより形成する。スピンコート後は、例えば400℃で硬化させる。
次に、図14に示すように、ビア部以外の余分なカーボンナノチューブ7および埋め込み膜8を除去するため、CMPにより研磨する。これにより、ビア部にのみカーボンナノチューブ7および埋め込み膜8を残した配線構造が得られる。
次いで、カーボンナノチューブ7および埋め込み膜8上部に、導電膜2および触媒金属膜3を形成し、図11から図14の工程を繰り返すことにより、図10に示すグラフェンとカーボンナノチューブを用いた多層配線構造を有する半導体装置が得られる。このとき、導電膜2は、カーボンナノチューブ7と良好なコンタクト形成できる例えばTiなど材料からなることが望ましい。
以上、本発明の実施形態を説明したが、本発明は上記実施形態そのままに限定解釈されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成することができる。例えば、変形例の様に異なる実施形態にわたる構成要素を適宜組み合わせても良い
1…下地基板上に形成された層間絶縁膜
2…導電膜
3…触媒金属膜
4…グラフェン
5…コンタクトホール
6…微粒化触媒
7…カーボンナノチューブ
8…埋め込み膜
9…層間絶縁膜
10…レジストマスク

Claims (5)

  1. 基板と、
    前記基板上に触媒金属膜と、
    前記触媒金属膜上にグラフェンと、
    前記グラフェン上に層間絶縁膜と、
    前記層間絶縁膜を貫通するコンタクトホールと前記コンタクトホールにカーボンナノチューブを水素、窒素、アンモニアと希ガスの中から選ばれる1種以上のガスのプラズマで処理した前記触媒金属膜上に又は前記層間絶縁膜を貫通するカーボンナノチューブを水素、窒素、アンモニアと希ガスの中から選ばれる1種以上のガスのプラズマで処理した前記触媒金属膜上に備えることを特徴とする半導体装置。
  2. 前記金属触媒層下部に導電膜を有することを特徴とする請求項1に記載の半導体装置。
  3. 前記カーボンナノチューブ間の空隙に絶縁性又は導電性の埋め込み膜を有することを特徴とする請求項1又は2に記載の半導体装置。
  4. 基板上に触媒金属層を形成する工程と、
    前記触媒金属層上にグラフェンを形成する工程と、
    前記グラフェン上に層間絶縁膜を形成する工程と、
    前記層間絶縁膜を貫通するコンタクトホールを形成する工程と、
    前記コンタクトホールにある前記グラフェンを除去する工程と、
    前記コンタクトホールにある前記触媒金属層を水素、窒素、アンモニアと希ガスの中から選ばれる1種以上のガスのプラズマで処理する工程と、
    前記プラズマ処理した触媒金属層上にカーボンナノチューブを形成する工程と、
    前記カーボンナノチューブ間に埋め込み膜を形成する工程と、
    前記カーボンナノチューブおよび前記埋め込み膜を平坦化する工程と、
    平坦化された前記カーボンナノチューブと前記層間絶縁膜上に上部配線層を形成する工程とを有することを特徴とする半導体装置の製造方法。
  5. 基板上に触媒金属層を形成する工程と、
    前記触媒金属膜上にマスクを形成する工程と、
    前記マスクが形成された触媒金属層に水素、窒素、アンモニアと希ガスの中から選ばれる1種以上のガスのプラズマで処理をする工程と、
    前記マスクを除去する工程と、
    前記触媒金属層上にグラフェンと前記プラズマ処理した触媒金属層上にカーボンナノチューブを形成する工程と、
    前記グラフェン上と前記カーボンナノチューブの上部と空隙に層間絶縁膜を形成する工程と、
    前記カーボンナノチューブおよび前記層間絶縁膜を平坦化する工程と、
    平坦化された前記カーボンナノチューブと前記層間絶縁膜上に上部配線層を形成する工程とを有することを特徴とする半導体装置の製造方法。
JP2011196955A 2011-09-09 2011-09-09 半導体装置とその製造方法 Active JP5414756B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011196955A JP5414756B2 (ja) 2011-09-09 2011-09-09 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011196955A JP5414756B2 (ja) 2011-09-09 2011-09-09 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2013058669A true JP2013058669A (ja) 2013-03-28
JP5414756B2 JP5414756B2 (ja) 2014-02-12

Family

ID=48134269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011196955A Active JP5414756B2 (ja) 2011-09-09 2011-09-09 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP5414756B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014086622A (ja) * 2012-10-25 2014-05-12 Toshiba Corp 半導体装置及びその製造方法
JP2014183211A (ja) * 2013-03-19 2014-09-29 Toshiba Corp 半導体装置及びその製造方法
JP2015061031A (ja) * 2013-09-20 2015-03-30 独立行政法人産業技術総合研究所 カーボン導電構造及びその製造方法
CN105206561A (zh) * 2014-05-28 2015-12-30 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法和半导体结构
CN105304553A (zh) * 2014-06-13 2016-02-03 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法
US20170029942A1 (en) * 2011-11-09 2017-02-02 Tokyo Electron Limited Pretreatment method, graphene forming method and graphene fabrication apparatus
US9659870B2 (en) 2014-09-18 2017-05-23 Kabushiki Kaisha Toshiba Wiring and method for manufacturing the same
US9761530B2 (en) 2014-09-18 2017-09-12 Kabushiki Kaisha Toshiba Graphene wiring and method for manufacturing the same
US10899620B2 (en) 2015-03-18 2021-01-26 Fujitsu Limited Carbon conductive structure and method of manufacturing the same
US11091836B2 (en) 2017-09-20 2021-08-17 Tokyo Electronics Limited Graphene structure forming method and graphene structure forming apparatus

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007296445A (ja) * 2006-04-28 2007-11-15 Univ Nagoya カーボンナノチューブ生成用触媒の処理方法
JP2009043939A (ja) * 2007-08-09 2009-02-26 Fujitsu Ltd グラフェンを用いた電子デバイスの製造方法
WO2009107229A1 (ja) * 2008-02-29 2009-09-03 富士通株式会社 シート状構造体、半導体装置及び炭素構造体の成長方法
JP2010135631A (ja) * 2008-12-05 2010-06-17 Fujitsu Microelectronics Ltd 配線構造及びその形成方法、並びに半導体装置
JP2010177405A (ja) * 2009-01-29 2010-08-12 Toshiba Corp カーボンナノチューブ及びその製造方法
JP2011096980A (ja) * 2009-11-02 2011-05-12 Toshiba Corp 半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007296445A (ja) * 2006-04-28 2007-11-15 Univ Nagoya カーボンナノチューブ生成用触媒の処理方法
JP2009043939A (ja) * 2007-08-09 2009-02-26 Fujitsu Ltd グラフェンを用いた電子デバイスの製造方法
WO2009107229A1 (ja) * 2008-02-29 2009-09-03 富士通株式会社 シート状構造体、半導体装置及び炭素構造体の成長方法
JP2010135631A (ja) * 2008-12-05 2010-06-17 Fujitsu Microelectronics Ltd 配線構造及びその形成方法、並びに半導体装置
JP2010177405A (ja) * 2009-01-29 2010-08-12 Toshiba Corp カーボンナノチューブ及びその製造方法
JP2011096980A (ja) * 2009-11-02 2011-05-12 Toshiba Corp 半導体装置およびその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170029942A1 (en) * 2011-11-09 2017-02-02 Tokyo Electron Limited Pretreatment method, graphene forming method and graphene fabrication apparatus
JP2014086622A (ja) * 2012-10-25 2014-05-12 Toshiba Corp 半導体装置及びその製造方法
JP2014183211A (ja) * 2013-03-19 2014-09-29 Toshiba Corp 半導体装置及びその製造方法
JP2015061031A (ja) * 2013-09-20 2015-03-30 独立行政法人産業技術総合研究所 カーボン導電構造及びその製造方法
CN105206561A (zh) * 2014-05-28 2015-12-30 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法和半导体结构
CN105304553A (zh) * 2014-06-13 2016-02-03 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法
US9659870B2 (en) 2014-09-18 2017-05-23 Kabushiki Kaisha Toshiba Wiring and method for manufacturing the same
US9761530B2 (en) 2014-09-18 2017-09-12 Kabushiki Kaisha Toshiba Graphene wiring and method for manufacturing the same
US10899620B2 (en) 2015-03-18 2021-01-26 Fujitsu Limited Carbon conductive structure and method of manufacturing the same
US11091836B2 (en) 2017-09-20 2021-08-17 Tokyo Electronics Limited Graphene structure forming method and graphene structure forming apparatus

Also Published As

Publication number Publication date
JP5414756B2 (ja) 2014-02-12

Similar Documents

Publication Publication Date Title
JP5414756B2 (ja) 半導体装置とその製造方法
JP5414760B2 (ja) 半導体装置およびその製造方法
KR101304146B1 (ko) 그라핀 배선 및 그 제조 방법
JP5624600B2 (ja) 配線及び半導体装置の製造方法
US8487449B2 (en) Carbon nanotube interconnection and manufacturing method thereof
JP4869362B2 (ja) カーボンナノチューブの製造方法
KR20120035854A (ko) 그래핀 배선 및 그 제조 방법
TWI336897B (en) Ultra low k plasma cvd nanotube/spin-on dielectrics with improved properties for advanced nanoelectronic device fabrication
JP2011204769A (ja) 半導体装置及びその製造方法
JP6083197B2 (ja) 配線構造及びその製造方法
JP2008258187A (ja) 電子デバイス及びその製造方法
US20060286851A1 (en) Electrical connection structure, manufacturing method thereof and semiconductor integrated circuit device
JP5694272B2 (ja) 半導体装置及びその製造方法
TW200933743A (en) Interconnect structure and method of making same
JP2014183210A (ja) グラフェン配線
JP5701920B2 (ja) 半導体装置及びその製造方法
US8461037B2 (en) Method for fabricating interconnections with carbon nanotubes
JP5893096B2 (ja) 半導体装置の製造方法
JP2016063097A (ja) カーボンナノチューブ配線構造およびその製造方法
US9076794B2 (en) Semiconductor device using carbon nanotube, and manufacturing method thereof
US20240014071A1 (en) Cmos-compatible graphene structures, interconnects and fabrication methods

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131015

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131112

R151 Written notification of patent or utility model registration

Ref document number: 5414756

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350