JP2013050938A - メモリ・デバイス - Google Patents
メモリ・デバイス Download PDFInfo
- Publication number
- JP2013050938A JP2013050938A JP2012024187A JP2012024187A JP2013050938A JP 2013050938 A JP2013050938 A JP 2013050938A JP 2012024187 A JP2012024187 A JP 2012024187A JP 2012024187 A JP2012024187 A JP 2012024187A JP 2013050938 A JP2013050938 A JP 2013050938A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- write data
- write
- size
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 164
- 230000004044 response Effects 0.000 claims abstract description 22
- 238000012546 transfer Methods 0.000 claims description 91
- 238000012937 correction Methods 0.000 claims description 13
- 230000006870 function Effects 0.000 claims description 9
- 238000004891 communication Methods 0.000 description 26
- 238000007726 management method Methods 0.000 description 26
- 238000012545 processing Methods 0.000 description 18
- 238000004458 analytical method Methods 0.000 description 16
- 238000006243 chemical reaction Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 208000033748 Device issues Diseases 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000003999 initiator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/04—Addressing variable-length words or parts of words
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
- H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
【解決手段】メモリ・デバイスは、複数のセルを書き込み単位としてデータを書き込む不揮発性のメモリ(11)と、コントローラ(12)を含む。コントローラは、ホスト・デバイスからの論理アドレスを割り当てられた書き込みデータをメモリに書き込む要求に対して書き込みデータの分割された部分である書き込みデータ部分をそのサイズを指定して送信することをホスト・デバイスに要求する。コントローラは、書き込みデータに付加的データを付加してメモリに書き込む。書き込みデータ部分は当該書き込みデータ部分および対応する付加的データの和のサイズが書き込み単位のサイズ以下で最大となるように決定されたサイズの整数倍のサイズを有する。
【選択図】図3
Description
図3は、第1実施形態に係るメモリ・デバイスを概略的に示している。図3は、メモリ・デバイスのハードウェア上の構成を示している。図3に示されているように、メモリ・デバイス(半導体記憶装置)1は、ホスト・デバイス(以下、単にホストと称する場合がある)2と通信できるように構成されている。メモリ・デバイス1とホスト2は、少なくとも、ホスト2からの書き込み要求に対して、メモリ・デバイス1が書き込みデータの部分のサイズおよび位置を指定できる方式で通信する。より具体的には、メモリ・デバイス1とホスト2は、クライアント・サーバ・モデルに基づいて通信する。メモリ・デバイス1は、ターゲットとして動作し、ホスト2はイニシエータとして動作する。さらに具体的な例として、メモリ・デバイス1はUFSメモリ・デバイスであり、ホスト2はUFSメモリ・デバイスをサポートするホストである。
第2実施形態は、書き込み要求がページの先頭からの書き込み要求に相当しない場合に関する。第2実施形態に係るメモリ・デバイスは、第1実施形態と同じハードウェア構成(図3)および機能ブロック(図7)を有する。以下では、図15を参照して、書き込みシーケンスについて第1実施形態と異なる点について説明する。一方、第2実施形態の説明で触れられていない点については、第1実施形態の記述が第2実施形態に全て適用されることに留意されたい。
第3実施形態は、2つのLUへの並行したデータ書き込みに関する。第3実施形態に係
るメモリ・デバイスは、第1実施形態と同じハードウェア構成(図3)および機能ブロック(図7)を有する。以下では、図16および図17を参照して、書き込みシーケンスについて第1実施形態と異なる点について説明する。一方、第3実施形態の説明で触れられていない点については、第1実施形態の記述が第3実施形態に全て適用されることに留意されたい。
Claims (5)
- 複数のセルを書き込み単位としてデータを書き込む不揮発性のメモリと、
ホスト・デバイスからの論理アドレスを割り当てられた書き込みデータを前記メモリに書き込む要求に対して前記書き込みデータの分割された部分である書き込みデータ部分をそのサイズを指定して送信することを前記ホスト・デバイスに要求し、書き込みデータに付加的データを付加して前記メモリに書き込むコントローラと、
を具備し、
前記書き込みデータ部分は当該書き込みデータ部分および対応する付加的データの和のサイズが前記書き込み単位のサイズ以下で最大となるように決定されたサイズの整数倍のサイズを有することを特徴とするメモリ・デバイス。 - 前記付加的データが、対応する書き込みデータ部分のための管理データおよび誤り訂正符号の少なくとも一方を含み、
前記コントローラが、前記誤り訂正符号を生成する誤り訂正符号回路を具備し、
前記誤り訂正符号回路が、受け取ったデータの分割された部分である訂正単位ごとに誤り誤り訂正符号を生成する、
ことを特徴とする請求項1に記載のメモリ・デバイス。 - 前記書き込み単位のサイズから前記書き込みデータ部分および対応する付加的データのサイズを減じた部分のサイズが、前記訂正単位と前記訂正単位のための付加的データのサイズ以下である、
ことを特徴とする請求項2に記載のメモリ・デバイス。 - 前記メモリ・デバイスが、
前記コントローラの機能の一部と前記メモリのメモリ領域の一部とを各々が含む第1ロジカル・ユニットおよび第2ロジカル・ユニットを含み、
前記第1、第2ロジカル・ユニットは相互に独立して、対応する自身のメモリ領域にデータを書き込み、かつ前記転送要求を送信する、
ことを特徴とする請求項4に記載のメモリ・デバイス。 - 前記コントローラが、前記書き込みデータの分割された部分である複数の書き込みデータ部分のうちの先頭書き込みデータ部分を第1サイズとし、複数の書き込みデータ部分のうちの前記先頭書き込みデータ部分に続きかつ最後の書き込みデータ部分を除く1つまたは複数の書き込みデータ部分を前記第1サイズ以上の第2サイズとし、前記最後の書き込みデータ部分を前記第2サイズ以下の第3サイズとして、書き込みデータ部分の転送を要求する、
ことを特徴とする請求項1に記載のメモリ・デバイス。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012024187A JP5677336B2 (ja) | 2011-08-01 | 2012-02-07 | メモリ・デバイス |
TW101107020A TWI553480B (zh) | 2011-08-01 | 2012-03-02 | And a memory means for specifying the size of the divided portion of the written data |
KR1020120025570A KR20130018482A (ko) | 2011-08-01 | 2012-03-13 | 메모리 디바이스 |
US13/422,378 US9183143B2 (en) | 2011-08-01 | 2012-03-16 | Memory device that specifies a size of a segment of write data |
CN201210070944.7A CN102915274B (zh) | 2011-08-01 | 2012-03-16 | 存储装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011168552 | 2011-08-01 | ||
JP2011168552 | 2011-08-01 | ||
JP2012024187A JP5677336B2 (ja) | 2011-08-01 | 2012-02-07 | メモリ・デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013050938A true JP2013050938A (ja) | 2013-03-14 |
JP5677336B2 JP5677336B2 (ja) | 2015-02-25 |
Family
ID=47613647
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012024187A Expired - Fee Related JP5677336B2 (ja) | 2011-08-01 | 2012-02-07 | メモリ・デバイス |
Country Status (5)
Country | Link |
---|---|
US (1) | US9183143B2 (ja) |
JP (1) | JP5677336B2 (ja) |
KR (1) | KR20130018482A (ja) |
CN (1) | CN102915274B (ja) |
TW (1) | TWI553480B (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013069059A (ja) * | 2011-09-21 | 2013-04-18 | Toshiba Corp | メモリ・デバイス |
JP2016517241A (ja) * | 2013-04-16 | 2016-06-09 | クアルコム,インコーポレイテッド | ストレージデバイスによって支援されるインライン暗号化および暗号化解除 |
JP2016532206A (ja) * | 2013-08-19 | 2016-10-13 | クアルコム,インコーポレイテッド | 大容量記憶装置ベースのインタフェースを通じてm−phyベースの通信を運用すること、ならびに関連するコネクタ、システム、および方法 |
US10146475B2 (en) | 2014-09-09 | 2018-12-04 | Toshiba Memory Corporation | Memory device performing control of discarding packet |
KR20200027413A (ko) * | 2018-09-04 | 2020-03-12 | 베이징 바이두 넷컴 사이언스 앤 테크놀로지 코., 엘티디. | 데이터 저장 방법, 장치 및 시스템 |
CN111564172A (zh) * | 2019-02-14 | 2020-08-21 | 东芝存储器株式会社 | 非易失性半导体存储装置 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI526838B (zh) * | 2013-02-27 | 2016-03-21 | 東芝股份有限公司 | 記憶體裝置 |
US9824004B2 (en) | 2013-10-04 | 2017-11-21 | Micron Technology, Inc. | Methods and apparatuses for requesting ready status information from a memory |
US10108372B2 (en) | 2014-01-27 | 2018-10-23 | Micron Technology, Inc. | Methods and apparatuses for executing a plurality of queued tasks in a memory |
US9454310B2 (en) * | 2014-02-14 | 2016-09-27 | Micron Technology, Inc. | Command queuing |
KR20150112075A (ko) * | 2014-03-26 | 2015-10-07 | 삼성전자주식회사 | 스토리지 장치 및 스토리지 장치의 동작 방법 |
KR102317787B1 (ko) * | 2015-02-11 | 2021-10-26 | 삼성전자주식회사 | 메시지 전송 플로우 관리 방법 및 이를 적용하는 스토리지 디바이스 |
JP6205386B2 (ja) * | 2015-05-18 | 2017-09-27 | 長瀬産業株式会社 | 半導体装置及び情報書込/読出方法 |
KR102447471B1 (ko) * | 2015-06-24 | 2022-09-27 | 삼성전자주식회사 | 불휘발성 메모리 장치를 포함하는 스토리지 장치 |
TWI566096B (zh) * | 2015-09-11 | 2017-01-11 | 慧榮科技股份有限公司 | 資料儲存系統與其相關方法 |
JP6524039B2 (ja) * | 2016-09-23 | 2019-06-05 | 東芝メモリ株式会社 | メモリシステム及び制御方法 |
CN109116972B (zh) * | 2017-06-23 | 2023-05-12 | 三垦电气株式会社 | 微型计算机 |
JP7074453B2 (ja) * | 2017-10-30 | 2022-05-24 | キオクシア株式会社 | メモリシステムおよび制御方法 |
US10684965B2 (en) * | 2017-11-08 | 2020-06-16 | Advanced Micro Devices, Inc. | Method to reduce write responses to improve bandwidth and efficiency |
JP2020155052A (ja) * | 2019-03-22 | 2020-09-24 | キオクシア株式会社 | メモリシステムおよび制御方法 |
CN111158451A (zh) * | 2019-12-31 | 2020-05-15 | 瓴盛科技有限公司 | 电子设备及供电方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002049039A2 (en) * | 2000-11-22 | 2002-06-20 | Sandisk Corporation | Techniques for operating non-volatile memory systems with data sectors having different sizes than the sizes of the pages and/or blocks of the memory |
JP2003091704A (ja) * | 2001-07-09 | 2003-03-28 | Hitachi Ltd | 不揮発性メモリを備えた記憶装置及びその記憶装置が着脱自在な情報処理装置 |
JP2005292925A (ja) * | 2004-03-31 | 2005-10-20 | Tdk Corp | メモリコントローラ、フラッシュメモリシステム、並びに、フラッシュメモリの制御方法 |
JP2008234514A (ja) * | 2007-03-23 | 2008-10-02 | Tdk Corp | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9903490D0 (en) * | 1999-02-17 | 1999-04-07 | Memory Corp Plc | Memory system |
JP4173642B2 (ja) | 1999-02-22 | 2008-10-29 | 株式会社ルネサステクノロジ | メモリカードのデータ書き込み方法 |
US6615282B1 (en) * | 1999-05-21 | 2003-09-02 | Intel Corporation | Adaptive messaging |
US20030172229A1 (en) * | 2002-03-08 | 2003-09-11 | Takasugi Robin Alexis | Systems and methods for detecting and compensating for runt block data transfers |
JP4586469B2 (ja) * | 2004-09-15 | 2010-11-24 | ソニー株式会社 | メモリ制御装置、メモリ制御方法、プログラム |
US7389397B2 (en) * | 2005-06-01 | 2008-06-17 | Sandisk Il Ltd | Method of storing control information in a large-page flash memory device |
JPWO2007116476A1 (ja) | 2006-03-31 | 2009-08-20 | 株式会社日立超エル・エス・アイ・システムズ | メモリカードおよびデータの書き込み方法 |
US20070300130A1 (en) * | 2006-05-17 | 2007-12-27 | Sandisk Corporation | Method of Error Correction Coding for Multiple-Sector Pages in Flash Memory Devices |
US7971127B2 (en) * | 2007-03-31 | 2011-06-28 | Sandisk Technologies Inc. | Guided simulated annealing in non-volatile memory error correction control |
US8103942B2 (en) * | 2007-05-24 | 2012-01-24 | Fuji Xerox Co., Ltd. | Data transmission apparatus, data transmission device, data reception device and data transmission system |
JP5233165B2 (ja) * | 2007-05-24 | 2013-07-10 | 富士ゼロックス株式会社 | データ伝送装置 |
JP4672742B2 (ja) | 2008-02-27 | 2011-04-20 | 株式会社東芝 | メモリコントローラおよびメモリシステム |
JP2010020715A (ja) | 2008-07-14 | 2010-01-28 | Toshiba Corp | 半導体メモリコントローラおよび半導体メモリシステム |
US8327226B2 (en) * | 2010-02-03 | 2012-12-04 | Seagate Technology Llc | Adjustable error correction code length in an electrical storage device |
US8418026B2 (en) * | 2010-10-27 | 2013-04-09 | Sandisk Technologies Inc. | Hybrid error correction coding to address uncorrectable errors |
-
2012
- 2012-02-07 JP JP2012024187A patent/JP5677336B2/ja not_active Expired - Fee Related
- 2012-03-02 TW TW101107020A patent/TWI553480B/zh not_active IP Right Cessation
- 2012-03-13 KR KR1020120025570A patent/KR20130018482A/ko active Search and Examination
- 2012-03-16 CN CN201210070944.7A patent/CN102915274B/zh not_active Expired - Fee Related
- 2012-03-16 US US13/422,378 patent/US9183143B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002049039A2 (en) * | 2000-11-22 | 2002-06-20 | Sandisk Corporation | Techniques for operating non-volatile memory systems with data sectors having different sizes than the sizes of the pages and/or blocks of the memory |
JP2003091704A (ja) * | 2001-07-09 | 2003-03-28 | Hitachi Ltd | 不揮発性メモリを備えた記憶装置及びその記憶装置が着脱自在な情報処理装置 |
JP2005292925A (ja) * | 2004-03-31 | 2005-10-20 | Tdk Corp | メモリコントローラ、フラッシュメモリシステム、並びに、フラッシュメモリの制御方法 |
JP2008234514A (ja) * | 2007-03-23 | 2008-10-02 | Tdk Corp | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013069059A (ja) * | 2011-09-21 | 2013-04-18 | Toshiba Corp | メモリ・デバイス |
JP2016517241A (ja) * | 2013-04-16 | 2016-06-09 | クアルコム,インコーポレイテッド | ストレージデバイスによって支援されるインライン暗号化および暗号化解除 |
JP2016532206A (ja) * | 2013-08-19 | 2016-10-13 | クアルコム,インコーポレイテッド | 大容量記憶装置ベースのインタフェースを通じてm−phyベースの通信を運用すること、ならびに関連するコネクタ、システム、および方法 |
US10146475B2 (en) | 2014-09-09 | 2018-12-04 | Toshiba Memory Corporation | Memory device performing control of discarding packet |
KR20200027413A (ko) * | 2018-09-04 | 2020-03-12 | 베이징 바이두 넷컴 사이언스 앤 테크놀로지 코., 엘티디. | 데이터 저장 방법, 장치 및 시스템 |
KR102240557B1 (ko) | 2018-09-04 | 2021-04-14 | 베이징 바이두 넷컴 사이언스 앤 테크놀로지 코., 엘티디. | 데이터 저장 방법, 장치 및 시스템 |
CN111564172A (zh) * | 2019-02-14 | 2020-08-21 | 东芝存储器株式会社 | 非易失性半导体存储装置 |
JP2020135904A (ja) * | 2019-02-14 | 2020-08-31 | キオクシア株式会社 | 不揮発性半導体記憶装置 |
US11693734B2 (en) | 2019-02-14 | 2023-07-04 | Kioxia Corporation | Nonvolatile semiconductor memory device |
CN111564172B (zh) * | 2019-02-14 | 2023-09-22 | 铠侠股份有限公司 | 非易失性半导体存储装置 |
US11947422B2 (en) | 2019-02-14 | 2024-04-02 | Kioxia Corporation | Nonvolatile semiconductor memory device |
Also Published As
Publication number | Publication date |
---|---|
KR20130018482A (ko) | 2013-02-25 |
JP5677336B2 (ja) | 2015-02-25 |
TW201308081A (zh) | 2013-02-16 |
CN102915274A (zh) | 2013-02-06 |
US9183143B2 (en) | 2015-11-10 |
US20130036339A1 (en) | 2013-02-07 |
TWI553480B (zh) | 2016-10-11 |
CN102915274B (zh) | 2016-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5677336B2 (ja) | メモリ・デバイス | |
JP5547154B2 (ja) | メモリ・デバイス | |
CN102999452B (zh) | 存储器设备 | |
JP5481453B2 (ja) | メモリデバイス | |
JP5694101B2 (ja) | メモリ・デバイス、ホスト・デバイス | |
JP4406339B2 (ja) | コントローラ、メモリカード及びその制御方法 | |
EP1769331B1 (en) | Storage device and host apparatus | |
JP5547148B2 (ja) | メモリデバイス | |
KR20020094921A (ko) | 메모리 장치 | |
CN110196684A (zh) | 数据存储装置、其操作方法以及具有其的存储系统 | |
JP4253272B2 (ja) | メモリカード、半導体装置、及び半導体メモリの制御方法 | |
KR20200029085A (ko) | 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템 | |
CN103186470B (zh) | 存储器储存装置及其存储器控制器与数据写入方法 | |
TW201426314A (zh) | 資料傳輸方法、記憶體控制器、資料傳輸系統 | |
KR20230043408A (ko) | 메모리 컨트롤러 및 스토리지 장치 | |
TW202318200A (zh) | 儲存裝置及其操作方法 | |
KR20240030248A (ko) | 스토리지 장치 | |
JP2009122909A (ja) | メモリシステム | |
JP2011248682A (ja) | メモリデバイス | |
TW201430697A (zh) | 控制方法、記憶體控制器與資料傳輸系統 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131205 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131212 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131219 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131226 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140109 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140909 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141226 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5677336 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |