JP2013047626A - デジタル角度出力信号の出力方法及び装置 - Google Patents
デジタル角度出力信号の出力方法及び装置 Download PDFInfo
- Publication number
- JP2013047626A JP2013047626A JP2011185725A JP2011185725A JP2013047626A JP 2013047626 A JP2013047626 A JP 2013047626A JP 2011185725 A JP2011185725 A JP 2011185725A JP 2011185725 A JP2011185725 A JP 2011185725A JP 2013047626 A JP2013047626 A JP 2013047626A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- angle
- error
- sin
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
Abstract
【課題】本発明は、閉ループの負帰還制御型の回転信号処理器の閉ループ内で制御偏差演算による補正及び補正値テーブルを用いた補正を行って制御偏差を０とすることを目的とする。
【解決手段】本発明によるデジタル角度出力信号の出力方法及び装置は、回転角検出器(12)の角度誤差、回転信号処理器(14)における演算過程で生じる誤差信号に起因する角度誤差を閉ループ(200)内の制御偏差演算〔ε＝K・sin(θ-φ)〕の段階でデジタル補正し、さらに、デジタル角度出力信号(φ)に角度依存の誤差〔△θ(θ)〕が存在した場合、誤差〔△θ(θ)〕を予め閉ループ(200)内の補正値テーブル(52a)に格納して用いる方法と構成である。
【選択図】図１
【解決手段】本発明によるデジタル角度出力信号の出力方法及び装置は、回転角検出器(12)の角度誤差、回転信号処理器(14)における演算過程で生じる誤差信号に起因する角度誤差を閉ループ(200)内の制御偏差演算〔ε＝K・sin(θ-φ)〕の段階でデジタル補正し、さらに、デジタル角度出力信号(φ)に角度依存の誤差〔△θ(θ)〕が存在した場合、誤差〔△θ(θ)〕を予め閉ループ(200)内の補正値テーブル(52a)に格納して用いる方法と構成である。
【選択図】図１
Description
本発明は、デジタル角度出力信号の出力方法及び装置に関し、特に、閉ループの負帰還制御型の回転信号処理器の閉ループ内で制御偏差演算による補正及び補正値テーブルを用いた補正を行って制御偏差を０（零）とすることで閉ループの周波数特性に左右されない誤差補正を行うための新規な改良に関する。
従来、用いられていたこの種のデジタル角度出力信号の出力方法を示す回転角検出装置としては、例えば、特許文献１の構成を図５〜図７として挙げることができる。
すなわち、図５は、回転角度検出装置が適用されるモータ駆動システム１００の構成を示すブロック図である。図５において、モータ駆動システム１００は、インバータ装置２と、「回転機」であるモータジェネレータ４と、モータジェネレータ４のロータシャフトに機械的に連結されたレゾルバ１２とを含む。
すなわち、図５は、回転角度検出装置が適用されるモータ駆動システム１００の構成を示すブロック図である。図５において、モータ駆動システム１００は、インバータ装置２と、「回転機」であるモータジェネレータ４と、モータジェネレータ４のロータシャフトに機械的に連結されたレゾルバ１２とを含む。
前記レゾルバ１２は、楕円等で偏心形状をしたロータシャフト（図示せず）と、ステータ（図示せず）に設けられた一次巻線１５と、９０°の位相差をもってステータに配置された二つの２次巻線１６,１７とを含む。ロータシャフトの外形は、ステータとのギャップが角度によって正弦波状に変化するような形状である。
前記インバータ装置２は、モータ制御回路６と、ＩＰＭ (Intelligent Power Module)７と、電流センサ８,９とを含む。ＩＰＭ７は、モータジェネレータ４のステータコイル（図示せず）に流す電流を制御するためのＩＧＢＴ(Insulated Gate Bipolar Transistor) などのパワースイッチング素子を含む。モータジェネレータ４のステータコイルはＵ相、Ｖ相、Ｗ相のコイルを含む。Ｕ相、Ｖ相、Ｗ相のコイルはＹ結線されているので、Ｖ相、Ｗ相の電流を電流センサ８,９によって測定すればＵ相の電流は演算で求めることができる。
前記モータ制御回路６は、マイコン部４０とＲ／Ｄコンバータ部１４が１チップに集積された制御ＩＣ１０と、電流センサ８,９の出力をそれぞれ増幅するアンプＡ１，Ａ２と、制御ＩＣ１０からの励磁用参照信号Ｒｅｆに基づいてレゾルバ１２の一次巻線１５を励磁するアンプＡ３とをさらに含む。本発明の実施の形態による回転角検出装置は、図５では制御ＩＣ１０によって構成される。
前記Ｒ／Ｄコンバータ部１４は、誤差補正回路１１０と、演算部１２０と、ロータ回転角θに対応してカウント値を増減するように構成されたＲ／Ｄ変換カウンタ（以下、単にカウンタとも称する）１３０とを含む。マイコン部４０は、電気角カウンタ１５０と、補正値テーブル５２ａとを含む。誤差補正回路１１０は、補正値テーブル５２ａに記憶された複数ビットの補正値ＣＢに応じて、カウンタ１３０によるカウント値の補正処理を実行するように構成される。マイコン部（ＣＰＵ）４０及びＲ／Ｄコンバータ部１４の構成については、後ほど詳細に説明する。
前記モータジェネレータ４にはレゾルバ１２のロータシャフトが機械的に連結され、レゾルバ１２の一次巻線１５には、マイコン部４０内のＤ／Ａコンバータにより生成された、例えば１０ｋＨｚの励磁正弦波信号(sinωt)である参照信号Ｒｅｆを電流増幅アンプＡ３で増幅した信号が印加される。
前記レゾルバ１２は、回転トランスであり、二次巻線１６(Ｓｉｎ巻線)および二次巻線１７(Ｃｏｓ巻線)には、モータジェネレータ４の回転に伴い、変調された１０ｋＨｚ正弦波が誘導される。この結果、９０°の位相差をもって配置された二つの２次巻線１６,１７には、それぞれ回転角θに応じて変調されたＳｉｎ信号（sinωｔsin）、およびＣｏｓ信号（sinωｔcosθ）が得られる。これらＳｉｎ信号およびＣｏｓ信号は、レゾルバ１２の「回転角信号」に対応する。
前記ＳＩＮ巻線１６、ＣＯＳ巻線１７からＲ／Ｄコンバータ部１４に与えられたＳｉｎ信号およびＣｏｓ信号は、Ｒ／Ｄコンバータ部１４での演算によってデジタル角度データに変換される。このデジタル角度データはカウンタ１３０のカウント値に相当する。なお、カウンタ１３０のカウント値には、誤差補正回路１１０による、補正値ＣＢに応じた補正処理が施されている。
補正処理されたカウンタ１３０のカウント値は、データバス等を介して、マイコン部４０の電気角カウンタ１５０へ入力される。なお、実施の形態１では、カウンタ１３０と電気角カウンタ１５０とは、共通のカウンタによって構成されてもよい。マイコン部４０は、電気角カウンタ１５０のカウント値に基づいて、モータジェネレータ４の回転角（電気角）を検知する。
さらに、ＩＰＭ７のＶ相、Ｗ相電流値は電流センサ８,９で検出され、バッファアンプＡ１，Ａ２を介しマイコン部４０のＡ／Ｄ変換入力に印加される。
さらに、ＩＰＭ７のＶ相、Ｗ相電流値は電流センサ８,９で検出され、バッファアンプＡ１，Ａ２を介しマイコン部４０のＡ／Ｄ変換入力に印加される。
前記マイコン部４０は、上位のＥＣＵ（たとえば、ハイブリッド車両では、ハイブリッドＥＣＵ）より通信で送られてきたトルク指令と、電流センサ８,９による検出値から求められる電流値と、上記カウント値から求められる電気角とに基づいて、ＩＰＭ７のパワースイッチング素子をオンオフ制御するためのＵ，Ｖ，Ｗ相の三相ＰＷＭ信号を出力する。たとえば、トルク指令と、電流値と、電気角とを用いたｄｑ軸演算を実行して、その演算結果とＰＷＭタイマとの比較によって、Ｕ，Ｖ，Ｗ相の通電デューティー比が決定される。
前記ＩＰＭ７のパワースイッチング素子が、マイコン部４０からの三相ＰＷＭ信号に従ってオンオフ制御されることによって、モータジェネレータ４がトルク指令に従って動作するように、モータジェネレータ４の通電は制御される。
図６は、図５に示したマイコン部（ＣＰＵ部）４０およびＲ／Ｄコンバータ部１４の構成を示すブロック図である。
図６は、図５に示したマイコン部（ＣＰＵ部）４０およびＲ／Ｄコンバータ部１４の構成を示すブロック図である。
図６を参照して、制御ＩＣ１０は、同一チップ上に形成されたＲ／Ｄコンバータ部１４およびマイコン部４０を含む。Ｒ／Ｄコンバータ部１４は、カウンタ１３０と、レゾルバからの回転角信号を受け、カウンタ１３０のカウント値を回転角信号に対応するように増減させる演算部１２０とを含む。カウンタ１３０は、データバス５６にカウント値を出力可能に構成される。
前記マイコン部４０は、カウンタ１３０のカウント値に基づいて、モータジェネレータ４の電気角を求めると共に、この電気角を用いてモータジェネレータ４の電流（単に、モータ電流とも称する）を制御する。すなわち、マイコン部４０は、Ｒ／Ｄコンバータ部１４によって検出されたロータ回転角θを用いて、モータジェネレータ４の動作を制御する。
前記マイコン部４０は、中央処理装置（ＣＰＵ）４２と、ＣＰＵ４２にデータを転送するためのデータバス５６とを含む。ＣＰＵ４２は、乗算器８２と、算術・論理演算ユニット（ＡＬＵ）８４と、プログラムカウンタ（ＰＣ）８６と、シフタ８８と、システムレジスタ９０と、汎用レジスタ９２とを含む。
前記マイコン部４０は、中央処理装置（ＣＰＵ）４２と、ＣＰＵ４２にデータを転送するためのデータバス５６とを含む。ＣＰＵ４２は、乗算器８２と、算術・論理演算ユニット（ＡＬＵ）８４と、プログラムカウンタ（ＰＣ）８６と、シフタ８８と、システムレジスタ９０と、汎用レジスタ９２とを含む。
前記マイコン部４０は、さらに、タイマ回路４４と、バスコントロールユニット（ＢＣＵ）４６と、メモリコントローラ（ＭＥＭＣ）４８と、ＤＭＡＣ（Direct Memory Access Controller）５０と、ＲＯＭ（Read Only Memory）５２と、ＲＡＭ（Random Access Memory）５４とを含む。タイマ回路４４は、タイマＴＭ０〜ＴＭ４を含む。
前記ＲＯＭ５２は、誤差補正回路１１０で用いる補正値ＣＢを記憶する記憶領域に相当する補正値テーブル５２ａと、ＣＰＵ４２で用いるプログラムや定数を記憶する記憶領域５２ｂとを含む。
前記ＲＯＭ５２は、誤差補正回路１１０で用いる補正値ＣＢを記憶する記憶領域に相当する補正値テーブル５２ａと、ＣＰＵ４２で用いるプログラムや定数を記憶する記憶領域５２ｂとを含む。
前記ＢＣＵ４６は、ＣＰＵ４２で得られた物理アドレスに基づいて必要な外部バスサイクルを起動する。ＭＥＭＣ４８は、外部拡張時にメモリや各種入出力の制御を行う。ＤＭＡＣ５０は、ＣＰＵ４２の代りにメモリ、Ｉ／Ｏ間でのデータ転送を行う。
前記マイコン部４０は、さらに、割込コントローラ（ＩＮＴＣ）５８と、非同期シリアルインターフェース（ＵＡＴＴＯ〜ＵＡＲＴ２）６０,６２,６４と、クロック同期シリアルインターフェース（ＣＳＩ）６６と、ＣＡＮ（Controller Area Network）通信ユニット６８と、汎用ポート７０と、Ｄ／Ａ変換器（ＤＡＣ）７１と、Ａ／Ｄ変換器（ＡＤＣ）７２と、クロックジェネレータ（ＣＫＧ）７４と、システムコントローラ７６とを含む。
前記マイコン部４０は、さらに、割込コントローラ（ＩＮＴＣ）５８と、非同期シリアルインターフェース（ＵＡＴＴＯ〜ＵＡＲＴ２）６０,６２,６４と、クロック同期シリアルインターフェース（ＣＳＩ）６６と、ＣＡＮ（Controller Area Network）通信ユニット６８と、汎用ポート７０と、Ｄ／Ａ変換器（ＤＡＣ）７１と、Ａ／Ｄ変換器（ＡＤＣ）７２と、クロックジェネレータ（ＣＫＧ）７４と、システムコントローラ７６とを含む。
前記演算部１２０は、減算器１８と、同期検波器２０と、積分器２２と、電圧制御発振器（ＶＣＯ）２４と、コサインＲＯＭテーブル２７と、乗算型Ｄ／Ａコンバータ２８,２９と、サインＲＯＭテーブル３０とを含む。
前記Ｒ／Ｄコンバータ部１４は、図５のレゾルバ１２の二次巻線１６（Ｓｉｎ側）の両端が接続される差動アンプ３２と、二次巻線１７（Ｃｏｓ側）の両端が接続される差動アンプ３４と、差動アンプ３２および３４の出力に基づいて位相を検出して同期検波器２０に検波用の参照信号sinωｔを送信する位相検出部３６とをさらに含む。
前記Ｒ／Ｄコンバータ部１４は、図５のレゾルバ１２の二次巻線１６（Ｓｉｎ側）の両端が接続される差動アンプ３２と、二次巻線１７（Ｃｏｓ側）の両端が接続される差動アンプ３４と、差動アンプ３２および３４の出力に基づいて位相を検出して同期検波器２０に検波用の参照信号sinωｔを送信する位相検出部３６とをさらに含む。
前記差動アンプ３２には、回転角θにより参照信号Ｒｅｆが変調されたアナログ信号である電圧sinωｔsinθが回転角信号（図５に示したＳｉｎ信号）として入力される。また差動アンプ３４には、回転角θにより参照信号Ｒｅｆが変調されたアナログ信号である電圧Sinωtcosθが回転角信号（図５に示したＣｏｓ信号）として入力される。
前記演算部１２０は、回転角信号の示す値とカウンタ１３０のカウント値との差を検出するとともに、電圧制御発振器（ＶＣＯ）２４によって、検出された誤差に基づいてカウンタ１３０のカウントアップとカウントダウンの動作切換を行うアップダウン切換信号Ｕ／Ｄをカウンタに対して出力するとともにカウントアップまたはカウントダウンのためのクロック信号ＣＬＫを出力する。
前記Ｒ／Ｄコンバータ部１４は、レゾルバ出力に基づき得られる回転角θに対応するデジタル値に、カウンタ１３０のカウント値φを一致させる。カウント値φは、ｎビット（ｎ：２以上の整数）のデジタル信号である。実施の形態１では、一例としてｎ＝１２とする。
これにより、カウンタ１３０のカウント値φは、回転角θに相当することとなる。上述のように、カウンタ１３０は、ＣＰＵ４２からの指令に応答して、カウント値φをデータバス５６に出力可能に構成されることにより、マイコン部４０と共用される態様で電気角カウンタ１５０（図５）としても機能することができる。
なお、実施の形態１では、ｎ＝１２ビットのうちの最上位の２ビットは、回転角θの１回転を４分割した４象限（１象限〜４象限）のいずれであるかを示すためのビットであり、残りの下位側１０ビットにより、各象限内での角度値（０°〜９０°）が１０ビットの分解能で示されるものとする。
なお、実施の形態１では、ｎ＝１２ビットのうちの最上位の２ビットは、回転角θの１回転を４分割した４象限（１象限〜４象限）のいずれであるかを示すためのビットであり、残りの下位側１０ビットにより、各象限内での角度値（０°〜９０°）が１０ビットの分解能で示されるものとする。
次に、演算部１２０の動作を説明する。コサインＲＯＭテーブル２７は、カウント値φをcosφに変換したｍビットのデジタル信号を出力する。本実施の形態では、一例としてｍ＝１０とする。乗算型Ｄ／Ａコンバータ２８は、ｍビットのデジタル信号で与えられたcosφをアナログ値に変換するとともに、アンプ３２の出力sinωｔsinθをさらに乗算したアナログ電圧sinωｔsinθcosφを出力する。
同様に、サインＲＯＭテーブル３０は、カウント値φをsinφに変換したｍビットのデジタル信号を出力する。乗算型Ｄ／Ａコンバータ２９は、ｍビットのデジタル信号で与えられたsinφをアナログ値に変換すると共に、アンプ３４の出力sinωｔcosθをさらに乗算したアナログ電圧sinωｔcosθsinφを出力する。
同様に、サインＲＯＭテーブル３０は、カウント値φをsinφに変換したｍビットのデジタル信号を出力する。乗算型Ｄ／Ａコンバータ２９は、ｍビットのデジタル信号で与えられたsinφをアナログ値に変換すると共に、アンプ３４の出力sinωｔcosθをさらに乗算したアナログ電圧sinωｔcosθsinφを出力する。
前記減算器１８は、乗算型Ｄ／Åコンバータ２８,２９の出力電圧間の差を演算する。両出力電圧の差は、sinωｔsinθcosφ−sinωｔcosθsinφ＝sinωｔ（sinθcosφ−cosθsinφ）と変形でき、結局、減算器１８は、sinωｔsin（θ−φ）に対応するアナログ電圧を出力する。
前記減算器１８の出力電圧と、位相検出部３６で再生された参照信号sinωｔとが同期検波器２０に入力され、同期検波器２０は、変調成分sin（θ−φ）のみを出力する。積分器２２は、同期検波器２０の出力sin（θ−φ）を積分する。積分器２２の積分値が正の所定値より高いと、ＶＣＯ２４はカウント値φを増加させる指示を行う。すなわち、カウンタ１３０がアップダウンカウンタであれば、ＶＣＯ２４はアップ信号ＵとクロックＣＬＫとをカウンタ１３０に出力する。
前記減算器１８の出力電圧と、位相検出部３６で再生された参照信号sinωｔとが同期検波器２０に入力され、同期検波器２０は、変調成分sin（θ−φ）のみを出力する。積分器２２は、同期検波器２０の出力sin（θ−φ）を積分する。積分器２２の積分値が正の所定値より高いと、ＶＣＯ２４はカウント値φを増加させる指示を行う。すなわち、カウンタ１３０がアップダウンカウンタであれば、ＶＣＯ２４はアップ信号ＵとクロックＣＬＫとをカウンタ１３０に出力する。
また、積分器２２の出力が、正の所定値と絶対値が等しい負の所定値より低いと、ＶＣＯ２４はカウント値φを減少させる指示を行う。すなわちカウンタ１３０がアップダウンカウンタであれば、ＶＣＯ２４はダウン信号ＤとクロックＣＬＫとをカウンタ１３０に出力する。
前記ＶＣＯ２４による増加、減少指示（Ｕ／Ｄ）により、ｎビット（１２ビット）アップダウンカウンタ１３０のカウント値φが増加、減少する。このカウント値φと回転角θの差を小さくするように、減算部１２０による前述の演算が行われる。すなわち、サインＲＯＭテーブル３０、コサインＲＯＭテーブル２７、乗算型Ｄ／Ａコンバータ２８,２９、減算器１８、同期検波器２０、積分器２２、ＶＣＯ２４およびカウンタ１３０によってフィードバック回路が形成されて、位相（θ−φ）がほぼ０（所定値以下）となるまで、すなわち回転角θとカウンタ１３０のカウント値φがほぼ一致するまで、演算部１２０は、演算を繰返す。したがって、セットリングタイムが経過してフィードバックが収束した後は、カウンタ１３０のカウント値φは、回転角θを表すものとなる。
前記ＶＣＯ２４による増加、減少指示（Ｕ／Ｄ）により、ｎビット（１２ビット）アップダウンカウンタ１３０のカウント値φが増加、減少する。このカウント値φと回転角θの差を小さくするように、減算部１２０による前述の演算が行われる。すなわち、サインＲＯＭテーブル３０、コサインＲＯＭテーブル２７、乗算型Ｄ／Ａコンバータ２８,２９、減算器１８、同期検波器２０、積分器２２、ＶＣＯ２４およびカウンタ１３０によってフィードバック回路が形成されて、位相（θ−φ）がほぼ０（所定値以下）となるまで、すなわち回転角θとカウンタ１３０のカウント値φがほぼ一致するまで、演算部１２０は、演算を繰返す。したがって、セットリングタイムが経過してフィードバックが収束した後は、カウンタ１３０のカウント値φは、回転角θを表すものとなる。
なお、乗算型Ｄ／Ａコンバータ２８,２９には、後ほど詳細に説明する誤差補正回路１１０が付加されている。誤差補正回路１１０には、補正値テーブル５２ａから補正値ＣＢが入力される。補正値ＣＢは、複数ビットデジタルデータで構成される。したがって、このデジタルデータの各ビットについては、以下補正値ビットとも称する。
図７は、誤差補正回路１１０の第１の構成例を説明する回路図である。
図５にも示したように、誤差補正回路１１０は、乗算型Ｄ／Ａコンバータ２８,２９の各々に付加される。このため、図６には、乗算型Ｄ／Ａコンバータ２８,２９と誤差補正回路１１０とを組合せた回路構成が記載されている。乗算型Ｄ／Ａコンバータ２８に誤差補正回路１１０を付加した回路構成は、乗算型Ｄ／Ａコンバータ２９に誤差補正回路１１０を負荷したものと共通なので、以下では、前者の構成を代表的に例示する。
図７は、誤差補正回路１１０の第１の構成例を説明する回路図である。
図５にも示したように、誤差補正回路１１０は、乗算型Ｄ／Ａコンバータ２８,２９の各々に付加される。このため、図６には、乗算型Ｄ／Ａコンバータ２８,２９と誤差補正回路１１０とを組合せた回路構成が記載されている。乗算型Ｄ／Ａコンバータ２８に誤差補正回路１１０を付加した回路構成は、乗算型Ｄ／Ａコンバータ２９に誤差補正回路１１０を負荷したものと共通なので、以下では、前者の構成を代表的に例示する。
図７を参照して、乗算型Ｄ／Ａコンバータ２８は、ボルテージフォロア回路を構成するオペアンプ２００と、変換抵抗２３０ａ，２３０ｂ〜２３９ａ，２３９ｂと、変換トランジスタ２１０〜２１９と、反転増幅器を構成するためのオペアンプ２２０および帰還抵抗２２２とを含む。
前記オペアンプ２００によって構成されるボルテージフォロア回路は、入力電圧ＩＮをインピーダンス変換してノードＮ１に出力する。なお、入力電圧ＩＮは、乗算型Ｄ／Ａコンバータ２８においては、アンプ３２の出力sinωｔsinθに相当し、乗算型Ｄ／Ａコンバータ２９においては、アンプ３４の出力sinωｔcosθに相当する。
前記オペアンプ２００によって構成されるボルテージフォロア回路は、入力電圧ＩＮをインピーダンス変換してノードＮ１に出力する。なお、入力電圧ＩＮは、乗算型Ｄ／Ａコンバータ２８においては、アンプ３２の出力sinωｔsinθに相当し、乗算型Ｄ／Ａコンバータ２９においては、アンプ３４の出力sinωｔcosθに相当する。
前記変換抵抗２３０ａ、２３０ｂおよび変換トランジスタ２１０は、ｍビット信号の最下位ビットＢ０に対応して設けられる。変換抵抗２３０ａおよび２３０ｂは、ノードＮ１およびＮ２間に接続される。さらに、変換抵抗２３０ａおよび２３０ｂの接続点は、変換トランジスタ２１０を介して、接地ノードと接続される。
以下、残りのビットＢ１〜Ｂ９のそれぞれに対応して、変換抵抗および変換トランジスタの組がビットＢ０と同様に構成されて、ノードＮ１およびＮ２間に並列に接続される。そして、変換トランジスタ２１０〜２１９のゲートには、デジタル／アナログ変換されるデジタル信号のビットＢ０〜Ｂ９を反転した、／Ｂ０〜／Ｂ９がそれぞれ入力される。さらに、各変換抵抗２３０ａ，２３０ｂ〜２３９ａ，２３９ｂの抵抗値は、図７に例示するように、２の累乗に従って段階的に設定される。
以下、残りのビットＢ１〜Ｂ９のそれぞれに対応して、変換抵抗および変換トランジスタの組がビットＢ０と同様に構成されて、ノードＮ１およびＮ２間に並列に接続される。そして、変換トランジスタ２１０〜２１９のゲートには、デジタル／アナログ変換されるデジタル信号のビットＢ０〜Ｂ９を反転した、／Ｂ０〜／Ｂ９がそれぞれ入力される。さらに、各変換抵抗２３０ａ，２３０ｂ〜２３９ａ，２３９ｂの抵抗値は、図７に例示するように、２の累乗に従って段階的に設定される。
このようにすると、ビットＢ０〜Ｂ９の値に基づいて、ノードＮ１からＮ２へ伝達される電流量が変化することによって、変換抵抗２３０ａ，２３０ｂ〜２３９ａ，２３９ｂによるノードＮ１およびＮ２間の抵抗値が変化する。したがって、この抵抗値の変化に応じて、ビットＢ０〜Ｂ９で構成されるデジタル信号のアナログ変換値を得ることができる。すなわち、変換抵抗２３０ａ，２３０ｂ〜２３９ａ，２３９ｂおよび変換トランジスタ２１０〜２１９は、cosφを示すコサインＲＯＭテーブル２７からのｍビットのデジタル信号（ビットＢ０〜Ｂ９）の「デジタル／アナログ変換部」を構成する。
この結果、乗算型Ｄ／Ａコンバータ２８，２９では、ノードＮ１に出力された入力電圧ＩＮと、ビットＢ０〜Ｂ９で表されるcosφまたはsinφ（０〜１．０）との乗算結果に従うアナログ電圧である出力電圧ＯＵＴが、オペアンプ２２０により出力ノードＮｏに出力される。出力電圧ＯＵＴは、アナログ電圧sinωｔsinθcosφまたはsinωｔcosθsinφに相当し、減算器１８（図５）へ入力される。
この結果、乗算型Ｄ／Ａコンバータ２８，２９では、ノードＮ１に出力された入力電圧ＩＮと、ビットＢ０〜Ｂ９で表されるcosφまたはsinφ（０〜１．０）との乗算結果に従うアナログ電圧である出力電圧ＯＵＴが、オペアンプ２２０により出力ノードＮｏに出力される。出力電圧ＯＵＴは、アナログ電圧sinωｔsinθcosφまたはsinωｔcosθsinφに相当し、減算器１８（図５）へ入力される。
ここで、製造ばらつき等によって、各変換抵抗の抵抗値が２の累乗に従った設計値と異なると、デジタル／アナログ変換誤差要因となる。一般的に、Ｒ／Ｄコンバータ部１４では、このようなデジタル／アナログ変換部での抵抗誤差が、誤差の主要因となる。
前記誤差補正回路１１０は、上記のような抵抗誤差を解消するようにノードＮ１，Ｎ２間の抵抗値を微調整するための調整抵抗と、当該調整抵抗をノードＮ１，Ｎ２間の経路に接続するか否かを選択するための調整トランジスタとの組を含む。
前記誤差補正回路１１０は、上記のような抵抗誤差を解消するようにノードＮ１，Ｎ２間の抵抗値を微調整するための調整抵抗と、当該調整抵抗をノードＮ１，Ｎ２間の経路に接続するか否かを選択するための調整トランジスタとの組を含む。
図７の構成例によれば、ビットＢ６に対応して、変換トランジスタ２１６と並列に、調整抵抗２６６ａおよび調整トランジスタ２５６ａの組が接続される。そして、調整トランジスタ２５６ａのゲートには、補正値ビットＣＢ６が入力される。同様に、ビットＢ７に対応して、調整抵抗２６７ａおよび調整トランジスタ２５７ａの組と、調整抵抗２６７ｂと調整トランジスタ２５７ｂとの組が配置され、これらの組は、変換トランジスタ２１７と並列に接続される。調整トランジスタ２５７ａ，２５７ｂのゲートには、補正値ビットＣＢ７ａ，ＣＢ７ｂがそれぞれ入力される。すなわち、補正値ビットＣＢ７ａ，ＣＢ７ｂに応じて、ビットＢ７に対応する抵抗値の微調整を４段階に実行できる。
同様に、ビットＢ８に対しては、調整抵抗２６８ａ〜２６８ｃおよび調整トランジスタ２５８ａ〜２５８ｃによって構成された、調整抵抗および調整トランジスタの３個の組が、変換トランジスタ２１８と並列に接続される。調整トランジスタ２５８ａ〜２５８ｃのゲートには、補正値ビットＣＢ８ａ〜ＣＢ８ｃがそれぞれ入力される。これにより、補正値ビットＣＢ８ａ〜ＣＢ８ｃに応じて、ビットＢ８に対応する抵抗の微調整を８段階に実行できる。
また、最上位ビット（ＭＳＢ）Ｂ９に対しては、調整抵抗２６９ａ〜２６９ｄおよび調整トランジスタ２５９ａ〜２５９ｄによって構成された、調整抵抗および調整トランジスタの４個の組が、変換トランジスタ２１９と並列に接続される。調整トランジスタ２５９ａ〜２５９ｄのゲートには、補正値ビットＣＢ９ａ〜ＣＢ９ｄがそれぞれ入力される。これにより、補正値ビットＣＢ９ａ〜ＣＢ９ｄに応じて、ビットＢ９に対応する抵抗値の微調整を１６段階に実行できる。
これにより、誤差補正回路１１０は、補正値テーブル５２ａからの補正値ＣＢを構成する各補正値ビットに対応して、デジタル／アナログ変換部の抵抗誤差を解消するような抵抗値の微調整を実行できる。特に、ハードウェア機構により誤差補正回路１１０による補正処理を実行できるので、Ｒ／Ｄコンバータ部１４の出力（カウント値φ）に基づく複雑な補正処理を実行する場合と比較して、補正処理を高速化できる。
これにより、誤差補正回路１１０は、補正値テーブル５２ａからの補正値ＣＢを構成する各補正値ビットに対応して、デジタル／アナログ変換部の抵抗誤差を解消するような抵抗値の微調整を実行できる。特に、ハードウェア機構により誤差補正回路１１０による補正処理を実行できるので、Ｒ／Ｄコンバータ部１４の出力（カウント値φ）に基づく複雑な補正処理を実行する場合と比較して、補正処理を高速化できる。
従来の回転角検出装置は、以上のように構成されていたため、次のような課題が存在していた。
すなわち、前述の従来構成においては、図示のように、閉ループを用いた回転信号処理器において、抵抗やスイッチング素子等のハードウェアにより誤差データに相当するアナログ的な信号を作り出し誤差補正をする方法であった。
前述の従来構成(2)の場合には、図７に示されるように、抵抗やスイッチ等のアナログ信号処理に必要な各種素子が増加するため、ハードウェア（回転素子）のコスト増大を招く恐れがあった。
すなわち、前述の従来構成においては、図示のように、閉ループを用いた回転信号処理器において、抵抗やスイッチング素子等のハードウェアにより誤差データに相当するアナログ的な信号を作り出し誤差補正をする方法であった。
前述の従来構成(2)の場合には、図７に示されるように、抵抗やスイッチ等のアナログ信号処理に必要な各種素子が増加するため、ハードウェア（回転素子）のコスト増大を招く恐れがあった。
本発明によるデジタル角度出力信号の出力方法は、回転角検出器から得られた第１相検出信号と第２相検出信号を閉ループの負帰還制御型の回転信号処理器に入力し、閉ループを介してデジタル角度出力信号を出力するようにしたデジタル角度出力信号の出力方法において、少なくとも、前記回転角検出器の角度誤差、前記回転信号処理器における演算過程で生じる誤差信号に起因する角度誤差を前記閉ループ内の制御偏差演算〔制御偏差ε＝K・sin(θ−φ)〕の段階でデジタル補正すると共に、前記デジタル角度出力信号に角度依存の誤差〔△θ(θ)〕が存在した場合、前記誤差〔△θ(θ)〕を予め前記閉ループ内の補正テーブルに補正データとして格納しておき、前記デジタル角度出力信号を負帰還制御する際に、前記デジタル角度出力信号に前記補正データを加算し、制御偏差(ε)を０とする方法であり、また、本発明によるデジタル角度出力信号の出力装置は、回転角検出器から得られた第１相検出信号と第２相検出信号を閉ループの負帰還制御型の回転信号処理器に入力し、閉ループを介してデジタル角度出力信号を出力するようにしたデジタル角度出力信号の出力装置において、少なくとも、前記回転角検出器の角度誤差、前記回転信号処理器における演算過程で生じる誤差信号に起因する角度誤差を前記閉ループ内の制御偏差演算〔制御偏差ε＝K・sin(θ−φ)〕の段階でデジタル補正すると共に、前記デジタル角度出力信号に角度依存の誤差〔△θ(θ)〕が存在した場合、前記誤差〔△θ(θ)〕を予め前記閉ループ内の補正値テーブルに補正データとして格納しておき、前記デジタル角度出力信号を負帰還制御する際に、前記デジタル角度出力信号に前記補正データを加算し、制御偏差(ε)を０とする構成である。
本発明によるデジタル角度出力信号の出力方法及び装置は、以上のように構成されているため、次のような効果を得ることができる。
すなわち、回転角検出器から得られた第１相検出信号と第２相検出信号を閉ループの負帰還制御型の回転信号処理器に入力し、閉ループを介してデジタル角度出力信号を出力するようにしたデジタル角度出力信号の出力方法及び装置において、少なくとも、前記回転角検出器の角度誤差、前記回転信号処理器における演算過程で生じる誤差信号に起因する角度誤差を前記閉ループ内の制御偏差演算〔制御偏差ε＝K・sin(θ−φ)〕の段階でデジタル補正すると共に、前記デジタル角度出力信号に角度依存の誤差〔△θ(θ)〕が存在した場合、前記誤差〔△θ(θ)〕を予め前記閉ループ内の補正テーブルに補正データとして格納しておき、前記デジタル角度出力信号を負帰還制御する際に、前記デジタル角度出力信号に前記補正データを加算し、制御偏差(ε)を０とすることにより、回転信号処理器の周波数特性の影響を受けない誤差補正を実施することができる。
また、誤差補正の処理が、基本的にデジタル信号の処理のみであるため、微細化が進む半導体プロセスの恩恵を享受でき、小型化、低価格化となり、かつ、機能を追加したことによる製造コストの増加を防止することができる。
すなわち、回転角検出器から得られた第１相検出信号と第２相検出信号を閉ループの負帰還制御型の回転信号処理器に入力し、閉ループを介してデジタル角度出力信号を出力するようにしたデジタル角度出力信号の出力方法及び装置において、少なくとも、前記回転角検出器の角度誤差、前記回転信号処理器における演算過程で生じる誤差信号に起因する角度誤差を前記閉ループ内の制御偏差演算〔制御偏差ε＝K・sin(θ−φ)〕の段階でデジタル補正すると共に、前記デジタル角度出力信号に角度依存の誤差〔△θ(θ)〕が存在した場合、前記誤差〔△θ(θ)〕を予め前記閉ループ内の補正テーブルに補正データとして格納しておき、前記デジタル角度出力信号を負帰還制御する際に、前記デジタル角度出力信号に前記補正データを加算し、制御偏差(ε)を０とすることにより、回転信号処理器の周波数特性の影響を受けない誤差補正を実施することができる。
また、誤差補正の処理が、基本的にデジタル信号の処理のみであるため、微細化が進む半導体プロセスの恩恵を享受でき、小型化、低価格化となり、かつ、機能を追加したことによる製造コストの増加を防止することができる。
本発明は、閉ループの負帰還制御型の回転信号処理器の閉ループ内で制御偏差演算による補正及び補正値テーブルを用いた補正を行って制御偏差を０（零）とするようにしたデジタル角度出力信号の出力方法及び装置を提供することを目的とする。
以下、図面と共に本発明によるデジタル角度出力信号の出力方法及び装置の好適な実施の形態について説明する。
尚、従来例と同等又は同一部分については、同一符号を用いて説明する。
図１において符号１２で示されるものは、レゾルバからなる回転角検出器であり、この回転角検出器１２からは、二相の第１相検出信号Ｋ・sin(θ＋△θ)・f(t)及び第２相検出信号Ｋ・cos(θ＋△θ)・f(t)が出力されると共に、一点鎖線で示される周知のトラッキング方式の回転信号処理器１４の第１、第２変換器１００，１０１に入力される。
尚、従来例と同等又は同一部分については、同一符号を用いて説明する。
図１において符号１２で示されるものは、レゾルバからなる回転角検出器であり、この回転角検出器１２からは、二相の第１相検出信号Ｋ・sin(θ＋△θ)・f(t)及び第２相検出信号Ｋ・cos(θ＋△θ)・f(t)が出力されると共に、一点鎖線で示される周知のトラッキング方式の回転信号処理器１４の第１、第２変換器１００，１０１に入力される。
前記各変換器１００，１０１から出力される第１、第２検出信号cosφ，sinφは、減算器１８に入力され、この減算器１８の出力１８ａは、周知の同期検波器２０、補償器２１、電圧制御型発振器２４及びカウンタ１３０を経てデジタル角度出力信号φとして前記回転信号処理器１４の外部へ出力される。
前記回転信号処理器１４内には、加算器１０２が設けられており、この加算器１０２では、前記デジタル角度出力信号φ及び補正値テーブル５２ａからの補正データとしての誤差△φが加算され、補正後角度信号〔φ＋△φ〕として前記第１、第２変換器１００，１０１に入力されている。尚、励磁電源sinωｔは、前記回転角検出器１２及び同期検波器２０に入力されている。
次に、前述の構成において、本発明によるデジタル角度出力信号の出力方法の動作について述べる。
まず、図１の構成においては、周知の閉ループ２００の構成による負帰還制御により、アナログ形式の第１、第２相検出信号Ｋ・sin(θ＋△θ)・f(t)，Ｋ・cos(θ＋△θ)・f(t)を前述の構成によってデジタル角度出力信号φに変換している。
まず、図１の構成においては、周知の閉ループ２００の構成による負帰還制御により、アナログ形式の第１、第２相検出信号Ｋ・sin(θ＋△θ)・f(t)，Ｋ・cos(θ＋△θ)・f(t)を前述の構成によってデジタル角度出力信号φに変換している。
前述の状態において、例えば、全体の系（回転角検出器１２と回転信号処理器）において誤差がなく、かつ、誤差補正もしていない状態では、前記閉ループ２００における制御偏差（ε）は、ε＝Ｋ・sin(θ＋φ)・f(t)によって常に零に維持することができるように、周知の負帰還制御系が機能している。すなわち、ここで、ε＝０とすると、θ＝φとなり、回転角検出器１２のアナログ角度情報である第１、第２相検出信号Ｋ・sin(θ)・f(t)，Ｋ・cos(θ)・f(t)がデジタル信号に変換されたことになる。
また、前記回転信号処理器１４より出力される前記デジタル角度出力信号φに、角度依存の誤差△θ（θ）が存在したと仮定すると、この時、前記補正値テーブル５２ａに予め誤差△φ（φ）が格納（記憶）されていれば、制御偏差εは次の通りとなる。
ε＝Ｋ・sin(θ＋△θ−φ−△φ)・f(t)
ε＝Ｋ・sin(θ＋△θ−φ−△φ)・f(t)
前述の場合、△θ＝△φであれば、θ＝φとなり、誤差のないデジタル角度出力信号φを得ることができる。
尚、前述の信号出力方法では、誤差が補正された状態で制御偏差が０（零）であり、後段の回路（図示せず）の周波数特性の影響を受けようがなく、回転信号処理器１４の周波数特性に影響のない誤差補正ができる。
尚、前述の信号出力方法では、誤差が補正された状態で制御偏差が０（零）であり、後段の回路（図示せず）の周波数特性の影響を受けようがなく、回転信号処理器１４の周波数特性に影響のない誤差補正ができる。
尚、本発明によるデジタル角度出力信号の出力方法及び装置の構成をまとめると、次の通りである。
回転角検出器１２から得られた第１相検出信号Ｋ・sin(θ＋△θ)・f(t)と第２相検出信号Ｋ・cos(θ＋△θ)・f(t)を閉ループ２００の負帰還制御型の回転信号処理器１４に入力し、閉ループ２００を介してデジタル角度出力信号φを出力するようにしたデジタル角度出力信号の出力方法において、少なくとも、前記回転角検出器１２の角度誤差、前記回転信号処理器１４における演算過程で生じる誤差信号に起因する角度誤差を前記閉ループ２００内の制御偏差演算〔制御偏差ε＝K・sin(θ−φ)の段階でデジタル補正すると共に、前記デジタル角度出力信号φに角度依存の誤差〔△θ(θ)〕が存在した場合、前記誤差〔△θ(θ)〕を予め前記閉ループ２００内の補正値テーブル５２ａに補正データ△φとして格納しておき、前記デジタル角度出力信号φを負帰還制御する際に、前記デジタル角度出力信号φに前記補正データ△φを加算し、制御偏差(ε)を０とするデジタル角度出力信号の出力方法及び装置である。
尚、前述の閉ループ回路２００については、前述の回転信号処理器１４の同期検波器２０、補償器２１、電圧制御型発振器２４及びカウンタ１３０を用いる構成について述べたが、閉ループ回路２００としては、前述の図１の構成だけではなく、例えば、以下、参考として述べる各特許公報に記載の図２、図３、図４の構成にも適用可である。まず、図２で示される特開２００９−１６８５４６号公報の図２の構成における閉ループ回路２００を用いたアナログ信号のデジタル変換方法においても、本発明における補正値テーブル５２ａに誤差として補正データ△φを格納しておき、デジタル角度出力信号φに補正データ△φを加算し、制御偏差εを０とすることができる。
回転角検出器１２から得られた第１相検出信号Ｋ・sin(θ＋△θ)・f(t)と第２相検出信号Ｋ・cos(θ＋△θ)・f(t)を閉ループ２００の負帰還制御型の回転信号処理器１４に入力し、閉ループ２００を介してデジタル角度出力信号φを出力するようにしたデジタル角度出力信号の出力方法において、少なくとも、前記回転角検出器１２の角度誤差、前記回転信号処理器１４における演算過程で生じる誤差信号に起因する角度誤差を前記閉ループ２００内の制御偏差演算〔制御偏差ε＝K・sin(θ−φ)の段階でデジタル補正すると共に、前記デジタル角度出力信号φに角度依存の誤差〔△θ(θ)〕が存在した場合、前記誤差〔△θ(θ)〕を予め前記閉ループ２００内の補正値テーブル５２ａに補正データ△φとして格納しておき、前記デジタル角度出力信号φを負帰還制御する際に、前記デジタル角度出力信号φに前記補正データ△φを加算し、制御偏差(ε)を０とするデジタル角度出力信号の出力方法及び装置である。
尚、前述の閉ループ回路２００については、前述の回転信号処理器１４の同期検波器２０、補償器２１、電圧制御型発振器２４及びカウンタ１３０を用いる構成について述べたが、閉ループ回路２００としては、前述の図１の構成だけではなく、例えば、以下、参考として述べる各特許公報に記載の図２、図３、図４の構成にも適用可である。まず、図２で示される特開２００９−１６８５４６号公報の図２の構成における閉ループ回路２００を用いたアナログ信号のデジタル変換方法においても、本発明における補正値テーブル５２ａに誤差として補正データ△φを格納しておき、デジタル角度出力信号φに補正データ△φを加算し、制御偏差εを０とすることができる。
図２の構成においては、前述の公報に開示された符号は元の公報記載の符号のままとし、図１と関連する部分のみ符号を付加している。
図２では、擬似正弦波発生部をＰＳＧ（Pseud Sinusoid Generator）と略記している。図において、制御偏差演算部４は、第１〜第６乗算器４０〜４５と、加算器４６と、第１及び第２減算器４７、４８と、励磁成分抽出部４９とにより構成されている。
図２では、擬似正弦波発生部をＰＳＧ（Pseud Sinusoid Generator）と略記している。図において、制御偏差演算部４は、第１〜第６乗算器４０〜４５と、加算器４６と、第１及び第２減算器４７、４８と、励磁成分抽出部４９とにより構成されている。
まず、回転検出器１の出力である前記第１及び第２振幅変調信号sin（θ＋△θ）・sin（ωEt−α），cos（θ＋△θ)・sin（ωEt‐α)は、前記第１〜第４乗算器４０〜４３に入力される。
第１乗算器４０において、第１振幅変調信号sin（θ＋△θ）・sin（ωEt−α）と第１擬似正弦波発生部６４からの第２擬似正弦波信号sinωtとが乗算される下記のアナログ演算が実施される。
sin(θ＋△θ)・sin(ωEt-α)×sinωt
＝sin(θ＋△θ)・sin(ωEt-α)・sinωt ・・・・・(1)
sin(θ＋△θ)・sin(ωEt-α)×sinωt
＝sin(θ＋△θ)・sin(ωEt-α)・sinωt ・・・・・(1)
同様に、第２乗算器４１において、第２振幅変調信号cos(θ＋△θ)・sin（ωEt‐α)と第２擬似正弦波発生部６４からの第２擬似正弦波信号sinωtとが乗算される下記のアナログ演算が実施される。
cos(θ＋△θ)・sin(ωEt-α)×sinωt
＝cos(θ＋△θ)・sin(ωEt-α)・sinωt ・・・・・(2)
cos(θ＋△θ)・sin(ωEt-α)×sinωt
＝cos(θ＋△θ)・sin(ωEt-α)・sinωt ・・・・・(2)
同様に、第３乗算器４３において、第１振幅変調信号sin（θ＋△θ）・sin（ωEt−α）と第２擬似正弦波発生部６４からの第２擬似正弦波信号cosωtとが乗算される下記のアナログ演算が実施される。
sin(θ＋△θ)・sin(ωEt-α)×cosωt
＝sin(θ＋△θ)・sin(ωEt-α)・cosωt ・・・・・(3)
sin(θ＋△θ)・sin(ωEt-α)×cosωt
＝sin(θ＋△θ)・sin(ωEt-α)・cosωt ・・・・・(3)
同様に、第４乗算器４３において、第２振幅変調信号cos(θ＋△θ)・sin（ωEt‐α)と第２擬似正弦波発生部６４からの第２擬似正弦波信号cosωtとが乗算される下記のアナログ得算が実施される。
cos(θ＋△θ)・sin(ωEt-α)×cosωt
＝cos(θ＋△θ)・sin(ωEt-α)・cosωt ・・・・・(4)
cos(θ＋△θ)・sin(ωEt-α)×cosωt
＝cos(θ＋△θ)・sin(ωEt-α)・cosωt ・・・・・(4)
次に、加算器４６において、前記(1)式で示される第１乗算器４０の出力と、前記(4)式で示される第４乗算器４３の出力とが加算される下記のアナログ演算が実施される。
(1)式＋(4)式＝sin(θ＋△θ)・sin(ωEt-α)・sinωt
＋cos(θ＋△θ)・sin(ωEt-α)・cosωt
＝cos(ωt-θ−△θ)・sin(ωEt-α) ・・・・・(5)
(1)式＋(4)式＝sin(θ＋△θ)・sin(ωEt-α)・sinωt
＋cos(θ＋△θ)・sin(ωEt-α)・cosωt
＝cos(ωt-θ−△θ)・sin(ωEt-α) ・・・・・(5)
同様に、第１演算器４７において、前記(2)式で示される第２乗算器４１の出力から、前記(3)式で示される第３乗算器４２の出力が減算される下記のアナログ演算が実施される。
(2)式−(3)式＝cos(θ＋△θ)・sin(ωEt-α)・sinωt
−sin(θ＋△θ)・sin(ωEt-α)・cosωt
＝sin(ωt-θ−△θ)・sin(ωEt-α) ・・・・・(6)
(2)式−(3)式＝cos(θ＋△θ)・sin(ωEt-α)・sinωt
−sin(θ＋△θ)・sin(ωEt-α)・cosωt
＝sin(ωt-θ−△θ)・sin(ωEt-α) ・・・・・(6)
次に、第５乗算器４４において、前記(5)式で示される加算器４６の出力と、第１擬似正弦波発生部５２からの第１擬似正弦波信号sinωRtとが乗算される下記のアナログ演算が実施される。
cos(ωt-θ−△θ)・sin(ωEt-α)×sinωt
＝cos(ωt-θ−△θ)・sinωRt・sin(ωEt−α) ・・・・・(7)
cos(ωt-θ−△θ)・sin(ωEt-α)×sinωt
＝cos(ωt-θ−△θ)・sinωRt・sin(ωEt−α) ・・・・・(7)
同様に、第６乗算器４５において、前記(6)式で示される第１減算器４７の出力と、第１擬似正弦波発生部５２からの第１擬似正弦波信号cosωRtとが乗算される下記のアナログ演算が実施される。
sin(ωt-θ-△θ)・sin(ωEt-α)×cosωRt
＝sin(ωt-θ-△θ)・cosωRt・sin(ωEt-α) ・・・・・(8)
sin(ωt-θ-△θ)・sin(ωEt-α)×cosωRt
＝sin(ωt-θ-△θ)・cosωRt・sin(ωEt-α) ・・・・・(8)
次に、第２減算器４８において、前記(7)式で示される第５乗算器４４の出力から、前記(8)式で示される第６乗算器４５の出力が減算される下記のアナログ演算が実施される。
(7)式−(8)式＝cos(ωt−θ−△θ)・sinωRt・sin(ωEt-α)
−sin(ωt−θ−△θ）・cosωRt・sin(ωEt-α)
＝sin(θ＋△θ-ωt＋ωRt)・sin(ωEt-α)
＝ε ・・・・・(9)
(7)式−(8)式＝cos(ωt−θ−△θ)・sinωRt・sin(ωEt-α)
−sin(ωt−θ−△θ）・cosωRt・sin(ωEt-α)
＝sin(θ＋△θ-ωt＋ωRt)・sin(ωEt-α)
＝ε ・・・・・(9)
すなわち、制御偏差演算部４において、上記(1)式〜(9)式で示されるアナログ信号処理が実施され、前記回転検出器１の出力である前記第１及び第２振幅変調信号sin（θ＋△θ）・sin(ωEt-α)，cos(θ＋△θ)・sin(ωEt-α）は、制御偏差ε〔sin(θ＋△θ−ωt+ωRt)・sin(ωEt-α)〕へと変換される。
この実施の形態の回転信号処理手段３では、前記制御偏差εが常に零となるように制御される。この制御偏差εは、同期検波部６０に入力されて、励磁成分抽出部４９からの励磁位相基準ωEt−αにより同期検波される。すなわち、制御偏差εは、励磁成分であるsin(ωEt-α)が絶対値化されて、下記の式のように変換される。
Ｅ＝sin(θ△θ−ωt＋ωRt)・|sin（ωEt-α）| ・・・・・(10)
Ｅ＝sin(θ△θ−ωt＋ωRt)・|sin（ωEt-α）| ・・・・・(10)
なお、前記(10)式で示される同期検波後の制御偏差Ｅは、等価的に下式に示す信号とみなすことができる。
Ｅ≒sin（θ＋△θ−ωt＋ωRt） ・・・・・(11)
前述したように、この実施の形態の回転信号処理手段３では、前記(9)式で示される制御偏差εが常に零となるように制御される。制御偏差εは、等価的に前記(11)式で示される制御偏差Ｅに置き換えて考えることができるため、下記の式が成り立つ。
ε≒sin(θ＋△θ−ωt＋ωRt)＝０ ・・・・・(12)
Ｅ≒sin（θ＋△θ−ωt＋ωRt） ・・・・・(11)
前述したように、この実施の形態の回転信号処理手段３では、前記(9)式で示される制御偏差εが常に零となるように制御される。制御偏差εは、等価的に前記(11)式で示される制御偏差Ｅに置き換えて考えることができるため、下記の式が成り立つ。
ε≒sin(θ＋△θ−ωt＋ωRt)＝０ ・・・・・(12)
前述の負帰還制御ループである閉ループ回路２００において、前記デジタル角度出力φに接続された補正値テーブル５２ａを用い、前記デジタル角度出力信号φに角度依存の誤差△θ（θ）が存在した場合、前記閉ループ２００内の補正値テーブル５２ａに補正データ△φとして格納しておき、前記デジタル角度出力φを負帰還制御する際に、前記デジタル角度出力信号φに加算器１０２を用いて前記補正データ△φを加算すれば周波数変調信号は下記式で表わされる。
ωt＝ωRt＋φ＋△φ ・・・・・(13)
従って、△θ＝△φであれば制御偏差εは式(12)、(13)より次の通りとなる。
ε＝sin(θ＋△θ−φ−△φ＝sin(θ−φ)
従って、制御偏差εは、式(12)、(13)より次の通りとなる。
ε＝sin〔θ−(ωRt＋φ＋△φ)＋ωRt〕
＝sin(θ−φ) ・・・・・(14)
従って、制御偏差εを０とすれば、θ＝φとなり、誤差のないデジタル角度出力信号φを得ることができる。尚、他の部分は、前述の同公報に開示されているため、その説明は省略している。
ωt＝ωRt＋φ＋△φ ・・・・・(13)
従って、△θ＝△φであれば制御偏差εは式(12)、(13)より次の通りとなる。
ε＝sin(θ＋△θ−φ−△φ＝sin(θ−φ)
従って、制御偏差εは、式(12)、(13)より次の通りとなる。
ε＝sin〔θ−(ωRt＋φ＋△φ)＋ωRt〕
＝sin(θ−φ) ・・・・・(14)
従って、制御偏差εを０とすれば、θ＝φとなり、誤差のないデジタル角度出力信号φを得ることができる。尚、他の部分は、前述の同公報に開示されているため、その説明は省略している。
図３の構成においては、特開２０００−３５３９５７号公報に開示されたアナログ信号のデジタル変換方法における閉ループ回路２００に本発明の補正値テーブル５２ａを適用して、制御偏差εを０とするようにした参考例である。尚、符号は同公報に記載されている符号をそのまま用い、補正値テーブル５２ａのみ、図１と同一符号を用いている。
図３は本発明における補正値テーブルを適用するデジタルトラッキング方式Ｒ／Ｄ変換器を参考として示す構成図である。図３において符号１で示されるものはレゾルバからなる回転検出器であり、この回転検出器１の図示しない励磁巻線には、デジタルトラッキング方式Ｒ／Ｄ（レゾルバ／デジタル）変換器１００の励磁信号発生器５０からの励磁信号（成分）ｆ（t)が印加されており、回転子（図示せず）の回転に応じて２相の出力巻線（図示せず）から２相の回転検出信号sinθ・f(t),cosθ・f(t)がsin用１０bit乗算型Ｄ／Ａコンバータ５１及びcos用１０bit乗算型Ｄ／Ａコンバータ５２に入力されている。
前記各１０ｂｉｔ乗算型Ｄ／Ａコンバータ５１，５２からの各出力(後述のようにデジタル角度出力φのsinφ及びcosφがsinＲＯＭ６０及びcosＲＯＭ６１を介して各コンバータ５１，５２に帰還入力されている)sinθ・f(t)・cosφ及びcosθ・f(t)・sinφは、減算器５３で減算{〔sinθ・f(t)・cosφ〕−〔cosθ・f(t)・sinφ〕＝sinθ(θ−φ)・f(t)}されて第１出力信号sin(θ-φ)・f(t)が得られる。この第１出力信号sin(θ-φ)・f(t)はコンパレータ５４により正負判定されて同期検波部５５に入力され、同期位相検出断線検出部６２からのリファレンス信号ｆ（ｔ）により同期検波されて第２信号である制御偏差ε＝sin(θ−φ)が補償器５６を経て１２ｂｉｔのカウンタ５７によりカウントされて前述のデジタル角度出力φがパラレルインターフェース５８を介してパラレル出力５８aとして出力される。前記デジタル角度出力φは、シリアルインターフェース５９を介してシリアル出力５９ａとして出力され、パルス出力発生ロジック６３によって周知のＡ，Ｂ，Ｚ相およびＵ，Ｖ，Ｗ相当のモータ等を制御するために必要とするパルス出力６３ａが出力される。前述したように、予め所要の非線形特性が書き込まれたsinＲＯＭ６０及びｃｏｓROM６１にデジタル角度出力φが入力されて各々sinφ及びcosφを出力している。尚、前述の各コンバータ５１，５２、減算器５３および比較器５４によりマルチブライヤ(制御偏差演算部)３００を構成している。さらに、前記同期位相検出断線検出器６２からの断線検出信号６２ａは自己診断部７０で判別された後、システム制御部８０に入力され、このシステム制御部８０では分解能設定、Ｕ，Ｖ,Ｗ極数設定、自己診断出力、入出力制御信号、システム制御信号等の信号の設定又は出力を行うことができるように構成されている。
前述の図３の構成において、前記１２ｂｉｔカウンタ５７から出力されるデジタル角度出力φは前記補正値テーブル５２ａに入力されて、その誤差△θが存在した場合、予め格納された補正データ△φを加算器１０２でデジタル角度出力φと加算し、φ＋△φを前記sinＲＯＭ６０及びcosＲＯＭ６１を経て前記sin用１０ｂｉｔ乗算型Ｄ／Ａコンバータ５１及びｃｏｓ用１０ｂｉｔ乗算型Ｄ／Ａコンバータ５２へフィードバックするため制御偏差εを０にすべく制御された結果、図１同様、誤差のないデジタル角度出力信号φを得ることができる。
尚、前述の図３の構成においては、前述の特開２０００−３５３９５７号公報の図１を援用しているため、必要以外の部分については説明を省略している。
尚、前述の図３の構成においては、前述の特開２０００−３５３９５７号公報の図１を援用しているため、必要以外の部分については説明を省略している。
図４の構成は、本発明の補正値テーブル５２ａを特開２００６−５８２３２号公報の図１の構成に適用した場合として示すものである。
図４に示す角度検出信号処理装置は、信号処理部４００と、第１の位相ロック部ＰＬＬ１と、第２の位相ロック部ＰＬＬ２と、位相差演算部５００とを有する。
信号処理部４００は、信号処理部の一実施形態である。
[信号処理部４００]
信号処理部４００は、角度検出信号ＶＩおよびＶＱとに基づいて、周波数ω０を有するとともに角度θ（ｔ）に応じた位相差を有する複素信号 ＶＣＰおよび ＶＣＮを出力する。なお、複素信号の記号に下線‘ ’を付すことによって複素信号と実信号とを区別する。
図４に示す角度検出信号処理装置は、信号処理部４００と、第１の位相ロック部ＰＬＬ１と、第２の位相ロック部ＰＬＬ２と、位相差演算部５００とを有する。
信号処理部４００は、信号処理部の一実施形態である。
[信号処理部４００]
信号処理部４００は、角度検出信号ＶＩおよびＶＱとに基づいて、周波数ω０を有するとともに角度θ（ｔ）に応じた位相差を有する複素信号 ＶＣＰおよび ＶＣＮを出力する。なお、複素信号の記号に下線‘ ’を付すことによって複素信号と実信号とを区別する。
信号処理部４００は、例えば図４に示すように、角度検出信号ＶＩを実部成分、角度検出信号ＶＱを虚部成分とする複素信号 ＶＣＰと、角度検出信号ＶＩを実部成分、角度検出信号ＶＱの極性を反転した信号を虚部信号とする複素信号 ＶＣＰとを出力する。
後で詳しく述べるように、複素信号 ＶＣＰおよび ＶＣＮは、正の周波数（ω０）の成分と負の周波数（−ω０）の成分をそれぞれ有しており、互いに同一極性の周波数成分同士を比較すると、その位相差は角度２×θ（ｔ）になっている。
後で詳しく述べるように、複素信号 ＶＣＰおよび ＶＣＮは、正の周波数（ω０）の成分と負の周波数（−ω０）の成分をそれぞれ有しており、互いに同一極性の周波数成分同士を比較すると、その位相差は角度２×θ（ｔ）になっている。
信号処理部４００に含まれる極性反転回路４０１は、角度検出信号ＶＱの極性を反転する回路である。
[ＰＬＬ１，ＰＬＬ２]
位相ロック部ＰＬＬ１は、複素信号 ＶＣＰに位相をロックさせた複素信号 ＶＵＯを生成し、この複素信号 ＶＵＯの位相角に応じたデータＰＡ１を出力する。
位相ロック部ＰＬＬ２は、複素信号 ＶＣＮに位相をロックさせた複素信号 ＶＬＯを生成し、この複素信号 ＶＬＯの位相角に応じたデータＰＡ２を出力する。
位相ロック部ＰＬＬ１は、複素信号 ＶＣＰに位相をロックさせた複素信号 ＶＵＯを生成し、この複素信号 ＶＵＯの位相角に応じたデータＰＡ１を出力する。
位相ロック部ＰＬＬ２は、複素信号 ＶＣＮに位相をロックさせた複素信号 ＶＬＯを生成し、この複素信号 ＶＬＯの位相角に応じたデータＰＡ２を出力する。
通常の位相ロック回路が実信号の位相にロックするものであるのに対し、位相ロック部ＰＬＬ１およびＰＬＬ２は、入力される複素信号に含まれる特定の極性を持つ周波数成分の位相にロックする。すなわち、入力される複素信号が正と負の周波数成分を有する場合に、例えば正の周波数成分に位相をロックさせた複素信号 ＶＵＯ， ＶＬＯを生成する。
位相ロック部ＰＬＬ１およびＰＬＬ２の詳細な構成について説明する。
図４の例において、位相ロック部ＰＬＬ１は、位相角データ生成部３００−１と、複素信号処理部１００−１と、帰還部２００−１とを有する。
また、位相ロック部ＰＬＬ２は、位相角データ生成部３００−２と、複素信号処理部１００−２と、機関部２００−２とを有する。
位相角データ生成部３００−１，３００−２は、本発明の位相角データ生成部の一実施形態である。
複素信号処理部１００−１，１００−２は、複素信号処理部の一実施形態である。
帰還部２００−１，２００−２は、帰還部の一実施形態である。
また、位相ロック部ＰＬＬ２は、位相角データ生成部３００−２と、複素信号処理部１００−２と、機関部２００−２とを有する。
位相角データ生成部３００−１，３００−２は、本発明の位相角データ生成部の一実施形態である。
複素信号処理部１００−１，１００−２は、複素信号処理部の一実施形態である。
帰還部２００−１，２００−２は、帰還部の一実施形態である。
位相角データ生成部３００−１は、帰還部２００−１より入力される帰還制御信号Ｖｆ１に応じた周期で反復されるデータであって、当該周期内の位相角を示すデータを、上述した位相角のデータＰＡ１として生成する。
位相角データ生成部３００−１は、例えば、信号生成部３０１とカウンタ３０２とを有する。
信号生成部３０１は、本発明の信号生成部の一実施形態である。
カウンタ３０２は、本発明のカウンタの一実施形態である。
信号生成部３０１は、本発明の信号生成部の一実施形態である。
カウンタ３０２は、本発明のカウンタの一実施形態である。
信号生成部３０１は、帰還制御信号Ｖｆ１に応じた周波数を有する信号を生成する回路であり、例えば電圧制御発振器（ＶＣＯ）などを用いて構成される。
カウンタ３０２は、信号生成部３０１において生成される信号を分周する回路であり、所定ビット長ｎの計数値を出力する。例えば、‘０’から‘２ｎ−１’まで１ずつ増える計数値を反復して出力する。カウンタ３０２は、このカウンタ３０２の計数値を先に述べた位相角のデータＰＡ１として出力する。
位相角データ生成部３００−２は、帰還部２００−２より入力される帰還制御信号Ｖｆ２ら応じた周期で反復されるデータであって、当該周期内の位相角を示すデータを、上述した位相のデータＰＡ２として生成する。
位相角データ生成部３００−２も、例えは上述した信号生成部３０１とカウンタ３０２とを用いて構成されており、カウンタ３０２の計数値を位相角のデータＰＡ２として出力する。
位相角データ生成部３００−２も、例えは上述した信号生成部３０１とカウンタ３０２とを用いて構成されており、カウンタ３０２の計数値を位相角のデータＰＡ２として出力する。
複素信号処理部４００−１は、信号処理部４００から入力される複素信号 ＶＣＰと、位相角データ生成部３００−１において生成されるデータＰＡ１に応じた位相角（ω0ｔ＋φ（ｔ））を有し互いに直交する信号成分ＶＵＯ−1およびＶＵＯ−Ｑを含み、周波数が所定の極性（例えば負）に設定される複素信号 ＶＵＯと、を乗算した場合に得られる複素信号の偏角に応じた信号ＶＵＣを生成する。この偏角に応じた信号ＶＵＣとして、例えば、複素信号 ＶＣＰと複素信号 ＶＵＯとを複素乗算した場合に得られる複素信号の実部成分または虚部成分に応じた信号を生成する。
前述の図４の構成においては、前述の他の構成と同様に、出力Ｄｏｕｔが補正値テーブルに入力され、補正データ△φが各複素信号生成部１０７の手前の加算器１０２と減算器１８に入力され、出力Ｄｏｕｔの誤差補正が行われる。
尚、図４の構成は、フィードバック制御の最小限の説明をしたもので、他の部分は、前述の特開２００６−５８２３２号公報に開示されているため、省略するものとする。
尚、図４の構成は、フィードバック制御の最小限の説明をしたもので、他の部分は、前述の特開２００６−５８２３２号公報に開示されているため、省略するものとする。
本発明によるデジタル角度出力信号の出力方法及び装置は、レゾルバの回転検出信号を回転信号処理器内の構成のみでデジタル信号処理でき、ＩＣ化において小型化を達成することができる。
１２ 回転角検出器
１４ 回転信号処理器(トラッキング式）
１８ 減算器
２０ 同期検波器
２１ 補償器
２４ 電圧制御型発振器(VCO)
５２ａ 補正値テーブル
１００ 第１変換器
１０１ 第２変換器
１０２ 加算器
１３０ カウンタ
K・sin(θ＋△θ)・f(t) 第１相検出信号
K・cos(θ＋△θ)・f(t) 第２相検出信号
sin ωt 励磁電源
ε 制御偏差
cos φ 第１検出信号
sin φ 第２検出信号
△φ 誤差(補正データ)
φ デジタル角度出力信号
２００ 閉ループ
１４ 回転信号処理器(トラッキング式）
１８ 減算器
２０ 同期検波器
２１ 補償器
２４ 電圧制御型発振器(VCO)
５２ａ 補正値テーブル
１００ 第１変換器
１０１ 第２変換器
１０２ 加算器
１３０ カウンタ
K・sin(θ＋△θ)・f(t) 第１相検出信号
K・cos(θ＋△θ)・f(t) 第２相検出信号
sin ωt 励磁電源
ε 制御偏差
cos φ 第１検出信号
sin φ 第２検出信号
△φ 誤差(補正データ)
φ デジタル角度出力信号
２００ 閉ループ
Claims (2)
- 回転角検出器(12)から得られた第１相検出信号〔K・sin(θ＋△θ)・f(t)〕と第２相検出信号〔K・cos(θ＋△θ)・f(t)〕を閉ループ(200)の負帰還制御型の回転信号処理器(14)に入力し、閉ループを介してデジタル角度出力信号(φ)を出力するようにしたデジタル角度出力信号の出力方法において、
少なくとも、前記回転角検出器(12)の角度誤差、前記回転信号処理器(14)における演算過程で生じる誤差信号に起因する角度誤差を前記閉ループ(200)内の制御偏差演算〔制御偏差ε＝K・sin(θ−φ)〕の段階でデジタル補正すると共に、前記デジタル角度出力信号(φ)に角度依存の誤差〔△θ(θ)〕が存在した場合、前記誤差〔△θ(θ)〕を予め前記閉ループ(200)内の補正値テーブル(52a)に補正データ(△φ)として格納しておき、前記デジタル角度出力信号(φ)を負帰還制御する際に、前記デジタル角度出力信号(φ)に前記補正データ(△φ)を加算し、制御偏差(ε)を０とすることを特徴とするデジタル角度出力信号の出力方法。 - 回転角検出器(12)から得られた第１相検出信号〔K・sin(θ＋△θ)・f(t)〕と第２相検出信号〔K・cos(θ＋△θ)・f(t)〕を閉ループ(200)の負帰還制御型の回転信号処理器(14)に入力し、閉ループを介してデジタル角度出力信号(φ)を出力するようにしたデジタル角度出力信号の出力装置において、
少なくとも、前記回転角検出器(12)の角度誤差、前記回転信号処理器(14)における演算過程で生じる誤差信号に起因する角度誤差を前記閉ループ(200)内の制御偏差演算〔制御偏差ε＝K・sin(θ−φ)〕の段階でデジタル補正すると共に、前記デジタル角度出力信号(φ)に角度依存の誤差〔△θ(θ)〕が存在した場合、前記誤差〔△θ(θ)〕を予め前記閉ループ(200)内の補正値テーブル(52a)に補正データ(△φ)として格納しておき、前記デジタル角度出力信号(φ)を負帰還制御する際に、前記デジタル角度出力信号(φ)に前記補正データ(△φ)を加算し、制御偏差(ε)を０とすることを特徴とするデジタル角度出力信号の出力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011185725A JP2013047626A (ja) | 2011-08-29 | 2011-08-29 | デジタル角度出力信号の出力方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011185725A JP2013047626A (ja) | 2011-08-29 | 2011-08-29 | デジタル角度出力信号の出力方法及び装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013047626A true JP2013047626A (ja) | 2013-03-07 |
Family
ID=48010694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011185725A Withdrawn JP2013047626A (ja) | 2011-08-29 | 2011-08-29 | デジタル角度出力信号の出力方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013047626A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019207184A (ja) * | 2018-05-30 | 2019-12-05 | ルネサスエレクトロニクス株式会社 | パルス信号生成器及びそれを備えた角度検出システム |
| CN114829880A (zh) * | 2019-12-19 | 2022-07-29 | 多摩川精机株式会社 | R/d转换方法和r/d转换器 |
-
2011
- 2011-08-29 JP JP2011185725A patent/JP2013047626A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019207184A (ja) * | 2018-05-30 | 2019-12-05 | ルネサスエレクトロニクス株式会社 | パルス信号生成器及びそれを備えた角度検出システム |
| CN114829880A (zh) * | 2019-12-19 | 2022-07-29 | 多摩川精机株式会社 | R/d转换方法和r/d转换器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5874688B2 (ja) | 制御装置 | |
| Zhang et al. | High-dynamic and low-cost sensorless control method of high-speed brushless DC motor | |
| JP2000353957A (ja) | アナログ信号のディジタル変換方法 | |
| JP5141149B2 (ja) | モータ制御装置およびそれを搭載する車両 | |
| JP4281391B2 (ja) | 回転角検出装置及び回転角検出方法 | |
| US5739659A (en) | Position detecting apparatus and method therefor | |
| JP2013047626A (ja) | デジタル角度出力信号の出力方法及び装置 | |
| JP5549553B2 (ja) | 回転機の制御装置 | |
| CN107592039A (zh) | 高精度锁相电机转速控制器 | |
| JP5326742B2 (ja) | 交流モータの制御装置 | |
| JP2012182866A (ja) | モータ制御装置、モータ制御装置製造用プログラム、及びモータ制御装置の製造方法 | |
| JP2011045217A (ja) | ブラシレスモータ駆動装置 | |
| JPH10337100A (ja) | 磁石埋込型同期電動機の制御方法及び装置 | |
| JP2018205166A (ja) | アナログ信号のディジタル変換方法 | |
| JP7579040B2 (ja) | モータ制御装置 | |
| JP4359422B2 (ja) | モータの回転制御装置 | |
| JP5337242B2 (ja) | 同期機起動装置 | |
| KR102649191B1 (ko) | 전동기의 제어 장치 | |
| JP2009145124A (ja) | 回転角検出装置 | |
| JP5473071B2 (ja) | 負荷制御装置 | |
| JP2012100410A (ja) | インバータ制御装置およびインバータ制御システム | |
| JP2020096452A (ja) | 交流回転機の制御装置、車両用交流回転機装置、及び電動パワーステアリング装置 | |
| WO2022219795A1 (ja) | 回転機制御装置、及び電動パワーステアリング装置 | |
| JP7363611B2 (ja) | 交流電動機の制御装置 | |
| JP6659189B1 (ja) | 交流回転機の制御装置、車両用交流回転機装置、及び電動パワーステアリング装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141104 |