JP2013042597A - 高圧電源装置及び画像形成装置 - Google Patents

Abstract

【課題】圧電トランスは、製造上の特性ばらつきにより、昇圧比及び周波数特性が異なる場合があり、同じ制御ゲインで制御した場合に出力電圧の立ち上げ波形が大きくオーバシュートしてしまう場合や、立ち上げ時間が長くなってしまう場合がある。
【解決手段】分周比値制御手段７２ｃは、整流手段７６から出力される高圧ＤＣ電圧Ｓ７６の初回の立ち上げ時に、分周比値の制御ゲインを所定値として、高圧ＤＣ電圧Ｓ７６を立ち上げ、高圧ＤＣ電圧Ｓ７６のオーバシュート量が閾値を超えたか否かにより、次回の高圧ＤＣ電圧Ｓ７６を立ち上げ時に分周比値の制御ゲインを変更するように分周比値を制御している。そのため、圧電トランスの昇圧比及び周波数特性がばらついても、高圧ＤＣ電圧Ｓ７６の立ち上げ波形を良好な波形に適応制御できるという効果がある。
【選択図】図１

Description

本発明は、圧電トランスを制御して高圧直流（以下「ＤＣ」という。）電圧を出力する高圧電源装置とそれを用いた画像形成装置に関するものである。

従来、電子写真式の画像形成装置に用いられる高圧電源装置として、例えば、下記の特許文献１には、圧電トランスの２次側の出力電圧を整流した高圧ＤＣ電圧を出力電圧変換手段で降圧した低圧ＤＣ電圧と、目標設定手段である三角波の電圧とを比較し、この比較結果に応じて、分周比及び分周比変化幅を制御することが記載されている。この特許文献１では、高圧ＤＣ電圧の立ち上げ時の制御が所定の制御ゲインで行われている。

特開２０１０−１６０５２号公報

しかしながら、従来の高圧電源装置及び画像形成装置では、高圧ＤＣ電圧の立ち上げ時の制御が所定の制御ゲインで行われているため、次の（ａ）〜（ｄ）のような課題があった。

（ａ） 圧電トランスの昇圧比、及び周波数特性がばらつきにより、高圧ＤＣ電圧の立ち上げ波形が大きくオーバシュートしてしまう場合や、高圧ＤＣ電圧の立ち上げ時間が長くなってしまう場合がある。

（ｂ） 低温環境温度下で圧電トランスの昇圧比が小さくなるため、高圧ＤＣ電圧の立ち上げ波形に大きなオーバシュートが発生してしまう場合や、高圧ＤＣ電圧の立ち上げ時間が長くなってしまう場合がある。

（ｃ） 高圧ＤＣ電圧に過大なオーバシュートが発生すると、画像形成装置における転写バイアスの良好な範囲を逸脱してしまうことになり、印刷の始動直後の印字に濃度むらが発生する。

（ｄ） 高圧ＤＣ電圧にオーバシュートが発生しないように制御ゲインを小さく設定し過ぎると、画像形成装置における転写バイアスが適正な電圧まで立ち上がらず、印刷始動直後の印字の濃度が薄くなる。

請求項１〜５に係る発明の高圧電源装置は、クロック信号を発生する発振器と、入力された分周比値により前記クロック信号を分周して制御信号を出力する分周手段と、前記制御信号を入力して高圧パルス信号を出力するスイッチング手段と、前記高圧パルス信号を入力して所定の高圧交流電圧を出力する圧電トランスと、前記高圧交流電圧を高圧ＤＣ電圧に変換して出力する整流手段と、前記高圧ＤＣ電圧を低圧ＤＣ電圧に変換する出力電圧変換手段と、前記圧電トランスから出力される前記高圧交流電圧の目標値を設定する目標値設定手段と、前記目標値と前記低圧ＤＣ電圧とが等しくなるように前記分周比値を制御して前記分周手段へ出力する分周比値制御手段と、を有し、前記分周比値制御手段は、前記整流手段から出力される前記高圧ＤＣ電圧の初回の立ち上げ時に、前記分周比値の制御ゲインを所定値として、前記高圧ＤＣ電圧を立ち上げ、前記高圧ＤＣ電圧のオーバシュート量が閾値を超えたか否かにより、次回の前記高圧ＤＣ電圧の立ち上げ時に前記分周比値の前記制御ゲインを変更するように前記分周比値を制御して出力することを特徴とする。

請求項６に係る発明の高圧電源装置は、更に、雰囲気温度を検出して検出温度を出力する温度検出手段を有し、前記検出温度に応じて、前記複数のテーブル中の選択されたテーブルを選択されたテーブルからデジタル値を読み出すことにより制御ゲインの補正を行うことを特徴とする。

請求項７に係る発明の画像形成装置は、請求項１に係る発明の高圧電源装置を備えたことを特徴とする。

請求項１〜５に係る発明の高圧電源装置によれば、分周比値制御手段は、整流手段から出力される高圧ＤＣ電圧の初回の立ち上げ時に、分周比値の制御ゲインを所定値として、高圧ＤＣ電圧を立ち上げ、高圧ＤＣ電圧のオーバシュート量が閾値を超えたか否かにより、次回の高圧ＤＣ電圧を立ち上げ時に分周比値の制御ゲインを変更するように分周比値を制御するようにしている。そのため、圧電トランスの昇圧比及び周波数特性がばらついても、良好な高圧ＤＣ電圧の立ち上げ波形に適応制御されるという効果がある。

請求項６に係る発明の高圧電源装置によれば、複数の入出力テーブルから、検出温度に応じて、選択された入出力テーブルからデジタル値を読み出すことにより制御ゲインの補正を行うようにしている。そのため、低温環境温度下においても、良好な出力電圧の立ち上げ波形に適応制御されるという効果がある。

請求項７に係る発明の画像形成装置によれば、請求項１に係る発明の高圧電源装置を備えることにより、高圧電源装置の高圧ＤＣ電圧の立ち上げ特性が、良好な立ち上げ波形に適応制御されるようにしている。そのため、画像形成装置における転写バイアスが良好な範囲を逸脱することがなく、画像形成の始動直後から画像の印字濃度を良好な状態に保つことができるという効果がある。

図１は本発明の実施例１における高圧電源装置の概略を示すブロック図である。 図２は図１の高圧電源装置７０における詳細な構成例を示す回路図である。 図３は本発明の実施例１における高圧電源装置を用いた画像形成装置１を示す構成図である。 図４は図３の画像形成装置１における制御回路の構成を示すブロック図である。 図５は図２中の制御部７２の構成を示すブロック図である。 図６は図５中のテーブルレジスタ８３の例を示す図である。 図７は図５中のテーブルレジスタ８４の例を示す図である。 図８は図５中の演算器８２における処理の流れを示すフローチャートである。 図９は図５中の演算器９１における処理の流れを示すフローチャートである。 図１０は実施例１における動作タイミングを示すタイミングチャートである。 図１１−１は制御目標電圧とテーブルレジスタ８４の出力との関係を示す図である。 図１１−２は圧電トランスの周波数特性とテーブルレジスタ８３の出力との関係を示す図である。 図１２は本発明の実施例２の画像形成装置１における制御回路の構成を示すブロック図である。 図１３は本発明の実施例２における高圧電源装置７０Ａの概略を示すブロック図である。 図１４は図１３の高圧電源装置７０Ａにおける詳細な構成例を示す回路図である。 図１５は図１３中の温度設定値生成手段５３ｂを示す図である。 図１６は図１３中の制御部７２Ａの詳細な構成を示すブロック図である。 図１７−１は図１６中のテーブルレジスタ８３Ａの例を示す図である。 図１７−２は図１６中のテーブルレジスタ８３Ａの例を示す図である。

本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。

（画像形成装置の構成）
図３は、本発明の実施例１における高圧電源装置を用いた画像形成装置を示す構成図である。

この画像形成装置１は、例えば、電子写真式のカラー画像形成装置であり、ブラック現像器２Ｋ、イエロー現像器２Ｙ、マゼンタ現像器２Ｍ、及びシアン現像器２Ｃが着脱可能に挿着されている。各現像器２Ｋ、２Ｙ、２Ｍ、及び２Ｃは、各色の感光体ドラム３２Ｋ、３２Ｙ、３２Ｍ、及び３２Ｃにそれぞれ接した各色の帯電ローラ３６Ｋ、３６Ｙ、３６Ｍ、及び３６Ｃによってそれぞれ一様に帯電される。帯電された各色の感光体ドラム３２Ｋ、３２Ｙ、３２Ｍ、及び３２Ｃは、ブラック発光素子（以下「ＬＥＤ」という。）ヘッド３Ｋ、イエローＬＥＤヘッド３Ｙ、マゼンタＬＥＤヘッド３Ｍ、シアンＬＥＤヘッド３Ｃの発光によってそれぞれ潜像を形成される。

各現像器２Ｋ、２Ｙ、２Ｍ、及び２Ｃ内の各色の供給ローラ３３Ｋ、３３Ｙ、３３Ｍ、及び３３Ｃが、各現像ローラ３４Ｋ、３４Ｙ、３４Ｍ、及び３４Ｃにトナーを供給し、各色の現像ブレード３５Ｋ，３５Ｙ，３５Ｍ，３５Ｃにより、各現像ローラ３４Ｋ，３４Ｙ，３４Ｍ，３４Ｃの表面に一様にトナー層が形成され、各感光体ドラム３２Ｋ、３２Ｙ、３２Ｍ、及び３２Ｃ上にトナー像が現像される。各色の現像器２Ｋ、２Ｙ、２Ｍ、及び２Ｃ内の各クリーニングブレード３７Ｋ、３７Ｙ、３７Ｍ、及び３７Ｃは、転写後の残トナーをクリーニングする。

ブラックトナーカートリッジ４Ｋ、イエロートナーカートリッジ４Ｙ、マゼンタトナーカートリッジ４Ｍ、及びシアントナーカートリッジ４Ｃは、各現像器２Ｋ、２Ｙ、２Ｍ、２Ｃに着脱可能に取り付けられ、内部のトナーを各現像器２Ｋ，２Ｙ，２Ｍ，２Ｃに供給可能な構造になっている。ブラック転写ローラ５Ｋ、イエロー転写ローラ５Ｙ、マゼンタ転写ローラ５Ｍ、及びシアン転写ローラ５Ｃは、転写ベルト８の裏面から転写ニップにバイアスが印加可能に配置されている。転写ベルト駆動ローラ６、及び転写ベルト従動ローラ７は、転写ベルト８を張架しローラの駆動によって記録媒体としての用紙１５を搬送可能な構造になっている。

転写ベルトクリーニングブレード１１は、転写ベルト８上のトナーを掻き落とせるようになっていて、掻き落とされたトナーが転写ベルトクリーナ容器１２に収容される。用紙カセット１３は、画像形成装置１に着脱可能に取り付けられ、用紙１５が積載される。ホッピングローラ１４は、用紙１５を用紙カセット１３から搬送する。レジストローラ１６及び１７は、用紙１５を転写ベルト８に所定のタイミングで搬送する。定着器１８は、用紙１５のトナー像を熱と加圧によって定着する。用紙ガイド１９は、用紙１５を排紙トレー２０にフェースダウンで排出する。

レジストローラ１６，１７の近傍には、用紙検出センサ４０が設けられている。この用紙検出センサ４０は、接触又は非接触で用紙１５の通過を検出するものであり、このセンサ位置から転写ニップまでの距離と用紙搬送スピードの関係から求まる時間より、転写ローラ５Ｋ、５Ｙ、５Ｍ、及び５Ｃが転写を行う時の高圧電源装置１による転写バイアス印加タイミングを決定する。

図４は、図３の画像形成装置１における制御回路の構成を示すブロック図である。
この制御回路は、ホストインタフェース部５０を有し、このホストインタフェース部５０がコマンド／画像処理部５１に対してデータを送受信する。コマンド画像処理部５１は、ＬＥＤヘッドインタフェース部５２に対して画像データを出力する。ＬＥＤへツドインタフエース部５２は、プリンタエンジン制御部５３によってヘッド駆動パルス等が制御され、ＬＥＤヘッド３Ｋ、３Ｙ、３Ｍ、及び３Ｃを発光させる。

プリンタエンジン制御部５３は、用紙検出センサ４０からの検出信号等を受信し、高圧制御部６０に対して帯電バイアス、現像バイアス、転写バイアス等の制御値を送る。高圧制御部６０は、帯電バイアス発生部１０１と、現像バイアス発生部１０２と、転写バイアス発生部１０３とに信号を送る。帯電バイアス発生部１０１、及び現像バイアス発生部１０２は、ブラック現像器２Ｋ、イエロー現像器２Ｙ、マゼンタ現像器２Ｍ、及びシアン現像器２Ｃの各帯電ローラ３６Ｋ，３６Ｙ，３６Ｍ，３６Ｃ及び各現像ローラ３４Ｋ，３４Ｙ，３４Ｍ，３４Ｃに対してバイアスを印加する。高圧制御部６０内の制御部及び転写バイアス発生部１０３により、本発明の実施例１の高圧電源装置１が構成されている。

プリンタエンジン制御部５３は、ホッピングモータ５４、レジストモータ５５、ベルトモータ５６、定着器ヒータモータ５７、及び各色のドラムモータ５８Ｋ、５８Ｙ、５８Ｍ、及び５８Ｃを所定のタイミングで駆動する。定着器ヒータ５９は、サーミスタ６５の検出値に応じてプリンタエンジン制御部５３によって温度制御される。

（高圧電源装置の構成）
図１は、本発明の実施例１における高圧電源装置の概略を示すブロック図である。

この高圧電源装置７０は、図４中の高圧制御部６０内の制御部及び転写バイアス発生部１０３により構成され、各色の転写ローラ５（＝５Ｋ，５Ｙ，５Ｍ，５Ｃ）毎に設けられている。各色の高圧電源装置７０は、同一の回路構成であるので、以下、１回路のみ説明する。

高圧電源装置７０は、プリンタエンジン制御部５３から出力される制御信号（例えば、リセット信号ＲＥＳＥＴと、オン信号ＯＮ、及び高圧ＤＣ電圧の出力電圧の目標値を、例えば、デジタル値８ビット（ｂｉｔ）で設定する目標値設定信号ＤＡＴＡ）を入力し、高圧ＤＣ電圧Ｓ７６を生成して転写ローラ５である負荷ＺＬへ供給する装置である。

プリンタエンジン制御部５３は、目標値設定信号ＤＡＴＡを出力するための目標値設定手段５３ａを有し、複数の出力端子ＯＵＴ２，ＯＵＴ３，ＯＵＴ４から、それぞれリセット信号ＲＥＳＥＴ、オン信号ＯＮ、目標値設定信号ＤＡＴＡを、高圧電源装置７０内の制御部７２へ出力する機能を有している。

高圧電源装置７０は、一定周波数（例えば、５０ＭＨｚ）の基準クロック（以下単に「クロック」という。）Ｓ７１を発生する発振器７１を有し、このクロックＳ７１が、制御部７２へ供給されている。

制御部７２は、５０ＭＨｚのクロックＳ７１に同期して動作し、プリンタエンジン制御部５３から供給されるリセット信号ＲＥＳＥＴ、オン信号ＯＮ、目標値設定信号ＤＡＴＡに基づき、発振器７１から供給されるクロックＳ７１を分周して、制御信号である圧電トランス駆動パルス（以下単に「駆動パルス」という。）Ｓ７２を出力する回路である。制御部７２は、クロックＳ７１を入力する入力端子ＣＬＫ＿ＩＮ、低圧ＤＣ電圧Ｓ７７を入力する入力端子ＩＮ１、リセット信号ＲＥＳＥＴを入力する入力端子ＩＮ２、オン信号ＯＮを入力する入力端子ＩＮ３、目標値設定信号ＤＡＴＡを入力する入力端子ＩＮ４、及び駆動パルスＳ７２を出力する出力端子ＯＵＴ１を有している。

この制御部７２では、入力されるリセット信号ＲＥＳＥＴにより、設定が初期化され、入力されるオン信号ＯＮにより、出力端子ＯＵＴ１から出力される駆動パルスＳ７２のオン／オフが制御される。

なお、入力端子ＩＮ２において、リセット信号ＲＥＳＥＴの入力に代えて、リセット信号ＲＥＳＥＴとオン信号ＯＮとを組合せた信号を入力することにより、入力端子ＩＮ３へのオン信号ＯＮの入力を省略することも可能である。又、本実施例１では、プリンタエンジン制御部５３内に８ｂｉｔの目標値設定手段５３ａを設けているが、制御部７２側に目標値設定手段５３ａを設け、その目標値設定信号ＤＡＴＡを制御部７２の内部信号とすることも可能である。

制御部７２は、例えば、特定の用途向けに複数機能の回路を１つにまとめた集積回路であるエーシック（Application Specific Integrated Circuit、以下「ＡＳＩＣ」という。）、中央処理装置（以下「ＣＰＵ」という。）を内蔵したマイクロプロセッサ、あるいは、ユーザが独自の論理回路を書き込むことができるゲートアレイの一種であるフィールド・プログラマブル・ゲート・アレイ（Field Programmable Gate Array、以下「ＦＰＧＡ」という。）等により構成されている。

制御部７２の出力端子ＯＵＴ１と、ＤＣ２４Ｖを出力するＤＣ電源７３とには、スイッチング手段（例えば、圧電トランス駆動回路）７４が接続されている。圧電トランス駆動回路７４は、スイッチング素子を用いて高圧パルス信号Ｓ７４を出力する回路であり、この出力側に圧電トランス７５が接続されている。圧電トランス７５は、セラミック等の圧電振動子の共振現象を利用して駆動電圧の昇圧を行い高圧交流（以下「ＡＣ」という。）電圧Ｓ７５を出力するトランスであり、この出力側に整流手段（例えば、整流回路）７６が接続されている。

整流回路７６は、圧電トランス７５から出力された高圧ＡＣ電圧Ｓ７５を高圧ＤＣ電圧Ｓ７６に変換して負荷ＺＬへ供給する回路であり、この出力側に出力電圧変換手段７７が接続されている。

出力電圧変換手段７７は、高電ＤＣ電圧Ｓ７６を低圧ＤＣ電圧Ｓ７７に変換する回路であり、この低圧ＤＣ電圧ｃ７７は、制御部７２内のアナログデジタルコンバータ（以下「ＡＤＣ」という。）７２ｂに供給されている。

なお、図１の高圧電源装置７０は、各色の転写ローラ５（＝５Ｋ，５Ｙ，５Ｍ，５Ｃ）毎、即ち、チャンネル毎に並置されるが、これらの複数のチャンネルに対して一部を共用する構成にしても良い。例えば、圧電トランス７５及び整流回路７６等は、複数のチャンネル分必要となるが、発振器７１及び制御部７２は、１組を共用できる。この場合、制御部７２はチャンネル数分の入出力端子を備えることになる。又、制御部７２は、高圧電源装置７０内に設けられているが、プリンタエンジン制御部５３内の大規模集積回路（以下「ＬＳＩ」という。）中に設けても良い。

図２は、図１中の高圧電源装置７０における詳細な構成例を示す回路図である。
発振器７１は、例えば、水晶発振器であり、電源７１ａから供給されるＤＣ３．３Ｖにより動作して発振周波数５０ＭＨｚのクロックＳ７１を発生する。発振器７１は、電源電圧の入力端子ＶＤＤ、出力イネーブル端子ＯＥ、クロック出力端子ＣＬＫ＿ＯＵＴ、接地端子ＧＮＤを有している。クロック出力端子ＣＬＫ＿ＯＵＴは、抵抗７１ｂを介して、制御部７２の入力端子ＣＬＫ＿ＩＮに接続されている。

制御部７２は、クロックＳ７１に同期して動作し、出力端子ＯＵＴ１から駆動パルスＳ７２を圧電トランス駆動回路７４へ出力する。この圧電トランス駆動回路７４には、ＤＣ電源７３が接続されている。ＤＣ電源７３は、例えば、図示しない商用電源ＡＣ１００Ｖを変圧整流することにより供給されるＤＣ２４Ｖの電源である。

圧電トランス駆動回路７４は、制御部７２から入力される駆動パルスＳ７２を分圧する抵抗７４ａ、７４ｂと、分圧された駆動パルスＳ７２を入力するスイッチング素子（例えば、ＮチャンネルパワーＭＯＳＦＥＴ、以下単に「ＮＭＯＳ」という。）７４ｄと、共振回路を構成するインダクタ７４ｃ及びコンデンサ７４ｅと、により構成されている。この圧電トランス駆動回路７４では、抵抗７４ａ，７４ｂを介して、ＮＭＯＳ７４ｄのゲートに駆動パルスＳ７２が入力されると、このＮＭＯＳ７４ｄによりＤＣ電源７３のＤＣ２４Ｖがスイッチングされ、これがインダクタ７４ｃ及びコンデンサ７４ｅからなる共振回路により共振されてピークがＡＣ１００Ｖ程度の正弦パルス波の高圧パルス信号Ｓ７４が出力される構成になっている。

圧電トランス駆動回路７４の共振回路の出力側には、圧電トランス７５の入力端子７５ａが接続され、圧電トランス７５の出力端子７５ｂから、ＮＭＯＳ７４ｄのスイッチング周波数に応じて０〜数ｋＶの高圧ＡＣ電圧Ｓ７５が出力される構成になっている。

圧電トランス７５の出力端子７５ｂには、整流手段（例えば、ＡＣ／ＤＣ変換用の整流回路）７６が接続されている。整流回路７６は、圧電トランス７５の２次側の出力端子７５ｂから出力された高圧ＡＣ電圧Ｓ７５を高圧ＤＣ電圧Ｓ７６に変換して出力する回路であり、ダイオード７６ａ，７６ｂ及びコンデンサ７６ｃにより構成されている。整流回路７６の出力側には、抵抗７６ｄを介して負荷ＺＬである転写ローラ５が接続されると共に、出力電圧変換手段７７が接続されている。

出力電圧変換手段７７は、抵抗７７ａ，７７ｂ，７７ｃ、コンデンサ７７ｄ、及び演算増幅器（以下「オペアンプ」という。）からなるボルテージフォロア回路７７ｅと、により構成され、高圧ＤＣ電圧Ｓ７６を入力し、低圧ＤＣ電圧（例えば、ＤＣ３．３Ｖ以下の低い電圧）Ｓ７７を制御部７２内のＡＤＣ７２ｂへ出力する物である。高圧ＤＣ電圧Ｓ７６が抵抗７７ａの一方の端子に入力されると、抵抗７７ａと抵抗７７ｂとで分圧された分圧ＤＣ電圧が抵抗７７ｃの一方の端子に入力され、抵抗７７ｃとコンデンサ７７ｄの接続点からリップルが除去されたＤＣ電圧がボルテージフォロア回路７７ｅに入力され、ボルテージフォロア回路７７ｅの出力端子から低圧ＤＣ電圧Ｓ７７が出力される。

この出力電圧変換手段７７では、例えば、分圧抵抗７７ａの抵抗値が１００ＭΩ、分圧抵抗７７ｂの抵抗値が３３ｋΩであり、整流回路７６から出力される高圧ＤＣ電圧Ｓ７６を約３．３／１００００に分圧して低圧ＤＣ電圧Ｓ７７を出力する。

オペアンプ７７ｅには、ＤＣ電源７３からＤＣ２４Ｖが印加され、このオペアンプ７７ｅからなるボルテージフォロア回路の出力する低圧ＤＣ電圧Ｓ７７は、制御部７２内のＤＡＣ７２ｂに供給されようになっている。

（高圧電源装置内の制御部の構成）
図５は、図２中の制御部７２の構成を示すブロック成図である。

ＡＤＣ７２ｂは、出力電圧変換手段７７から入力されるアナログの低圧ＤＣ電圧Ｓ７７をデジタル信号の１２ｂｉｔ値に変換して演算器８２、比較器８６及び比較器９４へ出力する。演算器８２は、ＡＤＣ７２ｂから入力された１２ｂｉｔ値、及び目標値８ｂｉｔ値とが入力され、所定の処理を行い、５ｂｉｔ値をテーブルレジスタ８３へ出力する。

テーブルレジスタ８３は、演算器８２から入力される５ｂｉｔ値に対応する８ｂｉｔ値を乗算器８５へ出力する機能を有している。テーブルレジスタ８３の近傍に設けられたテーブルレジスタ８４は、入力される７ｂｉｔ値に対応する８ｂｉｔ値を乗算器８５へ出力する機能を有している。

乗算器８５は、テーブルレジスタ８３から入力される８ｂｉｔ値とテーブルレジスタ８４から入力される８ｂｉｔ値とを乗算して、１６ｂｉｔ値を生成し、演算器９１へ供給する。

比較器８６は、ＡＤＣ７２ｂの出力する１２ｂｉｔ値のうちの上位８ｂｉｔと、目標値設定信号ＤＡＴＡの８ｂｉｔとを入力し、両入力値の関係により、Ｈレベル又はＬレベルを演算器９１へ出力する。

周期値レジスタ８７は、パルス周期値を保持するレジスタであり、１３ｂｉｔ値の周期値をタイマ８８に設定する。タイマ８８は、設定された１３ｂｉｔ値の周期値を減算し、タイマ８８のカウント値が０となる毎に立ち上がる信号をＡＤＣ８１及び演算器９１へ出力する。

カウンタ下限値レジスタ８９及びカウンタ上限値レジスタ９０は、分周比値設定下限値及び分周比値設定上限値を、それぞれ保持するレジスタであり、カウンタ下限値レジスタ８９及びカウンタ上限値レジスタ９０は、それぞれ９ｂｉｔ値の分周比値設定下限値及び分周比値設定上限値を演算器９１へ出力するように構成されている。

演算器９１は、乗算器８５、タイマ８８、比較器８６、カウンタ下限値レジスタ８９及びカウンタ上限値レジスタ９０から入力される信号に応じて１９ｂｉｔレジスタ９２の値を演算更新するものである。

１９ｂｉｔレジスタ９２は、上位９ｂｉｔが分周比値整数部、下位１０ｂｉｔが小数部である１９ｂｉｔのレジスタであり、１９ｂｉｔ値を演算器９１に出力すると共に上位９ｂｉｔで構成される分周比の整数部のうちの下位７ｂｉｔ値をテーブルレジスタ８４に出力する。１９ｂｉｔレジスタ９２は、演算器９１が演算更新した１９ｂｉｔ値を所定のタイミングで受け取り、演算更新された１９ｂｉｔ値を演算器９６に出力する。

演算器９３は、オン信号ＯＮの立ち上がりエッジで入力された目標値８ｂｉｔ値にその入力値の１／１６の値を加算した８ｂｉｔ値を比較器９４へ出力する。入力値に入力値の１／１６の値を加算する演算は、目標値に応じた閾値を設定することに相当する。

比較器９４は、オン信号ＯＮの入力がＨレベルの期間に、ＡＤＣ７２ｂが出力する１２ｂｉｔ値の上位８ｂｉｔ値と演算器９３が出力する８ｂｉｔ値とを比較し、その結果に基づきＨレベル又はＬレベルの出力を補正値レジスタ９５へ出力する。

補正値レジスタ９５は、１９ｂｉｔレジスタ９２の値を補正するレジスタであり、比較器９４から入力されるＨレベル又はＬレベルの信号とオン信号ＯＮとに基づき８ｂｉｔ値を演算器９６へ出力する。

演算器９６は、１９ｂｉｔレジスタ９２が出力する演算更新された１９ｂｉｔ値と補正値レジスタ９２が出力する８ｂｉｔ値を入力し、上位９ｂｉｔ値を１加算器（＋１）９７及び分周セレクタ９８へ出力すると共に、下位１０ｂｉｔ（ｂｉｔ９〜０）値を誤差保持レジスタ９９へ出力する。

誤差保持レジスタ９９は、分周パルス信号の立ち上がりエッジに同期して、演算器９６が出力する１０ｂｉｔ値を加算して、桁上がりが生じた場合、分周セレクタ９８へＨレベルを出力する。

１加算器（＋１）９７は、演算器９６から入力される上位９ｂｉｔ値に１を加算した９ｂｉｔ値を分周セレクタ９８へ出力する。分周セレクタ９８は、誤差保持レジスタ９９からの入力信号に基づき、演算器９６から入力される９ｂｉｔ値と１加算器（＋１）９７から入力される９ｂｉｔ値のうちの一方の９ｂｉｔ値を分周器１００へ出力する。

分周器１００は、入力された９ｂｉｔ値の周期の分周パルス信号を誤差保持レジスタ９９及び出力セレクタ１０１へ出力する。出力セレクタ１０１は、オン信号ＯＮがＨレベルのとき、分周器１００の出力する分周パルス信号を出力し、オン信号ＯＮがＬレベルのとき、Ｌレベルを出力する。図５において、破線で囲まれた１９ｂｉｔレジスタ９２、演算器９６、１加算器（＋１）９７、分周セレクタ９８、誤差保持レジスタ９９、分周器１００、及び出力セレクタ１０１から構成される部分は、分周比値を生成し駆動パルスを出力する分周比２値化処理部１０２である。

図６は、図５中のテーブルレジスタ８３の例を示す図である。
テーブルレジスタ８３は、演算器８２から入力される５ｂｉｔ値に対応する８ｂｉｔ値を格納し、演算器８２から入力される５ｂｉｔ値に対応する８ｂｉｔ値を読み出して乗算器８５へ出力する。図６において、テーブルレジスタ８３は、例えば、入力５ｂｉｔ値が０Ｂｈｅｘであれば、０６ｈｅｘの８ｂｉｔ値を出力する。

図７は、図５中のテーブルレジスタ８４の例を示す図である。
テーブルレジスタ８４は、入力される７ｂｉｔ値を８ｂｉｔ値に変換し、乗算器８５へ出力する。テーブルレジスタ８４は、００ｈｅｘ〜７Ｆｈｅｘの範囲の入力値７ｂｉｔに対し、対応する出力値８ｂｉｔ、分周比整数部が格納されている。例えば、入力値７ｂｉｔが０Ｂｈｅｘであれば、出力値８ｂｉｔとして５４ｈｅｘを出力する。分周比整数部は、９ｂｉｔから構成され、分周比整数部９ｂｉｔの中の上位２ｂｉｔは、常に“１”“１”であり、分周比整数部９ｂｉｔ中の下位７ｂｉｔは、入力値７ｂｉｔに相当する。

なお、図５における、分周器１００及び制御部７２の構成からＡＤＣ７２ｂと分周器１００を除いた部分が、図２における、分周手段７２ａ及び分周比値制御手段７２ｃに相当する。

（画像形成装置の全体の動作）
図３及び図４において、画像形成装置１は、図示しない外部機器からホストインタフェース部５０を介してＰＤＬ（Page Description Language、ページ記述言語）等で記述された印刷データが入力されると、この印刷データは、コマンド／画像処理部５１によってビットマップデータ（画像データ）に変換され、ＬＥＤヘッドインタフェース部５２及びプリンタエンジン制御部５３へ送られる。プリンタエンジン制御部５３により、サーミスタ６５の検知値に応じて定着器１８内のヒータ５９が制御され、定着器１８内の熱定着ローラが所定の温度になり、印字動作が開始される。

給紙カセット１３にセットされた用紙１５は、ホッピングローラ１４で給紙される。以降説明する画像形成動作に同期したタイミングで、レジストローラ１６，１７によって用紙１５が転写ベルト８上に搬送される。各色の現像器２Ｋ，２Ｙ，２Ｍ，２Ｃにおいて、電子写真プロセスにより、各感光体ドラム３２Ｋ，３２Ｙ，３２Ｍ，３２Ｃにトナー像が形成される。この時、前記ビットマップデータに応じて各ＬＥＤヘッド３Ｋ，３Ｍ、３Ｙ，３Ｃが点灯される。各色の現像器２Ｋ，２Ｙ，２Ｍ，２Ｃによって現像されたトナー像は、電源装置７０から各転写ローラ５Ｋ，５Ｙ，５Ｍ，５Ｃに印加された高電圧のＤＣバイアスにより、転写ベルト８上を搬送される用紙１５に転写される。用紙１５に４色のトナー像が転写された後、定着器１８によって定着されて排紙される。

（高圧電源装置の動作）
図１に基づき、高圧電源装置７０の動作を説明する。

本実施例１においては、４出力の転写高圧電源装置であるが、４出力は同構成となるので、１出力のみ説明する。

プリンタエンジン制御部５３は、リセット信号ＲＥＳＥＴをＬレベルとすると、制御部７２内部のレジスタ等の設定が初期化される。次にプリンタエンジン制御部５３は、目標設定信号ＤＡＴＡを制御部７２へ出力する。目標設定信号ＤＡＴＡの８ｂｉｔデジタル値は、００〜ＦＦｈｅｘの範囲であり、このデジタル値の範囲は、出力電圧０Ｖ〜１０ｋＶの範囲に対応する。

プリンタエンジン制御部５３は、所定のタイミングで、図３における用紙１５が各転写ローラ５Ｋ，５Ｙ，５Ｍ，５Ｃと各感光体ドラム３２Ｋ，３２Ｙ，３２Ｍ，３２Ｃとの間にある間、オン信号ＯＮをＨレベルにする。用紙１５の有無については、用紙検出センサ４０で検出タイミングから紙搬送スピードに対応した所定時間を計測して認識する。

制御部７２は、オン信号ＯＮがＨレベルになると、出力端子ＯＵＴ１から、直ちに、駆動パルスＳ７２を出力する。

圧電トランス駆動回路７４は、制御部７２から入力される駆動パルスＳ７２によりＤＣ電源７３のＤＣ２４Ｖをスイッチングし、圧電トランス７５の入力端子７５ａに半波正弦波の電圧を印加する。これにより、圧電トランス７５の出力端子７５ｂから、正弦波の高圧ＡＣ電圧Ｓ７５が出力される。

整流回路７６は、高圧ＡＣ電圧Ｓ７５を平滑整流し、出力負荷ＺＬ、即ち、転写ローラ５Ｋ，５Ｙ，５Ｍ，５Ｃの軸に高圧ＤＣ電圧Ｓ７６を印加する。出力電圧変換手段７７は、高圧ＤＣ電圧Ｓ７６を０〜３．３Ｖの範囲の低圧ＤＣ電圧Ｓ７７に分圧変換し、この低圧ＤＣ電圧Ｓ７７を制御部７２のＡＤＣ７２ｂへ入力端子ＩＮ１を介して供給する。

制御部７２内の分周比値制御手段７２ｃは、目標値設定信号ＤＡＴＡの８ｂｉｔのデジタル値とＡＤＣ７２ｂの変換値上位８ｂｉｔ値とが等しくなるように、駆動パルスＳ７２の周波数を制御する。

図２に基づき、高圧電源装置７０の回路の動作を詳細に説明する。
水晶発振器７１は、入力端子ＶＤＤ及び出力イネーブル端子ＯＥに３．３Ｖが入力されると発振し、クロック出力端子ＣＬＫ＿ＯＵＴから５０ＭＨｚのクロックＳ７１を出力する。クロックＳ７１は抵抗７１ｂを介して制御部７２の入力端子ＣＬＫ＿ＩＮに入力される。
制御部７２は、クロックＳ７１に同期して動作し、５０ＭＨｚを分周した３０％オンデューティの駆動パルスＳ７２を出力端子ＯＵＴ１から出力する。出力された駆動パルスＳ７２は、ＮＭＯＳ７４ｄのゲートに入力され、インダクタ７４ｃを介してＤＣ電源７３のＤＣ２４Ｖがスイッチングされる。インダクタンス７４ｃとコンデンサ７４ｅと圧電トランス７５とにより構成される共振回路により、圧電トランス７５の入力端子７５ａに半波正弦波電圧が印加される。これにより、圧電トランス９５の出力端子７５ｂから、ＮＭＯＳ７４ｄのスイッチング周波数に応じた高圧ＡＣ出力Ｓ７５が出力される。高圧ＡＣ電圧Ｓ７５は、整流回路７６のダイオード７６ａ、７６ｂ及びコンデンサ７６ｃにより、平滑整流され、高圧ＤＣ電圧Ｓ７６を抵抗７６ｄ及び出力電圧変換手段７７へ出力する。

出力電圧変換手段７７へ入力された高圧ＤＣ電圧Ｓ７６は、抵抗値１００ＭΩの抵抗７７ａと抵抗値３３ｋΩの抵抗７７ｂにより、約３．３／１０００００に分圧され、抵抗７７ｃとコンデンサ７７ｄによるＲＣフィルタによりリップルが除去され、オペアンプ７７ｅによりインピーダンス変換され、制御部７２の入力端子ＩＮ１を介して、ＡＤＣ７２ｂへ入力される。

又、高圧ＤＣ電圧Ｓ７６は、抵抗７６ｄを介して負荷ＺＬにバイアスを印加する。この時、制御部７２は、１３０．２１ｋＨｚ、即ち、５０ＭＨｚの３８４（１８０ｈｅｘ）分周から駆動を開始する。ＡＤＣ７２ｂの検出値が、目標値設定信号ＤＡＴＡの８ｂｉｔデジタル値未満の間は、駆動周波数を下げて行く。目標電圧に到達すると交互に駆動周波数の増減が行われることになるが、制御遅延があるため、ほぼ一定の平均駆動周波数に制御され、高圧ＤＣ電圧Ｓ７６は、定電圧で安定する。

（高圧電源装置内の制御部の動作）
図５に基づき、高圧電源装置７０内の制御部７２の動作を説明する。

周期値レジスタ８７で、１３ｂｉｔの１Ｂ５８ｈｅｘ、７０００が設定される。タイマ８８は、周期値レジスタ８７により設定された値７０００を５０ＭＨｚのクロックＳ７１で、値が０になるまでカウントダウンし、カウント値が０になるとまた７０００に設定され、タイマ８８のカウント値が０となる毎に、立ち上がる１４０μｓｅｃの周期の信号をＡＤＣ７１ｂ及び演算器９１に出力する。

ＡＤＣ７２ｂは、低圧ＤＣ電圧Ｓ７７をタイマ８８が出力する信号のタイミングでＡＤ変換して、その結果の１２ｂｉｔ値を演算器８２及び比較器８６へ出力する。

図８は、図５中の演算器８２における処理の流れを示すフローチャートである。
ステップＳ１において、演算器８２の処理が開始されると、ステップＳ２へ進む。ステップＳ２において、８ｂｉｔの目標設定値が００ｈｅｘか否かの判定がされ、目標設定値が００ｈｅｘであれば、ステップＳ３へ進み、目標設定値が００ｈｅｘでなければ、ステップＳ４へ進む。

ステップＳ３において、ＡＤＣ７２ｂの検出値が０２０ｈｅｘ以上か否かの判定がされ、ＡＤＣ７１ｂの検出値が０２０ｈｅｘ以上であればステップＳ５へ進み、ＡＤＣ７２ｂの検出値が０２０ｈｅｘ未満であればステップＳ６へ進む。

ステップＳ４において、ＡＤＣ７２ｂの検出値１２ｂｉｔを目標設定値８ｂｉｔで除算した値が０２０ｈｅｘ以上か否かの判定がされ、以上であればステップＳ７へ進み、未満であればステップＳ８へ進む。

ステップＳ５において、演算器８２の５ｂｉｔの出力値を１Ｆｈｅｘとし、ステップＳ９へ進む。ステップＳ６において、演算器８２の５ｂｉｔの出力値をＡＤＣ７２ｂの検出値１２ｂｉｔの下位５ｂｉｔとし、ステップＳ９へ進む。ステップＳ７において、演算器８２の５ｂｉｔの出力値を１Ｆｈｅｘとし、ステップＳ９へ進む。ステップＳ８において、演算器８２の５ｂｉｔの出力値をＡＤＣ７２ｂの検出値を目標設定値で除した値とし、ステップＳ９へ進む。ステップＳ９において、演算器８２の処理を終了する。

図５において、演算器８２から出力される５ｂｉｔの出力値は、テーブルレジスタ８３へ入力される。テーブルレジスタ８３は、図６に示されたように、５ｂｉｔ値の入力に対応した８ｂｉｔ値を出力する。

テーブルレジスタ８４は、１９ｂｉｔレジスタ９２が出力する７ｂｉｔ値（ｂｉｔ１６〜ｂｉｔ１０）が入力され、図７に示されたように、入力７ｂｉｔ値に対応した出力８ｂｉｔ値を乗算器８５へ出力する。乗算器８５は、テーブルレジスタ８３が出力する８ｂｉｔ値と、テーブルレジスタ８４が出力する８ｂｉｔ値と、を乗算して１６ｂｉｔ値を演算器９１へ出力する。

比較器８６は、オン信号ＯＮのＬレベルが入力されているときは、常にＬレベルを出力し、オン信号ＯＮのＨレベルが入力されている間は、目標値８ｂｉｔとＡＤＣ７２ｂの出力する上位８ｂｉｔ値との関係により、下記のようなＨレベル又はＬレベルを出力する。
目標値８ｂｉｔ値 ＞ ＡＤＣ７２ｂの出力上位８ｂｉｔ値の場合は、Ｈレベル
目標値８ｂｉｔ値 ≦ ＡＤＣ７２ｂの出力上位８ｂｉｔ値の場合は、Ｌレベル

図９は、図５中の演算器９１における処理の流れを示すフローチャートである。
演算器９１は、１９ｂｉｔレジスタ９２の値を設定更新する。なお、フローチャートで示しであるが、回路は論理記述言語等により記述されハードウェアにより実現される。

ステップＳ２１において、演算器９１の処理が開始されると、ステップＳ２２へ進む。ステップＳ２２において、リセット信号ＲＥＳＥＴの入力により、１９ｂｉｔレジスタ９２の上位９ｂｉｔに、カウンタ下限値レジスタ８９に設定された９ｂｉｔ値である１８０ｈｅｘをセットし、下位１０ｂｉｔに、０００ｈｅｘ、即ち、６００００ｈｅｘをセットし、ステップＳ２３へ進む。

ステップＳ２３において、タイマ８８の立ち上がりエッジを検出したか否かの判定がされ、タイマ８８の立ち上がりエッジを検出したときはステップＳ２４へ進み、タイマ８８の立ち上がりエッジが検出されないときは、タイマ８８の立ち上がりエッジが検出されるまでステップＳ２３の処理が繰り返される。

ステップＳ２４において、比較器８６の出力信号がＨレベルか否かの判定がされ、比較器８６の出力信号がＨレベルであればステップＳ２５へ進み、比較器８６の出力がＬレベルであればステップＳ２６へ進む。

ステップＳ２５において、演算器９１は、１９ｂｉｔレジスタ９２の１９ｂｉｔ値に、乗算器８５の出力１６ｂｉｔ値を加算し、ステップＳ２７へ進む。テーブルレジスタ８４は、１９ｂｉｔレジスタ９３の１９ｂｉｔ出力のうち、ｂｉｔ１６〜１０の７ｂｉｔ値が入力され、８ｂｉｔ値を出力する。図６に示されるテーブルレジスタ８３と、図７に示されるテーブルレジスタ８４と、の各々の８ｂｉｔ値が乗算器８５により乗算され、１６ｂｉｔ値として出力される。

ステップＳ２６において、１９ｂｉｔレジスタ９２の１９ｂｉｔ値から乗算器８５の出力１６ｂｉｔ値を減算し、ステップＳ２９へ進む。

ステップＳ２７において、１９ｂｉｔレジスタ９２の１９ｂｉｔ値の上位９ｂｉｔがカウンタ上限値レジスタ９０の上限値１ＣＦｈｅｘ即ち、７３Ｃ００ｈｅｘより大きい場合、ステップＳ２８へ進み、カウンタ上限値レジスタ９０の上限値１ＣＦｈｅｘ即ち、７３Ｃ００ｈｅｘ以下の場合、ステップＳ３１へ進む。

ステップＳ２８において、１９ｂｉｔレジスタ９２の１９ｂｉｔ値の上位９ｂｉｔをカウンタ上限値レジスタ９０の上限値即ち、１ＣＦｈｅｘ、下位１０ｂｉｔを３ＦＦｈｅｘとする。即ち、１９ｂｉｔ値を７３ＦＦＦｈｅｘとし、ステップＳ３１へ進む。

ステップ２９において、１９ｂｉｔレジスタ９２の１９ｂｉｔ値の上位９ｂｉｔがカウンタ下限値レジスタ８９の下限値１８０ｈｅｘより小さい場合、即ち１９ｂｉｔ値が６００００ｈｅｘ未満の場合、ステップＳ３０へ進み、１９ｂｉｔレジスタ９２の１９ｂｉｔ値の上位９ｂｉｔがカウンタ下限値レジスタ８９の下限値１８０ｈｅｘ以上の場合、ステップＳ３１へ進む。

ステップＳ３０において、１９ｂｉｔレジスタ９２の１９ｂｉｔ値の上位９ｂｉｔをカウンタ下限値レジスタの下限値１８０ｈｅｘ、下位１０ｂｉｔ値を０００ｈｅｘ、即ち１９ｂｉｔ値を６００００ｈｅｘとする。

ステップＳ３１において、演算器９１の演算結果の１９ｂｉｔ値を１９ｂｉｔレジスタ９２にセットし、ステップＳ２３へ戻る。

以上の演算器９１の処理により、１９ｂｉｔレジスタ９２の１９ｂｉｔレジスタ値は、６００００〜７３ＦＦＦの範囲に制御される。

図５において、演算器９３は、オン信号ＯＮの立ち上がりエッジで入力された目標値８ｂｉｔ値にその入力値の１／１６の値を加算した８ｂｉｔ値を比較器９４へ出力する。例えば、４０ｈｅｘを入力された場合、４４ｈｅｘを出力する。演算器９３は、目標値８ｂｉｔ値を入力し、その入力値の１／１６の値を加算した８ｂｉｔ値を、比較器９４へ出力しているが、これは、目標設定値８ｂｉｔに対して、１．０６２５倍の値を出力していることに相当する。

比較器９４は、ＡＤＣ７２ｂの出力する１２ｂｉｔ値の上位８ｂｉｔと、演算器９３の出力する８ｂｉｔ値と、オン信号ＯＮと、を入力し、
ＡＤＣ７２ｂの出力上位８ｂｉｔ値≧演算器９３の出力８ｂｉｔ値
かつ、
オン信号ＯＮ＝Ｈレベル
の場合に、Ｈレベルを補正値レジスタ９５へ出力し、それ以外の場合に、Ｌレベルを補正値レジスタ９５へ出力する。

ここで、ＡＤＣ７２ｂの出力上位８ｂｉｔ値≧演算器９３の出力８ｂｉｔ値となる場合は、高圧電源装置７０内の高圧ＤＣ電圧Ｓ７６の立ち上がり時のオーバシュート量が設定目標値電圧の１．０６２５倍の電圧（閾値）を超えたことに相当する。

補正値レジスタ９５は、８ｂｉｔのレジスタであり、リセット信号ＲＥＳＥＴの入力で、００ｈｅｘに初期化され、比較器９４の出力信号とオン信号ＯＮとが入力され、オン信号ＯＮがＨレベルの期間に、比較器９４の出力信号がＨレベルとなった場合にＨレベルをラッチし、オン信号ＯＮの立ち下がりエッジで、Ｈレベルをラッチした場合に８ｂｉｔ値に１を加算し、そうでない場合に１を減算する。更に、補正値レジスタ９５は、オン信号ＯＮの立ち下がりエッジでラッチしたＨレベルをクリアする。

図１０は、実施例１における動作タイミングを示すタイミングチャートである。
図１０において、横軸は時間軸であり、リセット信号ＲＥＳＥＴ、オン信号ＯＮ、目標値８ｂｉｔ、演算器９３の出力値、比較器９４の出力信号、補正値８ｂｉｔのタイミングが示されている。

リセット信号ＲＥＳＥＴが、ＨレベルからＬレベルに立ち下がるタイミングで、補正値レジスタ９５の補正値８ｂｉｔは、００ｈｅｘに初期化されている。次に、オン信号ＯＮがＨレベルである期間、例えば、期間Ｔ１に、演算器９３は、目標値８ｂｉｔ値“４０ｈｅｘ”が入力され、“４４ｈｅｘ”を比較器９４へ出力している。

図１０の例では、オン信号ＯＮのＨレベルの期間Ｔ１において、ＡＤＣ７２ｂの出力上位８ｂｉｔ値≧演算器９３の出力８ｂｉｔ値、かつ、オン信号ＯＮ＝Ｈレベルであるため、比較器９４は、Ｈレベルのパルス９４ａを出力している。補正値レジスタ９５は、Ｈレベルのパルス９４ａをラッチするので、初期化された補正値８ｂｉｔ値００ｈｅｘに１を加算して、補正値８ｂｉｔを０１ｈｅｘとなる。

オン信号ＯＮのＨレベルの期間Ｔ２において、ＡＤＣ７２ｂの出力上位８ｂｉｔ値＜演算器９３の出力８ｂｉｔ値であるため、比較器９４からＨレベルの出力信号パルス９４ｂが出力されない。そのため、補正値レジスタ９５は、１つ前の補正値８ｂｉｔ値０１ｈｅｘから１を減算して、補正値８ｂｉｔを００ｈｅｘとする。以下、オン信号ＯＮのＨレベルの期間Ｔ３についても同様である。

比較器９４は、演算器９３の出力値を、ＡＤＣ７２ｂで検出される出力電圧相当値の８ｂｉｔ値と、を比較し、オン信号ＯＮがＨレベル、即ち、高圧ＤＣ電圧Ｓ７６をオンしている期間に、オーバシュート量が目標値電圧に対し６．２５％以上であった場合、Ｈレベルを補正値レジスタ９５へ出力する。補正値レジスタ９５は、オーバシュート量が目標値電圧に対し６．２５％以上であった場合には、補正値に１を加算し、そうでない場合には補正値から１を減算する。

補正値レジスタ９５の８ｂｉｔ値は、符号付値で、例えば、ＦＥｈｅｘの場合は−２、０、２ｈｅｘの場合は＋２となり、演算器９６へ与えられる。演算器９６は、１９ｂｉｔレジスタ９２から入力された１９ｂｉｔ値に対して、補正値レジスタ９５の８ｂｉｔ値を演算し、１９ｂｉｔ値のｂｉｔ１８−８に対して８ｂｉｔ値の加減算を行う。演算器９６において、例えば、１９ｂｉｔ値が７００００ｈｅｘで８ｂｉｔ値が０１ｈｅｘの場合には、加算して７０１００ｈｅｘとなる。又、１９ｂｉｔ値が７００００ｈｅｘで８ｂｉｔ値がＦＦｈｅｘの場合には、減算して６ＦＦ００ｈｅｘとなる。

演算器９６は、演算結果上位９ｂｉｔを１加算器（＋１）９７及び分周セレクタ９８へ出力する。分周セレクタ９８には、演算器９６の上位９ｂｉｔ値と１加算器（＋１）９７の出力９ｂｉｔ値とが入力される。更に、演算器９６の下位１０ｂｉｔは、誤差保持レジスタ９９へ入力され、この誤差保持レジスタ９９において、分周器１００の出力信号の立ち上がりエッジ毎に積算される。誤差保持レジスタ９９において、積算された結果、桁上がりが発生し、１１ｂｉｔ目が１となった場合に分周セレクタ９８にＨレベルの選択信号Selectが入力される。

分周セレクタ９８は、誤差保持レジスタ９９からＨレベルの選択信号Selectが入力された場合、１加算器（＋１）９７の出力９ｂｉｔ値を、そうでない場合、演算器９６の出力９ｂｉｔ値を、分周器１００へ出力する。分周器１００は、分周セレクタ９８から入力される９ｂｉｔ値を分周比値として、クロックＳ７１を分周した駆動パルスＳ７２を出力セレクタ１０１へ出力する。

出力セレクタ１０１は、オン信号ＯＮがＨレベルの場合に、分周器１００から出力される駆動パルスＳ７２を外部に出力し、オン信号ＯＮがＬレベルの場合に、Ｌレベルを出力する。

以上の処理により、１９ｂｉｔレジスタ９２の上位９ｂｉｔ値及び上位９ｂｉｔに１を加算した値が交互に出力され、分周比値の平均は、（上位９ｂｉｔ値）＋（下位１０ｂｉｔ／１０２４）となる。

図１１−１は、制御目標電圧に対する高圧ＤＣ電圧Ｓ７６の割合とテーブルレジスタ８４の出力８ｂｉｔ値との関係を示す図である。図１１−２は、圧電トランス７５の周波数特性とテーブルレジスタ８３の出力値との関係を示す図である。

図１１−１において、横軸は時間を表し、縦軸は制御目標電圧に対する高圧ＤＣ電圧Ｓ７６の割合を表している。曲線Ｐは、オン信号ＯＮがＨレベルとなり、高圧ＤＣ電圧Ｓ７６が制御目標電圧に達するまでの立ち上がり特性を概念的に描いた曲線である。

制御目標電圧に対する高圧ＤＣ電圧Ｓ７６の割合の範囲（１）〜（１６）に対するテーブルレジスタ８４の８ｂｉｔ出力値が、（１）〜（１６）の範囲に対応する右の位置に記載されている。図１１−１から、テーブルレジスタ８４の出力値８ｂｉｔが、制御目標電圧に対する割合により可変されることが分かる。例えば、制御目標電圧範囲が（１）〜（５）の場合は、テーブルレジスタ８４の出力値８ｂｉｔは、大きな値、例えば、８０ｈｅｘを出力し、制御目標電圧範囲が（６）〜（１６）の場合は、番号が大きくなるにしたがって、テーブルレジスタ８４の出力値８ｂｉｔは、６０ｈｅｘから０１ｈｅｘへと小さな値に変化している。このことから、制御目標電圧が小さい時に制御周波数変動幅が大きく、制御目標電圧に近くなると制御周波数変動幅が小さくなることが分かる。

更に、図１１−２に示すように、圧電トランス７５の駆動周波数に対する出力特性Ｑは、周波数に依存し、出力特性Ｑがピーク近辺では周波数変化に対する出力電圧の変化が大きく、ピークを離れる程、出力電圧の変化が小さくなる。

テーブルレジスタ８３は、周波数変化に対する出力電圧の変化が少ない領域では大きな値、例えば、８０ｈｅｘを出力し、出力電圧の変化が大きい領域では小さな値、例えば、２０ｈｅｘを出力する。更に、補正値レジスタ９５により制御周波数値がシフトされるので、実質的にテーブルレジスタ８３の出力値がシフトされることになり、補正値により加算された場合には実制御周波数でのテーブルレジスタ８３の出力値が大きくなり、減算された場合には実制御周波数でのテーブルレジスタ８３の出力値が小さくなる。

これにより、制御ゲインに変化が生じ、オーバシュート量が調整される。オーバシュート量が６．２５％を超えた場合は、制御ゲインを減少させ、そうでなければ制御ゲインを増大させることになる。その結果、連続印刷中は、オーバシュート量が常に、目標設定電圧に対し６．２５％近辺に調整されることになる。

（実施例１の変形例）
本実施例１においては、ゲイン補正量をリセット信号ＲＥＳＥＴにより初期化する構成としたが、不揮発性メモリなどに記憶させ、前回の補正量から開始する構成としても良い。

又、本実施例１では、オーバシュート量を設定目標電圧に対し６．２５％付近となるように制御を行っているが、この値に限るものではなく、３％や５％など他の値とすることも可能であり、固定値でなく出力目標電圧に応じて可変する構成としても良い。

（実施例１の効果）
本実施例１によれば、次の（１）、（２）のような効果がある。

（１） 本実施例１によれば、出力電圧の立ち上げ制御において、オーバシュート量が閾値を超えたか否かにより、制御ゲインを増減するようにしている。そのため、出力電圧の立ち上げ時の制御ゲインが最適に調整され、圧電トランス７５の出力電圧ばらつきによらず、一定の出力電圧の立ち上げオーバシュート量に制御することが可能となる。

（２） 圧電トランス７５の出力電圧ばらつきによらず、常に、一定の出力電圧の立ち上げオーバシュート量に制御される高圧電源装置７０を提供することができる。それにより、画像形成装置１は、画像形成の始動直後から画像の印字濃度を良好な状態に保つことが可能になる。

本発明の実施例２では、実施例１における図３の画像形成装置１の構成と同様であり、実施例１における図１及び図２の高圧電源装置７０並びに図４の制御回路が異なるので、以下、本実施例２の画像形成装置の制御回路と高圧電源装置について説明する。

（画像形成装置の制御回路の構成）
図１２は、本発明の実施例２の画像形成装置１における制御回路の構成を示すブロック図であり、実施例１の制御回路を示す図４中の要素と共通の要素には共通の符号が付されている。

本実施例２の制御回路では、図４に示された実施例１の制御回路に、温度検出手段（例えば、温度センサ）１２０が追加されている。温度センサ１２０は、画像形成装置１の設置された場所の環境温度を検出し、検出した温度値を、実施例１のプリンタエンジン制御部５３とは構成の異なるプリンタエンジン制御部５３Ａへ供給する。

プリンタエンジン制御部５３Ａは、実施例１のプリンタエンジン制御部５３の構成に加え、温度センサ１２０から得られる温度値に応じて、温度設定値を生成し、実施例１の高圧制御部６０とは構成の異なる高圧制御部６０Ａへ出力する機能を有している。

高圧制御部６０Ａは、実施例１の高圧制御部６０の機能に加え、画像形成装置１の設置された場所の環境温度に応じて、出力電圧の立ち上げ時の制御ゲインを補正する機能を有している。高圧制御部６０Ａ内の制御部及び転写バイアス発生部１０３により、本実施例２の高圧電源装置７０Ａが構成されている。その他の構成は、図４に示された実施例１の構成と同様である。

（高圧電源装置の構成）
図１３は、実施例２における高圧電源装置７０Ａの概略を示すブロック図であり、実施例１の高圧電源装置７０を示す図１中の要素と共通の要素には共通の符号が付されている。

図１４は、図１３の高圧電源装置７０Ａにおける詳細な構成例を示す回路図であり、実施例１の高圧電源装置７０の回路図を示す図２中の要素と共通の要素には共通の符号が付されている。

本実施例２の高圧電源装置７０Ａには、実施例１のプリンタエンジン制御部５３とは構成の異なるプリンタエンジン制御部５３Ａが接続されている。プリンタエンジン制御部５３Ａには、実施例１と同様の構成の目標値設定手段５３ａに、温度設定値生成手段５３ｂが追加されている。

温度設定値生成手段５３ｂは、温度センサ１２０により検出された環境温度の温度値の範囲に応じた温度設定値３ｂｉｔ値を高圧電源装置７０Ａ内の制御部７２Ａへ出力する機能を有している。又、本実施例２では、プリンタエンジン制御部５３内に温度設定値生成手段５３ｂを設けているが、制御部７２Ａ側に温度設定値生成手段５３ｂを設け、その温度設定値３ｂｉｔを制御部７２の内部信号とすることも可能である。

制御部７２Ａでは、実施例１の制御部７２の入力端子ＣＬＫ＿ＩＮ、ＩＮ１、ＩＮ２、ＩＮ３、ＩＮ４、及び出力端子ＯＵＴ１に、入力端子ＩＮ５が追加されている。制御部７２Ａの内部には、実施例１と同様の構成の分周手段７２ａ及びＡＤＣ７２ｂと、実施例１の分周比値制御手段７２ｃに替えて、実施例１の分周比値制御手段７２ｃとは構成の異なる分周比値制御手段７２ｄが設けられている。

分周比値制御手段７２ｄは、ＡＤＣ７２ｂが出力する１２ｂｉｔ値、目標値設定手段５３ａから入力される目標値設定信号ＤＡＴＡの８ｂｉｔ値、及び温度設定値生成手段５３ｂから入力される温度設定値３ｂｉｔ値が入力され、入力値に応じて更新制御した分周比値を分周手段７２ａへ出力する機能を有している。

高圧電源装置７０Ａのその他の構成は、実施例１の高圧電源装置７０と同様である。
図１５は、図１３中の温度設定値生成手段５３ｂを示す図である。

温度設定値生成手段５３ｂは、プリンタエンジン制御部５３Ａ内に設けられており、温度センサ１２０により検出した環境温度の温度値の範囲に応じた温度設定値３ｂｉｔ値を出力する。例えば、環境温度が１０℃〜１９℃の範囲の場合は、温度設定値３ｂｉｔ値は、３ｈｅｘとなる。

（高圧電源装置内の制御部の構成）
図１６は、図１３中の制御部７２Ａの詳細な構成を示すブロック図であり、実施例１の制御部７２を示す図５中の要素と共通の要素には共通の符号が付されている。

本実施例２の制御部７２Ａには、実施例１のテーブルレジスタ８３、補正値レジスタ９５、及び分周比２値化処理部１０２に替えて、これらとは構成の異なるテーブルレジスタ８３Ａ、補正値レジスタ９５Ａ、及び分周比２値化処理部１０２Ａが設けられている。

補正値レジスタ９５Ａは、温度設定値３ｂｉｔ値、比較器９４の出力信号、及びオン信号ＯＮが入力され、温度補正値３ｂｉｔ値をテーブルレジスタ８３Ａへ出力するものである。

テーブルレジスタ８３Ａは、入力される温度補正値３ｂｉｔ値により複数の入出力テーブルの中の１つの入出力テーブルを選択し、この選択された入出力テーブルに基づき、演算器８２の出力５ｂｉｔ値の入力に対応した８ｂｉｔ値を乗算器８５へ出力するものである。

分周比２値化処理部１０２Ａは、実施例１の１９ｂｉｔレジスタ９２及び演算器９６に替えて、これらとは構成の異なる１９ｂｉｔレジスタ９２Ａが設けられている。

１９ｂｉｔレジスタ９２Ａは、上位９ｂｉｔが分周比値整数部、下位１０ｂｉｔが小数部である１９ｂｉｔのレジスタであり、１９ｂｉｔ値を演算器９１に出力すると共に上位９ｂｉｔで構成される分周比の整数部のうちの下位７ｂｉｔ値をテーブルレジスタ８４に出力する。１９ｂｉｔレジスタ９２は、演算器９１により演算更新された１９ｂｉｔ値が入力されると、この１９ｂｉｔ値のうちの上位９ｂｉｔを、１加算器（＋１）９７及び分周セレクタ９８へ出力すると共に、この１９ｂｉｔ値のうちの下位１０ｂｉｔ（ｂｉｔ９〜０）を誤差保持レジスタ９９へ出力するものである。

図１７−１及び図１７−２は、図１６中のテーブルレジスタ８３Ａの例を示す図である。
テーブルレジスタ８３Ａは、８個の入出力テーブルから構成されており、補正値レジスタ９５Ａの出力する０ｈｅｘ〜７ｈｅｘの範囲の温度補正値３ｂｉｔ値により選択された入出力テーブルに基づいて、入力値５ｂｉｔ値に対応した出力値８ｂｉｔ値を出力する。例えば、補正値レジスタ９５Ａの出力する補正値３ｂｉｔ値が３ｈｅｘの場合、演算器８２の出力する５ｂｉｔ値が０Ｃｈｅｘであれば、８ｂｉｔ値０４ｈｅｘを出力する。

制御部７２Ａのその他の構成は、実施例１の制御部７２と同様である。
以上の構成において、本実施例２では、高圧電源装置７０Ａ内の制御部７２Ａの動作を除き、実施例１の動作と同様である。以下、実施例１と動作が異なる高圧電源装置７０Ａ内の制御部７２Ａの動作を説明する。

（高圧電源装置内の制御部の動作）
図１６に基づいて、制御部７２Ａの動作を説明する。

プリングエンジン制御部５３内の温度設定値生成手段５３ｂは、温度センサ１２０から得られる温度値に応じて、図１５で示すように、３ｂｉｔの温度設定値を生成し、制御部７２Ａへ出力する。

補正値レジスタ９５Ａは、リセット信号ＲＥＳＥＴがＨレベルからＬレベルとなる時に、温度設定値生成手段５３ｂから入力される温度設定値３ｂｉｔ値がセットされる。補正値レジスタ９５Ａは、実施例１と同様にオーバシュート量が閾値を超えるか否かにより、セットされた温度設定値３ｂｉｔ値を加減算して、温度補正値３ｂｉｔ値を算出し、この温度補正値３ｂｉｔ値をテーブルレジスタ８３Ａへ出力する。

補正値レジスタ９５Ａは、温度補正値３ｂｉｔ値が最小の温度補正値０ｈｅｘとなった場合は加算のみを行ない、減算時は０ｈｅｘを保持する。又、補正値レジスタ９５Ａは、温度補正値３ｂｉｔ値が最大の温度補正値７ｈｅｘとなった場合は減算のみを行ない、加算時には７ｈｅｘを保持する。その結果、補正値レジスタ９５Ａは、０ｈｅｘ〜７ｈｅｘの８種類の値の温度補正値３ｂｉｔ値をテーブルレジスタ８３Ａに出力することになる。

加減算の方法については、補正値ｂｉｔ数が８ｂｉｔから３ｂｉｔとなり、値が符号無し整数となった以外の動作は、実施例１と同様である。

（実施例２の効果）
本実施例２によれば、環境温度に応じて、テーブルレジスタ８３Ａ中の入出力テーブルを選択するようにしているため、実施例１の効果に加え、次の（３）〜（５）のような効果がある。

（３） 本実施例２によれば、補正値レジスタ９５が環境温度に応じた温度補正値３ｂｉｔ値をテーブルレジスタ８３Ａに出力して、温度補正値３ｂｉｔ値に応じてテーブルレジスタ８３Ａ中の入出力テーブルを選択している。そのため、高圧電源装置７０Ａは、低温環境温度下における始動直後においても、オーバシュートの少ない高圧ＤＣ電圧Ｓ７６の立ち上げが可能になる。

（４） オン信号ＯＮがＨレベルとなる期間に、比較器９４が低圧ＤＣ電圧Ｓ７７のオーバシュート量が閾値を超えるか否かを判定し、この判定に基づく温度設定値３ｂｉｔ値の加減算により温度補正値３ｂｉｔ値を算出している。そのため、高圧電源装置７０Ａは、低温環境温度下における始動直後から連続駆動時に渡って、高圧ＤＣ電圧Ｓ７６の立ち上げが可能になる。

（５） オーバシュート量が閾値を超えたか否か、及び環境温度によって出力電圧の立ち上げの制御ゲインを切り替えている。これにより、環境温度によらず、最適な出力電圧の立ち上げ制御が可能となり、始動直後から連続駆動時に渡って、安定した品質の画像形成が可能となる。

（その他の変形例）
本発明においては、カラータンデム方式の画像形成装置１の転写高圧電源として説明したが、本発明は、カラーに限らずモノクロ等の画像形成装置や、複合機等の他の画像形成装置にも適用可能である。又、転写用の高圧電源装置７０，７０Ａは、帯電等の他の高圧電源にも適用可能である。

１ 画像形成装置
５３、５３Ａ プリンタエンジン制御部
５３ａ 目標電圧設定手段
５３ｂ 温度設定値生成手段
７０、７０Ａ 高圧電源装置
７１ 発振器
７２、７２Ａ 制御部
７２ａ 分周手段
７２ｂ ＡＤＣ
７２ｃ、７２ｄ 分周比値制御手段
７４ 圧電トランス駆動回路
７５ 圧電トランス
７６ 整流回路
７７ 出力電圧変換手段

Claims (7)

1. クロック信号を発生する発振器と、
   入力された分周比値により前記クロック信号を分周して制御信号を出力する分周手段と、
   前記制御信号を入力して高圧パルス信号を出力するスイッチング手段と、
   前記高圧パルス信号を入力して所定の高圧交流電圧を出力する圧電トランスと、
   前記高圧交流電圧を高圧直流電圧に変換して出力する整流手段と、
   前記高圧直流電圧を低圧直流電圧に変換する出力電圧変換手段と、
   前記圧電トランスから出力される前記高圧交流電圧の目標値を設定する目標値設定手段と、
   前記目標値と前記低圧直流電圧とが等しくなるように前記分周比値を制御して前記分周手段へ出力する分周比値制御手段と、を有し、
   前記分周比値制御手段は、
   前記整流手段から出力される前記高圧直流電圧の初回の立ち上げ時に、前記分周比値の制御ゲインを所定値として、前記高圧直流電圧を立ち上げ、前記高圧直流電圧のオーバシュート量が閾値を超えたか否かにより、次回の前記高圧直流電圧の立ち上げ時に前記分周比値の前記制御ゲインを変更するように前記分周比値を制御して出力することを特徴とする高圧電源装置。
2. 前記分周比値制御手段は、
   前記高圧直流電圧の初回の立ち上げ時に、
   前記オーバシュート量が前記閾値を超えた場合に、前記高圧直流電圧の次回の立ち上げ時の前記分周比値の前記制御ゲインを小さくし、
   前記オーバシュート量が前記閾値を超えなかった場合に、前記高圧直流電圧の次回の立ち上げ時の前記分周比値の前記制御ゲインを大きくすることを特徴とする請求項１記載の高圧電源装置。
3. 前記分周比値制御手段は、更に
   前記分周手段へ出力する前記分周比値を設定する分周比値設定手段と、
   前記分周比値の下限値を設定する下限値設定手段と、を有し、
   前記下限値に基づいて前記分周比値を増減することを特徴とする請求項１記載の高圧電源装置。
4. 前記制御ゲインは、
   デジタル値として保持され、
   前記制御ゲインの変更は、
   前記分周比値を加減算することにより行うことを特徴とする請求項１記載の高圧電源装置。
5. 前記制御ゲインは、
   複数のデジタル値として複数のテーブルに保持され、
   前記制御ゲインの変更は、
   前記複数のテーブルを切り替えて読み出すことにより行うことを特徴とする請求項１記載の高圧電源装置。
6. 前記請求項５記載の高圧電源装置は、更に、
   環境温度を検出して検出温度を出力する温度検出手段を有し、
   前記検出温度に応じて、前記複数のテーブル中の選択されたテーブルからデジタル値を読み出すことにより、前記制御ゲインの補正を行うことを特徴とする高圧電源装置。
7. 高圧直流電圧を出力する高圧電源装置を備え、前記高圧直流電圧を駆動して画像を記憶媒体に形成する画像形成装置であって、
   前記高圧電源装置は、
   クロック信号を発生する発振器と、
   前記クロック信号を入力された分周比値により分周して制御信号を出力する分周手段と、
   前記制御信号を入力して高圧パルス信号を出力するスイッチング素子と、
   前記高圧パルス信号を入力して所定の高圧交流電圧を出力する圧電トランスと、
   前記高圧交流電圧を高圧直流電圧に変換して出力する整流手段と、
   前記高圧直流電圧を低圧直流電圧に変換する出力電圧変換手段と、
   前記圧電トランスから出力される前記高圧交流電圧の目標値を設定する目標値設定手段と、
   前記目標値と前記低圧直流電圧とが等しくなるように前記分周比値を制御して前記分周手段へ出力する分周比値制御手段と、を有し、
   前記分周比値制御手段は、
   前記整流手段により出力される前記高圧直流電圧の初回の立ち上げ時に、前記分周比値の制御ゲインを所定値として、前記高圧直流電圧を立ち上げ、前記高圧直流電圧のオーバシュート量が閾値を超えたか否かにより、次回の前記高圧直流電圧を立ち上げ時に前記分周比値の制御ゲインを変更するように分周比値を制御して出力し、前記高圧直流電圧を出力する、
   ことを特徴とする画像形成装置。

Images