JP2013033774A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2013033774A
JP2013033774A JP2009269909A JP2009269909A JP2013033774A JP 2013033774 A JP2013033774 A JP 2013033774A JP 2009269909 A JP2009269909 A JP 2009269909A JP 2009269909 A JP2009269909 A JP 2009269909A JP 2013033774 A JP2013033774 A JP 2013033774A
Authority
JP
Japan
Prior art keywords
semiconductor chip
electrodes
wiring board
semiconductor device
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009269909A
Other languages
English (en)
Inventor
Noriyuki Kaino
憲幸 戒能
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009269909A priority Critical patent/JP2013033774A/ja
Priority to PCT/JP2010/006230 priority patent/WO2011064937A1/ja
Publication of JP2013033774A publication Critical patent/JP2013033774A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48253—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】配線基板における配線層数の増加による半導体装置の製造コストの増大を抑え、複数の電極を有する半導体チップを搭載した高集積及び多機能の半導体装置を実現できるようにする。
【解決手段】半導体装置は、それぞれ一の面に複数の電極１１、１１ａが形成された電極形成面を有する少なくとも１つの半導体チップ１０と、上面に半導体チップ１０の電極形成面と対向して形成された導電性材料よりなる複数のランド２２を有する配線基板２０と、半導体チップ１０の一の面と反対側の他の面と接続された導電性材料よりなる放熱板３０とを備えている。半導体チップの複数の電極の一部１１ａは金属細線１３によって放熱板３０の一部と電気的に接続され、複数の電極の残部１１は配線基板２０のランド２２と電気的に接続されている。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関し、特に、配線基板上にフリップチップ実装されると共に、半導体チップの実装面と反対側の面上に放熱板が設けられる半導体装置及びその製造方法に関する。
近年の電子機器の小型化及び多機能化に伴い、半導体素子も高集積化及び多機能化が進展し、電極数と消費電力とが共に増加してきている。このため、半導体装置も半導体チップの多数の電極と接続可能なフリップチップタイプのＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）で、さらに放熱性を高めるために放熱板を備えた半導体装置が使用される機会が多くなっている。
以下、従来の半導体装置について図８〜図１１を参照しながら説明する。
図８（ａ）及び図８（ｂ）に示すように、配線基板１２０には、複数の電極１１１が形成された電極形成面を有する半導体チップ１１０が、その電極形成面を配線基板１２０の上面と対向して配置され、それぞれバンプ（半田バンプ等）１１２を介して配線基板１２０上の各ランド１２２と電気的に接続されている。配線基板１２０の下面には、プリント基板等に半導体装置を接続する外部端子１２５として複数の半田ボールが接合されている。
配線基板１２０は、絶縁性樹脂よりなる絶縁材１２６の上に絶縁層と配線層とが順次積層された積層構造を持つ。配線基板１２０の表面には、表層の配線パターン１２３を被覆する保護膜１２１が形成されており、ランド１２２とバンプ１１２との接続を可能とするため、各ランド１２２の形成部分が露出するように、該保護膜１２１の一部が開口されている。また、配線基板１２０の下面には、配線パターン１２３とビア１２４とを介して電気的に接続された外部端子パッド１２７が形成されている。外部端子パッド１２７の上には上述した外部端子（半田ボール）１２５が形成されている。
半導体チップ１１０の電極形成面と反対側の面には、放熱板１３０が固着され、半導体装置の最上面を構成している。
図９に半導体チップの電極の一般的な配置例を示す。
電極形成面に複数の電極を有する半導体チップ１１０は、各電極１１１が格子状に配列されている。近年、チップサイズと電極数との関係から、各電極１１１のサイズが小さくなると共に、電極１１１同士の間隔もますます小さくなっている。半導体チップ１１０の各電極１１１に対応する位置にランド１２２を持つ配線基板１２０においても、各ランド１２２から配線パターン１２３を引き出すには、配線基板１２０の製造時に、配線導体形成技術における最小の配線幅及び最小の配線間隔を採用して対応することが必要となる。
なお、図９に示す符号１１１ｂは、再配線工程において、バンプ１１２が形成される電極１１１にまで配線が引き出される前の半導体チップ１１０の電極を表している。各電極１１１ｂは、半導体チップ形成工程の後は、保護膜１２１によって覆われる。
次に、従来の配線基板における一般的な配線パターンの引き出し例を図１０及び図１１に示す。図１０に配線基板における１層目の配線パターンを示す。ここで、図１０に示す領域は、図８の領域Ｃと対応している。図１０に示すように、配線形成上の制約から、隣り合うランド１２２同士の隙間に配置可能な配線１２３が１本までであるとした場合、１層目の配線層によって引き出すことができるランド１２２は、１列目と、その内側のいずれか１つのランド１２２のみである。残りのランド１２２は、ビア１２４を経由して２層目から下の配線層によって引き出されることになる。
図１１に配線基板における２層目の配線パターンを示す。外側から５列目までのランド１２２が１層目と２層目との配線層によって引き出すことができており、より内側のランド１２２ａは３層目から下の配線層によって配線が引き出されることになる。近年の半導体チップの多電極化に対応するには、上述したように、より多層の配線基板１２０が必要とされる。
特許第４１９０６０２号公報 特開２００９−１６４２９４号公報
しかしながら、配線基板における配線層数の増加は、高価な配線基板を使用することとなることから、半導体装置のコストアップをもたらす。この原因として、上述したように、１層目の配線層で、配線基板の周縁部に配置された各ランドがより内側のランドからの配線の引き出しの妨げになっていることが挙げられる。また、内側のランドであっても、１層目の配線層に引き出す必要がある場合は、一旦下層の配線層に迂回し、周縁部のランドが形成されていない領域で再び１層目に引き上げて配線する必要がある。このようにすると、配線経路が長くなったり、複数のビアを経由することによりインピーダンスの変動等の電気的特性が悪化したりするという問題がある。
前記に鑑み、本発明は、配線基板における配線層数の増加による半導体装置の製造コストの増大を抑え、且つ複数の電極を有する半導体チップを搭載した高集積及び多機能の半導体装置を実現できるようにすることを目的とする。
なお、通常、半導体チップの電極は、低インダクタンスを求めるため、半導体チップの周縁部に、電源及びグランド（ＧＮＤ）用の電極が配置されている場合が多い。この場合、電源及びＧＮＤは信号配線とは異なり、個々に配線により引き出す必要がなく、内層の電源及びＧＮＤプレーンに、いずれかの位置にあるビアによって接続させればよい場合が多い。従って、配線基板における半導体チップとの対向領域を除く領域ではスペースが余っているものの、余ったスペースを有効に使えない。
前記の目的を達成するため、本発明は、半導体装置を、半導体チップに設けられる放熱板の一部と半導体チップの一部の電極とを電気的に接続する構成とする。
具体的に、本発明に係る半導体装置は、それぞれ一の面に複数の電極が形成された電極形成面を有する少なくとも１つの半導体チップと、上面に半導体チップの電極形成面と対向して形成された導電性材料よりなる複数のランドを有する配線基板と、半導体チップの一の面と反対側の他の面と接続された導電性材料よりなる放熱板とを備え、半導体チップの複数の電極の一部は、金属細線によって放熱板の一部と電気的に接続され、複数の電極の残部は、配線基板のランドと電気的に接続されていることを特徴とする。
本発明の半導体装置によると、半導体チップの複数の電極の一部は、金属細線によって放熱板の一部と電気的に接続されているため、通常、配線基板上にバンプを介して接続されるランドを削減できる。このため、半導体チップの周縁部の電極と放熱板とを接続すれば、配線基板の内側のランドから引き出される配線を妨げることがなくなるので、配線基板の１層目に引き出すことができる配線の数を増やすことができる。従って、配線基板における１層目の配線層を有効に利用することができ、半導体チップの電極からの配線経路を確保することにより、配線基板の配線層数の増加による半導体装置の製造コストの増大を抑えることができる。
本発明の半導体装置において、放熱板における半導体チップの複数の電極の一部が接続される部位は、放熱板から成形されたリード部であってもよい。
本発明の半導体装置において、放熱板と接続される半導体チップの複数の電極の一部は、該半導体チップの周縁部に設けられていてもよい。
このようにすると、半導体チップの内側の電極からの配線を配線基板の１層目に引き出すことがより容易となる。
本発明の半導体装置において、放熱板には、配線基板と半導体チップとを接続する際の位置決めを行う開口部が、半導体チップの対角上にある少なくとも２つの角部と対向する領域を露出するように形成されていてもよい。
このようにすると、放熱板又は該放熱板から成形されたリード部に形成された開口部により、配線基板の上に設けられた位置決め用のマークと、半導体チップの外形とを画像認識装置等で光学的に認識して、互いの位置を測定することができる。このため、半導体チップと配線基板とを正確に位置合わせして、半導体チップの電極と配線基板のランドとの間の、バンプを介しての接続を確実に実施することができる。
本発明の半導体装置において、半導体チップの各電極と配線基板の各ランドとは、半導体チップの各電極上に形成されたスタッドバンプによって電気的に接続されていてもよい。
このように、半導体チップの各電極上にスタッドバンプを設けることにより、半導体チップの他の電極と放熱板又は該放熱板から成形されたリード部とを金属細線によって接続するワイヤボンディング工程とスタッドバンプ形成工程とを同一の製造装置（ワイヤボンダ又はボンディングマシン）を用いて同一工程で行える。このため、工程数の増加に伴う待機時間の短縮、及び必要とされる製造装置の種類を減らすことができる。
本発明の半導体装置において、放熱板と接続される半導体チップの複数の電極の一部と、配線基板と接続される半導体チップの複数の電極の残部とは、互いの平面形状が異なっていてもよい。
このようにすると、製造工程においてバンプ用と金属細線用の電極を選択する際の誤認識を防止することができると共に、金属細線用の電極は、よりワイヤ接続に適した形状に変更できるため、金属細線による接続をより強固にすることができる。
本発明に係る半導体装置の製造方法は、一の面に外部端子が設けられ、他の面に設けられ半導体チップと電気的に接続される導電性材料よりなるランドと、内部に外部端子とランドとが接続するように形成された導電性材料よりなる配線及びビアとを有する配線基板を形成する工程と、半導体チップを固着するダイパッド部と、半導体チップに形成された複数の電極の一部と接続されるリード部と、配線基板と接続する接続部と、ダイパッド部とリード部と接続部とを連結する連結部と、配線基板と半導体チップとをフリップチップにより接続する際の位置決めを行うための、半導体チップの対角上に位置する少なくとも２つの角部と対向する領域を開口する開口部とを設けた導電性材料よりなる放熱板を形成する工程と、半導体チップの電極形成面と反対側の面を放熱板のダイパッド部の上に固着する工程と、半導体チップにおける複数の電極の残部の上にそれぞれバンプを形成する工程と、半導体チップが固着された後に、半導体チップの複数の電極の一部と放熱板のリード部とを金属細線により接続する工程と、バンプが形成され且つリード部が金属細線により接続された後に、半導体チップの電極形成面を配線基板と対向させ、放熱板に設けられた開口部を通して半導体チップと配線基板とを位置決めする工程と、位置決めされた後に、半導体チップに形成されたバンプと配線基板のランドとをそれぞれ固着すると共に、放熱板を接続部において配線基板と接続する工程とを備えていることを特徴とする。
本発明の半導体装置の製造方法によると、半導体チップの複数の電極の一部は、金属細線によって放熱板のリード部と電気的に接続するため、配線基板上にバンプを介して接続されるランドが不要となる。このため、半導体チップの周縁部の電極と放熱板とを接続すれば、配線基板の内側のランドから引き出される配線を妨げることがなくなるので、配線基板の１層目に引き出すことができる配線の数を増やすことができる。従って、配線基板における１層目の配線層を有効に利用することができ、半導体チップの電極からの配線経路を確保することにより、配線基板の配線層数の増加による半導体装置の製造コストの増大を抑えることができる。
また、半導体チップの対角上に位置する少なくとも２つの角部を含む領域と対向する領域を開口する開口部を放熱板に設けたことにより、半導体チップと配線基板とを正確に位置合わせできるため、半導体チップの電極と配線基板のランドとの間のバンプを介しての接続を確実に行うことができる。
本発明の半導体装置の製造方法において、バンプを形成する工程及び金属細線により接続する工程は、ワイヤボンディング法を用いて、半導体チップの複数の電極の一部とリード部とを金属細線により接続すると共に、半導体チップの複数の電極の残部の上に、金属細線を接合することにより、それぞれスタッドバンプを形成する一の工程であってもよい。
このようにすると、工程数の増加に伴う待機時間の短縮、及び必要とされる製造装置の種類を減らすことができる。
ここで、放熱板により成形されるリード部は、ＱＦＰ（ｑｕａｄ ｆｌａｔ ｐａｃｋａｇｅ）又はＱＦＮ（ｑｕａｄ ｆｌａｔ ｎｏｎ−ｌｅａｄｅｄ ｐａｃｋａｇｅ）等と呼ばれているリードフレームのように、連結部を切除した後、各端部を曲げられて外部端子として機能する構造ではなく、配線基板の上に固定され且つ電気的接続されて固着される構造を持つ。また、本発明における外部端子は、一般のＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）又はＢＧＡ等と同様に、配線基板の裏面に設けられており、この点で、ＱＦＰ型及びＱＦＮ型のリードフレームとは異なっている。
本発明に係る半導体装置及びその製造方法によると、配線基板の１層目の配線層を有効に利用できるため、配線基板における配線層数の増加による製造コストを抑えることができるので、複数の電極を有する半導体チップを搭載した高集積及び多機能の半導体装置を実現することができる。
（ａ）及び（ｂ）は本発明の一実施形態に係る半導体装置を示し、（ａ）は平面図であり、（ｂ）は（ａ）のＩｂ−Ｉｂ線における断面図である。 本発明の一実施形態に係る半導体装置における放熱板の形成工程後の形状を示す部分的な平面図である。 本発明の一実施形態に係る半導体装置における放熱板の形成工程後の形状を示す部分的な平面図であり、図２の一変形例である。 （ａ）は本発明の一実施形態に係る半導体装置の半導体チップにおける電極の配置例を示す部分的な平面図である。（ｂ）は本発明の一実施形態の第１変形例に係る半導体装置の半導体チップにおける電極の配置例を示す部分的な平面図である。 本発明の一実施形態の第２変形例に係る半導体装置の製造工程におけるワイヤボンディング工程後の半導体チップと放熱板との組立て状態を示す断面図である。 （ａ）及び（ｂ）は本発明の一実施形態の第３変形例に係る半導体装置の放熱板の形成工程後の形状を示す部分的な平面図である。 本発明の一実施形態に係る半導体装置の製造方法を示すフロー図である。 （ａ）及び（ｂ）は従来の半導体装置を示し、（ａ）は平面図であり、（ｂ）は（ａ）のVIIIｂ−VIIIｂ線における断面図である。 従来の半導体装置の半導体チップにおける電極の配置例を示す部分的な平面図である。 従来の半導体装置の配線基板における１層目の配線層のランドからの配線引き出しパターンを示す部分的な平面図である。 従来の半導体装置の配線基板における２層目の配線層のランドからの配線引き出しパターンを示す部分的な平面図である。
（一実施形態）
本発明の一実施形態に係る半導体装置について図１及び図２を参照しながら説明する。
まず、図１（ａ）及び図１（ｂ）に示すように、本実施形態に係る半導体装置は、複数の電極１１が形成された電極形成面を有する半導体チップ１０と、下面に複数の半田ボールよりなる外部端子２５が形成され、上面に導電性材料、例えば銅（Ｃｕ）、ニッケル（Ｎｉ）又は金（Ａｕ）等よりなる複数のランド２２が形成された配線基板２０とを有している。半導体チップ１０は、その電極形成面を配線基板２０の上面と対向して配置されており、配線基板２０の上面の各ランド２２と半導体チップ１０の各電極１１とは、それぞれが例えば半田材よりなるバンプ１２を介して電気的に接続されている。
配線基板２０は、絶縁性樹脂よりなる絶縁材２６の上に絶縁層と配線層とが順次積層された積層構造として構成されている。配線基板２０の表面には、表層の配線パターン２３を被覆する保護膜２１が形成されており、ランド２２とバンプ１２との接続を可能とするため、各ランド２２の形成部分がそれぞれ露出するように、該保護膜２１の一部が開口されている。また、配線基板２０の下面には、配線パターン２３とビア２４とを介して電気的に接続された外部端子パッド２７が形成されている。外部端子パッド２７の上には上述した外部端子２５が形成されている。
半導体チップ１０は、その裏面（電極形成面の反対側の面）が、導電性材料よりなる放熱板３０におけるダイパッド部３０ａと接着材３３によって固着されている。放熱板３０は、半導体チップ１０の裏面と異なる部位、すなわち接続部３０ｃにおいて配線基板２０の各角部と接着材３２により固着されている。ここで、半導体チップ１０の一部の電極１１と放熱板３０又は該放熱板３０から成形されたリード部３１とは、金属細線１３によって電気的に接続されている。
図２に示すように、放熱板３０には、半導体チップ１０の外周部と対向する部分に、接続部３０ｃを残してリード部３１が形成されている。また、リード部３１は、図１（ａ）に示すように、樹脂封止材３５によって封止されている。なお、図２に示す符号３６は、樹脂封止後に放熱板３０におけるダイパッド部３０ａとリード部３１と接続部３０ｃとを連結する連結部３０ｄを切断して、放熱板３０から各リード部３１を成形する連結部切断線である。なお、図２は、煩雑さを避けるため、Ｘ軸及びＹ軸の中心線によって、放熱板３０の全体の４分の１を図示しているが、各リード部３１及び連結部３０ｄ等の放熱板３０の内部のパターンは、必ずしもＸ軸及びＹ軸に対して対称な形状に限定されない。
放熱板３０には、配線基板２０に対して放熱板３０に固着された半導体チップ１０をフリップチップ接合する際の複数の開口部３０ｂが設けられている。開口部３０ｂは、配線基板２０上の位置決め用のマークと、半導体チップ１０の対角上にある少なくとも２つの角部と対向する領域とをそれぞれ露出するように形成されている。
なお、図２には、位置決め用のマークを露出する開口部３０ｂと、半導体チップ１０の角部を露出する開口部３０ｂとをそれぞれ独立して設けているが、これに限られず、これら２つの開口部３０ｂを互いに連結して１つの開口部３０ｂとしてもよい。
また、連結部３０ｄに関しては、図２の連結部切断線３６上における切断長さを短くした図３に示す形状を含め、種々の変更が可能である。
図４（ａ）に本実施形態に係る半導体チップの電極の配置を示す。図４（ａ）に示すように、半導体チップ１０の電極形成面において、金属細線により接続される電極１１ａは、バンプ１２と接続される電極１１とは異なり、該バンプ用の電極１１が形成される前の半導体チップ１０の周縁部であって、該電極１１の平面形状を変えて金属細線用の電極１１ａとしている。なお、金属細線によって接続される電極１１ａは、その上の保護膜２１が除去されて、各電極１１ａが露出している。
このように、本実施形態によると、半導体チップ１０の複数の電極１１のうち最外周の１列分の電極１１ａからの配線を、リード部３１を介して配線基板２０の１層目であって、半導体チップ１０の下の外側の領域に引き出すことができる。このため、半導体チップ１０における内側の１列分の電極１１まで、バンプ１２を介して配線基板２０に配線を引き出すことができる。その結果、配線基板２０の１層目の配線層を有効に利用することができるので、配線基板２０における配線層数の増加による製造コストを抑えることができる。
また、金属細線用の電極１１ａとバンプ用の電極１１との平面形状が異なっていることにより、ワイヤボンディング工程において金属細線用の電極１１ａとバンプ用の電極１１とを選別する際の誤認識を防止することができる。さらには、金属細線用の電極１１ａは、よりワイヤ接続に適した平面形状に変更して、金属細線との接合をより強固にすることができる。なお、金属細線用の電極１１ａの平面形状をバンプ用の電極１１の形状と異なる構成にすることは必須ではなく、バンプ用の電極１１のうち、最外周の電極１１の一部を金属細線用の電極１１ａに用いてもよい。
（第１変形例）
図４（ｂ）に半導体チップ１０における電極の配置の一変形例を示す。図４（ｂ）に示すように、半導体チップ１０の最外周に設ける電極１１の一部を、従来のように、バンプ１２を介して配線基板２０と接続させてもよい。
配線基板２０において、隣り合うランド２２同士の間の配線を１本とする制約では、半導体チップ１０の最外周の電極１１の半分を金属細線によって接続することにより、図４（ａ）の場合と同様に、内側の１列分の電極１１まで、バンプ１２を介して配線基板２０により配線を引き出すことができることが分かっている。特に、低インダクタンスを求めて、半導体チップ１０の最外周に電源又はグランド（ＧＮＤ）用の電極が配置されている場合は、リード部３１と金属細線とによって接続することにより、リード部３１が電気的シールドの役割を果たす。従って、複数の電極１１から電源又はＧＮＤ用の電極を選択して金属細線を接続することは有効である。なお、本実施形態においては、完成した半導体装置において、リード部３１の少なくとも一部が放熱板３０と接続されている構造であるため、該放熱板３０にも電気的シールドの役割を与えることができる。
（第２変形例）
また、本実施形態の第２変形例として、図５に示すように、半導体チップ１０の各電極１１の上に形成するボール状のバンプ１２に代えて、ワイヤボンディング工程によるスタッドバンプ１２ａを形成してもよい。このようにすると、工程数の増加に伴う待機時間の短縮及び必要とされる製造装置の種類を減らすことができる。
（第３変形例）
また、本実施形態の第３変形例として、図６（ａ）及び（ｂ）に示すように、リード部３１の形状は、部分的に連結したり、延長したりしてもよい。このようなリードの変形は、ワイヤ接続する半導体チップの電極１１ａの電位にも制約を受けはするものの、このようにすると、電源又はＧＮＤの複数の配線をリード部３１で数本にまとめたり、逆に分配したりして、ワイヤの長さを変えることによりワイヤを交差させることなく、配線の位置を入れ替えることができる。このように、配線設計の自由度が増すため、電位の安定などパッケージの電気特性を向上させることもできる。
（半導体装置の製造方法）
以下、本発明の一実施形態に係る半導体装置の製造方法について図７を用いて説明する。
図７に示すように、まず、配線基板形成工程Ｐ１において、配線基板２０を形成する。具体的には、図１（ｂ）に示すように、下端に外部端子２５が設けられ、上端が半導体チップ１０の電極１１と電気的に接続される導電性材料よりなるランド２２と、内部に外部端子２５とランド２２とが接続するように形成された導電性材料よりなる配線層２８とビア２４とを有する配線基板２０を形成する。
次に、放熱板形成工程Ｐ２において、半導体チップ１０を固着するダイパッド部３０ａと、半導体チップ１０に形成された複数の電極１１ａと接続されるリード部３１と、配線基板２０と接続される接続部３０ｃと、ダイパッド部３０ａ、リード部３１及び接続部３０ｃを連結する連結部３０ｄと、配線基板２０と半導体チップ１０とをフリップチップにより接続する際の位置決めを行うための、半導体チップ１０の対角上に位置する少なくとも２つの角部と対向する領域を開口する開口部３０ｂとを設けた導電性材料よりなる放熱板３０を形成する。すなわち、図２に示すように、例えば４２アロイ又は銅合金等よりなる金属板に対して、プレス及び打ち抜き又はエッチングを行って、ダイパッド部３０ａ、複数のリード部３１、開口部３０ｂ、接続部３０ｃ及び連結部３０ｄを有する放熱板３０を形成する。
次に、半導体チップ形成工程Ｐ３において、例えばシリコン（Ｓｉ）よりなる半導体ウェハに所望の集積回路等を形成し、その上面（電極形成面）に図４（ａ）又は図４（ｂ）に示す複数の電極１１及び１１ａを形成する。
なお、本実施形態においては、配線基板形成工程Ｐ１、放熱板形成工程Ｐ２及び半導体チップ形成工程Ｐ３の形成順序は特に問われない。
次に、半導体チップ搭載工程Ｐ４において、半導体チップ１０における電極形成面と反対側の面を放熱板３０のダイパッド部３０ａと対向させて、該ダイパッド部３０ａの上に半導体チップ１０を接着材３３によって固着する。このとき、放熱板３０に設けた開口部３０ｂを通して、半導体チップ１０の少なくとも対向する２つの角部を確認することができる。
次に、ワイヤボンディング工程Ｐ５において、半導体チップの電極１１ａと放熱板３０のリード部３１とを、例えば金（Ａｕ）よりなる金属細線（ワイヤ）１３によって接続する。この工程の後又はこの工程の前に、半導体チップ１０の各電極１１の上に、例えば半田材よりなるバンプ１２を形成する。
なお、図５に示すように、ワイヤボンディング工程Ｐ５において、半導体チップ１０の電極１１ａとリード部３１とを金属細線１３により接続する際に、半導体チップ１０と配線基板２０との間の電気的接続を行うバンプ１２として、スタッドバンプ１２ａを形成してもよい。
次に、配線基板固着工程Ｐ６において、放熱板３０に固着された半導体チップ１０の各電極１１を、用意された配線基板２０の各ランド２２と対向させて、該配線基板２０の上に放熱板３０を接着材３２によって固着する。このとき、放熱板３０に設けた開口部３０ｂを通して、放熱板３０に設けられた位置決め用のマーク（図示せず）を確認することができる。
次に、封止樹脂成形工程Ｐ７において、樹脂封止材３５によって、放熱板３０におけるリード部３１を覆うように封止する。
次に、放熱板連結部切断工程Ｐ８において、ダイパッド部３０ａ、リード部３１及び接続部３０ｃを連結する連結部３０ｄを連結部切断線３６に沿って切断する。これにより、図１に示す半導体装置を得ることができる。
（半導体装置の製造方法の一変形例）
金属細線１３によって接続される半導体チップ１０の電極１１ａが、同一電位のみであった場合は、金属細線１３と接続されるリード部３１と放熱板３０とを接続することから、放熱板連結部切断工程Ｐ８と、それに付随して封止樹脂成形工程Ｐ７とを省略することができる。
以上のように、本実施形態及びその変形例においては、配線基板２０の１層目の配線層２８を有効に利用して、半導体チップ１０の外側の電極１１ａからの配線経路を確保することができる。これにより、配線基板２０の配線層２８の増加による半導体装置の製造コストの増大を抑えることができると共に、複数の電極が形成された電極形成面を有する半導体チップ１０を搭載した、高集積且つ多機能の半導体装置を得ることができる。
なお、本実施形態及びその変形例においては、半導体装置をＢＧＡタイプとする構成について説明したが、積層構造を持つ配線基板２０、及びリード部３１を有する放熱板３０とを有し、且つ、フリップチップタイプの半導体装置であれば、外部端子２５として半田ボールを用いないＬＧＡ等であっても、本実施形態は同様に実施可能である。
また、半導体装置に搭載される半導体チップ１０は１つに限られず、複数の半導体チップ１０を配線基板２０の上面に搭載してもよい。
また、本実施形態は、上述した一実施形態に限定されず、本発明の技術的思想の範囲内において種々の変更が可能であることはいうまでもない。
本発明に係る半導体装置及びその製造方法は、配線基板の１層目の配線層を有効に利用できるため、配線基板における配線層数の増加による製造コストを抑えることができ、半導体チップの実装面と反対側の面上に放熱板が設けられた半導体装置等に有用である。
１０ 半導体チップ
１１ 電極
１１ａ 電極
１２ バンプ
１２ａ スタッドバンプ
１３ 金属細線
２０ 配線基板
２１ 護膜
２２ ランド
２３ 配線パターン
２４ ビア
２５ 外部端子
２６ 絶縁材
２７ 外部端子パッド
２８ 配線層
３０ 放熱板
３０ａ ダイパッド部
３０ｂ 開口部
３０ｃ 接続部
３０ｄ 連結部
３１ リード部
３２ 接着材
３３ 接着材
３５ 樹脂封止材
３６ 連結部切断線

Claims (8)

  1. それぞれ一の面に複数の電極が形成された電極形成面を有する少なくとも１つの半導体チップと、
    上面に前記半導体チップの電極形成面と対向して形成された導電性材料よりなる複数のランドを有する配線基板と、
    前記半導体チップの一の面と反対側の他の面と接続された導電性材料よりなる放熱板とを備え、
    前記半導体チップの複数の電極の一部は、金属細線によって前記放熱板の一部と電気的に接続され、前記複数の電極の残部は、前記配線基板のランドと電気的に接続されていることを特徴とする半導体装置。
  2. 前記放熱板における前記半導体チップの複数の電極の一部が接続される部位は、前記放熱板から成形されたリード部であることを特徴とする請求項１に記載の半導体装置。
  3. 前記放熱板と接続される前記半導体チップの複数の電極の一部は、前記半導体チップの周縁部に設けられていることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記放熱板には、前記配線基板と前記半導体チップとを接続する際の位置決めを行う開口部が、前記半導体チップの対角上にある少なくとも２つの角部と対向する領域を露出するように形成されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記半導体チップの各電極と前記配線基板の各ランドとは、前記半導体チップの各電極上に形成されたスタッドバンプによって電気的に接続されていることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
  6. 前記放熱板と接続される前記半導体チップの複数の電極の一部と、前記配線基板と接続される前記半導体チップの複数の電極の残部とは、互いの平面形状が異なることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
  7. 一の面に外部端子が設けられ、他の面に設けられ半導体チップと電気的に接続される導電性材料よりなるランドと、内部に前記外部端子と前記ランドとが接続するように形成された導電性材料よりなる配線及びビアとを有する配線基板を形成する工程と、
    前記半導体チップを固着するダイパッド部と、前記半導体チップに形成された複数の電極の一部と接続されるリード部と、前記配線基板と接続する接続部と、前記ダイパッド部と前記リード部と前記接続部とを連結する連結部と、前記配線基板と前記半導体チップとをフリップチップにより接続する際の位置決めを行うための、前記半導体チップの対角上に位置する少なくとも２つの角部と対向する領域を開口する開口部とを設けた導電性材料よりなる放熱板を形成する工程と、
    前記半導体チップの電極形成面と反対側の面を前記放熱板の前記ダイパッド部の上に固着する工程と、
    前記半導体チップにおける複数の電極の残部の上にそれぞれバンプを形成する工程と、
    前記半導体チップが固着された後に、前記半導体チップの複数の電極の一部と前記放熱板のリード部とを金属細線により接続する工程と、
    前記バンプが形成され且つ前記リード部が前記金属細線により接続された後に、前記半導体チップの電極形成面を前記配線基板と対向させ、前記放熱板に設けられた前記開口部を通して前記半導体チップと前記配線基板とを位置決めする工程と、
    位置決めされた後に、前記半導体チップに形成された前記バンプと前記配線基板のランドとをそれぞれ固着すると共に、前記放熱板を前記接続部において前記配線基板と接続する工程とを備えていることを特徴とする半導体装置の製造方法。
  8. 前記バンプを形成する工程及び前記金属細線により接続する工程は、
    ワイヤボンディング法を用いて、前記半導体チップの複数の電極の一部と前記リード部とを前記金属細線により接続すると共に、前記半導体チップの複数の電極の残部の上に、前記金属細線を接合することにより、それぞれスタッドバンプを形成する一の工程であることを特徴とする請求項７に記載の半導体装置の製造方法。
JP2009269909A 2009-11-27 2009-11-27 半導体装置及びその製造方法 Pending JP2013033774A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009269909A JP2013033774A (ja) 2009-11-27 2009-11-27 半導体装置及びその製造方法
PCT/JP2010/006230 WO2011064937A1 (ja) 2009-11-27 2010-10-20 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009269909A JP2013033774A (ja) 2009-11-27 2009-11-27 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2013033774A true JP2013033774A (ja) 2013-02-14

Family

ID=44066053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009269909A Pending JP2013033774A (ja) 2009-11-27 2009-11-27 半導体装置及びその製造方法

Country Status (2)

Country Link
JP (1) JP2013033774A (ja)
WO (1) WO2011064937A1 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092377A (ja) * 2001-07-09 2003-03-28 Fujitsu Ltd 半導体装置
JP2005203634A (ja) * 2004-01-16 2005-07-28 Matsushita Electric Ind Co Ltd 半導体装置

Also Published As

Publication number Publication date
WO2011064937A1 (ja) 2011-06-03

Similar Documents

Publication Publication Date Title
JP4071914B2 (ja) 半導体素子及びこれを用いた半導体装置
JP3631120B2 (ja) 半導体装置
US6756252B2 (en) Multilayer laser trim interconnect method
US6818976B2 (en) Bumped chip carrier package using lead frame
US7230326B2 (en) Semiconductor device and wire bonding chip size package therefor
JP2011517069A (ja) 高密度コンタクトを有するリードレス集積回路パッケージ
US20050200006A1 (en) Semiconductor package and fabrication method thereof
JP2011146489A (ja) 半導体装置
JP2002343899A (ja) 半導体パッケージ用基板、半導体パッケージ
US6864588B2 (en) MCM package with bridge connection
US20090020859A1 (en) Quad flat package with exposed common electrode bars
US8994156B2 (en) Semiconductor device packages with solder joint enhancement elements
KR20080103897A (ko) 반도체 장치, 리드프레임, 및 반도체 장치의 실장 구조
KR20020058209A (ko) 반도체패키지
JPH11312756A (ja) 半導体装置
TW201916420A (zh) 用於ｍｒａｍ裝置之磁屏蔽封裝結構及其製造方法
US7307352B2 (en) Semiconductor package having changed substrate design using special wire bonding
JP2006228897A (ja) 半導体装置
US20060006504A1 (en) Multilayer leadframe module with embedded passive component and method of fabricating the same
US20070108609A1 (en) Bumped chip carrier package using lead frame and method for manufacturing the same
JP2005116916A (ja) 半導体装置及びその製造方法
WO2011064937A1 (ja) 半導体装置及びその製造方法
JP2005116915A (ja) 半導体装置
JP2005150771A (ja) 配線基板、半導体装置およびパッケージスタック半導体装置
JP4503611B2 (ja) 半導体装置及びその製造方法