JP2013030813A - コンタクト抵抗を低下させた半導体ストラクチャ - Google Patents

コンタクト抵抗を低下させた半導体ストラクチャ Download PDF

Info

Publication number
JP2013030813A
JP2013030813A JP2012244702A JP2012244702A JP2013030813A JP 2013030813 A JP2013030813 A JP 2013030813A JP 2012244702 A JP2012244702 A JP 2012244702A JP 2012244702 A JP2012244702 A JP 2012244702A JP 2013030813 A JP2013030813 A JP 2013030813A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
iii
band
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012244702A
Other languages
English (en)
Inventor
De Walle Christian G Van
ジー ヴァン デ ウォール クリスチャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BLUESTONE INNOVATIONS HOLDINGS LP
Original Assignee
BLUESTONE INNOVATIONS HOLDINGS LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=24738547&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2013030813(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by BLUESTONE INNOVATIONS HOLDINGS LP filed Critical BLUESTONE INNOVATIONS HOLDINGS LP
Publication of JP2013030813A publication Critical patent/JP2013030813A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • H01L29/475Schottky barrier electrodes on AIII-BV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Abstract

【課題】高品質のオーミックコンタクトをIII−V族半導体材料に形成して、消費電力が低くて長寿命の半導体デバイスを作製する。
【解決手段】半導体デバイス100は、第1の伝導帯および第1の価電子帯のエネルギレベルを有する第1のIII−V族半導体層110、第2の伝導帯および第2の価電子帯のエネルギレベルを有する第2のIII−V族半導体層120、およびフェルミエネルギレベルを有する金属層130を含む。このフェルミエネルギレベルは第1および第2の価電子帯のエネルギレベルより高く、第2の価電子帯のエネルギレベルは金属層130のフェルミエネルギレベルと第1の価電子帯のエネルギレベルとの間に存在する。
【選択図】図1

Description

この発明は、III−V族窒化物半導体デバイスに関する。
III−V族半導体は、III族元素およびV族元素を含む化合物半導体である。窒化ガリウム(GaN)はそのような半導体の一つであり、III族中のガリウムおよびV族中の窒素を含有している。GaNはレーザダイオード用として有用であり、特に青色または紫外域の電磁スペクトルの光放出に対して有用である。GaNがこの波長域で光放出可能であるのは、バンドギャップが大きいことに依る。GaNのもつ大きいバンドギャップによって、青色または紫外域の電磁スペクトルの特徴である、高エネルギで短波長の光の放出が可能になる。
その一方で、大半の窒化物系III−V族半導体のもつ大きいバンドギャップのために、当該III−V族半導体デバイスに用いた半導体ストラクチャと金属コンタクトとの間に高いp形のコンタクト抵抗が生じる。この高いコンタクト抵抗が生じる理由は、III−V族材料の価電子帯のエネルギレベルと金属コンタクトの形成に用いた金属のフェルミレベルとの間に差があるためである。この高いコンタクト抵抗のためにこれらIII−V族半導体デバイスの駆動に高電圧が必要となり、そのことが電力使用量の増加を招くと共に、デバイスが加熱して動作上の問題が起きる因となり、さらにデバイスが劣化してデバイス寿命が制限される因となる。
一つの解決法として、高濃度にp形ドープされたGaNによって、キャリアが金属コンタクトと半導体ストラクチャ間の障壁をトンネリングできるようにすることがある。しかしながら、このような高いp形ドーパントレベルを得ること自体が他の理由により困難である。
例えばp形窒化ガリウムなどのIII−V族半導体材料に高品質のオーミックコンタクトを形成することは、窒化物半導体設計上の未解決課題である。窒化ガリウムの価電子帯と大半の金属のフェルミレベルとの間のラインアップ(lineup)には、大きいオフセットの存在がみられる。すなわち、高いp形のショットキー障壁高さφpが生じる。この高いショットキー障壁高さφpによって窒化ガリウムの価電子帯中へのホール注入が困難になる。金、ニッケル、パラジウム、および白金などの、それぞれが5.1乃至5.5eV、5.1乃至5.4eV、5.1乃至5.6eV、および5.7eVの大きい仕事関数の値をもつ金属でさえ、窒化ガリウムの価電子帯のエネルギ位置が低いために、ホール注入を可能にする程の十分小さいショットキー障壁高さφpを形成することはできない。
本発明は、金属コンタクト層とアクティブなIII−V族半導体ストラクチャとの間にコンタクト中間層をもつIII−V族半導体デバイスの形成方法を提供するものである。
また本発明は、第1のIII−V族材料と金属コンタクト層との間に、可変のIII−V族コンタクト中間層をもつ半導体デバイスを別途提供する。
さらに本発明は、複数の均質サブレイヤであって該均質サブレイヤの各々が異なる組成をもつサブレイヤを有する、可変のIII−V族コンタクト中間層を提供する。
さらにまた本発明は、少なくとも一層の不均質層であって該不均質層の各々が異なる組成をもつ不均質層を有する、可変のIII−V族コンタクト中間層を提供する。
さらにまた本発明は、前記フェルミエネルギレベルは前記第1および第2の価電子帯のエネルギレベルより高く、前記第2の価電子帯のエネルギレベルは前記金属の前記フェルミエネルギレベルと前記第1の価電子帯のエネルギレベルとの間に存在することを特徴とする。
本発明に係る半導体デバイスの種々の例示的実施形態において、リン化ガリウムまたは窒化リン化ガリウムを用いてp形窒化ガリウム上のコンタクト形成が実現される。種々の例示的実施形態において、リン化ガリウムが用いられる理由は、その価電子帯のエネルギ位置が窒化ガリウムの価電子帯より約1.3eV高いためである。この高い価電子帯の位置によって、リン化ガリウムと金属コンタクト層とのp形オーミックコンタクトの形成がきわめて容易なものになる。したがって、金属コンタクト層とpドープされた窒化ガリウム半導体ストラクチャとの間にリン化ガリウムまたは窒化リン化ガリウム中間層を設けることによって、pドープされた窒化ガリウム中にホールを注入できるようになる。
種々の例示的実施形態において、リン化ガリウム中間層または窒化リン化ガリウム中間層を用いて金属コンタクト層と窒化ガリウム半導体ストラクチャとの間の大きいエネルギ差が分割される。また、種々の他の例示的実施形態においては、種々の濃度のリン化物または窒化リン化物を含有した複数の層を用いて金属コンタクト層と窒化ガリウム半導体ストラクチャ間の大きいエネルギ差が分割される。さらに他の種々の例示的実施形態では、GaN1-xx中間層の組成を純窒化ガリウムからリン化物の比率を次第に高めていって勾配をつけることにより金属コンタクト層と窒化ガリウム半導体ストラクチャ間の大きいエネルギ差が分割される。このような不均質組成の中間層は二つ以上用いてもよいことは明らかである。
本発明の構造は窒化ガリウムへのオーミックコンタクトの形成に限定されず、InN,AlNまたは合金窒化物(InGaN,AlGaN,AlInN)等のその他の窒化物に対するコンタクトにも適用される。
上記およびその他の本発明の特徴および効果は、本発明に係るシステムおよび方法の種々の例示的実施形態についての以下の詳細な説明に記載される、もしくはそれにより明らかにされる。
本発明に係る、半導体コンタクト中間層をもつ半導体デバイスの第1の例示的実施形態の全体的構造を示す図である。 フラットバンド状態での異なる材料間のバンドラインアップを模式的に示す図である。 バンドベンディングの効果を含む、異なる材料間のバンドラインアップを模式的に示す図である。 図1に示した、金属および半導体ストラクチャ中の半導体層間の接合部のバンドラインアップを模式的に示す図である。 本発明に係る、複数の半導体コンタクト中間層をもつ半導体デバイスの第2の例示的実施形態の構造を示す図である。 図5に示した、金属コンタクト層、および半導体ストラクチャ中の半導体コンタクト中間層およびIII−V族半導体層間の接合部のバンドラインアップを模式的に示す図である。 本発明に係る、金属コンタクト層およびIII−V族半導体ストラクチャ間に少なくとも一つの可変半導体コンタクト中間層を有する半導体デバイスの第3の例示的実施形態の構造を示す図である。 図7に示した、金属コンタクト層、および半導体ストラクチャ中の可変半導体コンタクト層およびIII−V族半導体層間の接合部のバンドラインアップを模式的に示す図である。
以下に、本発明の種々の例示的実施形態を図面を参照して詳細に説明する。
本発明の以下の詳細な説明は、金属コンタクト層とp形ドープGaN半導体層との間のGaPおよびGaPNコンタクト中間層に集中して行われる。しかしながら、本発明は、ベース半導体層またはコンタクト中間層のいずれに関しても、それら材料に限定されないことは明らかである。全般的には、本発明は、金属コンタクトを必要とするあらゆるIII−V族半導体層であって、ただしコンタクト抵抗が所望の値より大きいIII−V族半導体層に用いられる。同様に、ベース半導体材料の価電子レベルおよびコンタクトに用いた金属の仕事関数の値の関係が本発明に係る適切な関係となる、あらゆるIII−V族半導体材料を本発明に係るシステムおよび方法に用いることができる。
詳しくは、本発明に使用できる半導体材料は窒化ガリウムに限定されず、InNまたはAlNなどの他の窒化物、あるいはInGaN,AlGaNまたはAlInNなどの合金窒化物等を含む。したがって、以下の例示的実施形態は単に例示のためのものであり、添付した請求の範囲の文言に即した内容またはそれと等価の内容の範囲を制限するものではない。
図1に、本発明に係る半導体デバイス100の第1の例示的実施形態の構造を示す。図1に示したように、半導体デバイス100は、第1のIII−V族層110を含む。第2のIII−V族層120が第1のIII−V族層110上に形成される。金属層130が第2のIII−V族層120上に形成される。種々の例示的実施形態において、第1のIII−V族層110は窒化ガリウム層である。しかしながら、金属層130に用いた金属との不必要に大きいエネルギ差を有する、あらゆる既知または最近開発されたIII−V族形半導体材料を、本発明に係る第1の半導体層110として用いることができることは明らかである。
III−V族層110が窒化ガリウムで形成される場合は、III−V族層110にマグネシウムなどの適当なアクセプタがドープされる。
図2に、フラットバンド状態における異なる材料間のバンドラインアップを模式的に示す。詳しくは、金属などの第1の材料は、半導体などの第2の材料の価電子帯202からオフセットしたフェルミレベル203を有する。フラットバンド状態では、半導体材料の伝導帯201および価電子帯202は金属のフェルミレベル203に平行である。金属のフェルミレベル203と半導体の価電子帯202との差が、金属と半導体との接合部205において生じるp形ショットキー障壁高さφp204になる。
図3に、バンドベンディングの効果を含む場合の異なる材料間のバンドラインアップを模式的に示す。詳しくは、金属などの第1の材料は、ドープされた半導体などの第2の材料の価電子帯302からオフセットしたフェルミレベル303を有する。ドープされた半導体材料の伝導帯301および価電子帯302は、金属とドープされた半導体との接合部305の近傍で曲がりを生じる。金属のフェルミレベル303とドープされた半導体のフェルミレベル(図示せず)とは平衡状態では一致しなければならない。なお、ショットキー障壁高さφp304はショットキー障壁高さφp204に等しいことは明らかである。
図4に、図1に示した半導体デバイス100の、金属層130と、第1および第2の半導体層110および120との接合部のバンドラインアップを模式的に示す。金属と半導体との接合部405の最近傍において半導体ストラクチャに通常生じるバンドベンディングは簡明のために示されていない。詳しくは、第1のIII−V族層110と金属層130との間に第2のIII−V族層120を付加することにより、バンドストラクチャ400にステップが生じている。第2のIII−V族半導体材料120の価電子帯412および伝導帯411は、いずれも第1のIII−V族半導体材料110の価電子帯402および伝導帯401からオフセットしている。
価電子帯のオフセット406は、第2のIII−V族半導体材料120の価電子帯と第1のIII−V族半導体110の価電子帯とのエネルギ差である。第1の半導体110がGaNで第2の半導体120がGaPである場合は、価電子帯のオフセット406は約1.3eVになる。これに対応して、図4に示すように、第2の半導体層120の価電子帯と金属層130の金属のフェルミレベル403との間のショットキー障壁高さφp404は小さくなっている。
また、コンタクト抵抗は、ショットキー障壁高さφ404に指数関数的に依存することは明らかである。同様に、第1および第2の半導体層110および120間の中間層の抵抗は、バンドオフセット406の指数関数になる。したがって、金属層130と第2の半導体層120とのコンタクト抵抗は、金属層130が第1の半導体層110上に形成された場合に生じる、非分割のコンタクト抵抗よりも小さくなる。さらに、全抵抗(すなわちコンタクト抵抗と中間層抵抗との合計)は、非分割のコンタクト抵抗より小さい。実際のストラクチャでは、半導体および金属のフェルミレベルを一致させようとするバンドベンディング効果が生じるが、それによってフラットバンド状態についての上述の論旨が変わることはない。
図5に、本発明に係る半導体デバイス500の第2の例示的実施形態の構造を示す。図5に示すように、この第2の例示的実施形態において、半導体デバイス500は、第1のIII−V族層510、第1のIII−V族層510上に形成された第2のIII−V族層520、および第2のIII−V族層520上に形成された第3のIII−V族層525を含む。金属層530が第3のIII−V族層525上に形成される。
種々の例示的実施形態において、第1のIII−V族層510は窒化ガリウム層である。しかしながら、金属層530との不必要に大きいエネルギ差をもつ、あらゆる既知または最近開発されたIII−V族形半導体材料を本発明に係る第1の半導体層510として用いることができることは明らかである。この場合も、III−V族層510が窒化ガリウムで形成される場合は、III−V族層510にマグネシウムなどの適当なアクセプタがドープされる。
独立した第1および第2の中間層520および525は、第1のIII−V族半導体層510より高い位置に価電子帯を有する。例えば、第3のIII−V族層525としてリン化ガリウム層がある。これに対して、第2のIII−V族層520としては窒化リン化ガリウム層がある。また、その他の種々の例示的実施形態において、第1のIII−V族半導体層510および金属層530間の、第2および第3のIII−V族層520および525上にさらにコンタクト中間層を追加可能なことは明らかである。第2および第3のIII−V族層520および525などの各III−V族半導体コンタクト中間層は、種々の比率の窒素および/またはリンまたはその他の適当な元素を含有可能である。注目すべきことに、本開示の例示的実施形態ではリンと窒素との混合を用いたが、第1のIII−V族半導体層510より高い位置に価電子帯をもつ、あらゆる既知または最近開発されたIII−V族形半導体材料を、本発明に係る半導体ストラクチャ500の第2の例示的実施形態での第1のIII−V族半導体510と金属層530との間のコンタクト中間層として使用することができる。
図6に、図5に示した半導体デバイス500における、金属層530と、III−V族半導体層510,520および525との接合部のバンドラインアップを模式的に示す。図4の場合と同様に、この場合も金属とIII−V族半導体との接合部605におけるバンドベンディングは簡明のために示されていない。バンドダイアグラム600に示すように、価電子帯602,612,622および伝導帯601,611,621間の半導体デバイスのバンドストラクチャには、多段の階段状のストラクチャが存在する。この特有のバンドストラクチャは、複数のIII−V族半導体コンタクト中間層を第1のIII−V族半導体層510および金属層530間で用いたことにより生じたものである。本実施例では、金属と半導体との接合部605に最近接した半導体コンタクト中間層525はリン化ガリウム層であり、一方リン化ガリウム層525と第1のIII−V族半導体層510との間の半導体コンタクト中間層520は窒化リン化ガリウムである。
価電子帯のオフセット606は、第1のIII−V族半導体層510の価電子帯602および第1の半導体コンタクト中間層520の価電子帯612間のエネルギ差である。価電子帯のオフセット607は、第1の半導体コンタクト中間層120の価電子帯612および第2の半導体コンタクト中間層の価電子帯622間のエネルギ差である。ショットキー障壁高さφp604は、金属のフェルミレベル603と第2の半導体コンタクト中間層525の価電子帯622とのエネルギ差である。図2に示した元のショットキー障壁高さφp204は、ショットキー障壁高さφp604と二つの価電子帯のオフセット606および607(追加の半導体コンタクト中間層がある場合はそれ以上)とに細分されることは明白である。さらに、各々が例えばリン化物から窒化物にかけての異なる組成比をもつ、三つ以上の半導体コンタクト中間層を設けることも可能なことは明らかである。
図7に、本発明に係る第3の例示的実施形態の半導体デバイス700の構造を示す。図7に示すように、半導体デバイス700は、III−V族層710、第1のIII−V族層710上に形成された第2のIII−V族層740、および第2のIII−V族層740上に形成された金属層730を含む。詳しくは、この第3の例示的実施形態では、第2のIII−V族層740は濃度の異なる二つ以上のV族材料を含有する。例えば、第2のIII−V族層740がV族材料として窒素およびリンを含む場合は、V族材料の濃度は化学式GaN1-xxに基づいて変化する。この場合、リン濃度xは、第1のIII−V族層に最近接した表面からの第2のIII−V族層740の深さが増すにしたがって高くなる。
すなわち、第1のIII−V族半導体層710に最近接した第2のIII−V族層740の部分のIII−V族材料は窒化ガリウムになる。同時に、金属層730に最近接した第2のIII−V族層740の部分のIII−V族材料は、ある所定の合金濃度xをもつ窒化リン化ガリウムGaN1-xxになる。詳しくは、金属層730に最近接した第2のIII−V族層740の部分は、xが1の場合の純GaPになる。このストラクチャでは、III−V族層740の中間部分の窒化リン化ガリウムの組成は上記二極値の間の種々の値をとる。
種々の例示的実施形態において、V族材料の濃度は第2のIII−V族層740内で直線的に変化する。しかしながら、種々の例示的実施形態において、第2のIII−V族層740の厚さ方向に変化するV族材料の濃度を、任意の所望の連続または非連続関数にしたがって変化させることもできることは明らかである。ただし、実際の濃度は、堆積方法、温度、および時間等の制約などの種々の要因に依って変化することは明らかである。したがって、第2のIII−V族層の厚さ方向の実際の濃度変化はむしろ段階的であり、実際には図5に示したような不連続層となって現れる。
図8に、図7に示した半導体ストラクチャ700の第3の例示的実施形態のバンドダイアグラムを模式的に示す。図8に示すように、バンドダイアグラム800においては、第1のIII−V族層710と金属層730との間に位置した第2のIII−V族層740の伝導帯811および価電子帯812に、連続的に変化した勾配がついている。これに対して、第1のIII−V族層710の伝導帯801および価電子帯802には、勾配をつけることは可能であるが、通常は他の例示的実施形態と同様に勾配はついていない。この場合も図4および図6の場合と同様に、金属と半導体との接合部805に生じるバンドベンディングは簡明のために示されていない。またこの場合も、金属層730のフェルミレベル803、および第2のIII−V族層740および第1のV族半導体層710のフェルミレベルは概ね一致していなければならない。
前述したように、第2のIII−V族層740内の実際の勾配は、図8に示した勾配程には連続的もしくは平滑ではないことは明らかである。微小なステップが、前述のプロセス条件に基づいて生じる。この微小なステップは、むしろ図6に示したステップに類似した外観を示す。さらに、図5乃至図8に示した例示的実施形態を組み合わせて、二つ以上の中間層を設け、少なくとも一つの中間層が可変の組成をもつようにすることもできることは明らかである。さらに、異なる傾斜をもつ勾配を有する二つの中間層を前記二つ以上の中間層として設けることもできる。
また、金属層730に最近接した半導体中間層の組成を、隣接した半導体中間層に最近接した金属層の部分を該半導体中間層中に拡散することによって、あるいはその逆の拡散によって変化させることができることは明らかである。
複数の異なる方法を用いて、窒化ガリウム上のリン化ガリウムなどの、本発明に係るIII−V族コンタクト中間層を形成することができることは明白である。ただし、これらの合金の混和性は低い。そのために、種々の例示的実施形態において、低温での非平衡成長が用いられる。種々の他の例示的実施形態では、分子線エピタキシや有機金属気相成長法が用いられる。下側の窒化物系半導体ストラクチャの形成に用いた方法と同じ成長法を用いて窒化リン化コンタクト中間層を堆積する必要は特にないことは明白である。III−V族コンタクト中間層はIII−V族半導体デバイスの最上面に形成されるので、III−V族半導体デバイスの他の層および/またはストラクチャは、選択された一つ以上の成長法を用いて先に成長させられる。一つ以上のIII−V族コンタクト中間層の各々は、所望の方法を用いて堆積される。
さらに、金属層130自体は、単一の金属を用いて形成された単一層、複数の異なる金属を用いて形成された単一層、または一つ以上の金属および一つ以上の非金属を用いて形成された単一層のいずれでもよいことは明らかである。また、金属層130は複数の独立したサブレイヤで形成することもでき、この場合、各サブレイヤは単一の金属、複数の異なる金属、または一つ以上の金属および一つ以上の非金属のいずれでも形成可能である。詳しくは、具体的な金属層の組成は、本発明のシステムおよび方法の機能または範囲にとって重要でない。より正確には、考慮する必要のある金属層のパラメータは、隣接した半導体中間層の直上の金属層の部分のフェルミレベルのみである。
最後に、図1および図4乃至図8に示した半導体ストラクチャまたはデバイスを利用し得る電子デバイスとして、トランジスタ、センサ、オプトエレクトロニックデバイス、ダイオード、オプティカルディテクタ、レーザダイオード、および発光ダイオード等があることは明らかである。さらに、このような電子デバイスを組み込んだシステムとして、表示装置、白黒またはカラーの像形成装置、光通信装置、光学式記憶装置、白黒またはカラーのファクシミリ機、白黒またはカラーのレーザプリンタ、白黒またはカラーの多目的装置、光ファイバネットワーク、マイクロプロセッサ、ゲートアレイ、無線周波数送受信機、およびデジタルシグナルプロセッサ等がある。
100 半導体デバイス、110 第1のIII−V族半導体層、120 第2のIII−V族半導体層、130 金属層、201 伝導帯、202 価電子帯、203 フェルミレベル、204 ショットキー障壁高さ、205 金属と半導体との接合部、301 伝導帯、302 価電子帯、303 フェルミレベル、304 ショットキー障壁高さ、305 金属とドープされた半導体との接合部、400 バンド構造、401 伝導帯、402 価電子帯、403 フェルミレベル、404 ショットキー障壁高さ、405 金属と半導体との接合部、406 バンドオフセット、500 半導体デバイス、510 第1のIII−V族半導体層、520 第2のIII−V族半導体層、525 第3のIII−V族半導体層、530 金属層、600 バンドダイアグラム、601,611,621伝導帯、602,612,622 価電子帯、603 金属のフェルミレベル、604 ショットキー障壁高さ、605 金属と半導体との接合部、606,607 バンドオフセット、700 半導体デバイス、710 III−V族層、730 金属層、740 第2のIII−V族層、800 バンドダイアグラム、801 伝導帯、802 価電子帯、803 フェルミレベル、805 金属と半導体との接合部。

Claims (1)

  1. 半導体デバイスは、
    第1の伝導帯のエネルギレベルおよび第1の価電子帯のエネルギレベルを有する第1のpドープされたIII−V族半導体層、
    前記第1のpドープされたIII−V族半導体層上に形成された、第2の伝導帯のエネルギレベルおよび第2の価電子帯のエネルギレベルを有する第2のpドープされたIII−V族半導体層、
    および前記第2のpドープされたIII−V族半導体層上に形成された、フェルミエネルギレベルを有する金属層を含み、
    前記フェルミエネルギレベルは前記第1および第2の価電子帯のエネルギレベルより高く、前記第2の価電子帯のエネルギレベルは前記金属の前記フェルミエネルギレベルと前記第1の価電子帯のエネルギレベルとの間に存在することを特徴とする半導体デバイス。
JP2012244702A 2001-07-31 2012-11-06 コンタクト抵抗を低下させた半導体ストラクチャ Pending JP2013030813A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/682,174 US6605832B2 (en) 2001-07-31 2001-07-31 Semiconductor structures having reduced contact resistance
US09/682,174 2001-07-31

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002220335A Division JP2003133543A (ja) 2001-07-31 2002-07-29 コンタクト抵抗を低下させた半導体ストラクチャ

Publications (1)

Publication Number Publication Date
JP2013030813A true JP2013030813A (ja) 2013-02-07

Family

ID=24738547

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2002220335A Withdrawn JP2003133543A (ja) 2001-07-31 2002-07-29 コンタクト抵抗を低下させた半導体ストラクチャ
JP2010061417A Withdrawn JP2010166076A (ja) 2001-07-31 2010-03-17 コンタクト抵抗を低下させた半導体ストラクチャ
JP2012244702A Pending JP2013030813A (ja) 2001-07-31 2012-11-06 コンタクト抵抗を低下させた半導体ストラクチャ
JP2013084638A Pending JP2013168668A (ja) 2001-07-31 2013-04-15 コンタクト抵抗を低下させた半導体ストラクチャ

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2002220335A Withdrawn JP2003133543A (ja) 2001-07-31 2002-07-29 コンタクト抵抗を低下させた半導体ストラクチャ
JP2010061417A Withdrawn JP2010166076A (ja) 2001-07-31 2010-03-17 コンタクト抵抗を低下させた半導体ストラクチャ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013084638A Pending JP2013168668A (ja) 2001-07-31 2013-04-15 コンタクト抵抗を低下させた半導体ストラクチャ

Country Status (2)

Country Link
US (1) US6605832B2 (ja)
JP (4) JP2003133543A (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6833556B2 (en) 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
US7084423B2 (en) 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
CN100440553C (zh) * 2005-06-23 2008-12-03 华南师范大学 GaN基LED外延片及其制备方法
CN100392881C (zh) * 2005-06-23 2008-06-04 华南师范大学 一种GaN基LED外延片及其制备方法
JP4956924B2 (ja) * 2005-06-29 2012-06-20 豊田合成株式会社 半導体デバイス、及びその電極の製造方法
EP2351873B1 (en) * 2008-10-30 2018-03-21 Panasonic Intellectual Property Management Co., Ltd. Photoelectrochemical cell and energy system using the same
US8758578B2 (en) 2009-08-05 2014-06-24 Panasonic Corporation Photoelectrochemical cell and energy system using the same
CN102575361B (zh) * 2009-11-10 2014-08-20 松下电器产业株式会社 光电化学电池以及利用光电化学电池的能量系统
WO2013077954A1 (en) 2011-11-23 2013-05-30 Acorn Technologies, Inc. Improving metal contacts to group iv semiconductors by inserting interfacial atomic monolayers
EP2881982B1 (en) 2013-12-05 2019-09-04 IMEC vzw Method for fabricating cmos compatible contact layers in semiconductor devices
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
WO2018004521A1 (en) * 2016-06-27 2018-01-04 Intel Corporation Broken bandgap contact
US10170627B2 (en) 2016-11-18 2019-01-01 Acorn Technologies, Inc. Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height
CN106340572B (zh) * 2016-11-23 2018-07-13 映瑞光电科技(上海)有限公司 发光二极管及其形成方法
CN106449917B (zh) * 2016-11-23 2019-12-13 映瑞光电科技(上海)有限公司 发光二极管及其形成方法
US11434583B1 (en) 2018-06-06 2022-09-06 United States Of America As Represented By The Secretary Of The Air Force Optimized Heteropitaxial growth of semiconductors

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897468A (ja) * 1994-09-28 1996-04-12 Rohm Co Ltd 半導体発光素子
JPH08316581A (ja) * 1995-05-18 1996-11-29 Sanyo Electric Co Ltd 半導体装置および半導体発光素子
JPH10303506A (ja) * 1997-04-25 1998-11-13 Matsushita Electric Ind Co Ltd 半導体発光素子
JP2000021812A (ja) * 1998-07-07 2000-01-21 Nec Corp オーミック電極及びそのオーミック電極を有する半導体素子
JP2000068528A (ja) * 1998-08-06 2000-03-03 Sharp Corp 電極―半導体間接触およびその製造方法
JP2000077786A (ja) * 1998-08-28 2000-03-14 Toshiba Corp 半導体装置及びその製造方法
JP2001035810A (ja) * 1999-07-21 2001-02-09 Hitachi Cable Ltd 窒化物半導体素子、および窒化物半導体への電極の形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100586A (en) * 1997-05-23 2000-08-08 Agilent Technologies, Inc. Low voltage-drop electrical contact for gallium (aluminum, indium) nitride
US6984851B2 (en) * 2000-06-21 2006-01-10 Showa Denko Kabushiki Kaisha Group-III nitride semiconductor light-emitting diode, light-emitting diode lamp, light source, electrode for group-III nitride semiconductor light-emitting diode, and method for producing the electrode

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897468A (ja) * 1994-09-28 1996-04-12 Rohm Co Ltd 半導体発光素子
JPH08316581A (ja) * 1995-05-18 1996-11-29 Sanyo Electric Co Ltd 半導体装置および半導体発光素子
JPH10303506A (ja) * 1997-04-25 1998-11-13 Matsushita Electric Ind Co Ltd 半導体発光素子
JP2000021812A (ja) * 1998-07-07 2000-01-21 Nec Corp オーミック電極及びそのオーミック電極を有する半導体素子
JP2000068528A (ja) * 1998-08-06 2000-03-03 Sharp Corp 電極―半導体間接触およびその製造方法
JP2000077786A (ja) * 1998-08-28 2000-03-14 Toshiba Corp 半導体装置及びその製造方法
JP2001035810A (ja) * 1999-07-21 2001-02-09 Hitachi Cable Ltd 窒化物半導体素子、および窒化物半導体への電極の形成方法

Also Published As

Publication number Publication date
JP2013168668A (ja) 2013-08-29
US20030025113A1 (en) 2003-02-06
US6605832B2 (en) 2003-08-12
JP2010166076A (ja) 2010-07-29
JP2003133543A (ja) 2003-05-09

Similar Documents

Publication Publication Date Title
JP2013030813A (ja) コンタクト抵抗を低下させた半導体ストラクチャ
US6285696B1 (en) Algainn pendeoepitaxy led and laser diode structures for pure blue or green emission
US8829545B2 (en) Group III nitride semiconductor light-emitting device
US8044409B2 (en) III-nitride based semiconductor structure with multiple conductive tunneling layer
JP2002043617A (ja) Iii族窒化物系化合物半導体素子
TW200425549A (en) III-nitride optoelectronic device structure with high al algan difusion barrier
KR960036160A (ko) 화합물 반도체 발광소자 및 그 제조 방법
JP2007201195A (ja) 窒化物半導体発光素子
JP2002217452A (ja) Iii族窒化物系化合物半導体素子
US8659045B2 (en) Light emitting device and methods for forming the same
US8816366B2 (en) Nitride semiconductor device
JP2007227832A (ja) 窒化物半導体素子
US7242025B2 (en) Radiation emitting semiconductor component having a nitride compound semiconductor body and a contact metallization layer on its surface
JP7166404B2 (ja) 窒化物半導体素子の製造方法
US6894391B1 (en) Electrode structure on P-type III group nitride semiconductor layer and formation method thereof
US6583449B2 (en) Semiconductor device and method of forming a semiconductor device
CN115732604A (zh) Led结构及其制备方法
KR20130015112A (ko) 발광 다이오드 및 그것을 제조하는 방법
JP4302827B2 (ja) AlGaInP発光ダイオード
JP4061498B2 (ja) 発光素子の製造方法
JP2002076518A (ja) 半導体レーザおよび半導体素子並びにそれらの製造方法
US7629670B2 (en) Radiation-emitting semi-conductor component
JP2002359397A (ja) 半導体素子を形成する半導体素子及び方法
JP4061496B2 (ja) 発光素子の製造方法
JP2004247503A (ja) 窒化物半導体素子およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140805