JP2013026512A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2013026512A JP2013026512A JP2011161158A JP2011161158A JP2013026512A JP 2013026512 A JP2013026512 A JP 2013026512A JP 2011161158 A JP2011161158 A JP 2011161158A JP 2011161158 A JP2011161158 A JP 2011161158A JP 2013026512 A JP2013026512 A JP 2013026512A
- Authority
- JP
- Japan
- Prior art keywords
- back surface
- semiconductor
- semiconductor substrate
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Semiconductor Memories (AREA)
Abstract
【解決手段】回路が形成された表面と表面に対向する裏面を有する半導体基板11を備えた半導体装置の製造方法であり、半導体基板11の裏面を鏡面に研磨する工程と、半導体基板11の鏡面にRIE(Reactive Ion Etching)を用いてダメージ層を形成する工程とを備える。
【選択図】図4
Description
第1実施形態の半導体装置の製造方法について説明する。
図1〜図4は、第1実施形態の半導体装置の製造方法を示す断面図である。
下地基板としてのマルチチップパッケージ基板(MCP基板)14は、表面と裏面にCu配線15を有する。MCP基板14のCu配線15上には、Cu配線15を覆うようにソルダーレジスト16が形成されている。
第2実施形態の半導体装置の製造方法について説明する。
第1実施形態では、半導体メモリチップの裏面研削、鏡面研磨の後に、RIEを用いて半導体メモリチップの裏面にゲッタリング層を形成したが、第2実施形態ではバイアススパッタリングを用いて半導体メモリチップの裏面にゲッタリング層を形成する例を述べる。
Claims (5)
- 回路が形成された表面と前記表面に対向する裏面を有する半導体基板を備えた半導体装置の製造方法であって、
前記半導体基板の前記裏面を鏡面に研磨し、
前記半導体基板の前記鏡面にRIE(Reactive Ion Etching)を用いてダメージ層を形成する、
ことを特徴とする半導体装置の製造方法。 - 回路が形成された表面と前記表面に対向する裏面を有する半導体基板を備えた半導体装置の製造方法であって、
前記半導体基板の前記裏面を鏡面に研磨し、
前記半導体基板の前記鏡面にバイアススパッタリングを用いてダメージ層を形成する、
ことを特徴とする半導体装置の製造方法。 - 前記半導体基板の前記裏面を鏡面に研磨する工程の前に、前記半導体基板の前記裏面を裏面研削(Back Side Grinding)を用いて研削することを特徴とする請求項1または2に記載の半導体装置の製造方法。
- CMP(Chemical Mechanical Polishing)を用いて前記半導体基板の前記裏面を鏡面に研磨することを特徴とする請求項1乃至3のいずれかに記載の半導体装置の製造方法。
- 前記ダメージ層は不純物を捕捉するゲッタリング層であることを特徴とする請求項1乃至4のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011161158A JP2013026512A (ja) | 2011-07-22 | 2011-07-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011161158A JP2013026512A (ja) | 2011-07-22 | 2011-07-22 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013026512A true JP2013026512A (ja) | 2013-02-04 |
Family
ID=47784482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011161158A Withdrawn JP2013026512A (ja) | 2011-07-22 | 2011-07-22 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013026512A (ja) |
-
2011
- 2011-07-22 JP JP2011161158A patent/JP2013026512A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3803972B1 (en) | Die stacking for multi-tier 3d integration | |
TWI744443B (zh) | 堆疊基板的處理 | |
TWI556349B (zh) | 半導體裝置的結構及其製造方法 | |
US9478463B2 (en) | Device and method for improving RF performance | |
US6753238B2 (en) | Semiconductor device and manufacturing method thereof | |
US8987050B1 (en) | Method and system for backside dielectric patterning for wafer warpage and stress control | |
US9252111B2 (en) | Method for handling very thin device wafers | |
US10784229B2 (en) | Wafer level package structure and wafer level packaging method | |
KR20150092675A (ko) | 반도체 소자의 제조 방법 | |
CN115380372B (zh) | 制作双侧半导体装置的方法及相关装置、组合件、封装及系统 | |
JP2021535613A (ja) | ウェハレベルパッケージ方法及びパッケージ構造 | |
JP2008218832A (ja) | 半導体装置の製造方法、及び、半導体装置 | |
WO2010082248A1 (ja) | 半導体装置およびそれを用いた電子機器ならびに半導体装置の製造方法 | |
US10056338B2 (en) | Methods of forming semiconductor packages including molding semiconductor chips of the semiconductor packages | |
US10096535B2 (en) | Packaged semiconductor die and CTE-engineering die pair | |
JP2013026512A (ja) | 半導体装置の製造方法 | |
US10991597B2 (en) | Method of fabricating a semiconductor device using an adhesive layer | |
JP5223215B2 (ja) | ウェハー構造体及びその製造方法 | |
US10121690B2 (en) | Method of manufacturing a semiconductor component and semiconductor component | |
KR101932495B1 (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
US20230413585A1 (en) | Semiconductor package and method of manufacturing the semiconductor package | |
US20240047424A1 (en) | Semiconductor dies including recesses for facilitating mechanical debonding, and associated systems and devices | |
US20230207475A1 (en) | Hybrid bonded stacked memory with tsv as chiplet for package structure | |
KR20090092025A (ko) | 웨이퍼 스택 제작 방법 | |
CN114597133A (zh) | 一种扇出型封装方法及扇出型封装器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131205 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131212 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131219 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131226 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140109 |
|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141007 |