JP2013026245A - 配線パターンデータの生成方法 - Google Patents
配線パターンデータの生成方法 Download PDFInfo
- Publication number
- JP2013026245A JP2013026245A JP2011156205A JP2011156205A JP2013026245A JP 2013026245 A JP2013026245 A JP 2013026245A JP 2011156205 A JP2011156205 A JP 2011156205A JP 2011156205 A JP2011156205 A JP 2011156205A JP 2013026245 A JP2013026245 A JP 2013026245A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- wiring
- track
- patterns
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
- H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/317—Processing objects on a microscale
- H01J2237/3175—Lithography
- H01J2237/31761—Patterning strategy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/317—Processing objects on a microscale
- H01J2237/3175—Lithography
- H01J2237/31761—Patterning strategy
- H01J2237/31764—Dividing into sub-patterns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/317—Processing objects on a microscale
- H01J2237/3175—Lithography
- H01J2237/31776—Shaped beam
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Analytical Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electron Beam Exposure (AREA)
Abstract
【解決手段】トラックパターンが連結された複数の平行配線パターンを生成する工程S2と、異なる配線経路の経路端部が同じトラックパターン内に配置されないように生成する工程S4と、前記経路端部が配置されたトラックパターンのトラックパターン終端部および当該トラックパターンのトラックパターン始端部に連結された隣接トラックパターンのトラックパターン終端部のうちの前記配線経路が通らないトラックパターン終端部を切り欠く工程S6と、前記トラックパターン終端部の切り欠き後に前記トラックパターンが並置された基本ブロックパターンに対応するブロックパターン識別子と当該基本ブロックパターンの配置位置とを有する配線パターンデータを生成する工程S10とを有すること。
【選択図】図5
Description
図1は、本実施の形態で生成する配線パターンデータに基づいて、配線パターン(複数の配線全体の形状)をレジスト膜14に描画する電子ビーム露光装置2の構成図である。
図6は、平行配線パターンの生成工程(S2)により生成される複数の平行配線パターン36の一例である。図7は、配線領域38に配置される基本ブロックパターン40の一例である。
図9は、配線経路の生成工程(S4)のフローチャートである。図10及び11は、配線経路の生成工程を説明するパターン図である。
コンピュータ28は、セルパターンをセルパターン配置面および/または配線パターン形成面に配置する際、セルパターンの外部端子パターン(又は、この外部端子パターンにビアパターンを介して接続されたビア端子パターン)を配線パターン形成面に配置する。これらの端子パターン(外部端子パターン、ビア端子パターン)は、例えばVSB法で配線領域外に形成される配線パターンにより平行配線パターン36a,36bの端部に接続される。或いは、これらの端子パターンは、平行配線パターン36a,36b内に直接設けられる。
次に、コンピュータ28は、選択された検索対象端子点56a,56bを、トラックパターン44a,44bを通って接続する接続経路60を探索する。この時、コンピュータ28は、接続経路60の一部または全部として、図10及び11に示すように、トラックパターン44a,44bを通る配線経路(配線パターン内経路)54a,54bを生成する。
図13及び14は、トラックパターン終端部の切り欠き工程を説明する図である。図13には、経路端部58が配置された基本ブロックパターン40cが示されている。この基本ブロックパターン40cは、図10に示す基本ブロックパターン40Cに対応している。
ネットリストには、所定の端子(例えば、セルパターンの外部端子)が接続されるように定められている。コンピュータ28は、この所定の端子が一または複数の配線経路(配線パターン内経路)を介して接続されるように、配線経路の生成工程(S4)およびトラックパターン終端部の切り欠き工程(S6)を実行する。
次に、コンピュータ28は、配線領域内(38a,38b)の各基本ブロックパターンに対応するブロックパターン識別子と各基本ブロックパターンの配置位置とを有する配線パターンデータを生成する(S10)。
図17は、本実施の形態の配線データの生成方法のフローチャートである。
図18は、ダングリング配線長の調整工程(S20)のフローチャートである。図19及び20は、ダングリング配線長の調整工程(S20)を説明するパターン図である。
図21及び22は、配線データの生成工程(S10A)を説明するパターン図である。コンピュータ28は、まず図21に示すように、ダングリング配線中間部76が切り欠かれた基本ブロックパターン40fから切り取り枠78内のパターン(以下、部分ブロックパターンと呼ぶ)を切り取る。
本実施の形態の配線データの生成方法は、配線経路の生成工程(S4)およびトラックパターン終端部の切り欠き工程(S6)以外は、図5に示す実施の形態1の配線データの生成方法と略同じである。図24は、本実施の形態の配線経路の生成工程のフローチャートである。
図25は、トラック増設および迂回経路探索工程(S30)のフローチャートである。図26及び27は、トラック増設および迂回経路探索工程(S30)を説明するパターン図である。
コンピュータ28は、実施の形態1で説明したトラック終端部の切り欠き工程(S6)と同様、配線経路54の経路端部58が配置されたトラックパターンまたはその隣接トラックパターンのトラック終端部64a6,4bを切り欠く(図13及び14参照)。更に、コンピュータ28は、迂回経路88が通る第1の増設トラックパターン44Hおよびこの第1の増設トラックパターン44Hに接する第2の増設トラックパターン44Iの終端部のうちの迂回経路88が通らないトラックパターン終端部64dを切り欠く。
図28は、本実施の形態の「配線パターンデータの生成方法」を説明するパターン図である。本実施の形態では、実施の形態1の接続完了判定工程(S8)と配線パターンの生成工程(S10)の間に、ダミーパターン配置工程を有している。
実施の形態1で説明したように、配線パターンデータの生成工程(S10)では、配線パターンデータおよび接続ビアデータが生成される。しかし、実施の形態1では、接続ビアデータの生成方法については詳しく説明しなかった。本実施の形態では、接続ビアデータの生成方法の一例を詳しく説明する。
図33及び34は、本実施の形態の配線パターンデータの生成方法を説明するパターン図である。実施の形態1および5と共通する部分については、説明を省略する。
37・・・配線パターン形成面
38・・・配線領域
40・・・基本ブロックパターン
42・・・一方向
44・・・トラックパターン
46・・・交差方向
50・・・第1の方向
52・・・第2の方向
54a・・・第1の配線経路
54b・・・第2の配線経路
56a,56b・・・検索対象端子点
58,58a,58a・・・経路端部
60・・・接続経路
62・・・格子点
64a,64b・・・トラックパターン終端部
66・・・トラックパターン始端部
68・・・切り欠きブロックパターン
70・・・ブロックパターン識別子
72・・・配置位置
74・・・配線パターンデータ
76・・・ダングリング配線中間部
78・・・切り取り枠
86・・・部分ブロックパターン
98・・・ダミーパターン
106・・・ビアパターン配置面
108・・・サブフィールド
112・・・ビアブロックパターン識別子
Claims (10)
- 一方向に延在する複数のトラックパターンが前記一方向に交差する交差方向に所定のピッチで配置された複数の基本ブロックパターンを配線領域内で連結して、トラックパターンが連結された複数の平行配線パターンを生成する平行配線パターン生成工程と、
トラックパターンを通る配線経路を、異なる配線経路の経路端部が同じトラックパターン内に配置されないように生成する配線経路の生成工程と、
前記経路端部が配置されたトラックパターンのトラックパターン終端部および当該トラックパターンのトラックパターン始端部に連結された隣接トラックパターンのトラックパターン終端部のうちの前記配線経路が通らないトラックパターン終端部を切り欠く切り欠き工程と、
前記トラックパターン終端部の切り欠き工程の後に、前記配線領域内の前記基本ブロックパターンに対応するブロックパターン識別子と当該基本ブロックパターンの配置位置とを有する配線パターンデータを生成する配線パターンデータの生成工程とを有し、
前記ブロックパターン識別子は、前記基本ブロックパターンに含まれるトラックパターンのトラックパターン終端部を切り欠いて生成される互いに異なる複数の切り欠きブロックパターンおよびトラックパターン終端部が切り欠かれていない前記基本ブロックパターンのいずれかに対応付けられている
配線パターンデータの生成方法。 - 請求項1に記載の配線パターンデータの生成方法において、
更に、切り欠かれた前記トラックパターン終端部と前記経路端部との間のダングリング配線長が許容値を超える場合に、当該トラックパターン終端部と前記経路端部の間のダングリング配線中間部を切り欠く工程を有し、
前記配線データの生成工程は、更に、前記ダングリング配線中間部が切り欠かれた前記基本ブロックパターンを前記交差方向に横断し前記ダングリング配線中間部に前記配線経路の反対側から接する第1の端辺と前記第1の端辺に対向し当該基本ブロックパターンに接する第2の端辺とを有する切り取り枠内の部分ブロックパターンを当該基本ブロックパターンから切り取り、切り取られた前記部分ブロックパターンに対応する部分ブロックパターン識別子と当該部分ブロックパターンの位置とを有する配線パターンデータを生成し、
前記部分ブロックパターン識別子は、前記部分ブロックパターンに前記トラックパターン終端部側の領域がマッチングする前記切り欠きブロックパターンに対応していることを
特徴とする配線パターンデータの生成方法。 - 請求項2に記載の配線パターンデータの生成方法において、
切り取られる前記トラックパターン中間部は、前記許容値に応じた所定の位置にあることを
特徴とする配線パターンデータの生成方法。 - 請求項1乃至3のいずれか1項に記載の配線パターンデータの生成方法において、更に、前記所定のピッチを設計で許される最小ピッチの2倍以上に設定し、
前記配線経路が通っている経路トラックパターンの間および前記経路トラックパターンに接するトラックパターンの間にそれぞれ第1の増設トラックパターンおよび前記第1の増設トラックパターンに接する第2の増設トラックパターンが介在するように、前記基本ブロックパターンを配置する工程と、
前記第1の増設トラックパターンおよび前記第2の増設トラックパターンを通り、前記経路トラックパターンを迂回する迂回経路を生成する工程を有し、
前記切り欠き工程は、更に、前記迂回経路が通る前記第1の増設トラックパターンおよび当該第1の増設トラックパターンに接する前記第2の増設トラックパターンのトラック終端部のうちの前記迂回経路が通らないトラックパターン終端部を切り欠くことを
特徴とする配線パターンデータの生成方法。 - 請求項1乃至4のいずれか1項に記載の配線パターンデータの生成方法において、
更に、前記基本ブロックパターンより広く前記配線経路が通らない無効領域内のトラックパターンを削除し、前記基本ブロックパターンより広いダミーパターンを前記無効領域内に配置するダミーパターン配置工程を有し、
前記配線パターンデータの生成工程では、更に、前記ダミーパターンに対応するブロックパターン識別子と当該ダミーパターの配置位置とを有する配線パターンデータを生成することを
特徴とする配線パターンデータの生成方法。 - 請求項1乃至5のいずれか1項に記載の配線パターンデータの生成方法において、
前記平行配線パターンの生成工程は、第1の方向に延在する複数の第1のトラックパターンが第2の方向に前記所定のピッチで配置された複数の第1の基本ブロックパターンを第1の配線パターン形成面内の配線領域内で連結して複数の第1の平行配線パターンを生成し、前記第2の方向に延在する複数の第2のトラックパターンが前記第1の方向に前記所定のピッチで配置された複数の第2の基本ブロックパターンを前記第1の配線パターン形成面に積層される第2の配線パターン形成面内の配線領域で連結して複数の第2の平行配線パターンを生成し、
前記配線経路の生成工程は、更に、前記第1のトラックパターンと前記第2のトラックパターンが交差する格子点に接続ビアパターンを配置して、第1のトラックパターンに配置された第1の経路端部と第2のトラックパターンに配置された第2の経路端部を接続し、
前記配線パターンデータの生成工程は、前記接続ビアパターンが前記格子点に配置されたビアパターン配置面をサブフィールドごとに分割し、分割されたビアパターン配置面のサブフィールドパターンに対応するビアブロックパターン識別子と当該サブフィールドパターンの位置とを有する接続ビアデータを生成することを
特徴とする配線データの生成方法。 - 請求項6に記載の配線パターンデータの生成方法において、
前記サブフィールドは、並列配置された所定数のトラックパターン上の格子点を有する領域であり、
前記ビアブロックパターン識別子は、前記サブフィールド内の前記格子点にビアパターンを配置することで生成される互いに異なる複数のビアブロックパターンのいずれかに対応付けられていることを
特徴とする配線パターンデータの生成方法。 - 請求項7に記載の配線パターンデータの生成方法において、
前記複数のビアブロックパターンは、トラックパターンごとに所定数以下のビアパターンを有することを
特徴とする配線データの生成方法。 - 請求項6乃至8のいずれか1項に記載の配線パターンデータの生成方法において、
前記第1のトラックパターンおよび前記第2のトラックパターンの一方は、前記格子点から突出する突出部を有し、
前記配線経路の生成工程は、前記格子点と当該格子点から突出する突出部に接続ビアパターンを配置し、前記第1の経路端部と前記第2の経路端部を接続ビアパターンで接続することを
特徴とする配線データの生成方法。 - 配線パターンデータの生成方法をコンピュータに実行させるプログラムであって、
前記配線パターンデータの生成方法は、
一方向に延在する複数のトラックパターンが前記一方向に交差する交差方向に所定のピッチで配置された複数の基本ブロックパターンを配線領域内で連結して、トラックパターンが連結された複数の平行配線パターンを生成する平行配線パターン生成工程と、
トラックパターンを通る配線経路を、異なる前記配線経路の経路端部が同じトラックパターン内に配置されないように生成する配線経路の生成工程と、
前記経路端部が配置されたトラックパターンのトラックパターン終端部および当該トラックパターンのトラックパターン始端部に連結された隣接トラックパターンのトラックパターン終端部のうちの前記配線経路が通らないトラックパターン終端部を切り欠く切り欠き工程と、
前記トラックパターン終端部の切り欠き工程の後に、前記配線領域内の前記基本ブロックパターンに対応するブロックパターン識別子と当該基本ブロックパターンの配置位置とを有する配線パターンデータを生成する配線パターンデータの生成工程とを有し、
前記ブロックパターン識別子は、前記基本ブロックパターンに含まれるトラックパターンのトラックパターン終端部を切り欠いて生成される互いに異なる複数の切り欠きブロックパターンおよびトラックパターン終端部が切り欠かれていない前記基本ブロックパターンのいずれかに対応付けられている
配線パターンデータ生成方法プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011156205A JP5708330B2 (ja) | 2011-07-15 | 2011-07-15 | 配線パターンデータの生成方法 |
US13/483,844 US8495549B2 (en) | 2011-07-15 | 2012-05-30 | Method for generating wiring pattern data |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011156205A JP5708330B2 (ja) | 2011-07-15 | 2011-07-15 | 配線パターンデータの生成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013026245A true JP2013026245A (ja) | 2013-02-04 |
JP5708330B2 JP5708330B2 (ja) | 2015-04-30 |
Family
ID=47519699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011156205A Expired - Fee Related JP5708330B2 (ja) | 2011-07-15 | 2011-07-15 | 配線パターンデータの生成方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8495549B2 (ja) |
JP (1) | JP5708330B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022032765A (ja) * | 2020-08-14 | 2022-02-25 | 日本電子株式会社 | 荷電粒子ビーム描画装置及び荷電粒子ビーム描画装置の制御方法 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9251299B1 (en) | 2013-06-28 | 2016-02-02 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for associating track patterns with rules for electronic designs |
US8984465B1 (en) * | 2013-06-28 | 2015-03-17 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for automatically assigning track patterns to regions for physical implementation of an electronic design |
US9003349B1 (en) * | 2013-06-28 | 2015-04-07 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for implementing a physical electronic design with area-bounded tracks |
US9117052B1 (en) | 2012-04-12 | 2015-08-25 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for interactively implementing physical electronic designs with track patterns |
US9183343B1 (en) | 2012-08-31 | 2015-11-10 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for implementing high current carrying interconnects in electronic designs |
US9104830B1 (en) * | 2013-06-28 | 2015-08-11 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for assigning track patterns to regions of an electronic design |
US9213793B1 (en) | 2012-08-31 | 2015-12-15 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for implementing electronic designs using flexible routing tracks |
US9817941B2 (en) | 2012-12-04 | 2017-11-14 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for implementing high current carrying interconnects in electronic designs |
US9165103B1 (en) | 2013-06-28 | 2015-10-20 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for tessellating and labeling routing space for routing electronic designs |
US10509878B1 (en) * | 2017-08-28 | 2019-12-17 | Cadence Design Systems, Inc. | Systems and methods for routing track assignment |
US11188703B2 (en) * | 2018-09-28 | 2021-11-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit, system, and method of forming the same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03250265A (ja) * | 1990-02-28 | 1991-11-08 | Hitachi Ltd | 配線設計支援方法及びその装置 |
JPH08330434A (ja) * | 1994-12-09 | 1996-12-13 | Mitsubishi Electric Corp | 半導体集積回路装置およびその配置配線方法並びにレイアウト方法 |
JP2004281508A (ja) * | 2003-03-13 | 2004-10-07 | Toshiba Corp | 荷電ビーム描画データ作成方法と荷電ビーム描画方法及び荷電ビーム描画データ作成用プログラム |
JP2007129265A (ja) * | 2007-01-15 | 2007-05-24 | Toshiba Corp | レイアウトパターンの作成方法 |
JP2012244082A (ja) * | 2011-05-24 | 2012-12-10 | Fujitsu Semiconductor Ltd | 露光データの生成方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4268233B2 (ja) * | 1998-02-25 | 2009-05-27 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP3479024B2 (ja) * | 2000-03-28 | 2003-12-15 | Necエレクトロニクス株式会社 | 電子線露光用マスク及びそのパターン設計方法 |
JP3886695B2 (ja) | 2000-03-28 | 2007-02-28 | 株式会社東芝 | 露光パターンデータ生成方法、露光パターンデータ生成装置、半導体装置の製造方法、及びフォトマスクの製造方法 |
JP2002118060A (ja) * | 2000-07-27 | 2002-04-19 | Toshiba Corp | 荷電ビーム露光装置、荷電ビーム露光方法、露光データ作成方法、露光データを作成するプログラムを記録したコンピュータ読取り可能な記録媒体、及び、露光データを記録したコンピュータ読取り可能な記録媒体 |
JP2003007613A (ja) * | 2001-04-16 | 2003-01-10 | Toshiba Corp | 露光パラメータの取得方法および評価方法、ならびに荷電ビーム露光方法および露光装置 |
JP2003017388A (ja) | 2001-06-29 | 2003-01-17 | Fujitsu Ltd | ブロックマスク製造方法、ブロックマスク、および、露光装置 |
ATE519220T1 (de) * | 2005-12-01 | 2011-08-15 | Cadence Design Systems Inc | System und verfahren zum elektronenstrahlschreiben |
US8524427B2 (en) * | 2011-04-14 | 2013-09-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electron beam lithography system and method for improving throughput |
-
2011
- 2011-07-15 JP JP2011156205A patent/JP5708330B2/ja not_active Expired - Fee Related
-
2012
- 2012-05-30 US US13/483,844 patent/US8495549B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03250265A (ja) * | 1990-02-28 | 1991-11-08 | Hitachi Ltd | 配線設計支援方法及びその装置 |
JPH08330434A (ja) * | 1994-12-09 | 1996-12-13 | Mitsubishi Electric Corp | 半導体集積回路装置およびその配置配線方法並びにレイアウト方法 |
JP2004281508A (ja) * | 2003-03-13 | 2004-10-07 | Toshiba Corp | 荷電ビーム描画データ作成方法と荷電ビーム描画方法及び荷電ビーム描画データ作成用プログラム |
JP2007129265A (ja) * | 2007-01-15 | 2007-05-24 | Toshiba Corp | レイアウトパターンの作成方法 |
JP2012244082A (ja) * | 2011-05-24 | 2012-12-10 | Fujitsu Semiconductor Ltd | 露光データの生成方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022032765A (ja) * | 2020-08-14 | 2022-02-25 | 日本電子株式会社 | 荷電粒子ビーム描画装置及び荷電粒子ビーム描画装置の制御方法 |
JP7167100B2 (ja) | 2020-08-14 | 2022-11-08 | 日本電子株式会社 | 荷電粒子ビーム描画装置及び荷電粒子ビーム描画装置の制御方法 |
US11694875B2 (en) | 2020-08-14 | 2023-07-04 | Jeol Ltd. | Charged particle beam drawing device and method of controlling charged particle beam drawing device |
Also Published As
Publication number | Publication date |
---|---|
US8495549B2 (en) | 2013-07-23 |
JP5708330B2 (ja) | 2015-04-30 |
US20130019220A1 (en) | 2013-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5708330B2 (ja) | 配線パターンデータの生成方法 | |
US9165106B2 (en) | Layout design for electron-beam high volume manufacturing | |
US6338972B1 (en) | Off-grid metal layer utilization | |
JP4266189B2 (ja) | 半導体集積回路パターンの検証方法、フォトマスクの作成方法、半導体集積回路装置の製造方法、及び半導体集積回路パターンの検証方法を実現するためのプログラム | |
US7526748B2 (en) | Design pattern data preparing method, mask pattern data preparing method, mask manufacturing method, semiconductor device manufacturing method, and program recording medium | |
US7673258B2 (en) | Design data creating method, design data creating program product, and manufacturing method of semiconductor device | |
JP4817746B2 (ja) | 半導体装置の設計データ処理方法、そのプログラム、及び半導体装置の製造方法 | |
KR102320067B1 (ko) | 집적 회로 구조물, 레이아웃 다이어그램 방법, 및 시스템 | |
TWI722284B (zh) | 半導體結構及產生半導體裝置之佈局圖的方法 | |
JP2002131882A (ja) | マスクパターン補正方法、マスクパターン補正装置、マスクパターン補正プログラムを格納した記録媒体、及び半導体装置の製造方法 | |
TW202139307A (zh) | 積體電路 | |
TW202001638A (zh) | 產生佈局圖之方法 | |
TW202107329A (zh) | 插入虛擬邊界單元至積體電路的方法 | |
TW202238429A (zh) | 製造類比積體電路的方法 | |
TW202133336A (zh) | 積體電路中的單元 | |
CN100592494C (zh) | 修正接触孔金属覆盖层布图设计的方法 | |
JP2012244082A (ja) | 露光データの生成方法 | |
JP5421054B2 (ja) | マスクパターン検証装置、マスクパターン検証方法及びその方法を用いた半導体装置の製造方法 | |
TW202310189A (zh) | 積體電路 | |
CN107783369A (zh) | 光学邻近校正的修复方法 | |
JPH04218918A (ja) | 半導体装置及びその製造方法 | |
US8806393B1 (en) | Generation of design shapes for confining stitch-induced via structures | |
JP6415154B2 (ja) | パターンの作成方法、プログラムおよび情報処理装置 | |
CN100433025C (zh) | 评价图案的制作方法 | |
JP2000315220A (ja) | 描画データの検証方法、フォトマスクの製造方法および記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140401 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150216 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5708330 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |