TW202238429A

TW202238429A - 製造類比積體電路的方法

Info

Publication number: TW202238429A
Application number: TW110130139A
Authority: TW
Inventors: 張志強; 周文昇; 彭永州; 莊永旭; 楊宇滔; 賓杜馬達維卡錫那
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2021-03-25
Filing date: 2021-08-16
Publication date: 2022-10-01
Also published as: US20220358273A1; US20240078370A1; CN114781313A; US11429775B1; US11816414B2; US12118287B2

Abstract

揭示了用於自動地產生類比積體電路的非最終佈局的多個子單元的各種技術。接收類比積體電路的多個元件規格及分割資訊。基於多個元件規格及分割資訊，來決定在類比積體電路的非最終佈局中沿著第一方向待產生的第一切口集合的多個第一切割位置及在非最終佈局中沿著第二方向待產生的第二切口集合的多個第二切割位置。在切割位置處在非最終佈局中產生第一切口集合以產生臨時佈局。在切割位置處在臨時佈局中產生第二切口集合以產生多個子單元。

Description

自動產生類比積體電路的子單元

無

在過去的幾十年中，半導體製造工業已經受到對較高效能（例如，增加處理速度、記憶體容量等）、收縮外形尺寸、延長電池壽命、及降低成本的持續需求的驅動。回應於此需求，本行業已經持續地減小了半導體元件部件的大小，使得現代積體電路(IC)元件可包含在單個半導體晶粒上佈置的數百萬或數十億的半導體元件。

因此，積體電路非常複雜。為了確保IC正常且可靠地工作，並且可以可接受的良率生產，IC的設計必須滿足某些約束或設計規則。設計規則定義了IC的各種參數。示例設計規則包括各種部件（例如，阱、電晶體）的最小寬度、最小間隔要求、閘極長度、單元高度、及其他幾何約束。

歸因於設計及製造製程的複雜性，以及更快速地生產設計的市場壓力，自動化設計工具廣泛地用於設計製程中。然而，一些設計製程仍需要人工操作，並且歸因於在設計製程期間發生的設計改變，必須重複地執行一些此等人工操作。

無

以下揭示內容提供許多不同的實施例或實例，用於實施所提供標的的不同特徵。下文描述部件及佈置的具體實例以簡化本揭示。當然，此等僅為實例且並不意欲為限制性。例如，以下描述中在第二特徵上方或第二特徵上形成第一特徵可包括以直接接觸形成第一特徵及第二特徵的實施例，且亦可包括在第一特徵與第二特徵之間形成額外特徵以使得第一特徵及第二特徵可不處於直接接觸的實施例。此外，本揭示可在各個實例中重複元件符號及/或字母。此重複係出於簡便性及清晰的目的且本身並不指示所論述的各個實施例及/或構造之間的關係。

另外，為了便於描述，本文可使用空間相對性術語（諸如「下面」、「之下」、「下部」、「之上」、「上方」、「下方」、「上部」、「頂部」、「底部」、「前面、「後面」、及類似者）來描述諸圖中所示出的一個元件或特徵與另一元件或特徵的關係。除了圖中描繪的定向外，空間相對性術語意欲包含使用或操作中元件的不同定向。因為各個實施例中的部件可以定位在多個不同的定向中，方向術語僅出於說明目的而使用且不以任何方式限制。當結合積體電路、半導體元件、或電子元件的層使用時，方向術語意欲應被在廣義上理解，並且由此不應當將其解釋為排除存在一或多個中間層或其他中間特徵或元件。因此，在本文中描述為在另一層上、上方、或下方形成，或者在另一層上、上方、或下方設置的給定層可藉由一或多個額外層來與後續層分離。

本文揭示的實施例提供了用於自動地產生積體電路的非最終佈局(non-final layout)的子單元(sub-cells)的技術。積體電路通常使用單元(cells)來構造，其中一個單元可以含有一電路的一些或全部或一部件。類比單元(analog cell)係其中一些或全部單元包括類比電路或類比部件的單元。類比單元亦稱為P單元(Pcell)（參數化(parameterized)單元），其中類比單元的一或多個參數為可定義的(definable)（例如，多個參數值可以變化）。在一個實施例中，積體電路的非最終佈局中的一些或全部單元係用類比單元來構造。

本文揭示的實施例涉及用於將一個類比單元分割為多個子單元的技術。分割係將類比單元的佈局分解(decomposes)為較小的多個子電路或「子單元(sub-cells)」的製程。將類比積體電路的非最終佈局或類比單元分割為多個子單元。分割的多個子單元可以藉由執行設計規則檢查(design rule checking，DRC)、佈局與示意圖(layout vs. schematic，LVS)驗證、及/或佈局與佈局(layout vs. layout，LVL)驗證來驗證。自動製程減少了產生多個子單元所需的時間量，特別是在積體電路的非最終佈局及/或設計規則頻繁改變的情況下。在一些實施例中，將經驗證的多個子單元包括在程式庫(library)中，此程式庫可係可以在積體電路的後續設計中被使用的製程設計套組的部分。

此等及其他實施例在下文參考第1圖至第13圖論述。然而，熟習此項技術者將容易瞭解，本文關於此等圖式給出的詳細描述係僅出於解釋的目的並且不應當理解為限制。

第1圖描繪了根據一些實施例的示例設計製程的流程圖。儘管第1圖結合類比積體電路描述，在其他實施例中，製程可以用於多個類比單元。最初，如方塊100所示，接收類比積體電路的元件規格。元件規格定義類比積體電路的一或多個參數。示例參數包括但不限於單元類型(cell type(s))、各種部件（例如，阱(wells)、電晶體）的最小寬度、最小間隔要求、閘極長度、單元高度、鰭的數量(number of fins，nfin)、指狀物(fingers)的數量（例如，電晶體的數量）、及其他幾何約束(geometric constraints)。

接下來，如方塊102所示，基於元件規格產生多個子單元。每個子單元係類比積體電路的較小電路或部件。在一個實施例中，全部子單元構成(constitute)類比積體電路。產生多個子單元的示例製程結合第2圖至第3圖與第4A圖至第4C圖更詳細描述。多個子單元隨後在方塊104處驗證。在一個實施例中，多個子單元的驗證包括設計規則檢查(DRC)、佈局與示意圖(LVS)驗證、及佈局與佈局(LVL)驗證中的一或多個。

一旦驗證了多個子單元，建立多個子單元的程式庫，或用經驗證的多個子單元來更新現有程式庫（方塊106）。子單元程式庫可以用於開發及設計其他積體電路及/或類比單元。隨後在方塊108處檢查及/或測試類比積體電路的最終佈局(final layout)的品質控制及可製造性(manufacturability)。

第2圖示出了根據一些實施例的產生多個子單元的示例方法的流程圖。儘管第2圖結合類比積體電路描述，但在其他實施例中，製程可以用於多個類比單元。最初，如方塊200所示，接收關於類比積體電路的佈局的資料。資料包括類比積體電路的佈局、以及元件規格中的一些或全部資訊（參見第1圖中的方塊100）。例如，此資訊設置參數諸如單元類型、閘極長度、n鰭數量、間隔最小值及類似者。在一個示例實施例中，在由電腦輔助設計軟體(computer aided design software)建立的圖形設計系統(graphic design system，gds)檔案中含有資料。

接下來，如方塊202所示，接收類比單元的佈局的分割資訊(partition information)。分割資訊關於分割佈局中的多個子單元。分割資訊可以包括資訊諸如單元名稱(cell name)（例如，單元類型）、針對一個方向的切割位置/距離、及針對另一方向的切割位置/距離。在一個實施例中，分割資訊儲存在由分割佈局的計算系統接收的檔案中（例如，參見第11圖及第12圖）。文本檔案(text file)係在方塊202處接收的檔案的實例。使用者介面可以在計算系統的顯示器上提供，此顯示器呈現機制或輸入元件以提交(submit)分割資訊。此外，使用者介面允許快速且簡單地修改分割資訊。結合第3圖更詳細描述示例使用者介面。

當分割類比積體電路的佈局時，決定一或多個切割位置並且在一或多個決定的位置處沿著第一方向切割佈局以產生臨時佈局（方塊204）。在方塊206處，決定一或多個其他切割位置並且在一或多個決定的位置處沿著第二方向在臨時佈局中產生切口以產生分割的多個子單元。在一個實施例中，第一方向係水平方向（例如，x方向）並且第二方向係垂直方向（例如，y方向），並且每個切口由開始點及結束點來規定（例如，規定切口的距離）。切口的資料可以在分割操作之前或之後保存。表1提供了定義在佈局中待產生的切口的分割資訊的非限制性實例。表1

名稱	X範圍開始	X範圍結束	Y範圍開始	Y範圍結束
子單元1	0	0.51	0	-0.28
子單元2	0.51	1.02	0	-0.28
子單元3	1.02	1.53	0	-0.28

接下來，如方塊208所示，對分割的多個子單元執行品質控制操作。品質控制製程包括但不限於設計規則檢查(DRC)、佈局與示意圖(LVS)驗證、及佈局與佈局(LVL)驗證中的一或多個。隨後將分割的多個子單元合併以產生類比積體電路的合併佈局（方塊210）。實質上，多個子單元的合併構成或重新形成類比積體電路的佈局。在方塊212處檢查及/或測試合併佈局的品質控制及可製造性以產生類比積體電路的最終佈局。

第3圖描繪了根據一些實施例的可以用於接收元件規格及/或元件佈局的示例使用者介面。在一個實施例中，在第1圖中的方塊100處接收元件規格及元件佈局，並且元件規格在第2圖中的方塊200處輸入。示例使用者介面300在計算裝置（例如，第11圖中的計算系統1100）的顯示器302上顯示。使用者介面300包括輸入元件304、視圖元件(view element)306、及保存元件308。輸入元件304使得使用者能夠向電腦輔助設計程式(computer assisted design program)或自動設計工具（例如，第11圖中的指令1106）輸入資訊（諸如元件佈局及元件規格）。輸入元件304可以實現為任何適宜的輸入元件，此輸入元件允許使用者向計算系統輸入或提交資訊。例如，輸入元件304可以係下拉式選項單，此下拉式選項單使得使用者能夠選擇要輸入（例如，上傳）的檔案、列表框(list box)、文本框(text box)、或其中使用者可以拖放(drag and drop)要提交的資訊的輸入區。

使用者可以藉由選擇或啟動視圖元件306來視圖提交的資訊。回應於啟動視圖元件306，資訊可以在使用者介面300內的面板310中呈現。或者，資訊可以在面板312中呈現，此面板與使用者介面300（例如，另一使用者介面視圖）分離。在一些實施例中，使用者可以修改或編輯在面板310或面板312中呈現的資訊。在編輯資訊之後，使用者可以藉由選擇或啟動保存元件308將資訊保存到儲存裝置。

其他實施例可以包括使用者介面中的額外元件。例如，使用者介面可以包括刪除元件，此刪除元件刪除資訊的選定區段或全部資訊。另外或替代地，使用者介面可以包括發送元件，此發送元件使得使用者能夠向分割類比積體電路的計算裝置及/或另一使用者發送資訊。

第4A圖至第4C圖示出了根據一些實施例的第2圖所示的方塊204及206中的操作。儘管第4A圖至第4C圖結合類比積體電路描述，在其他實施例中，製程可以用於多個類比單元。佈局400對應於類比積體電路的非最終佈局。分割資訊定義多個子單元名稱（例如，單元類型）及在佈局400中產生的切口的開始點及結束點（例如，參見表1）。

第4A圖圖示了沿著第一方向產生的切口402的第一集合。切口402的第一集合由虛線表示。切口402的第一集合可以包括任何數量的切口。在所示出的實施例中，切口的第一集合包括沿著y方向產生的八個切口。切口402的第一集合在佈局400中的各個位置處產生。在形成切口402的第一集合之後產生臨時佈局404。

第4B圖圖示了在臨時佈局404中沿著第二方向（例如，x方向）產生的切口406的第二集合（由實線表示）。切口406的第二集合可以包括任何數量的切口。在一個實施例中，在形成切口406的第二集合之前決定CAD層及鰭的邊界。在第4B圖中，切口406的第二集合包括兩個切口406。在形成切口406的第二集合之後由佈局400產生多個子單元408（參見第4C圖）。

第5圖描繪了根據一些實施例的第2圖所示的方塊204及206中的操作。更詳細圖示佈局400（第4A圖至第4C圖）。佈局400包括第一主動擴散區域500、第二主動擴散區域502、在第一主動擴散區域500及第二主動擴散區域502上方設置的聚矽(polysilicon，「poly」)線504、以及在第一擴散區域500及第二擴散區域502上方設置的金屬層506。電力線508、510提供一或多個電壓源（例如，分別為VDD及VSS）。產生到金屬層的觸點512a並且亦產生到聚矽線504的觸點512b。

切口402的第一集合及切口406的第二集合在佈局400中圖示。在一個實施例中，藉由開始點及結束點來定義切口402的第一集合及切口406的第二集合（例如，參見表1）。第一子單元514、第二子單元516、及第三子單元518藉由第一切口402及第二切口406產生。儘管僅圖示了三個子單元514、516、518，在其他實施例中，可以產生任何數量的子單元。

在一個示例實施例中，非最終佈局的單元類型(cell types)包括邊界角(Boundary Corner，BC)、邊界垂直(Boundary Vertical，BV)、邊界水平(Boundary Horizontal，BH)、TAP、及主動(Active，ACT)。單元類型可以用任何適宜的定義來定義。在示例實施例中，將BC單元類型定義為由6至10個聚矽線組成的兩列(rows)及一列(row)。將BV單元類型定義為由6至10個聚矽線組成的十六列(rows)及一列(row)。將BH單元類型定義為由58至76個聚矽線組成的兩列(rows)及一列(row)。將TAP單元類型定義為由6至10個聚矽線組成的十六列(rows)及一列(row)。ACT單元類型由十六列(rows)乘二列(rows)(16x2)定義，一列(row)由8至10個聚矽線（在OD邊緣或PODE上的聚矽）、10至13個聚矽線(ACT)、及8至10個聚矽線(PODE)組成。

繼續示例實施例，多個子單元的單元類型包括邊界保護角(Boundary Guarding Corner，BGC)、邊界保護垂直(Boundary Guarding Vertical，BGV)、邊界保護水平(Boundary Guarding Horizontal，BGH)、TAP、CP280（具有規定單元高度（圖示了CP280的示例單元高度）的PMOS）、及CN280（具有規定單元高度（CN280的示例單元高度）的NMOS）。將BGC子單元類型定義為具有6至10個聚矽線的多個P/N單元。將BGV子單元類型定義為具有6至10個聚矽線的多個P/N單元。將BGH子單元類型定義為多個P/N單元，其中BGHd（邊界保護水平邊緣）具有一個聚矽線，BGHi（在GGH中具有PODE層的邊界保護水平）具有一個聚矽線，並且BGHf（可以設置為多個聚矽的邊界保護水平）具有一或多個聚矽線。將TAP子單元類型定義為具有6至10個聚矽線的多個P/N單元。將CP280子單元類型定義為具有PODEd（在連接到BGV的ACT的OD邊緣上的聚矽）、PODE、CNOD（連續氧化物擴散）、及ACT的P單元。PODEd具有一個聚矽線，PODE具有一個聚矽邊緣OD，CNOD具有一個聚矽線而無PODE，並且ACT具有一個聚矽線。將CN280子單元類型定義為具有PODEd、PODE、CNOD、及ACT（與具有CP280子單元類型相同）的N單元。其他實施例不限於單元類型及子單元類型的此等定義。單元類型及子單元類型可以用任何適宜的定義來定義。

第6圖示出了根據一些實施例的佈局的示例分割。如圖所示，積體電路的非最終佈局600包括在非最終佈局600的拐角處的四個BC單元類型、在非最終佈局600的頂部及底部邊緣處的兩個BH單元類型（在BC單元類型之間）、及在非最終佈局600的每個側邊緣（例如，左及右邊緣）處的兩個BV單元類型（在BC單元類型之間）。TAP單元類型在非最終佈局600的中心的兩個ACT單元類型之間設置（在BC、BH、及BV單元類型之間）。

將非最終佈局600分割為六個子單元602、604、606、608、610、612。子單元602係從頂部BH單元類型分割的BGH子單元類型。子單元604係從非最終佈局600的左上角處定位的BC單元類型分割的BGC子單元類型。子單元606係從非最終佈局600的左側處定位的BV單元類型分割的BGV子單元類型。子單元606包括p型區域(P_BGV)及n型區域(N_BGV)。

子單元608係從兩個ACT單元類型及非最終佈局600中的頂部及底部BH單元類型之間定位的TAP單元類型分割的TAP子單元類型。子單元610、612係從TAP單元類型與右側BV單元類型之間定位的ACT單元類型分割的ACT子單元類型。子單元610包括PODEd、PODE、及CNOD。子單元612包括ACT。其他實施例不限於第6圖所示的佈局、單元類型、及子單元類型。任何適宜的佈局、單元類型、及子單元類型可以用在其他實施例中。

第7A圖至第7C圖描繪了根據一些實施例的示例第一子單元要求。子單元要求係從頂部單元(top cell)（例如，類比積體電路佈局）切割子單元的要求。每一個子單元需要用於製程設計套組(process design kit，PDK)的柵格。主動擴散區域（例如，氧化物擴散(oxide diffusion，OD)區域）具有鰭邊界外殼要求(fin boundary enclosure requirement)。在所示出的實施例中，鰭邊界外殼要求由方程式0.056+0.028*n定義。鰭邊界外殼方程式係基於類比IC的設計規則手冊，並且變數「n」係等於或大於零的數值。設置變數「n」的值以產生主動擴散區域的給定大小。其他實施例可以定義具有不同方程式的鰭邊界外殼要求。

第7A圖圖示了關於OD區域702的外殼700。外殼700不關於OD區域702對稱，因為在OD區域702的一側（例如，左側）上，外殼700從OD區域702延伸一擴展或距離704，並且在OD區域的相對側（例如，右側）上，外殼700從OD區域702延伸一擴展706，其中706大於704。擴展706在OD區域702的彼側上延伸鰭邊界。

第7B圖圖示了沿著第一方向（例如，x方向）具有切口710的佈局的類比單元708。從類比單元708（第7C圖）形成的子單元712具有延伸的鰭邊界714。在第7C圖中，延伸的鰭邊界714從0.039延伸到0.056。在其他實施例中，延伸的鰭邊界714可以延伸達任何給定的擴展或距離。

第8A圖至第8D圖示出了根據一些實施例的示例第二子單元要求。實例在水平方向（例如，x方向）上提供兩個子單元。第8A圖及第8B圖圖示了啟用切割金屬擴散(metal-to-diffusion，MD)層(CMD)的兩個子單元800、802。當每個子單元800、802通過設計規則檢查時，兩個子單元800、802可以在佈局804中抵靠彼此（參見第8B圖）。

第8C圖及第8D圖描繪了禁用CMD的子單元806及啟用CMD的子單元808。當針對子單元808禁用CMD並且兩個子單元806、808彼此抵靠時，在一些情況下，禁用的CMD可以產生CMD DRC錯誤（在第8C圖中的圓形區域810中高亮的DRC錯誤）。由此，延伸針對子單元808的CMD長度的長度（參見第8D圖），因此CMD的末端位置在兩個MD層之間（例如，在兩個MD層之間的中部）定位。。

第9A圖至第9D圖描繪了根據一些實施例的示例第三子單元要求。積體電路中的聚矽線可以具有不同長度，亦稱為閘極長度。例如，閘極長度可以係六(6)奈米nm、二十(20)nm、三十六(36)nm、及五十四(54)nm。在一些實施例中，基於特定閘極長度（例如，6nm），一或多個CMD位置與切口PO（聚矽）層(CPO)的末端對準。

第9A圖及第9B圖提供了其中CMD位置與CPO的末端對準的實施例。在所示出的實施例中，CMD係在垂直方向（例如，y方向）上。如先前提及，針對特定閘極長度，CMD位置與CPO的末端對準。例如，第9A圖描繪了類比單元900，並且第9B圖圖示了由於分割類比單元900而產生的子單元902。虛線904、906圖示了CMD的位置908與CPO的末端910對準。

在其他實施例中，基於閘極長度，在類比單元中的CMD位置在子單元中維持。例如，當閘極長度係20 nm或54 nm時可以維持CMD位置。第9C圖示出了為BC單元類型的類比單元912。CMD在類比單元中的位置914處定位。當分割類比單元900以產生子單元916時，將CMD的位置維持在位置914處。

第10A圖至第10B圖示出了根據一些實施例的示例第四子單元要求。在所示出的實施例中，針對切割金屬層0(M0)的位置不同。第10A圖圖示了M0 (CM0A)的切割顏色A的位置，而第10B圖圖示了M0 (CM0B)的切割顏色B的位置。在第10A圖中，切口1000、1002、1004沿著類比單元的佈局1006中的一個方向（例如，y方向）產生。切口1000、1002、1004產生子單元1008及子單元1010。切口1002切割金屬條帶1012，使得在M0層中的金屬條帶1012的第一區段1014在子單元1008中定位並且金屬條帶1012的第二區段1016在子單元1010中定位。如圖所示，在子單元1008中的位置1018對應於在類比單元中的金屬條帶1012的位置，並且在子單元1010中的位置1020對應於在類比單元中的金屬條帶1012的位置。位置1018、1020緊鄰切口1002。

在第10B圖中金屬條帶1034的第一區段1036及第二區段1038的位置1040、1042與第10A圖中的位置1018、1020不同。在一個實施例中，基於DRC規則，位置1040、1042與位置1018、1020不同。在第10B圖中，切口1022、1024、1026沿著類比單元的佈局1028中的一個方向（例如，y方向）產生。切口1022、1024、1026產生子單元1030及子單元1032。切口1024切割M0層中的金屬條帶1034，使得金屬條帶1034的第一部分1036在子單元1030中定位並且金屬條帶1034的第二部分1038在子單元1032中定位。如圖所示，子單元1030中的位置1040對應於第10A圖中的位置1020，並且子單元1032中的位置1042對應於第10A圖中的位置1018。位置1040、1042不緊鄰切口1024。而是，位置1040、1042在與緊鄰切口1024的邊緣1046相對的子單元1030、1032的邊緣1044處定位。

在一些實施例中，類比積體電路的設計藉由電腦系統提供，此電腦系統諸如電子電腦輔助設計(Electronic Computer-Aided Design，ECAD)系統。ECAD工具及方法促進在半導體基板（或其他適宜基板）上的類比積體電路中的電路及/或部件的設計、分割、及放置。ECAD製程通常包括將類比積體電路的行為描述轉化為功能描述，隨後將此功能描述分解為邏輯功能並且映射到實現邏輯或其他電子功能的單元中。如先前描述，此種單元可在單元程式庫中定義及儲存。一旦映射，執行合成以將結構設計轉化為實體佈局。在一些實例中，設計可係最佳化的後佈局。

第11圖描繪了根據一些實施例的適用於產生子單元及設計積體電路的示例系統。設計製程可藉由電腦系統實現，諸如ECAD系統。本文揭示的用於設計（例如，佈局）方法的一些或全部操作能夠作為設計程序的部分執行，此設計程序在設計室（諸如，下文結合第13圖論述的設計室1302）中執行。

在一些實施例中，系統1100包括自動放置及路由(automated place and route，APR)系統。在一些實施例中，系統1100包括處理裝置1102及非暫時性電腦可讀取儲存媒體1104（「儲存裝置」）。處理裝置1102係任何適宜的一或多個處理裝置。示例處理裝置包括但不限於中央處理單元、微處理器、分散式處理系統、特殊應用積體電路、圖形處理單元、現場可程式化閘陣列、或其組合。

儲存裝置1104可用例如電腦程式碼（例如，可執行指令1106的集合）編碼或儲存此電腦程式碼。藉由處理裝置1102執行可執行指令1106表示（至少部分）ECAD工具，此ECAD工具實現本文描述的方法的一部分或全部以產生結構設計及本文揭示的IC。另外，可包括用於IC的佈局及實體實現方式的製造工具1108。在一或多個實施例中，儲存裝置1104係非暫時性電子、磁性、光學、電磁、紅外、及/或半導體系統（或者設備或裝置）。例如，儲存裝置1104包括半導體或固態記憶體、磁帶、可移除電腦磁片、隨機存取記憶體(RAM)、唯讀記憶體(ROM)、剛性磁碟、及/或光碟。在使用光碟的一或多個實施例中，儲存裝置1104包括壓縮磁碟-唯讀記憶體(CD-ROM)、壓縮磁碟-讀/寫(CD-R/W)、及/或數位視訊光碟(DVD)。

處理裝置1102經由匯流排1110可操作地連接到儲存裝置1104。處理裝置1102亦藉由匯流排1110可操作地連接到輸入/輸出(I/O)介面1112及網路介面1114。網路介面1114可操作地連接到網路1116，使得處理裝置1102及儲存裝置1104能夠經由網路1116連接到外部元件。在一或多個實施例中，網路1116說明任何類型的有線及/或無線網路，諸如網內網路及/或分散式計算網路（例如，網際網路）。

網路介面1114允許系統1100經由網路1116與其他計算或電子元件（未圖示）通訊。網路介面1114包括無線網路介面及/或有線網路介面。示例無線網路介面包括BLUETOOTH、WIFI、WIMAX、GPRS、或WCDMA。示例有線網路介面包括ETHERNET、USB、或IEEE-1364。在一或多個實施例中，本文揭示的一些或全部製程及/或方法經由網路1116在分散式系統中實施。

處理裝置1102用以執行在儲存裝置1104中編碼的可執行指令1106，以導致系統1100可用於執行一些或全部本文描述的製程及/或方法。例如，電子設計應用（例如，在ECAD系統中或作為獨立應用）可以用以執行第1圖至第10圖所示的方法及技術。給定積體電路的複雜性，並且由於積體電路包括數千、數百萬、或數十億部件，人類大腦無法執行第1圖至第10圖中描繪的方法及技術。不同於人類大腦，電子設計應用能夠執行與第1圖至第10圖相關聯的操作。

在一或多個實施例中，儲存裝置1104儲存可執行指令106，此等可執行指令用以導致系統1100可用於執行一些或全部製程及/或方法。在一或多個實施例中，儲存裝置1104亦儲存促進執行製程及/或方法的一部分或全部的資訊。在一或多個實施例中，儲存裝置1104儲存單元程式庫1118，此單元程式庫包括（至少部分）標準及/或先前設計的單元。

I/O介面1112可操作地連接到I/O裝置1120。在一或多個實施例中，I/O裝置1120包括用於將資訊及命令通訊到處理裝置1102的圖像捕獲裝置、麥克風、掃描器、鍵盤、小鍵盤、滑鼠、軌跡板、觸控式螢幕、及/或游標方向鍵中的一或多個。I/O裝置1120亦可包括一或多個顯示器、一或多個揚聲器、印刷機、耳機、觸覺或觸覺反饋元件、及類似者。

系統1100用以經由I/O介面1112接收資訊。經由I/O介面1112接收的資訊包括下列中的一或多者：指令、資料、設計規則、單元程式庫、及/或用於由處理裝置1102處理的其他參數。將資訊經由匯流排1110傳遞到處理裝置1102。系統1100用以經由I/O介面1112接收關於使用者介面(UI)的資訊。資訊儲存在儲存裝置1104中作為UI 1122或用於在UI 1122中呈現。

在一些實施例中，將製程及/或方法的一部分或全部實施為由處理裝置（例如，處理裝置1102）執行的獨立式軟體應用（例如，EDA）。在一些實施例中，將製程及/或方法的一部分或全部實施為軟體應用，此軟體應用係額外軟體應用的一部分。在一些實施例中，將製程及/或方法的一部分或全部實施為到軟體應用的插件。在一些實施例中，將製程及/或方法中的至少一個實施為軟體應用，此軟體應用為EDA工具的一部分。在一些實施例中，將製程及/或方法的一部分或全部實施為軟體應用，此軟體應用由系統1100使用。在一些實施例中，包括標準及/或先前設計的單元的佈局圖使用諸如獲自CADENCE DESIGN SYSTEMS, Inc.的VIRTUOSO的工具或另一適宜佈局產生工具來產生。

在一些實施例中，將製程實現為在非暫時性電腦可讀取記錄媒體（例如，儲存裝置1104）中儲存的程式的功能。非暫時性電腦可讀取記錄媒體的實例包括但不限於外部/可移除及/或內部/內置儲存或記憶體單元，例如，下列中的一或多者：光碟（諸如DVD）、磁碟（諸如硬碟）、半導體記憶體（諸如ROM、RAM、記憶卡）、及類似者。

如上文提及，系統1100的實施例可包括製造工具303，此等製造工具用於實施在儲存裝置1104中儲存的製程及/或方法。例如，合成可對設計執行，其中藉由將設計與選自單元程式庫1118的單元進行匹配將設計所期望的行為及/或功能轉換為功能等效邏輯閘極位準電路描述。合成導致功能等效邏輯閘極位準電路描述，諸如閘極位準網路連線表。基於閘極位準網路連線表，可產生用於藉由製造工具1108製造類比積體電路的光微影遮罩。結合第13圖揭示元件製造的另外態樣，第13圖係根據一些實施例的積體電路製造系統以及與其相關聯的製造流程的方塊圖。在一些實施例中，基於佈局圖，使用製造系統1300製造下列中的至少一者：(a)一或多個半導體遮罩；或(b)在半導體積體電路層中的至少一個部件。

第12圖示出了製造類比積體電路的示例方法的流程圖。最初，如方塊1200所示，接收類比積體電路的佈局圖。在一些實施例中，佈局圖使用第1圖至第10圖所示的一或多個操作產生。例如，佈局圖可以係在第2圖中的方塊212處產生的最終佈局圖。基於接收的佈局圖，在方塊1202處製造類比積體電路。

第13圖描繪了根據一些實施例的示例積體電路製造系統及製造流程的方塊圖。IC製造系統1300包括實體，諸如設計室1302、遮罩室1304、及IC製造商/生產商（「fab」）1306，此等實體在關於製造IC 1308（諸如本文揭示的IC）的設計、開發、及製造週期及/或服務中彼此相互作用。系統1300中的實體藉由通訊網路（未圖示）可操作地連接。在一些實施例中，通訊網路係單個網路。在其他實施例中，通訊網路係各種不同的網路，諸如網內網路及網際網路。通訊網路包括有線及/或無線通訊通道。

每個實體與其他實體中的一或多者相互作用，並且將服務提供到其他實體中的一或多者及/或從其他實體中的一或多者接收服務。在一些實施例中，設計室1302、遮罩室1304、及IC fab 1306中的兩個或多個由單個公司擁有。在一些實施例中，設計室1302、遮罩室1304、及IC fab 1306中的兩個或多個在共用設施中共存並且使用共用資源。

設計室（或設計團隊）1302產生IC設計佈局圖1310。IC設計佈局圖1310包括各種幾何圖案、或針對待製造的IC 1308設計的IC佈局圖。幾何圖案對應於構成待製造的IC 1308的各個部件的金屬、氧化物、或半導體層的圖案。各個層結合以形成各種IC特徵。例如，IC設計佈局圖1310的一部分包括待在半導體基板（諸如矽晶圓）中形成的各種IC特徵（諸如主動區域、閘電極、源極及汲極、導線或局部通孔、以及用於接合墊的開口）以及在半導體基板上設置的各種材料層。

設計室1302實施設計程序以形成IC設計佈局圖1310。設計程序包括下列中的一或多者：邏輯設計、實體設計或放置及路由。IC設計佈局圖1310存在於具有幾何圖案的資訊的一或多個資料檔案中。例如，IC設計佈局圖1310可以GDS檔案格式、GDSII檔案格式或DFII檔案格式表達。

遮罩室1304包括遮罩資料準備1312及遮罩製造1314。遮罩室1304使用IC設計佈局圖1310以製造一或多個遮罩1316，此等遮罩將用於根據IC設計佈局圖1310製造IC 1308的各個層。遮罩室1304執行遮罩資料準備1312，其中IC設計佈局圖1310轉換為代表性資料檔案(representative data file)（「RDF」）。遮罩資料準備1312向遮罩製造1314提供RDF。遮罩製造1314包括遮罩寫入器（未圖示），此遮罩寫入器將RDF轉換為基板上的圖像，基板諸如半導體晶圓上的遮罩（主光罩）1316。IC設計佈局圖1310由遮罩資料準備1312操控，以符合遮罩寫入器的特定特性及/或IC fab 1306的要求。在第13圖中，將遮罩資料準備1312及遮罩製造1314示出為單獨的元件。在一些實施例中，可以將遮罩資料準備1312及遮罩製造1314共同稱為遮罩資料準備。

在一些實施例中，遮罩資料準備1312包括光學鄰近修正(optical proximity correction，OPC)，此OPC使用微影增強技術來補償圖像誤差，諸如可以由繞射、干涉、其他製程影響及類似者產生的彼等圖像誤差。OPC調節IC設計佈局圖1310。在一些實施例中，遮罩資料準備1312包括進一步的解析度增強技術(resolution enhancement techniques，RET)，諸如偏軸照明、次解析度輔助特徵、相轉移遮罩、其他適宜技術、及類似者或其組合。在一些實施例中，亦使用反向微影技術(inverse lithography technology，ILT)，其將OPC視作反向成像問題。

在一些實施例中，遮罩資料準備1312包括遮罩規則檢驗器(mask rule checker，MRC)（未圖示），此遮罩規則檢驗器檢驗已經歷具有一組遮罩產生規則的OPC中的製程的IC設計佈局圖1310，此等遮罩產生規則含有某些幾何及/或連接性限制以確保足夠裕度，用於考慮在半導體製造製程中的變化性及類似者。在一些實施例中，MRC修改IC設計佈局圖1310以在遮罩製造期間補償限制，此可撤銷由OPC執行的部分修改，以便滿足遮罩產生規則。

在一些實施例中，遮罩資料準備1312包括模擬處理的微影製程檢驗(lithography process checking，LPC)（未圖示），此處理將由IC fab 1306實施以製造IC 1308。LPC基於IC設計佈局圖1310模擬此處理以產生模擬的製造元件，諸如IC 1308。在LPC模擬中的處理參數可以包括與IC製造週期的各個製程相關聯的參數、與用於製造IC的工具相關聯的參數、及/或製造製程的其他態樣。LPC考慮到各種因素，諸如天線影像對比、焦點深度(depth of focus)（「DOF」）、遮罩誤差增強因素(mask error enhancement factor)（「MEEF」）、其他適宜因素、及類似者或其組合。在一些實施例中，在模擬的製造元件已經由LPC產生之後，並且若模擬的元件形狀不足夠緊密而不滿足設計規則，則將重複OPC及/或MRC以進一步細化IC設計佈局圖1310。

應當理解，遮罩資料準備1312的以上描述出於清晰目的已經簡化。在一些實施例中，遮罩資料準備1312包括額外特徵，諸如邏輯運算(logic operation，LOP)以根據製造規則修改IC設計佈局圖1310。此外，在遮罩資料準備1312期間應用到IC設計佈局圖1310的製程可以各種不同次序執行。

在遮罩資料準備1312之後並且在遮罩製造1314期間，基於IC設計佈局圖1310製造遮罩1316或遮罩1316的群組。在一些實施例中，遮罩製造1314包括基於IC設計佈局圖1310執行一或多次微影曝光。在一些實施例中，電子束（e束）或多個電子束的機制用於基於IC設計佈局圖1310在遮罩1316（光罩或主光罩）1045上形成圖案。可以在各種技術中形成遮罩1316。例如，在一些實施例中，遮罩1316使用二元技術形成。在一些實施例中，遮罩圖案包括不透明區域及透明區域。用於暴露已經在晶圓上塗佈的影像敏感材料層（例如，光阻劑）的輻射光束（諸如紫外(UV)光束）由不透明區域阻擋並且透射穿過透明區域。在一個實例中，遮罩1316的二元遮罩版本包括透明基板（例如，熔凝石英）及在二元遮罩的不透明區域中塗佈的不透明材料（例如，鉻）。

在另一實例中，使用相轉移技術形成遮罩1316。在遮罩1316的相轉移罩幕(phase shift mask，PSM)版本中，在相轉移遮罩上形成的圖案中的各種特徵用以具有適當相位差，以增強解析度及成像品質。在各個實例中，相轉移遮罩可以係衰減PSM或交替PSM。由遮罩製造1314產生的遮罩1316用在各種製程中。例如，遮罩1316在離子佈植製程中使用以在半導體晶圓中形成各種摻雜區域、在蝕刻製程中使用以在半導體晶圓中形成各種蝕刻區域、及/或在其他適宜製程中使用。

IC fab 1306包括晶圓製造1318。IC fab 1306係包括用於製造各種不同的IC產品的一或多個製造設施的IC製造公司。在一些實施例中，IC fab 1306係半導體代工廠。例如，可存在用於複數種IC產品的前端製造（FEOL製造）的製造設施，而第二製造設施可為互連及封裝IC產品提供後端製造（BEOL製造），並且第三製造設施可為代工廠公司提供其他服務。

IC fab 1306使用由遮罩室1304製造的遮罩1316來製造IC 1308。因此，IC fab 1306至少間接地使用IC設計佈局圖1310來製造IC 1308。在一些實施例中，半導體晶圓1320藉由IC fab 1306使用遮罩1316製造以形成IC 1308。在一些實施例中，IC fab 1306包括至少間接地基於IC設計佈局圖1310執行一或多次微影曝光。半導體晶圓1320包括矽基板或其上形成有材料層的其他適當基板。半導體晶圓1320進一步包括下列中的一或多者：各種摻雜區域、介電特徵、多級互連、及類似者（在後續的製造步驟處形成）。

上文概述若干實施例的特徵，使得熟習此項技術者可更好地理解本揭示的態樣。熟習此項技術者應瞭解，可輕易使用本揭示作為設計或修改其他製程及結構的基礎，以便執行本文所介紹的實施例的相同目的及/或實現相同優點。熟習此項技術者亦應認識到，此類等效構造並未脫離本揭示的精神及範疇，且可在不脫離本揭示的精神及範疇的情況下產生本文的各種變化、取代及更改。

例如，聚矽線不限於此種構造並且可以由任何適宜的導電材料製成。類似地，金屬層及/或金屬線不限於金屬並且可由任何適宜的導電材料製造。在許多實施例中，觸點可以用任何適宜的導電材料形成，諸如金屬或金屬合金。另外或替代地，在本文中揭示了具體單元類型及子單元單元類型，但可以在其他實施例中使用其他類型的單元類型及/或子單元類型。

在一個態樣中，一種製造類比積體電路的方法包括藉由處理裝置接收類比積體電路的多個元件規格；藉由處理裝置接收類比積體電路的分割資訊；基於所述多個元件規格及分割資訊，藉由處理裝置來決定在類比積體電路的非最終佈局中沿著第一方向待產生的第一切口集合的多個第一切割位置；基於所述多個元件規格及分割資訊，藉由處理裝置來決定在類比積體電路的非最終佈局中沿著第二方向待產生的第二切口集合的多個第二切割位置。藉由處理裝置在第一切割位置處切割類比積體電路的非最終佈局以產生臨時佈局；藉由處理裝置在所述多個第二切割位置處切割臨時佈局以產生多個子單元；藉由處理裝置合併所述多個子單元以產生類比積體電路的佈局圖。

在另一態樣中，一種系統包括處理裝置及可操作地連接到處理裝置的儲存裝置。儲存裝置儲存多個指令。當由處理裝置執行時，所述多個指令導致執行多個操作。所述多個操作包括：接收類比積體電路的多個元件規格；接收類比積體電路的分割資訊；基於所述多個元件規格及分割資訊，決定在類比積體電路的非最終佈局中沿著第一方向待產生的第一切口集合的多個第一切割位置；基於所述多個元件規格及分割資訊，決定在類比積體電路的非最終佈局中沿著第二方向待產生的第二切口集合的多個第二切割位置；在所述多個第一切割位置處切割類比積體電路的非最終佈局以產生臨時佈局；在所述多個第二切割位置處切割臨時佈局以產生多個子單元；及合併所述多個子單元以產生類比積體電路的合併佈局圖。

在又一態樣中，一種方法包括：藉由處理裝置接收類比單元的多個元件規格；藉由處理裝置接收類比單元的分割資訊；基於所述多個元件規格及分割資訊，藉由處理裝置來決定在類比單元的非最終佈局中沿著第一方向待產生的第一切口集合的多個第一切割位置；基於所述多個元件規格及分割資訊，藉由處理裝置來決定在類比單元的非最終佈局中沿著第二方向待產生的第二切口集合的多個第二切割位置；基於所述多個第一切割位置及所述多個第二切割位置，藉由處理裝置將類比單元分割為多個子單元；藉由處理裝置驗證每個子單元；藉由處理裝置使用所述多個子單元來產生積體電路的佈局。

在本申請案中提供的一或多個態樣的描述及說明不意欲以任何方式限制或約束所要求保護的本揭示的範疇。在本申請案中提供的態樣、實例、及細節被認為足以傳達所有權並且使其他人能夠做出及使用所要求保護的揭示內容的最佳模式。所要求保護的揭示內容不應當被理解為限於本申請案中提供的任何態樣、實例、或細節。無論以組合或單獨地圖示及描述，各種特徵（結構及方法）意欲選擇性地被包括或省略以產生具有特定特徵集合的實施例。熟習此項技術者已經具有了本申請案的描述及說明，可設想落入本申請案中體現的總體發明概念的較寬態樣的精神內的變化、修改、及替代態樣，而不脫離所要求保護的揭示內容的較寬範疇。

100:方塊 102:方塊 104:方塊 106:方塊 108:方塊 200:方塊 202:方塊 204:方塊 206:方塊 208:方塊 210:方塊 212:方塊 300:使用者介面 302:顯示器 304:輸入元件 306:視圖元件 308:保存元件 310:面板 312:面板 400:佈局 402:切口 404:臨時佈局 406:切口 408:子單元 500:第一主動擴散區域 502:第二主動擴散區域 504:聚矽線 506:金屬層 508:電力線 510:電力線 512a:觸點 512b:觸點 514:第一子單元 516:第二子單元 518:第三子單元 600:非最終佈局 602:子單元 604:子單元 606:子單元 608:子單元 610:子單元 612:子單元 700:外殼 702:OD區域 704:擴展或距離 706:擴展 708:類比單元 710:切口 712:子單元 714:延伸的鰭邊界 800:子單元 802:子單元 804:佈局 806:子單元 808:子單元 810:圓形區域 900:類比單元 902:子單元 904:虛線 906:虛線 908:位置 910:末端 912:類比單元 914:位置 916:子單元 1000:切口 1002:切口 1004:切口 1006:佈局 1008:子單元 1010:子單元 1012:金屬條帶 1014:第一區段 1016:第二區段 1018:位置 1020:位置 1022:切口 1024:切口 1026:切口 1028:佈局 1030:子單元 1032:子單元 1034:金屬條帶 1036:第一區段 1038:第二區段 1040:位置 1042:位置 1044:邊緣 1046:邊緣 1100:系統 1102:處理裝置 1104:非暫時性電腦可讀取儲存媒體/儲存裝置 1106:可執行指令 1108:製造工具 1110:匯流排 1112:輸入/輸出(I/O)介面 1114:網路介面 1116:網路 1118:單元程式庫 1120:I/O裝置 1122:使用者介面(UI) 1300:IC製造系統 1302:設計室 1304:遮罩室 1306:IC製造商/生產商 1308:待製造的IC 1310:IC設計佈局圖 1312:遮罩資料準備 1314:遮罩製造 1316:遮罩 1318:晶圓製造 1320:半導體晶圓

本揭示的態樣藉由以下詳細描述結合附圖最佳地理解，其中相同的元件符號代表相同的結構元件。注意到，附圖中的各個特徵並非按比例繪製。事實上，出於論述清晰的目的，可任意增加或減小各個特徵的尺寸。第1圖描繪了根據一些實施例的示例設計製程的流程圖。第2圖示出了根據一些實施例的產生子單元的示例方法的流程圖。第3圖描繪了根據一些實施例的可以用於接收元件規格及/或元件佈局的示例使用者介面。第4A圖至第4C圖示出了根據一些實施例的第2圖所示的方塊204及206中的操作。第5圖描繪了根據一些實施例的第2圖所示的方塊204及206中的操作。第6圖示出了根據一些實施例的佈局的示例分割；第7A圖至第7C圖描繪了根據一些實施例的示例第一子單元要求。第8A圖至第8D圖示出了根據一些實施例的示例第二子單元要求。第9A圖至第9D圖描繪了根據一些實施例的示例第三子單元要求。第10A圖至第10B圖示出了根據一些實施例的示例第四子單元要求。第11圖描繪了根據一些實施例的適用於產生子單元並且設計積體電路的示例系統。第12圖示出了製造積體電路的示例方法的流程圖；以及第13圖描繪了根據一些實施例的示例積體電路製造系統及製造流程的方塊圖。

國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無

100:方塊

102:方塊

104:方塊

106:方塊

108:方塊

Claims

一種製造一類比積體電路的方法，該方法包含：藉由一處理裝置接收該類比積體電路的複數個元件規格；藉由該處理裝置接收該類比積體電路的一分割資訊；基於該些元件規格及該分割資訊，藉由該處理裝置來決定在該類比積體電路的一非最終佈局中沿著一第一方向待產生的一第一切口集合的複數個第一切割位置；基於該些元件規格及該分割資訊，藉由該處理裝置來決定在該類比積體電路的該非最終佈局中沿著一第二方向待產生的一第二切口集合的複數個第二切割位置；藉由該處理裝置在該些第一切割位置處切割該類比積體電路的該非最終佈局以產生一臨時佈局；藉由該處理裝置在該些第二切割位置處切割該臨時佈局以產生複數個子單元；以及藉由該處理裝置合併該些子單元以產生該類比積體電路的一佈局圖。
如請求項1所述的方法，更包含：在合併該些子單元之前驗證每一該些子單元。
如請求項2所述的方法，其中驗證每一該些子單元包含：對每一該些子單元執行複數個設計規則檢查。
如請求項2所述的方法，其中驗證每一該些子單元包含：對每一該些子單元執行一佈局與佈局檢查。
如請求項1所述的方法，更包含：驗證該類比積體電路的該佈局圖。
如請求項1所述的方法，其中針對每一該些子單元，該分割資訊包含一單元類型、沿著該第一方向的一開始點及一結束點、以及沿著該第二方向的一開始點及一結束點。
如請求項6所述的方法，更包含：在一程式庫中包括經驗證的每一該些子單元。
如請求項1所述的方法，更包含：使用該佈局圖製造該類比積體電路。
一種系統，包含：一處理裝置；以及一儲存裝置，可操作地連接到該處理裝置並且儲存複數個指令，當由該處理裝置執行時，該些指令導致執行複數個操作，該些操作包含：接收該類比積體電路的複數個元件規格；接收該類比積體電路的一分割資訊；基於該些元件規格及該分割資訊，決定在該類比積體電路的一非最終佈局中沿著一第一方向待產生的一第一切口集合的複數個第一切割位置；基於該些元件規格及該分割資訊，決定在該類比積體電路的該非最終佈局中沿著一第二方向待產生的一第二切口集合的複數個第二切割位置；在該些第一切割位置處切割該類比積體電路的該非最終佈局以產生一臨時佈局；在該些第二切割位置處切割該臨時佈局以產生複數個子單元；以及合併該些子單元以產生該類比積體電路的一合併佈局圖。
如請求項9所述的系統，其中該儲存裝置儲存用於驗證每一該些子單元的複數個額外指令。
如請求項10所述的系統，其中驗證每一該些子單元包含對每一該些子單元執行複數個設計規則檢查。
如請求項10所述的系統，其中驗證每一該些子單元包含對每一該些子單元執行一佈局與佈局檢查。
如請求項9所述的系統，其中該儲存裝置儲存用於驗證該類比積體電路的該合併佈局圖的複數個額外指令。
如請求項9所述的系統，其中針對每一該些子單元，該分割資訊包含一單元類型、沿著該第一方向的一開始點及一結束點、以及沿著該第二方向的一開始點及一結束點。
如請求項9所述的系統，其中該儲存裝置儲存用於在一程式庫中包括經驗證的該些子單元的複數個額外指令。
如請求項9所述的系統，更包含：一輸入裝置，用以向該處理裝置發送該元件規格及該分割資訊。
如請求項9所述的系統，更包含：一計算裝置。
一種方法，包含：藉由一處理裝置接收一類比單元的複數個元件規格；藉由該處理裝置接收該類比單元的一分割資訊；基於該些元件規格及該分割資訊，藉由該處理裝置來決定在該類比單元的一非最終佈局中沿著一第一方向待產生的一第一切口集合的複數個第一切割位置；基於該些元件規格及該分割資訊，藉由該處理裝置來決定在該類比單元的該非最終佈局中沿著一第二方向待產生的一第二切口集合的複數個第二切割位置；基於該些第一切割位置及該些第二切割位置，藉由該處理裝置將該類比單元分割為複數個子單元；藉由該處理裝置驗證每一該些子單元；以及藉由該處理裝置使用該些子單元來產生一積體電路的一佈局。
如請求項18所述的方法，其中：針對每一該些子單元，該分割資訊包含一單元類型；以及基於該類比單元的該單元類型決定該些第一切割位置與該些第二切割位置。
如請求項18所述的方法，其中驗證每一該些子單元包含下列中的至少一項：對每一該些子單元執行複數個設計規則檢查；或對每一該些子單元執行一佈局與佈局檢查。