JP2013021251A - 半導体発光素子の製造方法 - Google Patents

半導体発光素子の製造方法 Download PDF

Info

Publication number
JP2013021251A
JP2013021251A JP2011155453A JP2011155453A JP2013021251A JP 2013021251 A JP2013021251 A JP 2013021251A JP 2011155453 A JP2011155453 A JP 2011155453A JP 2011155453 A JP2011155453 A JP 2011155453A JP 2013021251 A JP2013021251 A JP 2013021251A
Authority
JP
Japan
Prior art keywords
substrate
laser
layer
semiconductor
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011155453A
Other languages
English (en)
Inventor
Takeyuki Suzuki
健之 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011155453A priority Critical patent/JP2013021251A/ja
Publication of JP2013021251A publication Critical patent/JP2013021251A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

【課題】基板貼り替えに伴うクラックの発生を防止できる半導体発光素子の製造方法を提供する。
【解決手段】半導体発光素子の製造方法では、第1基板31上に形成された半導体積層体11上に第1金属層12aを形成し、第2基板32上に第2金属層12bを形成する。第1金属層12aと第2金属層12bを対向させて、第1基板31と第2基板32を重ね合わせる。第1基板31側から第1基板31を透過し、半導体積層体11に吸収される第1レーザ35を照射し、半導体積層体11を部分的に加熱分解する。第2基板32側から第2基板32を透過、または第1基板31側から半導体積層体11を透過する第2レーザ36を照射し、第1金属層12aと第2金属層12bを部分的に融着する。第1および第2基板31、32を第1および第2金属層12a、12bが融解する温度より低い温度に加熱して、第1基板31を除去する。
【選択図】 図3

Description

本発明の実施形態は、半導体発光素子の製造方法に関する。
従来、窒化物半導体発光素子には、導電性基板上に反射層を介して窒化物半導体層を形成し、導電性基板側に向かう光を反射層で窒化物半導体層側に反射させ、光取り出し効率および放熱性を向上させるように構成されているものがある。
この種の窒化物半導体発光素子は、以下のようにして窒化物半導体層を成長用基板から支持基板に張り替えることにより製造されていた。
まず、サファイア基板上に窒化物半導体層を形成し、窒化物半導体層に反射層および接合用金属層を形成する。導電性基板上にも接合用金属層を形成する。
次に、接合用金属層同士を対向させてサファイア基板と導電性基板を重ね合わせ、加圧・加熱してサファイア基板と導電性基板を接合する。
次に、サファイア基板を通過し窒化物半導体層で吸収されるレーザを照射し、窒化物半導体層を解離させて、サファイア基板と窒化物半導体層を分離する。
然しながら、サファイア基板と導電性基板の熱膨張係数が異なるため、接合後の残留応力により接合された基板に反りが生じる問題がある。過大な反りにより接合された基板が割れる恐れある。
更に、窒化物半導体層が解離すると、レーザが照射されていない領域と分離した領域の境界に残留応力が集中し窒化物半導体層にクラックが生じるという問題がある。
その結果、製造歩留まりの低下、製造コストの上昇を招き、半導体発光素子の安定した製造が困難になる。
特開2011−44477号公報
本発明は、基板貼り替えに伴うクラックの発生を防止できる半導体発光素子の製造方法を提供する。
一つの実施形態によれば、半導体発光素子の製造方法では、第1基板上に形成され、第1導電型の第1半導体層と発光層と第2導電型の第2半導体層を有する半導体積層体上に第1金属層を形成し、第2基板上に第2金属層を形成する。前記第1金属層と前記第2金属層を対向させて、前記第1基板と前記第2基板を重ね合わせる。前記第1基板側から前記第1基板を透過し、前記半導体積層体に吸収される第1レーザを照射し、前記半導体積層体を部分的に加熱分解する。前記第2基板側から前記第2基板を透過、または前記第1基板側から前記半導体積層体を透過する第2レーザを照射し、前記第1金属層と前記第2金属層を部分的に融着する。前記第1および第2基板を前記第1および第2金属層が融解する温度より低い温度に加熱して、前記第1基板を除去する。
実施例1に係る半導体発光素子を示す断面図。 実施例1に係る半導体発光素子の製造工程を順に示す断面図。 実施例1に係る半導体発光素子の製造工程を順に示す断面図。 実施例1に係る半導体発光素子の製造工程の要部を第1および第2比較例の半導体発光素子の製造工程の要部と対比して示す断面図。 実施例2に係る半導体発光素子の製造工程の要部を示す断面図。
以下、本発明の実施例について図面を参照しながら説明する。
本実施例に係る半導体発光素子の製造方法について図1乃至図3を用いて説明する。本実施例の半導体発光素子は窒化物半導体発光素子である。図1は半導体発光素子を示す断面図、図2および図3は半導体発光素子の製造工程を順に示す断面図である。
図1に示すように、本実施例の半導体発光素子10では、半導体積層体11が接着層12を介して導電性の支持基板13上に形成されている。
第1電極14が半導体積層体11の上面11aに形成されている。第2電極15が支持基板13の下面13aに形成されている。
半導体積層体11は、例えばN型GaN層21、N型GaNクラッド層22、MQW層23、P型GaNクラッド層24およびP型GaNコンタクト層25が順に積層された多層構造の窒化物半導体積層体である。
半導体積層体11のP型GaNコンタクト層25上にはMQW層23から支持基板13側に放射された光を半導体積層体11側に反射させるための反射層16、例えば厚さが約200nmの銀(Ag)膜が形成されている。
接着層12は、例えば金錫(AuSn)等の共晶金属膜である。接着層12は反射層16上にバリア層17を介して形成された第1金属層12aと、支持基板13上にバリア層18を介して形成された第2金属層12bが合体した層である。
バリア層17、18は、例えば厚さが約50nmのチタン(Ti)/白金(Pt)/チタン(Ti)積層膜である。
支持基板13は、例えば比抵抗の低いP型シリコン基板である。第1電極(N側電極)14は、例えばチタン(Ti)/白金(Pt)/金(Au)積層膜で、半導体積層体11のN型GaN層21上に形成されている。第2電極(P側電極)15は、例えばアルミニウム(Al)膜である。
半導体積層体11については周知であるが、以下簡単に説明する。N型GaN層21は、N型クラッド層22乃至P型GaNコンタクト層25までを成長させるための下地単結晶層であり、例えば約3μmと厚く形成されている。N型GaNクラッド層22は、例えば厚さ2μm程度に形成されている。
MQW層23は、例えば厚さが5nmのGaN障壁層と厚さが2.5nmのInGaN井戸層とが交互に積層され、最上層がInGaN井戸層である多重量子井戸(MQW:Multiple Quantum Well)構造に形成されている。
P型GaNクラッド層24は、例えば厚さ100nm程度に形成され、P型GaNコンタクト層25は、例えば厚さ10nm程度に形成されている。
InGaN井戸層(InGa1−xN層、0<x<1)のIn組成比xは、半導体積層体11から取り出される光のピーク波長が、例えば約450nmになるように0.1程度に設定されている。
第1電極14と第2電極15を電源に接続すると、半導体積層体11と支持基板13の間に電流が流れ、MQW層23から光が放射される。MQW層23から放射されて支持基板13側に向かう光は、反射層16で半導体積層体11側に反射され、半導体積層体11側から取り出される。
次に、半導体発光素子10の製造方法について説明する。図2乃至図3は半導体発光素子10の製造工程を順に示す断面図である。
本実施例の半導体発光素子10の製造工程は、半導体積層体11を成長用基板上に形成した後、半導体積層体11を成長用基板から分離しながら、分離された半導体積層体11を順次支持基板に貼り替えていくように構成されている。
図2(a)に示すように、MOCVD(Metal Organic Chemical Vapor Deposition)法により、第1基板(成長用基板)31、例えば面方位がC面のサファイア基板上に、バッファ層を介してN型GaN層21乃至P型GaNコンタクト層25を順にエピタキシャル成長させて半導体積層体11を形成する。以後、第1基板31をサファイア基板31とも記す。
半導体積層体11の形成方法は周知であるが、以下簡単に説明する。サファイア基板31に前処理として、例えば有機洗浄、酸洗浄を施した後、MOCVD装置の反応室内に収納する。
次に、例えば窒素(N)ガスと水素(H)ガスの常圧混合ガス雰囲気中で、高周波加熱により、サファイア基板31の温度を、例えば1100℃まで昇温する。これにより、サファイア基板31の表面が気相エッチングされ、表面に形成されている自然酸化膜が除去される。
次に、NガスとHガスの混合ガスをキャリアガスとし、プロセスガスとして、例えばアンモニア(NH)ガスとトリメチルガリウム(TMG:Tri-Methyl Gallium)を供給し、N型ドーパントとして、例えばシラン(SiH)ガスを供給し、厚さ3μmのN型GaN層21を形成する。
次に、同様にして厚さ2μmのN型GaNクラッド層22を形成した後、NHガスは供給し続けながらTMGおよびSiHガスの供給を停止し、第1基板31の温度を1100℃より低い温度、例えば800℃まで降温し、800℃で保持する。
次に、Nガスをキャリアガスとし、プロセスガスとして、例えばNHガスおよびTMGを供給し、厚さ5nmのGaN障壁層を形成し、この中にトリメチルインジウム(TMI:Tri-Methyl Indium)を供給することにより、厚さ2.5nm、In組成比が0.1のInGaN井戸層を形成する。
次に、TMIの供給を断続することにより、GaN障壁層とInGaN井戸層の形成を、例えば7回繰返す。これにより、MQW層23が得られる。
次に、TMG、NHガスは供給し続けながらTMIの供給を停止し、アンドープで厚さ5nmのGaNキャップ層を形成する。
次に、NHガスは供給し続けながらTMG、TMAの供給を停止し、Nガス雰囲気中で、第1基板31の温度を800℃より高い温度、例えば1030℃まで昇温し、1030℃で保持する。
次に、NガスとHガスの混合ガスをキャリアガスとし、プロセスガスとしてNHガスおよびTMG、P型ドーパントとしてビスシクロペンタジエニルマグネシウム(CpMg)を供給し、Mg濃度が1E20cm−3、厚さが100nm程度のP型GaNクラッド層24を形成する。
次に、CpMgの供給を増やして、Mg濃度が1E21cm−3、厚さ10nm程度のP型GaNコンタクト層25を形成する。
次に、NHガスは供給し続けながらTMGの供給を停止し、キャリアガスのみ引き続き供給し、サファイア基板31を自然降温する。NHガスの供給は、サファイア基板31の温度が500℃に達するまで継続する。これにより、サファイア基板31上に半導体積層体11が形成され、P型GaNコンタクト層25が表面になる。
次に、P型GaNコンタクト層25上に反射層16として、例えばスパッタリング法により厚さが約200nmのAg膜を形成する。反射層16上にバリア層17として、例えばスパッタリング法により厚さが約50nmのTi/Pt/Ti積層膜を形成する。バリア層17上に第1金属層12aとして、例えば真空蒸着法により厚さが1μmのAuSn膜を形成する。
次に、図2(b)に示すように、第2基板(支持基板)32としてシリコン基板を用意し、第2基板32上にバリア層18として、例えばスパッタリング法により厚さが約50nmのTi/Pt/Ti積層膜を形成する。バリア層18上に第2金属層12bとして、例えば真空蒸着法により厚さ約2μmのAuSn膜を形成する。
次に、図2(c)に示すように、第1基板31を上下反転させて、第1金属層12aと第2金属層12b対向させて、第1基板31と第2基板32を重ね合わせる。
本実施例では、この段階で第1および第2接着層12a、12bを融着して第1基板31と第2基板32を接合するための加熱はおこなわない。
次に、図3(a)に示すように、第1治具33および第2冶具34で、重ね合わされた第1および第2基板31、32を挟み、第1治具33および第2冶具34の外周部を押圧する。
第1治具33は、第1基板31より大きく、第1レーザ35を透過する押し板(第1押し板)33aと、押し板33a上に載置され、内径が第1基板31より大きいリング状のフランジ33bを有している。
第2治具34は、第2基板32より大きく、第2レーザ36を透過する押し板(第2押し板)34aと、押し板34a上に載置され、内径が第2基板32より大きいリング状のフランジ34bを有している。
押し板33a、34aは、例えばフラットな石英ガラス板である。押し板33aが第1基板31と接し、押し板34aが第2基板32と接している。
フランジ34bを、例えばベース板(図示せず)上に載置し、フランジ33bに加重を印加して、重ね合わされた第1および第2基板31、32を加圧する。
第1基板31はサファイアと窒化物半導体の熱膨張係数の差に起因して反りが生じている。加圧することにより、第1基板31の反りが補正され、第1、第2基板31、32を密着させることができる。加重の大きさは、反りが補正され、且つ第1基板31が割れない範囲の適当な値に調整する。
次に、レーザリフトオフ(Laser Lift Off)法により、サファイア基板31との界面近傍のN型GaN層21を解離して第1基板31と半導体積層体11を分離しながら、レーザ接合法により第1および第2接着層12a、12bを融着して分離された半導体積層体11を順次第2基板32に貼り替えていく。
レーザリフトオフ法とは、高出力のレーザ光を照射することにより物質内部を部分的に加熱分解し、分解した部分を境に分離する手法である。レーザ接合法とは、高出力のレーザ光を照射することによりに2つの物質を部分的に溶解し、溶解した部分を接合する手法である。
第1レーザ35、例えばNd−YAGレーザの第4高調波(266nm)をサファイア基板31側から照射する。この光に対してサファイアは透明なので、照射された光はサファイア基板31を透過してN型GaN層21で有効に吸収される。
サファイア基板31との界面近傍のN型GaN層21には多くの結晶欠陥が存在するために、吸収された光はほとんど全てが熱に変換され、2GaN=2Ga+N(g)↑なる反応が生じ、GaNはGaとNガスに解離する。
サファイア基板31とN型GaN層21の間には解離したGa層37が残置され、解離したNガスはGa層37中を拡散して外部に放出される。
第2レーザ36、例えばNd−YAGレーザの基本波(1.06μm)を第2基板32であるシリコン基板側から照射する。この光に対してシリコンは透明なので、照射された光はシリコン基板を透過してバリア層18から反射層16の間で吸収されて熱に変換される。
AuSnは300℃程度に加熱されると溶融状態になるので、第1金属層12aと第2金属層12bが融着する。破線38は第1および第2金属層12a、12bが融着する前の境界面を模式的に示している。
第1および第2レーザ35、36は、半導体積層体11が熱分解された後に、第1および第2金属層12a、12bが融着されるように照射することが望ましい。
例えば、第1レーザ35は第1基板31と平行な方向に相対的に移動させ、第2レーザ36は第2基板32と平行な方向に第1レーザ35を追尾するように相対的に移動させる。
具体的には、第1レーザ35と第2レーザ36を第1基板31に垂直な方向に対向配置し、第1および第2基板31、32を平行な方向に移動させればよい。第1レーザ35と第2レーザ36の光軸は一致していても良いし、適当なオフセットを持たせても良い。
第1および第2基板31、32の全面に第1レーザ35および第2レーザ36が照射されるように、第1および第2基板31、32を移動させる。
第1レーザ35は第1基板31との界面近傍のN型GaN層21に焦点を合わせ、第2レーザ36は第2基板32上のバリア層18あたりに焦点を合わせることが適当である。
第1および第2レーザ35、36は、連続光(CW)でも、パルス光(PW)でもよいが、尖頭出力の高いパルス光であることが望ましい。
尖頭出力の高いパルスレーザとしては、ピコ秒からフェムト秒オーダの超短パルス光が出力可能なQスイッチレーザ、モードロックレーザなどが適している。
第1レーザ35のパルス幅、ピークエネルギー、繰り返し周波数、移動速度などを適宜選択することにより、半導体積層体11の熱分解は、発生した熱が拡散する間もない極めて短い時間t1でおこなうことができる。
一方、第1および第2金属層12a、12bの融着は、発生した熱が伝わるのに時間がかかるため、時間t1より長い時間t2を要する。
そのため、第1基板31と半導体積層体11を分離しながら、分離された半導体積層体11を順次第2基板32に貼り替えていくプロセスの所要時間は、第2の時間t2だけで済む。
半導体積層体11が分離した領域の面積が、第1および第2金属層12a、12bが融着した領域の面積に等しいか大きくなるが、第1基板31と半導体積層体11が分離し終わる前に、第2レーザ36の照射を開始することが望ましい。
これにより、第1基板31と半導体積層体11が分離し終わったときに、第1および第2金属層12a、12bが一部でも融着されていないと、半導体積層体11が振動等によりずれる恐れを未然に防止することができる。
次に、図3(b)に示すように、ホットプレート39上で第1および第2基板31、32を40℃程度に加熱する。Gaは40℃程度に加熱されると溶融状態になるので、半導体積層体11と第1基板31を分離することができる。Ga(融点〜30℃)が溶融状態になる温度は、AuSnの融点(〜280℃)より十分低い。
次に、N型GaN層21上に残置されたGa層37を温水、もしくは塩酸に浸漬して除去する。塩素(Cl)ガスを用いたドライエッチング法によりN型GaN層21をエッチバックし、第1レーザ35の照射によるダメージを除去する。
その後、第1電極14を半導体積層体11上に形成し、第2電極15を第2基板32上に形成する。これにより、図1に示す半導体発光素子10が得られる。
図4は本実施例の半導体発光素子の製造方法を比較例の半導体発光素子の製造方法と対比して示す図で、図4(a)が本実施例の半導体発光素子の製造方法示す図、図4(b)が第1比較例の半導体発光素子の製造方法を示す図、図4(c)が第2比較例の半導体発光素子の製造方法を示す図である。
第1比較例の半導体発光素子の製造方法とは、第1基板と第2基板を加圧・加熱して接合した後に、レーザリフトオフ法により第1基板を分離していく製造方法である。
第2比較例の半導体発光素子の製造方法とは、レーザ接合法により第1基板と第2基板を接合しながら、レーザリフトオフ法により接合された第2基板を順次半導体積層体から分離していく方法である。
図4において、第1基板31と半導体積層体11が分離している領域は、分離していることを明示するために第1基板31が反っているように示している。第1および第2金属層12a、12bが融着していない領域は、融着していないことを明示するために第2基板32が反っているように示している。
レーザリフトオフ法により部分的にGaN層が熱分解されると、金属GaとNガスが発生する。Nガスの発生は体積膨張を伴うため、GaN層に衝撃を与える。
図4(b)に示すように、第1比較例では、GaN層全体が第1および第2基板31、32に予め固定されているので、Nガスの体積膨張による衝撃をもろに受けることになる。そのため、GaN層にクラック41が発生する。
更に、GaN層には第1および第2基板31、32の熱膨張係数の差に起因する歪が内在している。内在する歪にNガスの体積膨張による衝撃が加算されると過大なクラック41が発生する。
図4(c)に示すように、第2比較例では、GaN層が第1および第2基板31、32に既に固定された領域で、GaN層が熱分解されると、図4(b)と同様にGaN層にクラック41が発生する。
一方、図4(a)に示すように、本実施例では、GaN層が熱分解される部分はGaN層がまだ第2基板32に固定されていないので、GaN層はNガスの体積膨張による衝撃で膨らむことができる。その結果、衝撃は緩和され、GaN層にクラックが発生するのを防止することが可能である。
以上説明したように、本実施例の半導体発光素子の製造方法では、半導体積層体11を第1基板31上に形成した後、レーザリフトオフ法により第1基板31と半導体積層体11を分離しながら、レーザ接合法により分離された半導体積層体11を順次第2基板32に貼り替えている。
その結果、N2ガスの体積膨張による衝撃をN型GaN層21が膨らむようにして緩和することができる。従って、基板貼り替えに伴うクラックの発生を防止できる半導体発光素子の製造方法が得られる。
ここでは、第1レーザ35としてNd−YAGレーザの第4高調波(266nm)を挙げたが、Nd−YVOの第4高調波(266nm)、Nd−YLFの第4高調波(263nm)でも構わない。同様に、第2レーザ36としてNd−YAGレーザの基本波(1.06uμm)を挙げたが、Nd−YVOの基本波(1.06um)、Nd−YLFの基本波(1.05μm)でも構わない。
第2基板32がシリコンである場合について説明したが、その他の基板、例えばゲルマニウム(Ge)、砒化ガリウム(GaAs)でも同様に実施することができる。
第1および第2金属層12a、12bがAuSnである場合について説明したが、その他の金属、例えばAuGe、AuSi、In、NiSn、AuInなどでも構わない。
本実施例に係る半導体発光素子の製造方法について図5を用いて説明する。図5は半導体発光素子の製造工程の要部を示す断面図である。
本実施例において、上記実施例1と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。本実施例が実施例1と異なる点は、第2レーザを第1基板側から照射するようにしたことにある。
即ち、図5に示すように、本実施例の半導体発光素子の製造方法では、第2レーザ36(Nd−YAGレーザ1.06μm)を第1基板31側から照射する。この光に対して半導体積層体11は透明なので、光は半導体積層体11を透過する。
第2レーザ36は反射層16あたりに焦点を合わせることが適当である。反射層16で発生した熱は、バリア層17を通って第1および第2金属層12a、12bに伝わる。
第2レーザ36を第1基板31側から照射することにより、押さえ板34bに第2レーザ36を透過しない材料、例えばセラミックスなどを用いることが可能になる。
第2基板32として第2レーザ36を透過しない材料、たとえば銅(Cu)などの金属基板を用いることができる。CuはSiより熱伝導率が大きいので、半導体発光素子10の放熱性を更に向上させることが可能になる。
更に、第1および第2レーザ35、36の照射方向が同じになるので、レーザを照射する機構の高さを低減することが可能になる。
但し、AgはTiより反射率が高いので、反射損失を補うように第2レーザ36のパワーを調整することが望ましい。
第2基板32がCuの場合、CuはSiより熱伝導率が大きいので、第2基板32による熱損失の増加分を補うように第2レーザ36のパワーを調整することが望ましい。
以上説明したように、本実施例の半導体発光素子の製造方法は、第2レーザを第1基板側から照射している。これにより、押さえ板34bおよび第2基板32に第2レーザ36を透過しない材料を用いることができる利点がある。レーザを照射する機構の高さを低減することができる利点がある。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
本発明は、以下の付記に記載されているような構成が考えられる。
(付記1) 前記第1基板がサファイアであり、前記第2基板がシリコンである請求項1に記載の半導体発光素子の製造方法。
(付記2) 前記第1基板と前記第1金属層の間に反射層および第1バリア層を形成し、前記第2基板と前記第2金属層の間に第2バリア層を形成する請求項1に記載の半導体発光素子の製造方法。
(付記3) 前記第1レーザおよび前記第2レーザの照射は、前記半導体積層体が熱分解した領域の面積が、前記第1および第2金属層が融着された領域の面積に等しいか大きくなるようにおこなう請求項1に記載の半導体発光素子の製造方法。
(付記4) 前記第1レーザが照射されて前記半導体積層体が分離した領域に対向する領域に前記第2レーザを照射することを特徴とする請求項3に記載の半導体発光素子の製造方法。
10 半導体発光素子
11 半導体積層体
12 接着層
13 支持基板
14 第1電極
15 第2電極
16 反射層
17、18 バリア層
21 N型GaN層
22 N型GaNクラッド層
23 MQW層
24 P型GaNクラッド層
25 P型GaNコンタクト層
31 第1基板
32 第2基板
33、34 第1、第2冶具
33a、34a 押し板
33b、34b フランジ
35、36 第1、第2レーザ
37 Ga層
39 ホットプレート
41 クラック

Claims (5)

  1. 第1基板上に形成され、第1導電型の第1半導体層と発光層と第2導電型の第2半導体層を有する半導体積層体上に第1金属層を形成し、第2基板上に第2金属層を形成する工程と、
    前記第1金属層と前記第2金属層を対向させて、前記第1基板と前記第2基板を重ね合わせる工程と、
    前記第1基板側から前記第1基板を透過し、前記半導体積層体に吸収される第1レーザを照射し、前記半導体積層体を部分的に加熱分解する工程と、
    前記第2基板側から前記第2基板を透過、または前記第1基板側から前記半導体積層体を透過する第2レーザを照射し、前記第1金属層と前記第2金属層を部分的に融着する工程と、
    前記第1および第2基板を前記第1および第2金属層が融解する温度より低い温度に加熱して、前記第1基板を除去する工程と、
    を具備することを特徴とする半導体発光素子の製造方法。
  2. 前記第1レーザおよび前記第2レーザの照射は、前記第1レーザを透過し且つ前記第1基板より大きな第1押し板と前記第2レーザを透過し且つ前記第2基板より大きな第2押し板で前記第1および第2基板を挟み、前記第1および第2押し板の外周部を押圧した状態でおこなうことを特徴とする請求項1に記載の半導体発光素子の製造方法。
  3. 前記第1レーザおよび前記第2レーザの照射は、前記第1基板との界面近傍の前記半導体積層体を加熱分解して前記第1基板と前記半導体積層体を分離しながら、前記第1および第2金属層を融着して分離された前記半導体積層体を順次前記第2基板に貼り替えるようにおこなうことを特徴とする請求項1に記載の半導体発光素子の製造方法。
  4. 前記第1レーザを前記第1基板と平行な方向に相対的に移動させ、前記第2レーザを前記第2基板と平行な方向に前記第1レーザを追尾するように相対的に移動させることを特徴とする請求項3に記載の半導体発光素子の製造方法。
  5. 前記第1基板と前記半導体積層体が分離し終わる前に、前記第2レーザの照射を開始することを特徴とする請求項3に記載の半導体発光素子の製造方法。
JP2011155453A 2011-07-14 2011-07-14 半導体発光素子の製造方法 Withdrawn JP2013021251A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011155453A JP2013021251A (ja) 2011-07-14 2011-07-14 半導体発光素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011155453A JP2013021251A (ja) 2011-07-14 2011-07-14 半導体発光素子の製造方法

Publications (1)

Publication Number Publication Date
JP2013021251A true JP2013021251A (ja) 2013-01-31

Family

ID=47692370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011155453A Withdrawn JP2013021251A (ja) 2011-07-14 2011-07-14 半導体発光素子の製造方法

Country Status (1)

Country Link
JP (1) JP2013021251A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019087855A1 (ja) * 2017-10-31 2019-05-09 株式会社ブイ・テクノロジー レーザリフトオフによる加工方法及び平坦化治具
WO2021221055A1 (ja) * 2020-04-28 2021-11-04 京セラ株式会社 半導体素子の製造方法
JP7117472B1 (ja) * 2021-04-30 2022-08-12 信越エンジニアリング株式会社 転写装置及び転写方法
CN118629934A (zh) * 2024-08-13 2024-09-10 渠梁电子有限公司 一种释放层解离方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019087855A1 (ja) * 2017-10-31 2019-05-09 株式会社ブイ・テクノロジー レーザリフトオフによる加工方法及び平坦化治具
JP2019083280A (ja) * 2017-10-31 2019-05-30 株式会社ブイ・テクノロジー レーザリフトオフによる加工方法及び平坦化治具
WO2021221055A1 (ja) * 2020-04-28 2021-11-04 京セラ株式会社 半導体素子の製造方法
JPWO2021221055A1 (ja) * 2020-04-28 2021-11-04
JP7117472B1 (ja) * 2021-04-30 2022-08-12 信越エンジニアリング株式会社 転写装置及び転写方法
WO2022230184A1 (ja) * 2021-04-30 2022-11-03 信越エンジニアリング株式会社 転写装置及び転写方法
CN118629934A (zh) * 2024-08-13 2024-09-10 渠梁电子有限公司 一种释放层解离方法

Similar Documents

Publication Publication Date Title
US8101490B2 (en) Method for manufacturing semiconductor device and apparatus for manufacturing same
JP4622720B2 (ja) 窒化物半導体ウエハ又は窒化物半導体素子の製造方法
JP3962282B2 (ja) 半導体装置の製造方法
KR101254639B1 (ko) 반도체 발광 소자의 제조 방법
JP5113478B2 (ja) 半導体発光素子、照明装置および半導体発光素子の製造方法
US8198113B2 (en) Production method for semiconductor light emitting devices
JP4883991B2 (ja) レーザーリフトオフ法およびレーザーリフトオフ装置
JP2010186829A (ja) 発光素子の製造方法
TW200305293A (en) Method to manufacture a semiconductor-components
JP2011124311A (ja) 半導体発光素子の製造方法および積層構造体
JP2006237074A (ja) 窒化物系半導体素子の製造方法及び窒化物系半導体素子
JP5095091B2 (ja) レーザ装置の製造方法
US7524737B2 (en) Method of fabricating a semiconductor chip with a nitride compound semiconductor material
JP2007116110A (ja) 窒化物系半導体素子の製造方法
JP2012142385A (ja) 半導体デバイスの製造方法
JP2013021251A (ja) 半導体発光素子の製造方法
JP4524953B2 (ja) 窒化物半導体基板の製造方法および窒化物半導体装置の製造方法
JP2008117824A (ja) 窒化物系半導体素子の製造方法
JP4731180B2 (ja) 窒化物系半導体素子の製造方法
CN208781881U (zh) 一种用于制作垂直结构led芯片的复合衬底
WO2013154181A1 (ja) チップオンボード型のパッケージ基板を有する発光装置の製造方法
JP2007221051A (ja) 窒化物系半導体素子の製造方法
JP2007180302A (ja) 窒化物半導体発光素子及び窒化物半導体発光素子製造方法
JP2012033589A (ja) 化合物半導体の製造方法
JP2011198962A (ja) 半導体発光素子の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141007