JP2013008818A - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP2013008818A
JP2013008818A JP2011140245A JP2011140245A JP2013008818A JP 2013008818 A JP2013008818 A JP 2013008818A JP 2011140245 A JP2011140245 A JP 2011140245A JP 2011140245 A JP2011140245 A JP 2011140245A JP 2013008818 A JP2013008818 A JP 2013008818A
Authority
JP
Japan
Prior art keywords
light emitting
thin wire
wire electrode
semiconductor
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011140245A
Other languages
English (en)
Inventor
Akira Tanaka
明 田中
Yoko Motojima
洋子 元島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011140245A priority Critical patent/JP2013008818A/ja
Priority to US13/399,535 priority patent/US20120326117A1/en
Publication of JP2013008818A publication Critical patent/JP2013008818A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Abstract

【課題】キャリア密度に疎密を設けて全体として発光効率を向上させた半導体発光素子を提供する。
【解決手段】半導体積層体１１は第１シート抵抗を有する第１半導体層１２、発光層１３、第２半導体層１４乃至１６が順に積層され、第１半導体層１２の一部を露出するように、一端側に形成された切り欠き部１８と、切り欠き部１８から−Ｘ方向に延在し、＋Ｙ方向に分岐または曲折し且つ−Ｙ方向に曲折または分岐した湾入部１９を備える。第１半導体層１２上であって、切り欠き部１８に形成された第１パッド電極２１から湾入部１９に沿って第１細線電極２２が形成されている。半導体積層体１１上に第１シート抵抗より低い第２シート抵抗を有する透明導電膜２０が形成されている。透明導電膜２０上であって、他端側に形成された第２パッド電極２３から±Ｙ方向に延在し、曲折して＋Ｘ方向に延在する第２細線電極２４が形成されている。
【選択図】 図１

Description

本発明の実施形態は、半導体発光素子に関する。
従来、窒化物半導体発光素子では、窒化物半導体層上に形成された透明導電膜と、透明導電膜上に形成された上部細線電極と、窒化物半導体層の下部を露出させ、その露出部に上部細線電極に対応して形成された下部細線電極とを有し、窒化物半導体層に流れる電流の分布を均一化するするとともに、効率的に光を取り出せるように構成されているものがある。
透明導電膜が用いられるのは、窒化物半導体は導電率が比較的低い材料であるため、窒化物半導体層における電流の拡がりを改善し、且つ放射される光が電極材で遮蔽されるのを防止するためである。
上部細線電極および下部細線電極が用いられるのは、透明電極は光の吸収が無視できないためにその厚さが制限されるので、半導体発光素子のサイズが大きくなるほど電流分散が難しくなるのを改善するためである。
この窒化物半導体発光素子では、上部細線電極から注入されたキャリアが透明導電膜で広げられ、下部細線電極から注入されたキャリアと発光層で再結合する。これにより、広い発光領域で、均一な発光が得られている。
然しながら、電流を均一に拡げるほどキャリア密度が低下するので、非発光再結合の割合が大きくなり、発光効率自体は低下する問題がある。通電電流を増やせばキャリア密度を増加させることができるが、電圧降下による発熱などに起因して、発光効率は必ずしも向上しないという問題がある。
特開２０１０−６７９６３号公報
本発明は、キャリア密度に疎密を設けて全体として発光効率を向上させた半導体発光素子を提供する。
一つの実施形態によれば、半導体発光素子では、半導体積層体は第１シート抵抗を有する第１導電型の第１半導体層と、発光層と、第２導電型の第２半導体層が順に積層されている。前記半導体積層体は前記第１半導体層の一部を露出するように、一端側に形成された切り欠き部と、前記切り欠き部から他端側に向かう第１の方向に延在し、前記第１の方向に略垂直な第２の方向に分岐または曲折し且つ前記第２の方向と反対の方向に曲折または分岐した湾入部を備えている。前記発光層から放出される光に対する透光性と前記第１シート抵抗より低い第２シート抵抗を有する透明導電膜が前記半導体積層体上に形成されている。前記第１半導体層上であって、前記切り欠き部に形成された第１パッド電極から前記湾入部に沿って第１細線電極が形成されている。前記透明導電膜上であって、前記他端側に形成された第２パッド電極から前記第２の方向および前記第２の方向と反対の方向に延在し、曲折して前記第１の方向と反対の方向に延在する第２細線電極が形成されている。
実施例１に係る半導体発光素子を示す図。 実施例１に係る半導体発光素子の電流分布を比較例と対比して示す図。 実施例１に係る半導体発光素子の特性を比較例と対比して示す図。 実施例１に係る比較例の半導体発光素子を示す平面図。 実施例１に係る半導体発光素子の製造工程を順に示す断面図。 実施例１に係る半導体発光素子の製造工程を順に示す断面図。 実施例１に係る別の半導体発光素子を示す平面図。 実施例１に係る別の半導体発光素子を示す平面図。 実施例２に係る半導体発光素子を示す図。 実施例２に係る半導体発光素子の特性を比較例と対比して示す図。 実施例２に係る別の半導体発光素子を示す平面図。 実施例２に係る別の半導体発光素子を示す図。 実施例２に係る別の半導体発光素子の製造工程の要部を順に示す断面図。 実施例２に係る別の半導体発光素子を示す平面図。 実施例３に係る半導体発光素子を示す平面図。 実施例３に係る別の半導体発光素子を示す平面図。 実施例４に係る半導体発光素子を示す平面図。 実施例４に係る別の半導体発光素子を示す平面図。 実施例５に係る半導体発光素子を示す平面図。 実施例６に係る半導体発光素子を示す図。 実施例６に係る半導体発光素子の製造工程の要部を順に示す断面図。
以下、本発明の実施例について図面を参照しながら説明する。
本実施例に係る半導体発光素子について、図１を用いて説明する。図１は本実施例の半導体発光素子を示す図で、図１（ａ）はその平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿って切断し矢印方向に眺めた断面図である。
図１に示すように、本実施例の半導体発光素子１０では、半導体積層体１１は、第１導電型の第１半導体層であるＮ型ＧａＮクラッド層１２と、発光層１３と、第２導電型の第２半導体層であるＰ型ＡｌＧａＮオーバフロー防止層１４、Ｐ型ＧａＮクラッド層１５およびＰ型ＧａＮコンタクト層１６とが順に積層された多層構造の窒化物半導体積層体である。
半導体積層体１１は、発光層１３から放出される光に対して透明な基板１７、例えばサファイア基板上に形成されている。
半導体積層体１１は、Ｎ型ＧａＮクラッド層１２の一部を露出するように、一端側が矩形状に切り欠かれた切り欠き部１８と、切り欠き部１８から他端側に向かう第１の方向（図の−Ｘ方向）に延在し、第１の方向に略垂直な第２の方向（図の＋Ｙ方向）および第２の方向と反対の方向（図の−Ｙ方向）に分岐した湾入部１９を有している。
半導体積層体１１のＰ型ＧａＮコンタクト層１６上に発光層１３から放出される光に対して透明な透明導電膜２０、例えば厚さ０．１乃至０．２μｍのＩＴＯ（Indium Tin Oxide）膜が形成されている。
透明導電膜２０により、半導体発光素子１０の周辺まで電流が広げられる。電流を広げるためにはＩＴＯ膜を厚くした方が良い。一方、ＩＴＯ膜はわずかであるが光を吸収してしまうため、光を取り出すためには薄い方が好ましい。以後、透明導電膜をＩＴＯ膜とも記す。
透明導電膜２０は、半導体積層体１１の側面に沿って流れる表面電流を抑制するために、Ｐ型ＧａＮコンタクト層１６のエッジより距離Ｌ４、例えば１０μｍだけ内側に形成されている。距離Ｌ４は、発光層１３に注入される少数キャリアの拡散長（μｍオーダ）の１０倍以上が好ましい。
Ｎ型ＧａＮクラッド層１２上であって、切り欠き部１８に第１パッド電極２１が形成され、第１パッド電極２１から湾入部１９に沿って、第１細線電極２２が形成されている。
第１細線電極２２は、第１パッド電極２１から−Ｘ方向に延在する第１配線２２ａと、第１配線２２ａから＋Ｙ方向に分岐した第２配線２２ｂおよび−Ｙ方向に分岐した第３配線２２ｃを有している。
第１パッド電極２１および第１細線電極２２は、例えばチタン（Ｔｉ）／白金（Ｐｔ）／金（Ａｕ）の積層膜である。
透明導電膜２０上であって、他端側に第２パッド電極２３が形成され、第２パッド電極２３から第１細線電極２２を囲うように第２細線電極２４が形成されている。
第２細線電極２４は第２パッド電極２３から±Ｙ方向に延在し、曲折して＋Ｘ方向に延在する第４配線２４ａおよび第５配線２４ｂを有している。
第２パッド電極２３および第２細線電極２４は、例えば金（Ａｕ）またはアルミニウム（Ａｌ）膜である。
平面視で第１細線電極２２と第２細線電極２４が略垂直に対向する部位間の第１の距離は、第１細線電極２２と第２細線電極２４が略平行に対向する部位間の第２の距離より小さく設定されている。
第２配線２２ｂが第４配線２４ａと略垂直な位置関係に配置され、第３配線２２ｃが第５配線２４ｂと略垂直な位置関係に配置されている。第２配線２２ｂと第４配線２４ａ間の第１の距離はＬ１ａおよび第３配線２２ｃと第５配線２４ｂの間の第１の距離はＬ１ｂに設定されている。
平行に対向する第１配線２２ａと第４配線２４ａ間の第２の距離をＬ２、平行に対向する第２配線２２ｂと第４配線２４ａ間の第２の距離をＬ３とすると、Ｌ１ａ＜Ｌ２、Ｌ３およびＬ１ｂ＜Ｌ２、Ｌ３の関係にある。
半導体発光素子１０のサイズが４５０μｍ×４５０μｍ□のとき、第１の距離Ｌ１ａ、Ｌ１ｂは、例えば３０μｍから６０μｍ程度に設定する。
Ｎ型ＧａＮクラッド層１２は、例えば不純物濃度が２Ｅ１８ｃｍ−３、移動度が３００乃至４００ｃｍ２／Ｖ・ｓ程度なので、抵抗率は８Ｅ−３乃至１Ｅ−２Ωｃｍである。Ｎ型ＧａＮクラッド層１２の厚さが４μｍのとき、Ｎ型ＧａＮクラッド層１２の第１シート抵抗ρｓ１は、２０乃至２５Ω／□となる。
透明導電膜２０の抵抗率は、製法や条件により異なるが、２Ｅ−４Ωｃｍとすることは可能である。透明導電膜２０の第２シート抵抗ρｓ２は、十分な透過率、例えば８０％以上が得られる厚さである０．２μｍ以下でも、１２Ω／□以下となる。
従って、十分な透過率を維持して、透明導電膜２０の第２シート抵抗ρｓ２をＮ型ＧａＮクラッド層１２の第１シート抵抗ρｓ１より小さく設定することが可能である。
なお、半導体積層体１１については周知であるが、以下簡単に説明する。Ｎ型ＧａＮクラッド層１２は、発光層１３乃至Ｐ型ＧａＮコンタクト層１６までをエピタキシャル成長させるための下地単結晶層を兼ねており、基板１７上に、例えば約２乃至５μｍと厚く形成されている。
発光層１３は、例えばＩｎＧａＮ障壁層とＩｎＧａＮ井戸層とが交互に積層された多重量子井戸（ＭＱＷ：Multiple Quantum Well）である。
ＩｎＧａＮ障壁層は、例えば厚さが１０ｎｍ、Ｉｎ組成比が０．０５である。ＩｎＧａＮ井戸層は、例えば厚さが２．５ｎｍ、Ｉｎ組成比が０．２である。ＩｎＧａＮ障壁層とＩｎＧａＮ井戸層は、例えば８組形成されている。
Ｐ型ＡｌＧａＮオーバフロー防止層１４は、例えば厚さが１０ｎｍ、Ａｌ組成比が０．１５である。P型ＧａＮクラッド層１５は、例えば厚さが４０ｎｍである。Ｐ型ＡｌＧａＮオーバフロー防止層１４のバンドギャップはP型ＧａＮクラッド層１５のバンドギャップより大きい。Ｐ型ＧａＮコンタクト層１６は、例えば厚さが５ｎｍである。
第１パッド電極２１と第２パッド電極２３間に電圧を印加することにより、発光層１３に注入されたキャリアが発光再結合し、例えばピーク波長が約４５０ｎｍの光が放出される。
本実施例の半導体発光素子１０は、第２配線２２ｂと第４配線２４ａ間および第３配線２２ｃと第５配線２４ｂ間の電流密度を周りより高くし、発光層１３内に局所的にキャリア密度の高い領域２５ａ、２５ｂを作り出すように構成されている。
更に、本実施例の半導体発光素子１０は、第２シート抵抗ρｓ２を第１シート抵抗ρｓ１より低くすることにより（ρｓ１＞ρｓ２）、第１細線電極２２のパターンに応じた電流密度分布が容易に得られように構成されている。
半導体発光素子の発光効率は、電子と正孔のペアが発光に係る発光再結合寿命と、欠陥に捕まって熱となるのに係る非発光再結合寿命のバランスで決定される。
非発光再結合にはキャリア密度の３乗に比例するオージェ再結合とキャリア密度に比例するショックレー・リード・ホール（ＳＲＨ）再結合がある。キャリア密度の小さい低電流の場合、およびオージェ再結合が起こりにくい半導体では、ＳＲＨ再結合の影響が大きくなる。
その場合、半導体発光素子の発光効率は、主にキャリア密度の自乗に比例する発光再結合確率と、ＳＲＨ非発光再結合確率に支配されることになる。
発光層１３内にキャリア密度の疎密を設けることにより、キャリア密度が高い領域は発光再結合確率がＳＲＨ非発光再結合確率より十分大きくなり、発光効率が相対的に大きくなる。
一方、キャリア密度が低い領域は発光再結合確率とＳＲＨ非発光再結合確率の差が縮まり発光効率は相対的に小さくなる。
従って、キャリア密度が高い領域とキャリア密度が低い領域の割合およびその面内分布を最適化することにより、全体として発光効率を向上させることが可能である。発光層１３に流れる電流分布を単に均一化する場合より、高い発光効率を得ることが可能である。
電流はほぼ透明導電膜２０に沿って広がり、Ｐ型ＧａＮクラッド層１５、Ｐ型ＧａＮコンタクト層１６などのＰ型層に沿っての電流の広がりは無視することができる。その結果、Ｐ型ＧａＮコンタクト層１６から発光層１３に基板１７に対して垂直な方向に電流が流れ、第１細線電極２２のパターンに応じた電流密度分布が得られる。
従って、キャリア密度が高い領域とキャリア密度が低い領域の割合およびその面内分布の最適化が容易になる。
図２は半導体発光素子の電流分布のシミュレーション結果を比較例と対比して示す図で、図２（ａ）、図２（ｂ）が本実施例の半導体発光素子の表面近傍と発光層の電流分布を示す図、図２（ｃ）、図２（ｄ）が比較例の半導体発光素子の表面近傍と発光層の電流分布を示す図である。
図３は半導体発光素子の特性を測定した結果を比較例と対比して示す図で、図３（ａ）が通電電流と光出力の関係を示す図、図３（ｂ）が通電電流と電圧降下の関係を示す図である。図３（ａ）、図３（ｂ）において、実線が本実施例の半導体発光素子の特性を示し、破線が比較例の半導体発光素子の特性を示している。
図４は比較例の半導体発光素子を示す図で、図４（ａ）はその平面図、図４（ｂ）は図４（ａ）のＢ−Ｂ線に沿って切断し矢印方向に眺めた断面図である。比較例の半導体発光素子とは、Ｎ型ＧａＮクラッド層のシート抵抗より高いシート抵抗を有する透明導電膜が形成されている半導体発光素子のことである。
図４に示すように、比較例の半導体発光素子３０は、切り欠き部１８から−Ｘ方向に延在する湾入部３１を有している。切り欠き部１８に形成された第１パッド電極２１から湾入部３１に沿って第１細線電極３２が形成されている。第２細線電極２４は第１細線電極３２を挟むように第１パッド電極２１近くまで延在している。
シミュレーションは、対称性を利用して図１（ａ）の平面図の上側半分について有限要素法を用いて行った。シミュレーション条件は下記の通りである。
半導体発光素子１０、３０のサイズが４５０μｍ角、第２細線電極２４のＸ／Ｙ方向の長さが１６０μｍ／２４０μｍ、Ｎ型ＧａＮクラッド層１２の第１シート抵抗ρｓ１＝２４Ω／□、印加電圧が４．５Ｖであることは共通である。
本実施例の半導体発光素子１０は、第１細線電極２２のＸ、Ｙ方向の長さが１２０、１２０μｍ、第２配線２２ｂと第４配線２４ａ間および第３配線２２ｃと第５配線２４ｂ間の第１の距離Ｌ１ａ、Ｌ１ｂがともに６０μｍである。透明導電膜２０の第２シート抵抗ρｓ２＝１２Ω／□である。平行に対向する第１配線２２ｂと第４配線２４ａ間の第２の距離Ｌ３は１００μｍである。
比較例の半導体発光素子３０は、第１細線電極３２のＸ方向の長さが１２０μｍ、平行な第２細線電極２４と第１細線電極３２間の距離Ｌ５は１２０μｍである。透明導電膜３３の第２シート抵抗ρｓ２＝６０Ω／□である。
図２（ａ）および図２（ｃ）に示すように、本実施例の半導体発光素子１０では、比較例の半導体発光素子３０に比べて、表面近傍、即ち主に透明導電膜２０を流れる電流が大きくなっている。
図２（ｂ）および図２（ｄ）に示すように、本実施例の半導体発光素子１０では、比較例の半導体発光素子３０に比べて発光層１３での電流分布が第１細線電極２２の第２配線２２ｂの近傍の周囲に集中していることが分かる。これは、図２（ａ）および図２（ｃ）に示す表面近傍の電流密度分布を反映している。
図３（ａ）に示すように、本実施例の半導体発光素子１０はいずれの電流値でも比較例の半導体発光素子３０に比べて光出力が増加する結果が得られた。これから、本実施例の半導体発光素子１０は比較例の半導体発光素子３０より、発光効率が向上していることが確かめられた。
図３（ｂ）に示すように、本実施例の半導体発光素子１０はいずれの電流値でも比較例の半導体発光素子３０に比べて電圧降下が減少する結果が得られた。これは透明導電膜２０の第２シート抵抗ρｓ２が透明導電膜３３の第２シート抵抗ρｓ２より低く、第１の距離Ｌ１ａ、Ｌ１ｂが距離Ｌ５より短いため、透明導電膜２０での電圧降下が減少したためである。
次に、半導体発光素子１０の製造方法について説明する。図５および図６は半導体発光素子１０の製造工程を順に示す断面図である。
図５（ａ）に示すように、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法により、エピタキシャル成長用の基板１７（図示せず）にＮ型ＧａＮクラッド層１２、発光層１３、Ｐ型ＡｌＧａＮオーバフロー防止層１４、Ｐ型ＧａＮクラッド層１５およびＰ型ＧａＮコンタクト層１６を順にエピタキシャル成長させて半導体積層体１１を形成する。
半導体積層体１１の製造プロセスについては周知であるが、以下簡単に説明する。基板１７としてＣ面サファイア基板を用い、前処理として、例えば有機洗浄、酸洗浄を施した後、ＭＯＣＶＤ装置の反応室内に収納する。次に、例えば窒素（Ｎ２）ガスと水素（Ｈ２）ガスの常圧混合ガス雰囲気中で、高周波加熱により、基板１７の温度を、例えば１１００℃まで昇温する。これにより、基板１７の表面が気相エッチングされ、表面に形成されている自然酸化膜が除去される。
次に、Ｎ２ガスとＨ２ガスの混合ガスをキャリアガスとし、プロセスガスとして、例えばアンモニア（ＮＨ３）ガスと、トリメチルガリウム（ＴＭＧ：Tri-Methyl Gallium）を供給し、Ｎ型ドーパントとして、例えばシラン（ＳｉＨ４）ガスを供給し、厚さ４μｍのＮ型ＧａＮ層１２を形成する。
次に、ＮＨ３ガスは供給し続けながらＴＭＧおよびＳｉＨ４ガスの供給を停止し、基板１７の温度を１１００℃より低い温度、例えば８００℃まで降温し、８００℃で保持する。
次に、Ｎ２ガスをキャリアガスとし、プロセスガスとして、例えばＮＨ３ガス、ＴＭＧおよびトリメチルインジウム（ＴＭＩ：Tri-Methyl Indium）を供給し、厚さ１０ｎｍ、Ｉｎ組成比が０．０５のＩｎＧａＮ障壁層を形成し、ＴＭＩの供給を増やすことにより、厚さ２．５ｎｍ、Ｉｎ組成比が０．２のＩｎＧａＮ井戸層を形成する。
次に、ＴＭＩの供給を増減することにより、ＩｎＧａＮ障壁層とＩｎＧａＮ井戸層の形成を、例えば８回繰返す。これにより、ＭＱＷ層が得られる。
次に、ＴＭＧ、ＮＨ３ガスは供給し続けながらＴＭＩの供給を停止し、アンドープで厚さ５ｎｍのＧａＮキャップ層（図示せず）を形成する。
次に、ＮＨ３ガスは供給し続けながらＴＭＧの供給を停止し、Ｎ２ガス雰囲気中で、基板１７の温度を８００℃より高い温度、例えば１０３０℃まで昇温し、１０３０℃で保持する。
次に、Ｎ２ガスとＨ２ガスの混合ガスをキャリアガスとし、プロセスガスとしてＮＨ３ガス、ＴＭＧ、トリメチルアルミニウム（ＴＭＡ：Tri-Methyl Aluminum）、Ｐ型ドーパントとしてビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を供給し、厚さが１０ｎｍ、Ａｌ組成比が０．１５、Ｍｇ濃度が１Ｅ１８ｃｍ−３程度のＰ型ＡｌＧａＮオーバフロー防止層１４を形成する。
次に、ＴＭＧ、ＮＨ３ガス、ＴＭＧ、Ｃｐ２Ｍｇは供給し続けながらＴＭＡの供給を停止し、厚さが４０ｎｍ、Ｍｇ濃度が１Ｅ２０ｃｍ−３程度のＰ型ＧａＮクラッド層１５を形成する。
次に、Ｃｐ２Ｍｇの供給を増やして、厚さ１０ｎｍ、Ｍｇ濃度が１Ｅ２１ｃｍ−３程度のＰ型ＧａＮコンタクト層１６を形成する。
次に、ＮＨ３ガスは供給し続けながらＴＭＧの供給を停止し、キャリアガスのみ引き続き供給し、基板１７を自然降温する。ＮＨ３ガスの供給は、基板１７の温度が５００℃に達するまで継続する。これにより、基板１７上に半導体積層体１１が形成され、Ｐ型ＧａＮコンタクト層１６が表面になる。
次に、図５（ｂ）に示すように、Ｐ型ＧａＮコンタクト層１６上に、例えばスパッタリング法により厚さ約０．２μｍのＩＴＯ膜４０を形成する。
一般に、スパッタリング等でＩＴＯ膜を形成すると、成膜時の基板温度、プラズマ密度、酸素分圧等に依存して、アモルファスＩＴＯと結晶質ＩＴＯが混在したＩＴＯ膜が得られることが知られている。
例えば、基板温度で言えば、ＩＴＯの結晶化温度は１５０℃乃至２００℃付近にある。基板温度が結晶化温度付近にあると、アモルファスＩＴＯと結晶質ＩＴＯが混在したＩＴＯ膜が得られる。
次に、図５（ｃ）に示すように、ＩＯＴ膜４０上に、切り欠き部１８と湾入部１９に対応する開口を有するレジスト膜４１をフォトリソグラフィ法により形成する。レジスト膜４１をマスクとしてＩＯＴ膜４０を、例えば塩酸と硝酸の混酸によりウェットエッチングする。エッチングは、結晶質ＩＴＯおよびアモルファスＩＴＯがともに除去されるまでおこなう。
結晶質ＩＴＯのエッチング速度は、アモルファスＩＴＯのエッチング速度より遅くなる。結晶質ＩＴＯのエッチング速度は、例えば５０乃至１００ｎｍ／ｍｉｎ程度である。アモルファスＩＴＯエッチング速度は、例えば１００乃至５００ｎｍ／ｍｉｎ程度である。
このとき、ＩＯＴ膜４０は、例えば１μｍ程度サイドエッチングされる。一方、レジスト膜４１は、エッチングされないので、薄くなることは無く、略初期の厚さを維持している。
なお、結晶質ＩＴＯは、残渣として残留し易いため、超音波を印加してエッチングするか、またはエッチング後に超音波洗浄を施して物理的に除去することが望ましい。
次に、図６（ａ）に示すように、レジスト膜４１を残置したまま、レジスト膜４１をマスクとして、塩素系ガスを用いたＲＩＥ法により、Ｐ型ＧａＮコンタクト層１６からＮ型ＧａＮクラッド層１２の上部までを異方性エッチングし、Ｎ型ＧａＮクラッド層１２の一部を露出させる。
次に、図６（ｂ）に示すように、レジスト膜４１を残置したまま、レジスト膜４１をマスクとして、再びＩＯＴ膜４０をウェットエッチングする。ＩＴＯ膜４０はアンダーカットされ、Ｐ型ＧａＮコンタクト層１６のエッジより距離Ｌ４だけ内側に後退する。
次に、レジスト膜４１を、例えばアッシャーを用いて除去した後、図６（ｃ）に示すように、ＩＴＯ膜４０の結晶化を促進し、ＩＴＯ膜４０の導電率を高めるためにＩＴＯ膜４０に熱処理を施す。熱処理は、例えば窒素中、もしくは窒素と酸素の混合雰囲気中で、温度４００乃至７５０℃程度、時間１乃至２０分程度が適当である。
この段階で、ＩＴＯ膜４０は図１に示す透明導電膜２０になる。厚さが０．２μｍのＩＴＯ膜２０は光の吸収は増えるが、シード抵抗は概ねＮ型ＧａＮクラッド層１２のシード抵抗より低くなる。
次に、周知の方法により、Ｎ型ＧａＮ層１２上であって、切り欠き部１８に第１パッド電極２１と、第１パッド電極２１から湾入部１９に沿った第１細線電極２２を形成する。
透明導電膜２０上であって、他端側に第２パッド電極２３と、第２パッド電極２３から±Ｙ方向に延在し、曲折して＋Ｘ方向に延在する第２細線電極２４を形成する。これにより、図１に示す半導体発光素子１０が得られる。
以上説明したように、本実施例の半導体発光素子１０は、第２配線２２ｂと第４配線２４ａ、および第３配線２２ｃと第５配線２４ｂをそれぞれ略垂直に配置し、第１の距離Ｌ１ａ、Ｌ１ｂまで接近させている。
更に、透明導電膜２０の第２シート抵抗ρｓ２をＮ型ＧａＮクラッド層１２の第１シート抵抗ρｓ１より低くしている（ρｓ１＞ρｓ２）。
その結果、電流を周辺部まで広げて、発光層１３内に局所的に高キャリア密度領域２５ａ、２５ｂが作り出される。高キャリア密度領域２５ａ、２５ｂでは周りより発光効率が大きくなる。
従って、キャリア密度に疎密を設けて全体として発光効率を向上させた半導体発光素子が得られる。発光層１３内に局所的にキャリア密度の高い領域を形成する位置およびキャリア密度の最適化が容易である。
ここでは、第１細線電極が±Ｙ方向に分岐した、所謂Ｔ字型である場合について説明したが、同様な別の形状でも構わない。図７は別の半導体発光素子を示す平面図である。
図７に示すように、半導体発光素子５０では、切り欠き部１８から−Ｘ方向に延在し、途中で＋Ｙ方向に分岐し、先端が−Ｙ方向に曲折した湾入部５１が形成されている。
第１細線電極５２は、湾入部５１に沿って形成されている。第１細線電極５２は、第１パッド電極２１から−Ｘ方向に延在する第１配線５２ａと、途中で＋Ｙ方向に分岐した第２配線５２ｂおよび先端が曲折した第３配線５２ｃを有している。
平面視で第２配線５２ｂと第４配線２４ａ、および第３配線５２ｃと第５配線２４ｂがそれぞれ略垂直に配置され、且つ第１の距離Ｌ１ａ、Ｌ１ｂまで接近している。
キャリア密度の高い領域を２箇所設けた場合について説明したが、更にキャリア密度の高い領域を増やしても構わない。図８はキャリア密度の高い領域を３箇所設けた半導体発光素子を示す平面図である。
図８に示すように、半導体発光素子６０では、切り欠き部１８から−Ｘ方向に第２パッド電極２３付近まで延在し、途中で±Ｙ方向に分岐した、所謂十字状の湾入部６１が形成されている。
第１細線電極６２は、湾入部６１に沿って形成されている。第１細線電極６２は、第１パッド電極２１から−Ｘ方向に第２パッド電極２３付近まで延在する第１配線６２ａと、途中で±Ｙ方向に分岐した第２および第３配線６２ｂ、６２ｃを有している。
平面視で第１配線６２ａは第２細線電極２４の±Ｙ方向の配線２４ｃと略垂直な位置関係に配置され、第１配線６２ａと配線２４ｃ間の距離はＬ１ｃである。
これにより、第１細線電極６２の第１乃至第３配線６２ａ、６２ｂ、６２ｃの先端の周りに高キャリア密度領域２５ａ、２５ｂ、２５ｃが３箇所形成される。キャリア密度の高い領域を増やして分散させることにより、発光効率を維持して面内の発光強度を均一化することが可能である。
第２および第３配線６２ｂ、６２ｃは同一箇所から±Ｙ方向に分岐しているが、異なる箇所から分岐していても構わない。
基板１７がサファイア基板である場合について説明したが、ＳｉＣ基板、ＧａＮ基板を用いることもできる。
本実施例に係る半導体発光素子について図９を用いて説明する。図９は本実施例の半導体発光素子を示す平面図である。本実施例において、上記実施例１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。
本実施例が実施例１と異なる点は、第１細線電極と第２細線電極の平行に対向する部位間の距離を平行に対向する部位の長さより短くしたことにある。
即ち、図９に示すように、本実施例の半導体発光素子７０は、切り欠き部１８から−Ｘ方向に延在し、−Ｙ方向に曲折し、更に−Ｘ方向に曲折した湾入部７１を有している。
Ｎ型ＧａＮクラッド層１２上であって、切り欠き部１８に形成された第１パッド電極２１から湾入部７１に沿って第１細線電極７２が形成されている。第１細線電極７２は、第１パッド電極２１から−Ｘ方向に延在する第１配線７２ａと、第１配線７２ａから−Ｙ方向に曲折した第２配線７２ｂと、第２配線７２ｂから−Ｘ方向に曲折した第３配線７２ｃを有している。
平面視で、第１パッド電極２１と第２パッド電極２３が対向している。第１細線電極７２の第１配線７２ａと第２細線電極２４の第４配線２４ａが平行に対向している。第１細線電極７２の第３配線７２ｃと第２細線電極２４の第５電極２４ｂが平行に対向している。
第１パッド電極２１と第２パッド電極２３の間隔をｄ０、第１配線７２ａと第４配線２４ａが対向する部位の長さをｄ１、第１配線７２ａと第４配線２４ａが対向する部位間の距離をｄ２、第３配線８２ｃと第５配線２４ｂが対向する部位の長さをｄ３、第３配線７２ｃと第５配線２４ｂが対向する部位間の距離をｄ４とする。
ｄ１はｄ０の１／２未満で且つｄ２より大きく設定され（ｄ２＜ｄ１＜ｄ０／２）、ｄ３はｄ０の１／２未満で且つｄ４より大きく設定されている（ｄ４＜ｄ３＜ｄ０／２）。
これにより、電流を制御性良く集中し、動作電圧の上昇を抑制することが可能である。長さｄ１、ｄ３をｄ０の１／２未満としているので、平行に対向する部分を複数設けることができる。第１パッド電極２１および第２パッド電極２３による光の吸収も少なくなり、発光効率を向上させることができる。
図１０は半導体発光素子７０の特性を測定した結果を比較例の半導体発光素子と対比して示す図で、図１０（ａ）が通電電流と光出力の関係を示す図、図１０（ｂ）が通電電流と電圧降下の関係を示す図である。図１０（ａ）、図１０（ｂ）において、実線が本実施例の半導体発光素子の特性を示し、破線が比較例の半導体発光素子の特性を示している。
ここで、比較例の半導体発光素子とは、図４に示す半導体発光素子３０から透明導電膜３３を除いた半導体発光素子のことである。
図１０（ａ）に示すように、本実施例の半導体発光素子７０はいずれの電流値でも比較例の半導体発光素子に比べて光出力が増加する結果が得られた。図１０（ｂ）に示すように、本実施例の半導体発光素子７０はいずれの電流値でも比較例の半導体発光素子に比べて電圧降下が減少する結果が得られた。
これから、本実施例の半導体発光素子７０は比較例の半導体発光素子より、発光効率が向上し、動作電圧の上昇が抑制されていることが確かめられた。
以上説明したように、本実施例の半導体発光素子７０は、第１細線電極７１と第２細線電極２４の平行に対向する部位の長さ（ｄ１、ｄ３）を第１、第２パッド電極２１、２３間の距離（ｄ０）の１／２未満とし、平行に対向する部位間の距離（ｄ２、ｄ４）を平行に対向する部位の長さ（ｄ１、ｄ３）より短くしている。
その結果、電流を制御性良く集中し、動作電圧の上昇を抑制することができる利点がある。
半導体発光素子７０に、透明導電膜および電流ブロック層を設けることができる。図１１は透明導電膜が形成された半導体発光素子を示す平面図である。図１１に示すように、半導体発光素子７５では、図１に示す半導体発光素子１０と同様な透明導電膜７６が形成されている。
図１２は透明導電膜および電流ブロック層が形成された半導体発光素子を示す図で、図１２（ａ）はその平面図、図１２（ｂ）は図１２（ａ）のＣ−Ｃ線に沿って切断し矢印方向に眺めた断面図である。
図１２に示すように、半導体発光素子７７では、透明導電膜７６に加えて、Ｐ型ＧａＮコンタクト層１６と透明導電膜７６の間に、第２パッド電極２３および第２細線電極２４に対応した電流ブロック層７８が形成されている。
電流ブロック層７８は、例えばシリコン酸化膜で、第２パッド電極２３および第２細線電極２４より一回り大きいサイズに形成されている。
電流ブロック層７８により、第２パッド電極２３および第２細線電極２４の直下には電流が流れないので、第２パッド電極２３および第２細線電極２４により遮光される発光が予め抑制される。
図１３は半導体発光素子７７の製造工程の要部を順に示す断面図である。図１３（ａ）に示すように、基板１７上に半導体積層体１１を形成した後、例えばＣＶＤ（Chemical Vapor Deposition）法により、厚さ約１００ｎｍのシリコン酸化膜８１を形成する。
次に、図１３（ｂ）に示すように、電流ブロック層７８に対応したレジスト膜８２をフォトリソグラフィ法により形成する。レジスト膜８２をマスクとして、シリコン酸化膜８１をウェットエッチングする。これにより、電流ブロック層７８が形成される。
次に、図１３（ｃ）に示すように、電流ブロック層７８が形成されたＰ型ＧａＮ層１６上にＩＴＯ膜８３を形成する。以後、図５（ｃ）乃至図６（ｃ）と同様の工程を経て半導体発光素子７７が形成される。
ここでは、第１細線電極が１段である場合について説明したが、複数段とすることもできる。図１４は第１細線電極が複数段である半導体発光素子を示す平面図である。
図１４に示すように、半導体発光素子９０は切り欠き部１８から−Ｘ方向に延在し、途中で＋Ｙ方向に分岐して更に−Ｘ方向に曲折するとともに、−Ｙ方向に分岐して更に−Ｘ方向に曲折した湾入部９１を有している。
Ｎ型ＧａＮクラッド層１２上であって、切り欠き部１８に形成された第１パッド電極２１から湾入部９１に沿って第１細線電極９２が形成されている。第１細線電極９２は、第１パッド電極２１から−Ｘ方向に延在する第１配線８２ａと、第１配線８２ａから−Ｙ方向に曲折した第２配線８２ｂと、第２配線８２ｂから−Ｘ方向に曲折した第３配線８２ｃに加えて、第１配線８２ａの途中で＋Ｙ方向に分岐した第６配線９２ａ、第６配線９２ａから−Ｘ方向に曲折した第７配線９２ｂを有している。
第２細線電極２４の第４配線２４ａと第１細線電極９２の第７配線９２ｂが平行に対向し、平行に対向する部位の長さがｄ１、平行に対向する部位間の距離ｄ２である。半導体発光素子９０は、チップサイズが比較的大きい場合に適した構造である。
本実施例に係る半導体発光素子について図１５を用いて説明する。図１５は本実施例の半導体発光素子を示す平面図である。本実施例において、上記実施例１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。
本実施例が実施例１と異なる点は、第２細線電極に沿って第１細線電極と第２細線電極間の距離が実質的に交互に変化するようにしたことにある。
即ち、図１５に示すように、本実施例の半導体発光素子１００は、切り欠き部１８から−Ｘ方向に延在する湾入部１０１を有している。切り欠き部１８に形成された第１パッド電極２１から湾入部１０１に沿って第１細線電極１０２が形成されている。
Ｐ型ＧａＮ層１６上に透明導電膜１０３が形成されている。Ｐ型ＧａＮ層１６と透明導電膜１０３の間であって、第２パッド電極２３および第２細線電極２４に対応した電流ブロック層１０４が形成されている。
電流ブロック層１０４は、第１細線電極１０２側のエッジに鋸歯状の凹凸部１０４ａが形成されている。電流ブロック層１０４と第１細線電極１０２間の距離は、凹凸部１０４ａに応じて交互に変化する。
凹凸部１０４ａの凹部ａと第１細線電極１０２間の距離は長く、凹凸部１０４ａの凸部ｂと第１細線電極１０２間の距離は短い。これにより、第２細線電極２４に沿って第１細線電極１０２と第２細線電極２４間の距離が実質的に交互に変化する。
凹凸部１０４ａの凹部ａは第２細線電極２４に近いので、キャリア密度が大きくなる。一方、凹凸部１０４ａの凸部ｂは第２細線電極２４から遠いので、キャリア密度が小さくなる。
キャリア密度の小さい部分は非発光再結合の割合が増えるが、キャリア密度が大きい部分は殆どのキャリアを発光再結合させることが可能になり、全体の発光効率を向上させることができる。凹凸部１０４ａの周期はキャリアの拡散長以上で分割可能な値（２〜１００μｍ）が好ましい。
以上説明したように、本実施例の半導体発光素子１００では、電流ブロック層１０４の第１細線電極１０２側のエッジに鋸歯状の凹凸部１０４ａが形成されている。
その結果、凹部ａにおけるキャリア密度が大きくなり、凸部ｂにおけるキャリア密度が小さくなる。キャリア密度に疎密が生じ、全体として発光効率を向上させることができる。
図１６は鋸歯の高さを２段にした半導体発光素子を示す平面図である。図１６に示すように、半導体発光素子１０５では、電流ブロック層１０６の第１細線電極１０２側のエッジに、凹部ａと凸部ｂの間に高さが凸部ｂより小さい凸部ｃを有する鋸歯状の凹凸部１０６ａが形成されている。
高さが２段の鋸歯状の凹凸部１０６ａにより、キャリア密度が高くなるポイントが分散されるので、過度の電流集中による発光効率の低下を抑制することができる利点がある。
ここでは、凹凸部１０４ａが鋸歯状である場合について説明したが、その他の形状、例えば矩形波状、波状などでも同様の効果を得ることができる。
本実施例に係る半導体発光素子について図１７を用いて説明する。図１７は本実施例の半導体発光素子を示す平面図である。本実施例において、上記実施例３と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。
本実施例が実施例３と異なる点は、透明導電膜の第１細線電極側のエッジが凹凸部を有することにある。
即ち、図１７に示すように、本実施例の半導体発光素子１１０では、透明導電膜１１１は、第１細線電極１０２側のエッジに鋸歯状の凹凸部１１１ａが形成されている。透明導電膜１１１と第１細線電極１０２間の距離は、凹凸部１１１ａに応じて交互に変化する。
凹凸部１１１ａの凹部ａと第１細線電極１０２間の距離は長く、凹凸部１１１ａの凸部ｂと第１細線電極１０２間の距離は短い。これにより、第２細線電極２４に沿って第１細線電極１０２と第２細線電極２４間の距離が実質的に交互に変化する。
透明導電膜１１１がＮ型ＧａＮクラッド層１２よりキャリアが移動し易い場合、第２細線電極２４から注入されたキャリアは透明導電膜１１１端の凸部ｂまで広がるためキャリア密度が大きくなる。一方、凹部ａはキャリア密度が小さくなる。
透明導電膜１１１がＮ型ＧａＮクラッド層１２よりキャリアが移動しにくい場合、第１細線電極１０２から注入されたキャリアは透明導電膜１１１端の凹部ａの下方まで広がるためキャリア密度が大きくなる。一方、凸部ｂはキャリア密度が小さくなる。
いずれの場合でも、キャリア密度の小さい部分は非発光再結合の割合が増えるが、キャリア密度が大きい部分は殆どのキャリアを発光再結合させることが可能になり、全体として発光効率を向上させることができる。
凹凸部１１１ａの周期はキャリアの拡散長以上で分割可能な値（２〜１００μｍ）が好ましい。
以上説明したように、本実施例の半導体発光素子１１０では、透明導電膜１１１の第１細線電極１０２側のエッジに鋸歯状の凹凸部１１１ａが形成されている。
その結果、凹部ａにおけるキャリア密度が大きくなり、凸部ｂにおけるキャリア密度が小さくなる。キャリア密度に疎密が生じ、全体として発光効率を向上させることができる。
図１８は鋸歯の高さを２段にした半導体発光素子を示す平面図である。図１８に示すように、半導体発光素子１１３では、透明導電膜１１４の第１細線電極１０２側のエッジに、凹部ａと凸部ｂの間に高さが凸部ｂより小さい凸部ｃを有する鋸歯状の凹凸部１１４ａが形成されている。
高さが２段の鋸歯状の凹凸部１１４ａにより、キャリア密度が高くなるポイントが分散されるので、過度の電流集中による発光効率の低下を抑制することができる利点がある。
ここでは、凹凸部１１４ａが鋸歯状である場合について説明したが、その他の形状、例えば矩形波状、波状などでも同様の効果を得ることができる。
本実施例に係る半導体発光素子について図１９を用いて説明する。図１９は本実施例の半導体発光素子を示す平面図である。本実施例において、上記実施例３と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。本実施例が実施例３と異なる点は、第２細線電極の形状を九十九折状にしたことにある。
即ち、図１９に示すように、本実施例の半導体発光素子１１６では、第２細線電極１１７の第４配線１１７ａは交互に折れ曲がり、九十九折りされている。第５配線１１７ｂも同様である。第２細線電極１１７と第１細線電極１０２間の距離は、第４配線１１７ａおよび第５配線１１７ｂの曲折に応じて交互に変化する。
第２細線電極１１７の凹部ａと第１細線電極１０２間の距離長く、第２細線電極１１６の凸部ｂと第１細線電極１０２間の距離は短い。これにより、第２細線電極１１７に沿って第１細線電極１０２と第２細線電極１１７間の距離が実質的に交互に変化する。
これにより、第２細線電極１１７と第１パッド電極２１および第１細線電極１０２との間の距離が近くキャリア密度が大きくなる部分と、距離が遠くキャリア密度が小さくなる部分が生じる。
キャリア密度の小さい部分は非発光再結合の割合が増えるが、キャリア密度が大きい部分は殆どのキャリアを発光再結合させることが可能になり、全体として発光効率を向上させることができる。
第２細線電極１１７の曲折の周期はキャリアの拡散長以上で分割可能な値（２〜１００μｍ）が好ましい。
ここでは、第２細線電極１１７の形状が鋸歯状である場合について説明したが、その他の形状、例えば矩形波状、波状などでも同様の効果を得ることができる。
本実施例に係る半導体発光素子について図２０を用いて説明する。図２０は本実施例の半導体発光素子を示す図で、図２０（ａ）はその平面図、図２０（ｂ）は図２０（ａ）のＤ−Ｄ線に沿って切断し矢印方向に眺めた断面図である。
本実施例において、上記実施例１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。本実施例が実施例１と異なる点は、Ｎ型ＧａＮクラッド層のシート抵抗よりシート抵抗の高い領域と低い領域を有する透明導電膜を形成したことにある。
即ち、図２０に示すように、本実施例の半導体発光素子１２０では、切り欠き部１８から−Ｘ方向に延在する湾入部１２１を有している。切り欠き部１８に形成された第１パッド電極２１から湾入部１２１に沿って第１細線電極１２２が形成されている。
Ｐ型ＧａＮコンタクト層１６上に透明導電膜１２３が形成されている。透明導電膜１２３は、湾入部１２１の途中から他端側にＮ型ＧａＮクラッド層１２の第１シート抵抗ρｓ１より低い第２シート抵抗ρｓ２を有する第１の領域１２３ａと、湾入部１２１の途中から一端側にＮ型ＧａＮクラッド層１２の第１シート抵抗ρｓ１より高い第３シート抵抗ρｓ３を有する第２の領域１２３ｂを備えている。
透明導電膜１２３の厚さを変えることにより、第２シート抵抗ρｓ２を有する第１の領域１２３ａと第３シート抵抗ρｓ３を有する第２の領域１２３ｂが作り分けられている。第１の領域１２３ａは第２の領域１２３ｂより厚く形成されている。
Ｎ型ＧａＮクラッド層１２は、不純物濃度が２Ｅ１８ｃｍ−３のとき、移動度が３００乃至４００ｃｍ２／Ｖ・ｓ程度であり、抵抗率は８Ｅ−３〜１Ｅ−２Ωｃｍである。透明導電膜１２３の抵抗率は２Ｅ−４Ωｃｍ程度が可能である。
Ｎ型ＧａＮクラッド層１２は、厚さ４μｍのとき、第１シート抵抗ρｓ１は２０〜２５Ω／□である。
一方、透明導電膜１２３は、厚さが０．１７μｍのとき、シート抵抗が１０Ω／□であり、Ｎ型ＧａＮクラッド層１２の第１シート抵抗ρｓ１より小さくなる。透明導電膜１２３は、厚さが０．０５μｍのとき、シート抵抗が４０Ω／□であり、Ｎ型ＧａＮクラッド層１２の第１シート抵抗ρｓ１より大きくなる。
第２細線電極２４は透明導電膜１２３の第１の領域１２３ａから第２の領域１２３ｂに跨って形成されている。
これにより、透明導電膜１２３の第１の領域１２３ａではホールが広がりやすいため、電流が第１細線電極１２２の周辺ａに集中しやすくなる。一方、透明導電膜１２３の第２の領域１２３ｂではホールが広がりにくいため、電流が第２細線電極２４の周辺ｂに集中しやすくなる。
電流が集中することにより、キャリア密度の疎密が生じ、全体として発光効率を高めることができる。電流が集中化する領域を複数設けて、適度に分散することにより発光パターンを広げることもできる。
透明導電膜１２３の第１の領域１２３ａではホールが透明導電膜１２３内を移動し、透明導電膜１２３の第２の領域１２３ｂでは主に電子がＮ型ＧａＮクラッド層１２内を移動する。そのため、全体として抵抗が高くなり過ぎる恐れは少ない。
なお、Ｐ型窒化物系半導体は、ＩＴＯなどの透明導電膜よりも抵抗率が大きく、厚く成長させることが困難なため、シート抵抗は高い。電流はほぼ透明導電膜１２３を通って広がることになる。Ｐ型ＧａＮクラッド層１５、Ｐ型ＧａＮコンタクト層１６などのＰ型層を通っての電流の広がりは無視することができる。
次に、半導体発光素子１２０の製造方法について説明する。図２１は半導体発光素子１２０の製造工程の要部を順に示す断面図である。図５（ａ）および図５（ｂ）と同様にして、基板１７上に半導体積層体１１を形成し、半導体積層体１１上に、例えば厚さ２００ｎｍのＩＴＯ膜１２５を形成する。
次に、図２１（ａ）に示すように、ＩＴＯ膜１２５上にフォトリソグラフィ法により第２の領域１２３ａに対応する開口を有するレジスト膜１２６を形成する。レジスト膜１２６をマスクとして、ＲＩＥ法によりＩＴＯ膜１２５を異方性エッチングし、ＩＴＯ膜１２５を、例えば５０ｎｍまで薄くする。
次に、図２１（ｂ）に示すように、レジスト膜１２６を除去した後、ＩＴＯ膜１２５上にフォトリソグラフィ法により切り欠き部１８および湾入部１２１に対応する開口を有するレジスト膜１２７を形成する。薄化されたＩＴＯ膜１２５の一部がレジスト膜１２７で覆われている。
レジスト膜１２７をマスクとしてＩＴＯ膜１２５をウェットエッチングし、Ｐ型ＧａＮコンタクト層１６の一部を露出させる。
次に、図２１（ｃ）に示すように、レジスト膜１２７をマスクとしてＲＩＥ法により、Ｐ型ＧａＮコンタクト層１６からＮ型ＧａＮクラッド層１２の上部まで異方性エッチングし、Ｎ型ＧａＮクラッド層１２の一部を露出させる。
次に、図６（ｂ）および図６（ｃ）と同様にして、ＩＴＯ膜１２５をアンダーカットし、熱処理を施す。次に、第１および第２パッド電極２１、２３、第１および第２細線電極１２２、２４を形成する。
以上説明したように、本実施例の半導体発光素子１２０では、透明導電膜１２３にＮ型ＧａＮクラッド層１２の第１シート抵抗ρｓ１より低い第２シート抵抗ρｓ２を有する第１の領域１２３ａと、第１シート抵抗ρｓ１より高い第３シート抵抗ρｓ３を有する第２の領域１２３ｂを形成し、第２細線電極２４を第１の領域１２３ａから第２の領域１２３ｂに跨って形成している。
その結果、第１の領域１２３ａでは電流が第１細線電極１２２の周辺に集中しやすくなり、第２の領域１２３ｂでは電流が第２細線電極２４の周辺に集中しやすくなる。
キャリア密度に疎密が形成され、キャリア密度の小さい部分は非発光再結合の割合が増えるが、キャリア密度が大きい部分ａ、ｂは殆どのキャリアを発光再結合させることが可能になり、全体の発光効率を向上させることができる。
Ｐ型ＧａＮコンタクト層１６と透明導電膜１２３の間で、第２パッド電極２３および第２細線電極２４に対応した電流ブロック層を形成しても構わない。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
本発明は、以下の付記に記載されているような構成が考えられる。
（付記１） 前記半導体積層体と前記透明導電膜の間であって、前記第２パッド電極および前記第２細線電極に対応した絶縁層が形成され、前記絶縁層の前記第１細線電極側のエッジが凹凸部を有する請求項４に記載の半導体発光素子。
（付記２） 前記透明導電膜の前記第１細線電極側のエッジが凹凸部を有する請求項４に記載の半導体発光素子。
（付記３） 前記第２細線電極が交互に曲折した凹凸部を有する請求項４に記載の半導体発光素子。
（付記４） 前記凹凸部は、高さの異なる凸部を有する付記１、２のいずれか１つに記載の半導体発光素子。
（付記５） 前記凹凸部は、鋸歯状、矩形状、波状である付記１、２、３のいずれか１つに記載の半導体発光素子。
（付記６） 前記透明導電膜は前記半導体積層体のエッジより内側に形成され、前記透明導電膜のエッジと前記半導体積層体のエッジの間の距離が、前記発光層に注入される少数キャリアの拡散長の１０倍以上である請求項１、４、５のいずれか１項に記載の半導体発光素子。
（付記７） 前記発光層から放出される光に対する透光性を有する透明導電膜が前記半導体積層体上に形成され、前記第２パッド電極および前記第２細線電極が前記透明導電膜上に形成されている請求項３に記載の半導体発光素子。
（付記８） 前記半導体積層体と前記透明導電膜の間に、前記第２パッド電極および前記第２細線電極に対応して形成された絶縁層を具備する請求項３に記載の半導体発光素子。
（付記９） 前記半導体積層体は、窒化物半導体積層体である請求項１、３、４、５のいずれか１項に記載の半導体発光素子。
（付記１０） 前記発光層が、Ｉｎｘ１Ａｌｙ１Ｇａ（１−ｘ１−ｙ１）Ｎ井戸層（０＜ｘ１＜１、０≦ｙ１＜１、）と、Ｉｎｘ２Ａｌｙ２Ｇａ（１−ｘ２−ｙ２）Ｎ障壁層（０≦ｘ２＜１、０≦ｙ２＜１、ｘ１＞ｘ２）が交互に積層された多重量子井戸である付記９に記載の半導体発光素子。
（付記１１） 前記透明導電膜は、ＩＴＯ膜、ＺｎＯ膜およびＳｎ２Ｏ膜のいずれかである請求項１、４、５、付記８のいずれか１つに記載の半導体発光素子。
１０、３０、５０、６０、７０、７５、７７、９０、１００、１０５、１１０、１１３、１１６、１２０ 半導体発光素子
１１ 半導体積層体
１２ Ｎ型ＧａＮクラッド層
１３ 発光層
１４ Ｐ型オーバフロー防止層
１５ Ｐ型ＧａＮクラッド層
１６ Ｐ型ＧａＮコンタクト層
１７ 基板
１８ 切り欠き部
１９、３１、５１、６１、７１、８１、９１、１０１、１２１ 湾入部
２０、３３、７６、１０３、１１１、１１４、１２３ 透明導電膜
２１ 第１パッド電極
２２、３２、５２、６２、７２、８２、９２、１０２、１２２ 第１細線電極
２３ 第２パッド電極
２４、１１７ 第２細線電極
２５ａ、２５ｂ、２５ｃ 高キャリア密度領域
４０、８３、１２５ ＩＴＯ膜
４１、８２、 １２６、１２７ レジスト膜
７８、１０４、１０６ 電流ブロック層
８１ シリコン酸化膜
１０４ａ、１０６ａ、１１１ａ、１１４ａ 凹凸部
１２３ａ 第１の領域
１２３ｂ 第２の領域

Claims (5)

  1. 第１シート抵抗を有する第１導電型の第１半導体層と、発光層と、第２導電型の第２半導体層が順に積層され、前記第１半導体層の一部を露出するように、一端側に形成された切り欠き部と、前記切り欠き部から他端側に向かう第１の方向に延在し、前記第１の方向に略垂直な第２の方向に分岐または曲折し且つ前記第２の方向と反対の方向に曲折または分岐した湾入部を備えた半導体積層体と、
    前記半導体積層体上に形成され、前記発光層から放出される光に対する透光性と前記第１シート抵抗より低い第２シート抵抗を有する透明導電膜と、
    前記第１半導体層上であって、前記切り欠き部に形成された第１パッド電極から前記湾入部に沿って形成された第１細線電極と、
    前記透明導電膜上であって、前記他端側に形成された第２パッド電極から前記第２の方向および前記第２の方向と反対の方向に延在し、曲折して前記第１の方向と反対の方向に延在する第２細線電極と、
    を具備することを特徴とする半導体発光素子。
  2. 平面視で前記第１細線電極と前記第２細線電極が略垂直に対向する部位間の第１の距離が略平行に対向する部位間の第２の距離より小さいことを特徴とする請求項１に記載の半導体発光素子。
  3. 第１導電型の第１半導体層と、発光層と、第２導電型の第２半導体層が順に積層され、前記第１半導体層の一部を露出するように、一端側に形成された切り欠き部と、前記切り欠き部から他端側に向かう第１の方向に延在し、前記第１の方向に略垂直な第２の方向に曲折し、更に前記第１の方向に曲折した湾入部を有する半導体積層体と、
    前記第１半導体層上であって、前記切り欠き部に形成された第１パッド電極から前記湾入部に沿って形成され、前記第１パッド電極から前記第１の方向に延在する第１配線と、前記第１配線から前記第２の方向に曲折した第２配線と、前記第２配線から前記第１の方向に曲折した第３配線を有する第１細線電極と、
    前記半導体積層体上であって、前記他端側に形成された第２パッド電極から、前記第１細線電極を挟むように、前記第２の方向および前記第２の方向と反対の方向に延在し、曲折して前記第１の方向と反対の方向に延在する第４および第５配線を有する第２細線電極と、
    を具備し、
    平面視で前記第１パッド電極と前記第２パッド電極間の距離をｄ０とし、前記第１配線と前記第４配線が対向する部位の長さをｄ１、前記第１配線と前記第４配線が対向する部位間の距離をｄ２、前記第３配線と前記第５配線が対向する部位の長さをｄ３、前記第３配線と前記第５配線が対向する部位間の距離をｄ４とすると、
    ｄ２＜ｄ１＜ｄ０／２、ｄ４＜ｄ３＜ｄ０／２の関係にあることを特徴とする半導体発光素子。
  4. 第１導電型の第１半導体層と、発光層と、第２導電型の第２半導体層が順に積層され、前記第１半導体層の一部を露出するように、一端側に形成された切り欠き部と、前記切り欠き部から他端側に向かう第１の方向に延在する湾入部を有する半導体積層体と、
    前記半導体積層体上に形成され、前記発光層から放出される光に対して透光性を有する透明導電膜と、
    前記第１半導体層上であって、前記切り欠き部に形成された第１パッド電極から前記湾入部に沿って形成された第１細線電極と、
    前記透明導電膜上であって、前記他端側に形成された第２パッド電極から、前記第１細線電極を挟むように、前記第１の方向に略垂直な第２の方向および前記第２の方向と反対の方向に延在し、曲折して前記第１の方向と反対の方向に延在する第２細線電極と、
    を具備し、
    前記第２細線電極に沿って前記第１細線電極と前記第２細線電極間の距離が、実質的に交互に変化することを特徴とする半導体発光素子。
  5. 第１シート抵抗を有する第１導電型の第１半導体層と、発光層と、第２導電型の第２半導体層が順に積層され、前記第１半導体層の一部を露出するように、一端側に形成された切り欠き部と、前記切り欠き部から他端側に向かう第１の方向に延在する湾入部を有する半導体積層体と、
    前記半導体積層体上に形成され、前記発光層から放出される光に対して透光性を有し、且つ前記湾入部の途中から前記他端側に設けられ、前記第１シート抵抗より低い第２シート抵抗を有する第１の領域と、前記湾入部の途中から前記一端側に設けられ、前記第１シート抵抗より高い第３シート抵抗を有する第２の領域を備えた透明導電膜と、
    前記第１半導体層上であって、前記切り欠き部に形成された第１パッド電極から前記湾入部に沿って形成された第１細線電極と、
    前記透明導電膜上であって、前記他端側に形成された第２パッド電極から前記第１の方向に略垂直な第２の方向および前記第２の方向と反対の方向に延在し、曲折して前記第１の方向と反対の方向に前記第１および第２の領域に跨って延在する第２細線電極と、
    を具備することを特徴とする半導体発光素子。
JP2011140245A 2011-06-24 2011-06-24 半導体発光素子 Withdrawn JP2013008818A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011140245A JP2013008818A (ja) 2011-06-24 2011-06-24 半導体発光素子
US13/399,535 US20120326117A1 (en) 2011-06-24 2012-02-17 Semiconductor light emmiting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011140245A JP2013008818A (ja) 2011-06-24 2011-06-24 半導体発光素子

Publications (1)

Publication Number Publication Date
JP2013008818A true JP2013008818A (ja) 2013-01-10

Family

ID=47360982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011140245A Withdrawn JP2013008818A (ja) 2011-06-24 2011-06-24 半導体発光素子

Country Status (2)

Country Link
US (1) US20120326117A1 (ja)
JP (1) JP2013008818A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140146957A (ko) * 2013-06-18 2014-12-29 삼성전자주식회사 반도체 발광소자
JP2016536779A (ja) * 2014-05-30 2016-11-24 ミクロ メサ テクノロジー カンパニー リミテッド マイクロ発光ダイオード
JPWO2016143574A1 (ja) * 2015-03-06 2017-12-14 スタンレー電気株式会社 Ｉｉｉ族窒化物半導体発光素子および該素子構成を含むウエハ

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI544658B (zh) * 2012-08-01 2016-08-01 晶元光電股份有限公司 發光二極體結構
KR101482526B1 (ko) * 2012-12-28 2015-01-16 일진엘이디(주) 질화물 반도체 발광 소자 제조 방법
JP6136701B2 (ja) * 2013-07-24 2017-05-31 日亜化学工業株式会社 発光装置
US9666779B2 (en) * 2013-11-25 2017-05-30 Yangzhou Zhongke Semiconductor Lighting Co., Ltd. Semiconductor light emitting diode chip with current extension layer and graphical current extension layers
US9608168B2 (en) * 2014-06-13 2017-03-28 Seoul Viosys Co., Ltd. Light emitting diode
US9543488B2 (en) 2014-06-23 2017-01-10 Seoul Viosys Co., Ltd. Light emitting device
CN105633236B (zh) * 2016-01-06 2019-04-05 厦门市三安光电科技有限公司 发光二极管及其制作方法
US10818823B2 (en) 2016-08-26 2020-10-27 Stanley Electric Co., Ltd. Group III nitride semiconductor light-emitting element and wafer including such element configuration

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6614056B1 (en) * 1999-12-01 2003-09-02 Cree Lighting Company Scalable led with improved current spreading structures
US6445007B1 (en) * 2001-03-19 2002-09-03 Uni Light Technology Inc. Light emitting diodes with spreading and improving light emitting area
TWI222756B (en) * 2002-11-12 2004-10-21 Epitech Corp Ltd Lateral current blocking light emitting diode and method of making the same
JP2007109885A (ja) * 2005-10-13 2007-04-26 Toshiba Corp 半導体発光装置及びその製造方法
WO2008038842A1 (en) * 2006-09-25 2008-04-03 Seoul Opto Device Co., Ltd. Light emitting diode having extensions of electrodes for current spreading
TWI376817B (en) * 2007-11-23 2012-11-11 Epistar Corp Light emitting device, light source apparatus and backlight module
US8384115B2 (en) * 2008-08-01 2013-02-26 Cree, Inc. Bond pad design for enhancing light extraction from LED chips

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140146957A (ko) * 2013-06-18 2014-12-29 삼성전자주식회사 반도체 발광소자
KR102075983B1 (ko) 2013-06-18 2020-02-11 삼성전자주식회사 반도체 발광소자
JP2016536779A (ja) * 2014-05-30 2016-11-24 ミクロ メサ テクノロジー カンパニー リミテッド マイクロ発光ダイオード
JPWO2016143574A1 (ja) * 2015-03-06 2017-12-14 スタンレー電気株式会社 Ｉｉｉ族窒化物半導体発光素子および該素子構成を含むウエハ

Also Published As

Publication number Publication date
US20120326117A1 (en) 2012-12-27

Similar Documents

Publication Publication Date Title
JP2013008818A (ja) 半導体発光素子
JP5996846B2 (ja) 窒化物半導体発光素子およびその製造方法
JP5115425B2 (ja) Ｉｉｉ族窒化物半導体発光素子
CN102822996B (zh) 半导体发光器件
US9373750B2 (en) Group III nitride semiconductor light-emitting device
US8860067B2 (en) Semiconductor light emitting device
JP7228176B2 (ja) Ｉｉｉ族窒化物半導体発光素子
WO2010146808A1 (ja) 窒化ガリウム系化合物半導体発光ダイオード
JP2007184411A (ja) 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法
TWI462334B (zh) 發光二極體結構與其製造方法
JP2014529195A (ja) 凹凸パターンを有する基板、これを具備する発光ダイオード及び発光ダイオードの製造方法
US20130099198A1 (en) Semiconductor light emitting element and method of manufacturing the same
JP2013214700A (ja) 半導体発光素子
JP2014154727A (ja) 半導体発光素子
JP2013102061A (ja) 半導体発光素子
JP5318353B2 (ja) ＧａＮ系ＬＥＤ素子および発光装置
JP5518273B1 (ja) 発光ダイオード素子および発光ダイオード装置
JP2013168598A (ja) 半導体発光素子
JP2013122950A (ja) Ｉｉｉ族窒化物半導体発光素子
JP6648685B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP2014175512A (ja) 半導体発光装置
KR20110044094A (ko) 반도체 발광 소자
KR20140072553A (ko) 반도체 발광소자
JP6210434B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
CN113690348B (zh) 一种用于可见光通信的led器件

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140902