JP2013005655A - Ｄｃ−ｄｃコンバータ - Google Patents

Abstract

【課題】出力を可変制御でき、ノイズが小さく、変換効率が高いＤＣ−ＤＣコンバータの提供。
【解決手段】ハーフブリッジ２，３がそれぞれ断続させた電圧を変圧する変圧器Ｔ１，Ｔ２の各一次側にそれぞれ直列に接続されたコンデンサＣ１，Ｃ２を備え、各二次側の電圧を整流するＤＣ−ＤＣコンバータ。ブリッジ２の高圧側素子Ｑ１を期間Ｔｈオンにした後、両素子Ｑ１，Ｑ３を期間Ｔｄオフにし、次に、低圧側素子Ｑ３を期間Ｔｌオンにした後、両素子Ｑ１，Ｑ３を期間Ｔｄオフにするオン／オフ制御を繰り返すオン／オフ手段１（但し、Ｔｃ＝Ｔｈ＋Ｔｌ＋２Ｔｄ）と、ブリッジ３の両素子Ｑ２，Ｑ４を、オン／オフ手段１より期間（Ｔｈ＋Ｔｄ）／２遅延させて同様にオン／オフ制御する第２オン／オフ手段１とを備え、期間Ｔｈ，Ｔｌを変化させて出力を可変制御する構成である。
【選択図】図１

Description

本発明は、同一の直流電源からの電圧を同一の周期で断続させる２つのハーフブリッジと、２つのハーフブリッジがそれぞれ断続させた電圧を変圧する２つの変圧器と、２つの変圧器がそれぞれ変圧した電圧を整流する整流回路とを備えたＤＣ−ＤＣコンバータに関するものである。

ＤＣ−ＤＣコンバータでは、電源側の直流電圧をブリッジに構成された複数のスイッチング素子がスイッチングすることにより、一旦、交流電圧又は変動電圧に変換し、変換した交流電圧又は変動電圧を変圧器で変圧し、変圧した交流を整流することにより、ＤＣ−ＤＣ変換を実現している。しかし、スイッチング素子がスイッチングすることにより、電圧及び電流が何れも０でない状態でのハードスイッチングが生じ、これによりノイズが発生し、スイッチング損失により効率が低下していた。

特許文献１には、２対のスイッチング素子をフルブリッジ構成で接続した変換回路部を直流電源に対して２つ設け、２つの変換回路部とそれぞれのトランスとの間に、コンデンサを直列に接続したＤＣ−ＤＣコンバータが開示されている。各変換回路部で対をなすスイッチング素子のうち、一方のスイッチング素子に対して他方のスイッチング素子のスイッチング位相を１／６周期ずらすと共に、各変換回路部間で対応する（一方、他方）のスイッチング素子間のスイッチング位相を１／４周期ずらしている。
変換回路部及びトランス間に、コンデンサを直列に接続することにより、自然転流を実現し、スイッチング損失を無くして変換効率を高める。

特許文献２には、２対のスイッチング素子をフルブリッジに構成して、直流電源を交流に変換する変換回路部と、変換回路部が変換した交流を変圧するトランスと、変換回路部及びトランス間に直列に接続された直列コンデンサと、トランスが変圧した交流を整流する整流回路部とを２群備えたＤＣ−ＤＣコンバータが開示されている。２つの整流回路部は並列に接続され、トランス及び直列コンデンサの回路定数を２群間でアンバランス状態に設定し、トランス及び直列コンデンサの出力側に発生する電圧波形のパルス幅を可変することにより出力電圧を調整可能としている。

特開２００２−２２３５６５号公報 特開２００９−２６１１２６号公報

特許文献１に記載されたＤＣ−ＤＣコンバータでは、並列接続したＤＣ−ＤＣコンバータのパラメータが同様の場合、出力電圧（電流）の可変制御が困難であり、通常の制御方法（パルス幅制御、周波数制御、位相シフト制御）では対応できないという問題がある。
特許文献２に記載されたＤＣ−ＤＣコンバータでは、並列に接続されたＤＣ−ＤＣコンバータのパラメータに差を付けてアンバランス状態の構成にすることで、出力電圧の可変制御が可能になるが、自然転流ができないハードスイッチングが生じ、スイッチング損失が大きくなるという問題がある。

本発明は、上述したような事情に鑑みてなされたものであり、出力を可変制御でき、ノイズが小さく、変換効率が高いＤＣ−ＤＣコンバータを提供することを目的とする。

第１発明に係るＤＣ−ＤＣコンバータは、１対のスイッチング素子により同一の直流電源からの電圧を同一の周期Ｔｃで断続させる２つのハーフブリッジと、該ハーフブリッジがそれぞれ断続させた電圧を変圧する２つの変圧器と、該変圧器の各一次側にそれぞれ直列に接続されたコンデンサと、前記変圧器の各二次側の電圧を整流する整流回路とを備えたＤＣ−ＤＣコンバータにおいて、前記ハーフブリッジの一方の高圧側スイッチング素子を期間Ｔｈオンにした後、高圧側及び低圧側の両スイッチング素子を期間Ｔｄ（＝固定）オフにし、次に、低圧側スイッチング素子を期間Ｔｌオンにした後、両スイッチング素子を期間Ｔｄオフにするオン／オフ制御を繰り返すオン／オフ手段（但し、Ｔｃ＝Ｔｈ＋Ｔｌ＋２Ｔｄ）と、前記ハーフブリッジの他方の高圧側スイッチング素子及び低圧側スイッチング素子を、前記オン／オフ制御より期間（Ｔｈ＋Ｔｄ）／２遅延させて、前記オン／オフ手段と同様にオン／オフ制御する第２オン／オフ手段とを備え、期間Ｔｈ，Ｔｌを変化させることにより出力を可変制御するように構成してあることを特徴とする。

このＤＣ−ＤＣコンバータでは、２つのハーフブリッジが、１対のスイッチング素子により同一の直流電源からの電圧を同一の周期Ｔｃで断続させ、２つの変圧器が、ハーフブリッジがそれぞれ断続させた電圧を変圧する。変圧器の各一次側にそれぞれ直列に接続されたコンデンサが、スイッチング素子による自然転流を促し、整流回路が、変圧器の各二次側の電圧を整流する。
オン／オフ手段が、ハーフブリッジの一方の高圧側スイッチング素子を期間Ｔｈオンにした後、高圧側及び低圧側の両スイッチング素子を期間Ｔｄオフにし、次に、低圧側スイッチング素子を期間Ｔｌオンにした後、両スイッチング素子を期間Ｔｄオフにする。

第２オン／オフ手段が、ハーフブリッジの他方の高圧側スイッチング素子及び低圧側スイッチング素子を、オン／オフ手段のオン／オフ制御より期間（Ｔｈ＋Ｔｄ）／２遅延させて、オン／オフ手段と同様にオン／オフ制御する。オン／オフ手段及び第２オン／オフ手段により、期間Ｔｈ，Ｔｌを変化させることにより出力を可変制御する。
これにより、コンデンサが、スイッチング素子による自然転流を促すので、ノイズ及び損失が低減され、また、期間Ｔｈ，Ｔｌの比を１から遠ざける程、出力を小さくすることができる。

第２発明に係るＤＣ−ＤＣコンバータは、前記整流回路は、前記２つの変圧器の各二次側の中間タップからの電圧を整流するように構成してあることを特徴とする。

このＤＣ−ＤＣコンバータでは、整流回路は、２つの変圧器の各二次側の中間タップからの電圧を整流するので、降圧比を大きく取ることができる。

本発明に係るＤＣ−ＤＣコンバータによれば、出力を可変制御でき、ノイズが小さく、変換効率が高いＤＣ−ＤＣコンバータを実現することができる。

本発明に係るＤＣ−ＤＣコンバータの実施の形態の概略構成を示すブロック図である。 本発明に係るＤＣ−ＤＣコンバータのハーフブリッジをオン／オフ制御する制御信号の例を示す波形図である。 本発明に係るＤＣ−ＤＣコンバータの各ハーフブリッジをオン／オフ制御する制御信号の例を示す波形図である。 本発明に係るＤＣ−ＤＣコンバータの入力電圧〜出力電流特性の例を示す特性図である。 本発明に係るＤＣ−ＤＣコンバータの出力電圧〜出力電流特性の例を示す特性図である。 本発明に係るＤＣ−ＤＣコンバータの変圧器への入力電流の波形例を示す波形図である。 ＤＣ−ＤＣコンバータの変圧器からの出力電流の波形例を示す波形図である。 本発明に係るＤＣ−ＤＣコンバータの平滑リアクトルを省略した構成例を示すブロック図である。 本発明に係るＤＣ−ＤＣコンバータの平滑リアクトルを省略し、２つのハーフブリッジを直列に接続した構成例を示すブロック図である。 本発明に係るＤＣ−ＤＣコンバータの２つのハーフブリッジを直列に接続した構成例を示すブロック図である。

以下に、本発明をその実施の形態を示す図面に基づき説明する。
図１は、本発明に係るＤＣ−ＤＣコンバータの実施の形態の概略構成を示すブロック図である。
このＤＣ−ＤＣコンバータは、直流電源Ｅに２つのハーフブリッジ２，３が並列に接続され、ハーフブリッジ２がスイッチングした電圧は、変圧器Ｔ１により変圧（降圧）され、整流回路４で整流される。ハーフブリッジ３がスイッチングした電圧は、変圧器Ｔ２により変圧（降圧）され、整流回路５で整流される。

ハーフブリッジ２は、ＮチャネルＭＯＳ型ＦＥＴＱ１，Ｑ３及びコンデンサＣ１１，Ｃ１２により構成され、ＦＥＴＱ１のドレイン及びコンデンサＣ１１の正極端子が、直流電源Ｅの正極端子に接続されている。ＦＥＴＱ１のソースがＦＥＴＱ３のドレインに接続され、ＦＥＴＱ３のソースは直流電源Ｅの負極端子に接続されている。
コンデンサＣ１１の負極端子が、コンデンサＣ１２の正極端子に接続され、コンデンサＣ１２の負極端子は直流電源Ｅの負極端子に接続されている。

コンデンサＣ１１の負極端子及びコンデンサＣ１２の正極端子は、（自然転流）コンデンサＣ１を通じて、変圧器Ｔ１の一次コイルの一方の端子に接続され、一次コイルの他方の端子は、ＦＥＴＱ１のソース及びＦＥＴＱ３のドレインに接続されている。
変圧器Ｔ１の二次コイルの一方の端子が、ＮチャネルＭＯＳ型ＦＥＴＱ５のドレインに接続され、二次コイルの他方の端子は、ＮチャネルＭＯＳ型ＦＥＴＱ６のドレインに接続されている。ＦＥＴＱ５及びＦＥＴＱ６の各ソースは相互に接続されている。ＦＥＴＱ５及びＦＥＴＱ６は、常時オフにされ、それぞれの寄生ダイオードが利用され、整流回路４を構成している。

ハーフブリッジ３は、ＮチャネルＭＯＳ型ＦＥＴＱ２，Ｑ４及びコンデンサＣ２１，Ｃ２２により構成され、ＦＥＴＱ２のドレイン及びコンデンサＣ２１の正極端子が、直流電源Ｅの正極端子に接続されている。ＦＥＴＱ２のソースがＦＥＴＱ４のドレインに接続され、ＦＥＴＱ４のソースは直流電源Ｅの負極端子に接続されている。
コンデンサＣ２１の負極端子が、コンデンサＣ２２の正極端子に接続され、コンデンサＣ２２の負極端子は直流電源Ｅの負極端子に接続されている。

コンデンサＣ２１の負極端子及びコンデンサＣ２２の正極端子は、（自然転流）コンデンサＣ２を通じて、変圧器Ｔ２の一次コイルの一方の端子に接続され、一次コイルの他方の端子は、ＦＥＴＱ２のソース及びＦＥＴＱ４のドレインに接続されている。
変圧器Ｔ２の二次コイルの一方の端子が、ＮチャネルＭＯＳ型ＦＥＴＱ７のドレインに接続され、二次コイルの他方の端子は、ＮチャネルＭＯＳ型ＦＥＴＱ８のドレインに接続されている。ＦＥＴＱ７及びＦＥＴＱ８の各ソースは相互に接続されている。ＦＥＴＱ７及びＦＥＴＱ８は、常時オフにされ、それぞれの寄生ダイオードが利用され、整流回路５を構成している。

変圧器Ｔ１，Ｔ２の二次コイルの各中間タップが、平滑リアクトルＬの一方の端子に接続され、平滑リアクトルＬの他方の端子は、平滑コンデンサＣの一方の端子に接続されている。平滑コンデンサＣの他方の端子は、ＦＥＴＱ５，Ｑ６，Ｑ７，Ｑ８の各ソースに接続されている。平滑リアクトルＬの他方の端子、及び平滑コンデンサＣの他方の端子は、このＤＣ−ＤＣコンバータの出力端子となっている。
ＦＥＴＱ１，Ｑ２，Ｑ３，Ｑ４の各ゲートは、制御部１にそれぞれ接続され、制御部１は、図示しない操作部での操作内容に応じて、ＦＥＴＱ１，Ｑ２，Ｑ３，Ｑ４をそれぞれオン／オフ制御する。

以下に、このような構成のＤＣ−ＤＣコンバータの動作を説明する。
制御部１は、同一の周期ＴｃでＦＥＴＱ１，Ｑ２，Ｑ３，Ｑ４をそれぞれオン／オフ制御する。
制御部１は、ハーフブリッジ２のＦＥＴＱ１，Ｑ３を交互にオン／オフ制御するが、図２に示すように、オン／オフが反転する際に、両ＦＥＴＱ１，Ｑ３が同時にオフになるデッドタイムＴｄを設けて、直流電源Ｅの短絡を防止する。これは、ハーフブリッジ３のＦＥＴＱ２，Ｑ４についても同様である。
デッドタイムＴｄは、できる限り小さくし、常に一定にしておく。

制御部１は、ハーフブリッジ２の高圧側のＦＥＴＱ１を期間Ｔｈオンに（低圧側のＦＥＴＱ３を期間Ｔｈオフに）した後、両ＦＥＴＱ１，Ｑ３を期間Ｔｄオフにする。次いで、制御部１は、低圧側のＦＥＴＱ３を期間Ｔｌオンに（高圧側のＦＥＴＱ１を期間Ｔｌオフに）した後、両ＦＥＴＱ１，Ｑ３を期間Ｔｄオフにする。制御部１は、これらのオン／オフ制御を周期Ｔｃで繰返す。但し、Ｔｈ＋Ｔｌ＋２Ｔｄ＝Ｔｃである。

制御部１は、ハーフブリッジ３の高圧側のＦＥＴＱ２、及び低圧側のＦＥＴＱ４については、図３Ａに示すように、ハーフブリッジ２の上述したオン／オフ制御より、期間Ｔ＝（Ｔｈ＋Ｔｄ）／２遅延させて、ハーフブリッジ２と同様にオン／オフ制御する。
平滑コンデンサＣの両端子間で得られる出力電力は、ＦＥＴＱ１，Ｑ２のオン期間Ｔｈと、ＦＥＴＱ３，Ｑ４のオン期間Ｔｌとが等しいとき最大（１００％）となる。

このＤＣ−ＤＣコンバータの出力電力は、例えば、図３Ｂに示すように、期間Ｔｈ，Ｔｌを周期Ｔｃ（１００％）の３６％，５４％（Ｔｄ＝５％）とすれば、約４０％となる。また、図３Ｃに示すように、期間Ｔｈ，Ｔｌを周期Ｔｃ（１００％）の２６％，６４％（Ｔｄ＝５％）とすれば、出力電力は約５％となる。期間Ｔｈ，Ｔｌが入れ替わっても、出力は同じである。
また、このＤＣ−ＤＣコンバータは、ハーフブリッジ２，３の各コンデンサ（自然転流コンデンサ）Ｃ１，Ｃ２によりハードスイッチングが生じ難く、スイッチング損失が小さいので、ノイズが小さく、変換効率が高い。

尚、ここでは、変圧器Ｔ１，Ｔ２の一次コイルは９ターン、二次コイルは１ターン、変圧器Ｔ１，Ｔ２の定格入力電圧２８８Ｖ、定格出力電圧１４Ｖ、定格出力電流１００Ａ、制御周波数（＝１／Ｔｃ）１００ｋＨｚとしてある。
また、ここでは、変圧器Ｔ１，Ｔ２のインダクタンスは２００μＨとしてあるが、インダクタンスが大き過ぎる場合は、変圧器への入力電流が不連続になり、寄生振動が生じることがあり、小さい場合は、励磁電流が大きくなり損失が増加する。

また、ここでは、変圧器Ｔ１，Ｔ２の漏れインダクタンス１．５μＨ、（自然転流）コンデンサＣ１，Ｃ２の容量０．２μＦとしてあるが、漏れインダクタンスが一定の場合、自然転流コンデンサの容量が小さいとき、高周波の共振が生じて、自然転流が不可能となる。自然転流コンデンサの容量が大きいとき、三角形の電流波形が得られなくなり、台形の波形となる為、損失が増加する。

図４は、このＤＣ−ＤＣコンバータにおいて、期間Ｔｈ−Ｔｌを４０％−４０％（Ｔｄ＝１０％）、３０％−５０％（Ｔｄ＝１０％）、２０％−６０％（Ｔｄ＝１０％）とした場合の入力電圧〜出力電流特性を示す特性図である。４０％−４０％とした場合に、出力電流が最も大きい。

図５は、このＤＣ−ＤＣコンバータにおいて、期間Ｔｈ−Ｔｌを３０％−５０％（Ｔｄ＝１０％）、２５％−５５％（Ｔｄ＝１０％）、２０％−６０％（Ｔｄ＝１０％）とした場合の出力電圧〜出力電流特性（入力電圧１００Ｖ）を示す特性図である。４０％−４０％に近い程、出力が大きくなる。

このＤＣ−ＤＣコンバータでは、変圧器Ｔ１，Ｔ２のパラメータと（自然転流）コンデンサＣ１，Ｃ２の容量とを調整することにより、変圧器Ｔ１，Ｔ２の一次側の入力電流の波形を、図６Ａに示すように、連続した三角波形とすることができる。これにより、変圧器Ｔ１，Ｔ２の二次側のサージ電圧を抑制することができる。図６Ｂは、軽負荷時（５Ａ出力）の変圧器Ｔ１，Ｔ２の出力電圧波形の例であり、図６Ｃは、大電流出力時（１００Ａ出力）の変圧器Ｔ１，Ｔ２の出力電圧波形の例である。

また、このＤＣ−ＤＣコンバータでは、変圧器Ｔ１，Ｔ２の一次側の入力電流の波形を、図６Ａに示すように、正弦波に近い三角波形とすることにより、従来の矩形波より高周波成分を抑制することができ、高周波に起因する変圧器の銅損及び鉄損を低減することができる。
また、変圧器Ｔ１，Ｔ２のパラメータと（自然転流）コンデンサＣ１，Ｃ２の容量とを調整して、変圧器Ｔ１，Ｔ２の一次側の入力電流の電流波形を連続させることにより、回路の寄生振動を抑制することができ、高周波のスイッチングが可能になり、ＤＣ−ＤＣコンバータを小型化することができる。

図７Ａ，Ｂは、このＤＣ−ＤＣコンバータにおいて、期間Ｔｈ−Ｔｌを４５％−４５％（Ｔｄ＝５％）としたときの、変圧器Ｔ１，Ｔ２の二次側の出力電流の波形の例を示す波形図（中間タップの片側の電流波形）である。
図７Ｃ，Ｄは、従来例の出力電流の波形図（特許文献１及び特許文献２のＩｄに対応する。）であるが台形波形になっており、自然転流の期間中を除いて導通損失がハーフブリッジ単独運転のコンバータより小さくなっていない。これに対して、このＤＣ−ＤＣコンバータ（図７Ａ，Ｂ）では、出力電流の波形が三角波形となっており、ハーフブリッジ単独運転のコンバータより最大２５％導通損失を低減することができる。

尚、図１に示すＤＣ−ＤＣコンバータは、図８に示すように、平滑リアクトルＬを省略した構成においても、同様の作用、効果を得ることができ、小型化及びコスト低減を図ることができる。
また、本発明に係るＤＣ−ＤＣコンバータでは、図９（平滑リアクトルＬ省略）及び図１０に示すように、２つのハーフブリッジを直列に接続することにより、並列に接続する場合と同様の作用、効果を得ることができると共に、更に高い降圧比を得ることが可能となる。

１ 制御部
２，３ ハーフブリッジ
４，５ 整流回路
Ｃ 平滑コンデンサ
Ｃ１，Ｃ２ （自然転流）コンデンサ
Ｃ１１，Ｃ１２，Ｃ２１，Ｃ２２ コンデンサ
Ｅ 直流電源
Ｌ 平滑リアクトル
Ｔ１，Ｔ２ 変圧器
Ｑ１〜Ｑ８ ＦＥＴ

Claims (2)

1. １対のスイッチング素子により同一の直流電源からの電圧を同一の周期Ｔｃで断続させる２つのハーフブリッジと、該ハーフブリッジがそれぞれ断続させた電圧を変圧する２つの変圧器と、該変圧器の各一次側にそれぞれ直列に接続されたコンデンサと、前記変圧器の各二次側の電圧を整流する整流回路とを備えたＤＣ−ＤＣコンバータにおいて、
   前記ハーフブリッジの一方の高圧側スイッチング素子を期間Ｔｈオンにした後、高圧側及び低圧側の両スイッチング素子を期間Ｔｄ（＝固定）オフにし、次に、低圧側スイッチング素子を期間Ｔｌオンにした後、両スイッチング素子を期間Ｔｄオフにするオン／オフ制御を繰り返すオン／オフ手段（但し、Ｔｃ＝Ｔｈ＋Ｔｌ＋２Ｔｄ）と、前記ハーフブリッジの他方の高圧側スイッチング素子及び低圧側スイッチング素子を、前記オン／オフ制御より期間（Ｔｈ＋Ｔｄ）／２遅延させて、前記オン／オフ手段と同様にオン／オフ制御する第２オン／オフ手段とを備え、期間Ｔｈ，Ｔｌを変化させることにより出力を可変制御するように構成してあることを特徴とするＤＣ−ＤＣコンバータ。
2. 前記整流回路は、前記２つの変圧器の各二次側の中間タップからの電圧を整流するように構成してある請求項１記載のＤＣ−ＤＣコンバータ。

Images