JP2013003556A

JP2013003556A - 画像表示装置

Info

Publication number: JP2013003556A
Application number: JP2011138051A
Authority: JP
Inventors: Yasuyuki Tanaka; 康之田中
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2011-06-22
Filing date: 2011-06-22
Publication date: 2013-01-07
Anticipated expiration: 2031-06-22
Also published as: JP5911210B2

Abstract

【課題】
フレームごとに白と黒が反転する画像を、フレーム反転駆動方式の液晶パネルで表示する場合の焼き付きを低減する。
【解決手段】
撮像素子（１０２）の撮像で得られる映像信号は、タイミング生成部（１２３）からの書込みアドレスに従いフィールドメモリ（１２４）に格納される。インターレース撮影モードでは、タイミング生成部（１２３）は、１４８．３５Ｈｚのクロックに基づいて、フィールド周波数５９．９４Ｈｚの書込みアドレスを生成する。タイミング生成部（１２５）は、１４８．５ＭＨｚのクロックに基づいて、フィールド周波数６０Ｈｚの読み出しアドレスを生成する。液晶パネル（１３０）の駆動電圧は、約１６．７秒の周期で直流レベルの極性が反転する。
【選択図】図１

Description

本発明は、画像表示装置に関する。

各フィールド１９８０×５４０画素の高精細画像を１６：９の画角を持つＶＧＡパネルで表示する場合、従来、次のようにしている。すなわち、各フィールドを６４０×４８０のＶＧＡ画像に縮小し、ＮＴＳＣ圏なら５９．９４Ｈｚのインターレース映像信号に、ＰＡＬ圏なら５０Ｈｚのノンインターレース映像信号に変換する。

液晶表示装置では、液晶パネルにフレーム毎に駆動電圧の極性を反転する反転駆動方式が採用される（特許文献１参照）。これは、液晶に長時間にわたって直流電圧を印加すると、液晶内部で分極が生じ、焼き付きなどの表示不良や液晶の劣化をひきおこすからであり、極性反転によりこの表示不良等を防止する。

特許第２５７７７９６号公報

高精細画像をＶＧＡサイズの液晶表示装置で表示する場合、次のような問題が生じうる。図４（ａ）に示すように、フィールドごとに白と黒が交互に現れるような高精細画像を考える。この走査線数５４０本の高精細フィールド信号を、走査線４８０本のノンインターレースＶＧＡ映像信号に変換すると、図４（ｂ）に示すように、フレームごとに白と黒が反転する画像に変換される。先に説明したように、フレーム周波数は、ＮＴＳＣ圏では５９．９４Ｈｚになり、ＰＡＬ圏では５０Ｈｚになる。

この場合、画像部分はフレーム毎に映像信号が極性反転されるものの、各フレームが白と黒で反転することから、図５（ｂ）に示すように、液晶駆動電圧には常にＤＣバイアスが乗ることになる。図５（ａ）は、ＤＣバイアスが発生しない場合の、フレーム反転の駆動信号例を示し、図５（ｂ）は、ＤＣバイアスが発生した、フレーム反転の駆動信号例を示す。このような静止画像が長時間表示されると、液晶表示装置の特定部位に常にＤＣ電圧が印加されることになり、液晶の特性が変化してしまい、残像現象などを引き起こしてしまう。

本発明は、このような不都合を解消する画像表示装置を提示することを目的とする。

本発明に係る画像表示装置は、画像入力手段と、前記画像入力手段により入力される画像信号を異なる周波数の画像信号に変換する変換手段と、フレーム毎に逆の極性の電圧で駆動することにより画像を表示する表示手段であって、前記変換手段により変換された画像信号を画像表示する表示手段とを具備することを特徴とする。

本発明によれば、所定期間毎に液晶パネルの駆動電圧の直流レベルの極性が反転し、これにより、液晶パネルの焼き付きを抑制できる。

本発明の一実施例の概略構成ブロック図である。フィールドメモリの書込みアドレスと読み出しアドレスの関係を示す模式図である。ノンインターレース高精細映像信号からノンインターレースＶＧＡ映像信号への変換の説明図である。インターレース高精細映像信号からノンインターレースＶＧＡ映像信号への変換の説明図である。フレーム反転駆動方式の液晶パネルの駆動信号例である。

以下、図面を参照して、本発明の実施例を詳細に説明する。

図１は、本発明に係る画像表示装置の一実施例を、液晶パネルを有する撮像装置に適用した構成の概略構成ブロック図を示す。図１に示す撮像装置は、撮影画像や再生画像を液晶パネルに表示する。

１０１はレンズ、１０２は撮像素子、１０３はＣＤＳ・ＡＤ、１０４は色分離部、１０５はホワイトバランス設定部、１０６はＡＧＣ部、１０７はニー・ガンマ補正部である。１０８はタイミング生成部、１０９はＯＳＤ重畳部、１１０・１１１はスイッチ、１１２はＤＡ変換器、１１３はアナログ出力端子、１１４はＨＤＭＩ処理部、１１５はＨＤＭＩ端子である。１１８は圧縮伸長部、１１９は記録用フラッシュメモリ、１２０は水晶発振器、１２１，１２２はＰＬＬ、１２３はタイミング生成部である。１２４はフィールドメモリ、１２５はタイミング生成部、１２６は縮小部、１２７はシャープ・ゼブラ処理部、１２８はマトリクス、１２９はガンマ・ブライト・コントラスト処理部、１３０は液晶パネルである。１３１はシステム制御部、１３２，１３３は記録時と再生時で切り替えられるスイッチである。１５０はカメラ系ブロックである。１１７は、２７ＭＨｚクロックを供給されるブロックである。

システム制御部１３１は、ＣＰＵとメモリ、またはマイクロプロセッサからなる。システム制御部１３１は、不図示の不揮発性メモリに記録されている撮像装置制御用のプログラムを読み出して、メモリに展開し、そのプログラムに従って各ブロックを制御する。

本実施例の撮像時の処理を説明する。被写体の光学像はレンズ１０１により撮像素子１０２上に結像する。撮像素子１０２は結像した光学像を電気信号に変換し、変換結果をＣＤＳ・ＡＤ１０３に供給する。ＣＤＳ・ＡＤ１０３は、撮像素子１０２からの画像信号を、低域ノイズを除去しつつ多値デジタル信号に変換し、色分離部１０４に供給する。この時、タイミング生成部１０８が、撮像素子１０２とＣＤＳ・ＡＤ１０３を協働させるためのタイミング信号を生成し供給する。タイミング生成部１０８は、システム制御部１３１からの指示に従い、インターレース撮影モードとノンインターレース（プログレッシブ）撮影モードとで異なるタイミング信号を生成する。例えば、インターレース撮影モードでは、１９２０×１０８０ｉ（５９．９４Ｈｚ）の画像を得るためのタイミング信号が生成される。ノンインターレース撮影モードでは、１９２０×１０８０ｐ（５０Ｈｚ）又は１２８０×７２０ｐ（５０Ｈｚ）の画像を得るためのタイミング信号が生成される。

色分離部１０４は、撮像素子１０２の各画素上に貼られている色フィルタの配置に基づき、ＣＤＳ・ＡＤ１０３からの画像信号をＲＧＢの３原色に分離し、ホワイトバランス設定部１０５に供給する。ホワイトバランス設定部１０５は、色分離部１０４からのＲＧＢ信号から白及びグレーに近い部分を検出し、これらの部分が無彩色になるように色バランスを調整する。

ＡＧＣ部１０６は、画像の輝度が所望の値になるように、ホワイトバランス設定部１０５からの画像信号のゲインを調整して、結果をニー・ガンマ補正部１０７に供給する。ＡＧＣ部１０６に代えて、又はこれと併用して、レンズの絞りモータを駆動することで光量を調整することもある。

ニー・ガンマ補正部１０７は、ＡＧＣ部１０６からの画像信号に、高輝度部分の画像信号を圧縮するニー補正とモニタの特性に合わせた補正を行うガンマ補正を施し、結果をスイッチ１１０，１１１に供給する。

撮像素子１０２からニー・ガンマ補正部１０７までの部分は、画像信号を入力する画像入力手段として機能する。

スイッチ１１０，１１１は、記録時と再生時でシステム制御部１３１により切換えられる。記録時には、スイッチ１１０，１１１はＲ側に接続する。このとき、撮影された画像が圧縮伸長部１１８によりＭＰＥＧ２やＡＶＣＨＤ（Ｈ．２６４）などの動画像圧縮方式で圧縮され、記録用フラッシュメモリ１１９に保存される。

再生時には、スイッチ１１０，１１１はＰ側に接続する。このとき、記録用フラッシュメモリ１１９に保存された動画像（圧縮データ）は圧縮伸長部１１８で伸長され、ＯＳＤ重畳部１０９に供給される。ＯＳＤ重畳部１０９は、圧縮伸長部１１８からの再生動画像信号にシステム制御部１３１からの種々の情報を重畳する。重畳される情報は、例えば、タイムコード、電池残量、記録残量、記録中マークや中央マーク、水平マーク、外枠などである。ＯＳＤ重畳部１０９の出力画像信号は、ＤＡ変換器１１２、ＨＤＭＩ処理部１１４及びフィールドメモリ１２４に供給される。ＤＡ変換器１１２は、ＯＳＤ重畳部１０９からの画像信号をアナログ信号に変換し、アナログ出力端子１１３に出力する。ＨＤＭＩ処理部１１４は、ＯＳＤ重畳部１０９からの画像信号をＨＤＭＩ規格に準拠した信号形式に変換し、ＨＤＭＩ端子１１５に出力する。

水晶発振器１２０は、全体のマスタークロックを生成する発振器であり、ここではマスタークロックの周波数は２７．０００ＭＨｚであるとする。水晶発振器１２０の出力は、ＰＬＬ１２１、ＰＬＬ１２２及び２７ＭＨｚ系ブロック１１７に供給される。ＰＬＬ１２１は、水晶発振器１２０の生成した２７．０００ＭＨｚクロックの周波数を５００／９１倍して１４８．３５ＭＨｚクロックを生成する。生成された１４８．３５ＭＨｚクロックは、スイッチ１３２の端子Ｎと、スイッチ１３３の端子Ｙに印加される。システム制御部１３１は、フィールド周波数が５９．９４ＨｚであるＮＴＳＣ圏ではスイッチ１３３をＮ側に切り換える。スイッチ１３３の出力は、タイミング生成部１２３及びフィールドメモリ１２４に供給され、カメラ系ブロック１５０のクロックとして用いられる。タイミング生成部１２３は、ＯＳＤ重畳部１０９から出力される画像信号をフィールド毎にラスタ順にフィールドメモリ１２４に書き込むためのアドレスを生成する。

図２は画面上の走査線例を示す。実線が画像をラスタに従いフィールドメモリ１２４に順に書き込んでいる様子を示す。Ａ点は、ある時刻での書き込みアドレスを示す。

ＰＬＬ１２２は、水晶発振器１２０の生成した２７．０００ＭＨｚのクロックの周波数を１１／２倍して１４８．５ＭＨｚクロックを生成する。生成された１４８．５ＭＨｚクロックは、スイッチ１３３の端子Ｐとスイッチ１３２の端子Ｘに印加される。システム制御部１３１は、スイッチ１３２を、インターレース撮影モードではＸ側に切り換え、ノンインターレース撮影モードではＹ側に切り換える。スイッチ１３２の出力信号は、フィールドメモリ１２４、タイミング生成部１２５及び縮小部１２６にそれぞれクロックとして印加される。

タイミング生成部１２５は、スイッチ１３２からのクロックを用いて、ラスタ順にフィールドメモリ１２４に与える読み出しアドレスを生成する。図２では、破線が、フィールドメモリ１２４から順に読み出すアドレスを示す。Ｂ点は、ある時刻での読み出しアドレスを示す。

図２において、書き込みアドレスＡは１４８．３５ＭＨｚクロックに基づいて算出される。読み出しアドレスＢは、インターレース撮影モードでは１４８．５ＭＨｚのクロックに従い算出され、ノンインターレース撮影モードでは、書き込みと同じ１４８．３５ＭＨｚクロックに従い算出される。ここで、１４８．３５ＭＨｚクロック及び１４８．５ＭＨｚクロックは、画像の横の画素数、縦のライン数及びフレーム周波数の乗算結果になっている。すなわち、
１４８．３５（ＭＨｚ）＝２２００×１１２５×５９．９４
１４８．５０（ＭＨｚ）＝２２００×１１２５×６０．００
である。

特に、インターレース撮影モードの時には、書き込みアドレスＡは、１４８．３５Ｈｚのクロックに基づいて算出される（フィールド周波数５９．９４Ｈｚ）。これに対し、読み出しアドレスＢは、１４８．５ＭＨｚのクロックに基づいて算出される（フィールド周波数６０．００Ｈｚ）。従って、書き込みアドレスＡより読み出しアドレスＢの動きの方が速い。そして、時間経過に従い、アドレスＢがアドレスＡに徐々に近づき、重なり、追い越すことが、約１６．７秒ごとに繰り返される。これは、アドレスＡとアドレスＢの重なる時間の周期である。この周期は、５９．９４Ｈｚの画像の１０００フィールド毎に相当し、６０Ｈｚの画像の１００１フィールド毎に相当する。この点で、フィールドメモリ１２４及びその周辺回路は、映像信号の周波数を変換する変換手段として機能する。

書き込み速度（５９．９４Ｈｚ）が読み出し速度（６０．００Ｈｚ）より遅いので、追いついた場合には、再度、同一のフレームが表示される。そうすると、１６．７秒に一回、ＶＧＡにおける１フレームが繰り返して表示されることになる。このような構成により、元画像の前後のフィールドと液晶パネル１３０の駆動との関係が入れ替わり、液晶パネル１３０の駆動信号の直流成分が１６．７秒毎に反転する。この結果、液晶パネル１３０が１フレーム毎に液晶素子に印加する電圧の極性を反転させる方式で駆動している場合であっても、液晶パネル１３０の焼き付きの発生が抑えられる。

ノンインターレース撮影モードのときには焼き付きの問題は発生しない。そこで、スイッチ１３２をＹ側に切り換えて、フィールドメモリ１２４の読み出しクロックを書き込みクロックと同一クロックとする。

フィールドメモリ１２４から読み出された画像信号は、縮小部１２６に供給される。縮小部１２６には、例えばインターレース撮影モードでは１９２０×５４０画素のフィールド信号、ノンインターレース撮影モードでは１９２０×１０８０画素のフレーム信号である。インターレース撮影モードでは、縮小部１２６は、フィールドメモリ１２４からの画像信号を水平に１／３、垂直に８／９に縮小する。他方、ノンインターレース撮影モードでは、縮小部１２６は、フィールドメモリ１２４からの画像信号を水平に１／３、垂直に４／９に縮小する。このような縮小処理により、縮小部１２６は、ＶＧＡサイズの画像信号、具体的にはＶＧＡサイズのノンインターレース映像信号を生成し、生成した画像信号をシャープ・ゼブラ処理部１２７に出力する。

ノンインターレース撮影モードで、垂直に４／９に縮小する様子を図３に示す。図３（ａ）は元の高精細画像信号（ノンインターレース映像信号）を示し、図３（ｂ）は、縮小後のＶＧＡサイズのノンインターレース映像信号を示す。シャープ・ゼブラ処理部１２７は、画像にシャープネス、又はハイライト部分を斜め表示するゼブラ表示を加算し、結果をマトリクス１２８に出力する。マトリクス１２８は、シャープ・ゼブラ処理部１２７からの画像信号を４：２：２のＹＣ信号形式から４：４：４のＲＧＢ信号形式にマトリクス変換し、変換結果をガンマ・ブライト・コントラスト処理部１２９に供給する。ガンマ・ブライト・コントラスト処理部１２９は、マトリクス１２８からのＲＧＢ画像信号に液晶パネル１３０に合わせたガンマ処理・ブライト処理・コントラスト処理を施し、処理結果を液晶パネル１３０に出力する。

液晶パネル１３０では、内蔵する駆動回路が、入力画像信号からフレーム毎に電圧極性が反転する駆動信号を生成し、液晶素子を駆動する。すなわち、液晶パネル１３０には、交互に逆の極性の駆動電圧が印加される。

本実施例では、液晶パネル１３０がフレーム反転駆動方式で駆動されるものであっても、５９．９４Ｈｚの画像信号を異なる周波数の６０Ｈｚで液晶パネル１３０を駆動することにより、駆動電圧の直流成分が１６．７秒毎に反転する。この結果、液晶パネル１３０の焼き付きを抑制できる。

本実施例では、ＰＬＬ１２２の出力周波数を１とした場合に、ＰＬＬ１２１は１／１．００１の周波数を生成している。日本及びアメリカを含むＮＴＳＣ圏では、放送される高精細映像信号のフィールド周波数は５９．９４Ｈｚである。なので、カメラ系ブロック１５０とフィールドメモリ１２４への書き込みクロックにＰＬＬ１２１が生成するクロックを用い、液晶パネルの焼き付きを防止する必要がある場合にフィールドメモリ１２４の読み出しクロックにＰＬＬ１２２の生成するクロックを用いる。

他方、ＰＡＬ圏では、フィールド周波数が５０．００Ｈｚであるので、スイッチ１３３をＰ側に切り換える。そして、カメラ系ブロック１５０とフィールドメモリ１２４への書き込みクロックとしてはＰＬＬ１２２が生成するクロックを用い、インターレース撮影時にはスイッチ１３２をＹ側に切り換える。ＰＡＬ圏の場合、フィールドメモリ１２４への書き込み周波数が読み出し周波数より高くなるので、１６．７秒に一回、ＶＧＡにおける１フレームが飛ばされ、一瞬画像が進んだようになる。しかし、その際に、元画像の前後のフィールドと液晶パネル１３０の駆動信号との関係が入れ替わり、液晶パネル１３０の駆動信号の直流成分が反転することで、焼き付きの発生が抑えられる。ノンインターレース撮影モードの場合には焼き付きの問題は発生しないので、スイッチ１３２をＸ側に切り換え、フィールドメモリ１２４の読み出しクロックを書き込みクロックと同一クロックとする。

上記実施例では、インターレース撮影の際にフィールドメモリ１２４の書き込み周波数と読み出し周波数とを１０００：１００１の周波数比で変化させることにより、液晶パネル１３０の焼き付きを抑制した。しかし、ＯＳＤ重畳部１０９が外枠などの細くて白い画像を重畳する場合に、フィールドメモリ１２４の書き込み周波数と読み出し周波数を１０００：１００１の周波数比で変化させてもよい。これは、自然画中には走査線ごとに分かれたはっきりした横縞はあまり存在しないが、ＯＳＤ重畳部１０９は、走査線に完全に並行で白黒がはっきりしてしまうようなグラフィック画像を重畳し、焼き付きが起こりやすいからである。

Claims

画像入力手段と、
前記画像入力手段により入力される画像信号を異なる周波数の画像信号に変換する変換手段と、
フレーム毎に逆の極性の電圧で駆動することにより画像を表示する表示手段であって、前記変換手段により変換された画像信号を画像表示する表示手段
とを具備することを特徴とする画像表示装置。
前記画像入力手段により入力される画像信号がインターレース映像信号であり、前記変換手段は、前記インターレース映像信号を、周波数の異なるノンインターレース映像信号に変換する
ことを特徴とする請求項１に記載の画像表示装置。